JP3841135B2 - Semiconductor device, circuit board and electronic equipment - Google Patents

Semiconductor device, circuit board and electronic equipment Download PDF

Info

Publication number
JP3841135B2
JP3841135B2 JP489399A JP489399A JP3841135B2 JP 3841135 B2 JP3841135 B2 JP 3841135B2 JP 489399 A JP489399 A JP 489399A JP 489399 A JP489399 A JP 489399A JP 3841135 B2 JP3841135 B2 JP 3841135B2
Authority
JP
Japan
Prior art keywords
flexible substrate
semiconductor chip
wiring pattern
semiconductor device
flatness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP489399A
Other languages
Japanese (ja)
Other versions
JP2000208663A (en
Inventor
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP489399A priority Critical patent/JP3841135B2/en
Publication of JP2000208663A publication Critical patent/JP2000208663A/en
Application granted granted Critical
Publication of JP3841135B2 publication Critical patent/JP3841135B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】
半導体装置のパッケージの一形態としてＣＳＰ（Chip Size／Scale Package）が知られている。そのなかで、 Fan-In/Out 型ＣＳＰでは、パッケージサイズがチップサイズよりもわずかに大きくなっている。Fan-In/Out型ＣＳＰにフレキシブル基板が使用されると、フレキシブル基板が半導体チップからわずかにはみ出すことから、はみ出した部分の平坦性（Coplanarity ）を確保することが難しかった。この場合に、ＢＧＡ（Ball Grid Array）型パッケージで適用されるように、スティフナを貼り付けることも考えられるが、その貼り付け工程は煩雑であった。
【０００３】
本発明は、この問題点を解決するものであり、その目的は、フレキシブル基板の平坦性が確保される半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【０００４】
【課題を解決するための手段】
（１）半導体装置は、半導体チップと、
前記半導体チップが一方の面に搭載され、前記半導体チップよりも大きいフレキシブル基板と、
前記フレキシブル基板の前記一方の面における前記半導体チップの搭載領域及びその外側の領域に形成されて、前記半導体チップと電気的に接続される配線パターンと、
前記フレキシブル基板の前記一方の面における少なくとも前記搭載領域よりも外側の領域で、前記配線パターンの少なくとも一部を覆うとともに硬化して平坦性を有する厚みのレジストと、
前記フレキシブル基板の他方の面において、前記一方の面の前記搭載領域に対応する領域の外側の領域に設けられて前記配線パターンに電気的に接続される複数の外部端子と、
を含む。
【０００５】
フレキシブル基板が半導体チップよりも大きく、半導体チップの搭載領域よりも外側に外部端子が設けられているので、フレキシブル基板だけでは平坦性を確保しにくい。つまり、フレキシブル基板の厚みのばらつきや、配線パターンの疎密によって、フレキシブル基板が波をうった状態になりやすい。そこで、平坦性を有する厚みで硬化したレジストが形成されている。レジストは、配線パターンの保護膜とするために必要なものであるから、スティフナのような新たな構成を付加せずに、簡単に平坦性を確保することができる。
【０００６】
（２）本発明に係る半導体装置は、半導体チップと、
前記半導体チップが一方の面に搭載され、前記半導体チップよりも大きく、内部に平坦性を有するコア層を有するフレキシブル基板と、
前記フレキシブル基板の前記一方の面における前記半導体チップの搭載領域及びその外側の領域に形成されて、前記半導体チップと電気的に接続される配線パターンと、
前記フレキシブル基板の他方の面において、前記一方の面の前記搭載領域に対応する領域の外側の領域に設けられて前記配線パターンに電気的に接続される複数の外部端子と、
を含む。
【０００７】
本発明によれば、フレキシブル基板が半導体チップよりも大きく、半導体チップの搭載領域よりも外側に外部端子が設けられているので、フレキシブル基板だけでは平坦性を確保しにくい。つまり、フレキシブル基板の厚みのばらつきや、配線パターンの疎密によって、フレキシブル基板が波をうった状態になりやすい。そこで、本発明では、フレキシブル基板がコア層を内蔵して平坦性を確保している。コア層によって、電気的特性が向上するのみならず熱的な特性も向上させることができる。
【０００８】
（３）この半導体装置において、
前記フレキシブル基板には、前記複数の外部端子が設けられる複数のスルーホールが形成され、
前記コア層は、前記スルーホールを避けて設けられてもよい。
【０００９】
こうすることで、外部端子とコア層との間にフレキシブル基板を構成する材料が介在するので、外部端子に加えられる応力を緩和することができる。
【００１０】
（４）本発明に係る半導体装置は、半導体チップと、
前記半導体チップが一方の面に搭載され、前記半導体チップよりも大きいフレキシブル基板と、
前記フレキシブル基板の前記一方の面における前記半導体チップの搭載領域及びその外側の領域に形成されて、前記半導体チップと電気的に接続される配線パターンと、
前記フレキシブル基板の他方の面において、前記一方の面の前記搭載領域に対応する領域の外側の領域に設けられて前記配線パターンに電気的に接続される複数の外部端子と、
前記フレキシブル基板の前記他方の面で、前記外部電極を避けて形成され、平坦性を有する補強パターンと、
を含む。
【００１１】
本発明によれば、フレキシブル基板が半導体チップよりも大きく、半導体チップの搭載領域よりも外側に外部端子が設けられているので、フレキシブル基板だけでは平坦性を確保しにくい。つまり、フレキシブル基板の厚みのばらつきや、配線パターンの疎密によって、フレキシブル基板が波をうった状態になりやすい。そこで、本発明では、補強パターンが形成されていることで平坦性を確保している。
【００１２】
（５）本発明に係る半導体装置は、半導体チップと、
前記半導体チップが一方の面に搭載され、前記半導体チップよりも大きいフレキシブル基板と、
前記フレキシブル基板の前記一方の面における前記半導体チップの搭載面及びその外側の領域に形成されて、前記半導体チップと電気的に接続される配線パターンと、
前記フレキシブル基板の前記一方の面で、前記配線パターンを避けて形成され、平坦性を有する補強パターンと、
前記フレキシブル基板の他方の面において、前記一方の面の前記搭載面に対応する領域の外側の領域に設けられて前記配線パターンに電気的に接続される複数の外部端子と、
を含む。
【００１３】
本発明によれば、フレキシブル基板が半導体チップよりも大きく、半導体チップの搭載領域よりも外側に外部端子が設けられているので、フレキシブル基板だけでは平坦性を確保しにくい。つまり、フレキシブル基板の厚みのばらつきや、配線パターンの疎密によって、フレキシブル基板が波をうった状態になりやすい。そこで、本発明では、補強パターンが形成されていることで平坦性を確保している。
【００１４】
（６）この半導体装置において、
前記補強パターンは、前記配線パターンと同じ材料で同じ厚みで形成されていてもよい。
【００１５】
（７）この半導体装置において、
前記半導体チップは、接着剤に導電粒子が含有されてなる異方性導電材料を介して、前記フレキシブル基板にフェースダウン実装されていてもよい。
【００１６】
異方性導電材料を使用することで、信頼性の高いボンディングが可能になる。
【００１７】
（８）本発明に係る回路基板には、上記半導体装置が搭載されている。
【００１８】
（９）本発明に係る電子機器は、上記半導体装置を備える。
【００１９】
（１０）半導体装置の製造方法は、半導体チップと、前記半導体チップよりも大きくて一方の面における前記半導体チップの搭載領域及びその外側の領域に配線パターンが形成されたフレキシブル基板と、を用意する工程と、
前記フレキシブル基板の前記一方の面における少なくとも前記半導体チップの搭載領域よりも外側の領域に、硬化して平坦性を有する厚みでレジストを塗って前記配線パターンの少なくとも一部を覆う工程と、
前記半導体チップを前記フレキシブル基板の前記一方の面に搭載して、前記半導体チップと前記配線パターンとを電気的に接続する工程と、
前記フレキシブル基板の他方の面において、前記一方の面の前記搭載領域に対応する領域の外側の領域に、前記配線パターンに電気的に接続される複数の外部端子を設ける工程と、
を含む。
【００２０】
半導体チップよりも大きいフレキシブル基板を使用し、半導体チップの搭載領域よりも外側に外部端子を設けるので、フレキシブル基板だけでは平坦性を確保しにくい。つまり、フレキシブル基板の厚みのばらつきや、配線パターンの疎密によって、フレキシブル基板が波をうった状態になりやすい。そこで、硬化したときに平坦性を有する厚みとなるように、レジストを形成する。レジストの形成工程は、配線パターンの保護膜を形成するために必要なものであるから、スティフナの貼り付けのような新たな工程を付加せずに、簡単に平坦性を確保することができる。なお、スティフナの貼り付け工程では、スティフナに接着剤を塗布する工程とスティフナを貼り付ける工程の２工程が必要となる。
【００２１】
（１１）本発明に係る半導体装置の製造方法は、半導体チップの搭載領域及びその外側の領域に位置する配線パターンと、前記配線パターンを避ける領域に位置する補強パターンと、を同時に形成して、前記半導体チップよりも大きくて前記配線パターン及び補強パターンが一方の面に形成されたフレキシブル基板を得る工程と、
前記半導体チップを前記フレキシブル基板の前記一方の面に搭載して、前記半導体チップと前記配線パターンとを電気的に接続する工程と、
前記フレキシブル基板の他方の面において、前記一方の面の前記搭載領域に対応する領域の外側の領域に、前記配線パターンに電気的に接続される複数の外部端子を設ける工程と、
を含む。
【００２２】
本発明によれば、半導体チップよりも大きいフレキシブル基板を使用し、半導体チップの搭載領域よりも外側に外部端子を設けるので、フレキシブル基板だけでは平坦性を確保しにくい。つまり、フレキシブル基板の厚みのばらつきや、配線パターンの疎密によって、フレキシブル基板が波をうった状態になりやすい。そこで、本発明では、補強パターンを形成して平坦性を確保している。しかも、補強パターンは、配線パターンと同時に形成するので、新たな工程を付加せずに、簡単に平坦性を確保することができる。
【００２３】
（１２）この製造方法において、
導電箔をエッチングして前記配線パターン及び補強パターンを同時に形成してもよい。
【００２４】
（１３）この製造方法において、
接着剤に導電粒子が含有されてなる異方性導電材料を介して、前記半導体チップを前記フレキシブル基板にフェースダウン実装してもよい。
【００２５】
異方性導電材料を使用すれば、簡単な工程でボンディングを行うことができる。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して説明する。本実施の形態に係る半導体装置は、パッケージサイズが半導体チップのサイズよりもわずかに大きいＣＳＰに分類することができるが、パッケージサイズがさらに大きくなれば、ＢＧＡに分類してもよい。本実施の形態は、半導体チップの搭載領域に対応する領域及びその外側に外部端子を有する Fan-In/Out型の半導体装置である。本発明は、外部端子が搭載領域に対応する領域の外側の領域のみに設けられる Fan-Out型の半導体装置にも適用される。
【００２７】
（第１の実施の形態）
図１は、参考例に係る第１の実施の形態に係る半導体装置を示す図である。図１に示す半導体装置は、少なくとも一つの半導体チップ１０と、フレキシブル基板２０と、複数の外部端子３０と、を含む。
【００２８】
半導体チップ１０の一方の面（能動面）には、アルミニウムなどで形成された複数の電極１２が形成されている。電極１２は、半導体チップ１０が矩形をなす場合には、平行な２辺に沿って配列されてもよいし、４辺に沿って配列されてもよいし、半導体チップ１０の中央部又はその付近に配列されてもよい。電極１２を避けて、能動面には、パッシベーション膜を形成してもよい。電極１２には、バンプ１４を設けることができる。バンプ１４は、Ａｕ、Ｎｉ−Ａｕ、Ｉｎ、Ａｕ−Ｓｎなどが多く用いられるが、ハンダボールでもよく、導電樹脂を用いた突起でもよい。あるいは、電極１２を凸状にすることでバンプを設けてもよい。
【００２９】
フレキシブル基板２０は、例えばポリイミド樹脂で形成することができる。テープ基板を打ち抜いてフレキシブル基板２０を得ることができ、この場合には、半導体装置の製造方法としてＴＡＢ（Tape Automated Bonding）を適用することができる。フレキシブル基板２０は、ある程度の弾力性や柔軟性を有するものであって、薄いガラスエポキシ基板などでも良いがセラミックス基板のようなリジッド基板は含まない。フレキシブル基板２０は、外部端子３０に加えられる応力を吸収することができる。フレキシブル基板２０は、その厚みのばらつきや配線パターンの疎密によって、波をうった状態になりやすいほど薄くて、平坦性を確保しにくいものでもよい。フレキシブル基板２０は、半導体チップ１０の能動面よりも大きい。
【００３０】
なお、７５μｍ程度以上のユーピレックス（商標）や、１２５μｍ程度以上のカプトン（商標）などの厚いポリイミド基板をフレキシブル基板２０として使用することもできる。この場合、半導体チップ１０に対する大きさが小さくても同じでも大きくても平坦性が確保され、特に半導体チップ１０よりも大きい場合、半導体チップ１０が搭載される部分のみならず、半導体チップ１０からはみ出した部分においても平坦性が確保される。
【００３１】
フレキシブル基板２０には、複数のスルーホール２２が形成されてもよい。スルーホール２２は、外部端子３０との電気的な接続に使用することができる。半導体チップ１０の搭載領域の内側に一群の複数のスルーホール２２が形成されており、その外側にも一群の複数のスルーホール２２が形成されている。
【００３２】
フレキシブル基板２０には、配線パターン２４が形成されている。配線パターン２４は、電気的に独立した複数の配線から構成される。配線パターン２４は、半導体チップ１０の搭載領域の内側に形成されており、その外側にも至るように形成されている。それぞれの配線の一部は、スルーホール２２上に位置し、その部分が他の部分よりも大きい平面形状をなすランド部となっていてもよい。配線パターン２４は、半導体チップ１０の電極１２と電気的に接続されるので、その接続のための部分もランド部となっていてもよく、そのランド部はバンプとなっていてもよい。なお、半導体チップ１０の電極１２に形成されたバンプ１４とともにあるいはその代わりに、フレキシブル基板２０上の配線パターン２４に突起を設けてもよい。
【００３３】
外部端子３０は、フレキシブル基板２０における配線パターン２４が形成された面とは反対側の面に設けられている。外部端子３０は、半導体チップ１０が搭載される面の裏面において、その搭載領域に対応する領域に設けられており、その外側の領域にも設けられている。外部端子３０は、スルーホール２２を介して配線パターン２４に直接設けらてもよく、この場合には、外部端子３０に加えられる応力が、フレキシブル基板２０に直接伝えられて、その応力が吸収される。あるいは、スルーホール２２から配線を引き回して外部端子３０を設けてもよい。ハンダボールで外部端子３０を形成してもよい。
【００３４】
半導体チップ１０は、フレキシブル基板２０における配線パターン２４が形成された面に実装又は搭載され、例えば、フェースアップ実装やフェースダウン実装を適用することができる。フェースダウン実装が適用される場合には、異方性導電材料２６を使用することができる。異方性導電材料２６は、接着剤に導電粒子が分散されてなり、異方性導電膜であってもよい。この場合には、半導体チップ１０における電極１２が形成された面と、フレキシブル基板２０における配線パターン２４が形成された面と、の間に異方性導電材料２６が介在する。半導体チップ１０のバンプ１４と配線パターン２４との間が、異方性導電材料２６の導電粒子によって電気的に導通する。バンプ１４の代わりに、あるいはこれとともに配線パターン２４にバンプを形成してもよい。
【００３５】
フレキシブル基板２０には、フォトレジストやソルダレジストなどのレジスト３２が設けられている。レジスト３２は、フレキシブル基板２０における配線パターン２４が形成された面で、半導体チップ１０の搭載領域の外側に形成されている。すなわち、配線パターン２４における半導体チップ１０に覆われずに露出した部分がレジスト３２で覆われている。また、レジスト３２は、硬化して平坦性を有する厚みで形成されている。こうすることで、フレキシブル基板２０におけるレジスト３２が形成された部分の平坦性が確保される。その結果、フレキシブル基板２０におけるレジスト３２が形成されていない部分でも平坦性が確保され得る。レジスト３２は、配線パターン２４の保護膜となり、通常のＴＡＢ基板の製造工程やフレキシブル基板の製造工程の構成を付加することなく厚みを調整するだけで平坦性を確保する機能も有する。
【００３６】
本実施の形態は、上記のように構成されており、以下その製造方法を説明する。まず、配線パターン２４が形成されたフレキシブル基板２０を用意する。例えば、銅などの導電箔をエッチングして配線パターン２４を形成することができる。フレキシブル基板２０としてテープ基板を使用し、複数の配線パターン２４を連続的に形成すれば、ＴＡＢを適用して半導体装置を製造することができる。
【００３７】
フレキシブル基板２０に、半導体チップ１０の搭載領域を避けて、配線パターン２４が形成された面にレジスト３２を塗る。レジスト３２は、硬化したときにフレキシブル基板２０が平坦性を有するようになる厚みで塗布する。そのためには、塗布工程を複数回行ってもよい。
【００３８】
この塗布工程の前であっても良いが好ましくはその後に、フレキシブル基板２０における配線パターン２４が形成された面と、半導体チップ１０における電極１２又はバンプ１４が形成された面と、の少なくとも一方に異方性導電材料２６を設ける。異方性導電材料２６が異方性導電膜である場合には、これを貼り付ける。続いて、半導体チップ１０及びフレキシブル基板２０の少なくとも一方を押圧して、両者を接着するとともに、配線パターン２４と電極１２とを電気的に導通させる。
【００３９】
このボンディング工程の前又は後のいずれであってもよいが、複数の外部電極３０を設ける。例えば、ハンダボールを搭載することで外部電極３０を設けることができる。以上の工程によって、図１に示す半導体装置を製造することができる。
【００４０】
以上述べた構造以外で、フェースアップで半導体チップが実装される場合は、半導体チップはダイボンディングされ、その電極と配線パターンは、ワイヤーボンディングで接続され、その後半導体チップの実装部は樹脂で覆われることが多い。フェースダウンで実装される場合は、前述してきた異方性導電膜による接合の他に、導電樹脂ペーストによるもの、Ａｕ−Ａｕ、Ａｕ−Ｓｎ、ハンダなどによる金属接合によるもの、絶縁樹脂の収縮力によるものなどの方法があり、そのいずれの方法を用いても良い。これは以下の実施の形態でも同様である。
【００４１】
また、フレキシブル基板は、両面、多層、ビルドアップ型のいずれを用いても良く、この場合、外部端子搭載用のランドは半導体チップ搭載面とは逆の面に形成され、外部端子以外の部分にスルーホールが形成され、半導体チップと結線されていても良い。これも、以下の実施の形態でも同様である。
【００４２】
（第２の実施の形態）
図２は、第２の実施の形態に係る半導体装置を示す図である。図２に示す半導体装置は、図１に示す半導体装置と比べて、フレキシブル基板４０及びレジスト４２において異なり、これ以外の構成は同じである。
【００４３】
フレキシブル基板４０は、内部にコア層４４を有する点で、図１に示すフレキシブル基板２０と異なり、これ以外の点では同じである。コア層４４は、平坦性を確保する強度を有する。したがって、波をうった状態になりやすいほど薄くて、平坦性を確保しにくいフレキシブル基板４０であっても、内部にコア層４４が存在ることで平坦性が確保される。コア層４４は、フレキシブル基板４０に形成されるスルーホール４６を避けて設けられる。こうすることで、スルーホール４６内に外部端子３０を設けたときに、フレキシブル基板４０を構成する材料、例えばポリイミド樹脂などが、外部端子３０とコア層４０との間に介在する。そして、外部端子３０に加えられる応力を緩和することができ、コア層４４が金属で形成されていても外部端子３０とコア層４４との電気的な導通を遮断することができる。また、コア層４４は、高周波特性を向上させる目的で、ＧＮＤや電源プレーンを兼ねていても良い。
【００４４】
コア層４４によってフレキシブル基板４０の平坦性が確保されるので、レジスト４２は、配線パターン２４の保護膜となるに足りる厚さで形成すればよい。ただし、レジスト４２は、平坦性を確保できるほどの厚みであってもよい。
【００４５】
本実施の形態は、上記のように構成されており、その製造方法では、配線パターン２４が形成されるとともにコア層４４を内蔵するフレキシブル基板４０を用意する。フレキシブル基板４０に、半導体チップ１０の搭載領域を避けて、配線パターン２４が形成された面にレジスト４２を塗る。レジスト４２は、配線パターン２４を保護するに足りる厚みで形成すればよいが、硬化したときに平坦性を有するほどの厚みであってもよい。この塗布工程の前であっても良いが好ましくはその後に、半導体チップ１０をフレキシブル基板４０に搭載してボンディングする工程と、複数の外部電極３０を設ける工程と、を行う。以上の工程によって、図２に示す半導体装置を製造することができる。コア層４４の形成によって、電気的特性が向上するのみならず熱的な特性も向上させることができる。
【００４６】
（第３の実施の形態）
図３は、第３の実施の形態に係る半導体装置を示す図である。図３に示す半導体装置において、フレキシブル基板２０に補強パターン４８が形成されている。また、図１に示す厚みのレジスト３２の代わりに図２に示す厚みのレジスト４２が形成されている。これ以外の構成は、図１に示す半導体装置と同じである。
【００４７】
補強パターン４８は、フレキシブル基板２０における外部端子３０が形成された面に、外部端子３０を避けて設けられている。補強パターン４８は、配線パターン２４とは反対側の面に設けられている。補強パターン４８は、例えば銅などの金属で形成され、平坦性を確保する強度を有する。したがって、波をうった状態になりやすいほど薄くて、平坦性を確保しにくいフレキシブル基板２０であっても、補強パターン４８が設けられていることで平坦性が確保される。補強パターン４８によってフレキシブル基板２０の平坦性が確保されるので、レジスト４２は、配線パターン２４の保護膜となるに足りる厚さで形成すればよい。ただし、レジスト４２は、平坦性を確保できるほどの厚みであってもよい。補強パターン４８が金属で形成されるときには、これにも保護膜を形成することが好ましい。
【００４８】
本実施の形態は、上記のように構成されており、その製造方法では、一方の面に配線パターン２４が形成されるとともに他方の面に補強パターン４８が形成されたフレキシブル基板２０を用意する。配線パターン２４及び補強パターン４８のうち少なくとも一方は、フレキシブル基板２０に銅などの導電箔を貼り付け、これをエッチングして形成することができる。フレキシブル基板２０に、半導体チップ１０の搭載領域を避けて、配線パターン２４が形成された面にレジスト４２を塗る。レジスト４２は、配線パターン２４を保護するに足りる厚みで形成すればよいが、硬化したときに平坦性を有するほどの厚みであってもよい。この塗布工程の前であっても良いが好ましくはその後に、半導体チップ１０をフレキシブル基板２０に搭載してボンディングする工程と、複数の外部電極３０を設ける工程と、を行う。以上の工程によって、図３に示す半導体装置を製造することができる。補強パターン４８は、図示した構成以外に、特に平坦性が悪くなりがちな部分、すなわち半導体チップよりも外側の部分に主として形成してもよい。これは以下の実施の形態でも同様である。
【００４９】
（第４の実施の形態）
図４は、第４の実施の形態に係る半導体装置を示す図である。図４に示す半導体装置において、フレキシブル基板２０に補強パターン５０が形成されている。図５は、図４のＶ−Ｖ線断面図である。また、図１に示す厚みのレジスト３２の代わりに図２に示す厚みのレジスト４２が形成されている。また、これ以外の構成は、図１に示す半導体装置と同じである。
【００５０】
補強パターン５０は、フレキシブル基板２０における配線パターン２４が形成された面に、配線パターン２４を避けて設けられている。補強パターン５０は、配線パターン２４と同じ面に設けられている。補強パターン５０は、例えば銅などの金属で形成され、平坦性を確保する強度を有し、この条件を満たせば、配線パターン２４と同じ材料で同じ厚みで形成してもよい。補強パターン５０が存在することで、波をうった状態になりやすいほど薄くて、平坦性を確保しにくいフレキシブル基板２０であっても平坦性が確保される。補強パターン５０によってフレキシブル基板２０の平坦性が確保されるので、レジスト４２は、配線パターン２４の保護膜となるに足りる厚さで形成すればよい。ただし、レジスト４２は、平坦性を確保できるほどの厚みであってもよい。なお、レジスト４２は、補強パターン５０も覆うことが好ましい。
【００５１】
本実施の形態は、上記のように構成されており、その製造方法では、一方の面に配線パターン２４及び補強パターン５０が形成されたフレキシブル基板２０を用意する。フレキシブル基板２０に銅などの導電箔を貼り付け、これをエッチングして、配線パターン２４及び補強パターン５０を同時に形成してもよい。そして、フレキシブル基板２０に、半導体チップ１０の搭載領域を避けて、配線パターン２４が形成された面にレジスト４２を塗る。レジスト４２は、配線パターン２４を保護するに足りる厚みで形成すればよいが、硬化したときに平坦性を有するほどの厚みであってもよい。この塗布工程の前であっても良いが好ましくはその後に、半導体チップ１０をフレキシブル基板２０に搭載してボンディングする工程と、複数の外部電極３０を設ける工程と、を行う。以上の工程によって、図４に示す半導体装置を製造することができる。
【００５２】
図６には、本実施の形態に係る半導体装置１００を実装した回路基板２００が示されている。回路基板２００には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板２００には例えば銅からなる配線パターン２１０が所望の回路となるように形成されていて、それらの配線パターン２１０と半導体装置１００の外部端子３０とを機械的に接続することでそれらの電気的導通を図る。
【００５３】
そして、本発明を適用した半導体装置１００を有する電子機器３００として、図７には、ノート型パーソナルコンピュータが示されている。
【００５４】
なお、上記本発明の構成要件「半導体チップ」を「電子素子」に置き換えて、半導体チップと同様に電子素子（能動素子か受動素子かを問わない）を、基板に実装して電子部品を製造することもできる。このような電子素子を使用して製造される電子部品として、例えば、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。
【図面の簡単な説明】
【図１】 図１は、参考例に係る第１の実施の形態に係る半導体装置を示す図である。
【図２】 図２は、本発明の第２の実施の形態に係る半導体装置を示す図である。
【図３】 図３は、本発明の第３の実施の形態に係る半導体装置を示す図である。
【図４】 図４は、本発明の第４の実施の形態に係る半導体装置を示す図である。
【図５】 図５は、図４のＶ−Ｖ線断面図である。
【図６】 図６は、本実施の形態に係る回路基板を示す図である。
【図７】 図７は、本発明に係る方法を適用して製造された半導体装置を実装した回路基板を備える電子機器を示す図である。
【符号の説明】
１０ 半導体装置
１２ 電極
１４ バンプ
２０ フレキシブル基板
２２ スルーホール
２４ 配線パターン
２６ 異方性導電材料
３０ 外部端子
３２ レジスト
４０ フレキシブル基板
４２ レジスト
４４ コア層
４６ スルーホール
４８ 補強パターン[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device, a manufacturing method thereof, a circuit board, and an electronic device.
[0002]
BACKGROUND OF THE INVENTION
CSP (Chip Size / Scale Package) is known as one form of a package of a semiconductor device. Among them, in the Fan-In / Out type CSP, the package size is slightly larger than the chip size. When a flexible substrate is used for a Fan-In / Out type CSP, the flexible substrate slightly protrudes from the semiconductor chip, so it is difficult to ensure the flatness (Coplanarity) of the protruding portion. In this case, a stiffener may be attached so as to be applied in a BGA (Ball Grid Array) type package, but the attaching process is complicated.
[0003]
The present invention solves this problem, and an object of the present invention is to provide a semiconductor device in which the flatness of a flexible substrate is ensured, a manufacturing method thereof, a circuit board, and an electronic apparatus.
[0004]
[Means for Solving the Problems]
(1) A semiconductor device includes a semiconductor chip,
The semiconductor chip is mounted on one surface, and a flexible substrate larger than the semiconductor chip;
A wiring pattern formed on the semiconductor chip mounting region on the one surface of the flexible substrate and an outer region thereof, and electrically connected to the semiconductor chip;
A resist having a thickness that covers and flattenes at least a part of the wiring pattern in at least a region outside the mounting region on the one surface of the flexible substrate; and
On the other surface of the flexible substrate, a plurality of external terminals provided in a region outside the region corresponding to the mounting region on the one surface and electrically connected to the wiring pattern;
including.
[0005]
Since the flexible substrate is larger than the semiconductor chip and the external terminals are provided outside the mounting area of the semiconductor chip, it is difficult to ensure flatness with the flexible substrate alone. That is, the flexible substrate is likely to be waved due to variations in the thickness of the flexible substrate and the density of the wiring pattern. Therefore, a resist cured with a flat thickness is formed. Since the resist is necessary for forming a protective film for the wiring pattern, flatness can be easily ensured without adding a new structure such as a stiffener.
[0006]
(2) A semiconductor device according to the present invention includes a semiconductor chip,
A flexible substrate having a core layer mounted on one surface, larger than the semiconductor chip and having flatness inside;
A wiring pattern formed on the semiconductor chip mounting region on the one surface of the flexible substrate and an outer region thereof, and electrically connected to the semiconductor chip;
On the other surface of the flexible substrate, a plurality of external terminals provided in a region outside the region corresponding to the mounting region on the one surface and electrically connected to the wiring pattern;
including.
[0007]
According to the present invention, since the flexible substrate is larger than the semiconductor chip and the external terminals are provided outside the mounting area of the semiconductor chip, it is difficult to ensure flatness with the flexible substrate alone. That is, the flexible substrate is likely to be waved due to variations in the thickness of the flexible substrate and the density of the wiring pattern. Therefore, in the present invention, the flexible substrate has a built-in core layer to ensure flatness. The core layer can improve not only electrical characteristics but also thermal characteristics.
[0008]
(3) In this semiconductor device,
The flexible substrate is formed with a plurality of through holes provided with the plurality of external terminals,
The core layer may be provided avoiding the through hole.
[0009]
By doing so, since the material constituting the flexible substrate is interposed between the external terminal and the core layer, the stress applied to the external terminal can be relaxed.
[0010]
(4) A semiconductor device according to the present invention includes a semiconductor chip,
The semiconductor chip is mounted on one surface, and a flexible substrate larger than the semiconductor chip;
A wiring pattern formed on the semiconductor chip mounting region on the one surface of the flexible substrate and an outer region thereof, and electrically connected to the semiconductor chip;
On the other surface of the flexible substrate, a plurality of external terminals provided in a region outside the region corresponding to the mounting region on the one surface and electrically connected to the wiring pattern;
On the other surface of the flexible substrate, a reinforcement pattern formed to avoid the external electrode and having flatness,
including.
[0011]
According to the present invention, since the flexible substrate is larger than the semiconductor chip and the external terminals are provided outside the mounting area of the semiconductor chip, it is difficult to ensure flatness with the flexible substrate alone. That is, the flexible substrate is likely to be waved due to variations in the thickness of the flexible substrate and the density of the wiring pattern. Therefore, in the present invention, the flatness is ensured by forming the reinforcing pattern.
[0012]
(5) A semiconductor device according to the present invention includes a semiconductor chip,
The semiconductor chip is mounted on one surface, and a flexible substrate larger than the semiconductor chip;
A wiring pattern formed on the mounting surface of the semiconductor chip on the one surface of the flexible substrate and a region outside thereof, and electrically connected to the semiconductor chip;
On the one surface of the flexible substrate, a reinforcing pattern that is formed avoiding the wiring pattern and has flatness, and
On the other surface of the flexible substrate, a plurality of external terminals provided in a region outside the region corresponding to the mounting surface of the one surface and electrically connected to the wiring pattern;
including.
[0013]
According to the present invention, since the flexible substrate is larger than the semiconductor chip and the external terminals are provided outside the mounting area of the semiconductor chip, it is difficult to ensure flatness with the flexible substrate alone. That is, the flexible substrate is likely to be waved due to variations in the thickness of the flexible substrate and the density of the wiring pattern. Therefore, in the present invention, the flatness is ensured by forming the reinforcing pattern.
[0014]
(6) In this semiconductor device,
The reinforcing pattern may be formed of the same material and the same thickness as the wiring pattern.
[0015]
(7) In this semiconductor device,
The semiconductor chip may be face-down mounted on the flexible substrate via an anisotropic conductive material in which conductive particles are contained in an adhesive.
[0016]
By using an anisotropic conductive material, highly reliable bonding is possible.
[0017]
(8) The semiconductor device is mounted on a circuit board according to the present invention.
[0018]
(9) An electronic apparatus according to the present invention includes the semiconductor device.
[0019]
(10) A method for manufacturing a semiconductor device includes preparing a semiconductor chip and a flexible substrate that is larger than the semiconductor chip and on which a wiring pattern is formed on an area outside the semiconductor chip and an area outside the semiconductor chip. Process,
A step of covering at least a part of the wiring pattern by applying a resist with a thickness that is hardened and has flatness, at least on a region outside the mounting region of the semiconductor chip on the one surface of the flexible substrate;
Mounting the semiconductor chip on the one surface of the flexible substrate and electrically connecting the semiconductor chip and the wiring pattern;
A step of providing a plurality of external terminals electrically connected to the wiring pattern in a region outside the region corresponding to the mounting region of the one surface on the other surface of the flexible substrate;
including.
[0020]
Since a flexible substrate larger than the semiconductor chip is used and the external terminals are provided outside the mounting area of the semiconductor chip, it is difficult to ensure flatness with the flexible substrate alone. That is, the flexible substrate is likely to be waved due to variations in the thickness of the flexible substrate and the density of the wiring pattern. Therefore, a resist is formed so as to have a thickness having flatness when cured. Since the resist formation step is necessary to form a protective film for the wiring pattern, flatness can be easily ensured without adding a new step such as attaching a stiffener. In the stiffener attaching step, two steps are required: a step of applying an adhesive to the stiffener and a step of attaching the stiffener.
[0021]
(11) A method of manufacturing a semiconductor device according to the present invention includes simultaneously forming a wiring pattern located in a semiconductor chip mounting region and a region outside the semiconductor chip, and a reinforcing pattern located in a region avoiding the wiring pattern, Obtaining a flexible substrate larger than the semiconductor chip and having the wiring pattern and the reinforcing pattern formed on one surface;
Mounting the semiconductor chip on the one surface of the flexible substrate and electrically connecting the semiconductor chip and the wiring pattern;
A step of providing a plurality of external terminals electrically connected to the wiring pattern in a region outside the region corresponding to the mounting region of the one surface on the other surface of the flexible substrate;
including.
[0022]
According to the present invention, since a flexible substrate larger than the semiconductor chip is used and the external terminals are provided outside the mounting region of the semiconductor chip, it is difficult to ensure flatness with the flexible substrate alone. That is, the flexible substrate is likely to be waved due to variations in the thickness of the flexible substrate and the density of the wiring pattern. Therefore, in the present invention, flatness is ensured by forming a reinforcing pattern. Moreover, since the reinforcing pattern is formed at the same time as the wiring pattern, it is possible to easily ensure flatness without adding a new process.
[0023]
(12) In this manufacturing method,
The wiring pattern and the reinforcing pattern may be formed simultaneously by etching the conductive foil.
[0024]
(13) In this manufacturing method,
The semiconductor chip may be mounted face-down on the flexible substrate through an anisotropic conductive material in which conductive particles are contained in an adhesive.
[0025]
If an anisotropic conductive material is used, bonding can be performed by a simple process.
[0026]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. The semiconductor device according to the present embodiment can be classified as a CSP whose package size is slightly larger than the size of the semiconductor chip, but may be classified as a BGA if the package size is further increased. The present embodiment is a fan-in / out type semiconductor device having an area corresponding to a mounting area of a semiconductor chip and an external terminal outside thereof. The present invention is also applicable to a fan-out type semiconductor device in which external terminals are provided only in a region outside the region corresponding to the mounting region.
[0027]
(First embodiment)
FIG. 1 is a diagram illustrating a semiconductor device according to a first embodiment according to a reference example. The semiconductor device shown in FIG. 1 includes at least one semiconductor chip 10, a flexible substrate 20, and a plurality of external terminals 30.
[0028]
A plurality of electrodes 12 made of aluminum or the like are formed on one surface (active surface) of the semiconductor chip 10. When the semiconductor chip 10 is rectangular, the electrodes 12 may be arranged along two parallel sides, may be arranged along four sides, or the central portion of the semiconductor chip 10 or the vicinity thereof. May be arranged. A passivation film may be formed on the active surface while avoiding the electrode 12. The electrode 12 can be provided with bumps 14. The bump 14 is often made of Au, Ni—Au, In, Au—Sn, etc., but may be a solder ball or a protrusion using a conductive resin. Alternatively, bumps may be provided by making the electrode 12 convex.
[0029]
The flexible substrate 20 can be formed of, for example, a polyimide resin. The flexible substrate 20 can be obtained by punching out the tape substrate. In this case, TAB (Tape Automated Bonding) can be applied as a method for manufacturing the semiconductor device. The flexible substrate 20 has a certain degree of elasticity and flexibility, and may be a thin glass epoxy substrate, but does not include a rigid substrate such as a ceramic substrate. The flexible substrate 20 can absorb stress applied to the external terminals 30. The flexible substrate 20 may be thin so as to be easily waved due to variations in thickness and density of the wiring pattern, and it may be difficult to ensure flatness. The flexible substrate 20 is larger than the active surface of the semiconductor chip 10.
[0030]
A thick polyimide substrate such as Upilex (trademark) of about 75 μm or more and Kapton (trademark) of about 125 μm or more can also be used as the flexible substrate 20. In this case, flatness is ensured regardless of whether the semiconductor chip 10 is small, the same, or large, and particularly when the semiconductor chip 10 is larger than the semiconductor chip 10, it protrudes not only from the portion where the semiconductor chip 10 is mounted but also from the semiconductor chip 10. Flatness is ensured even in the portion where the contact has occurred.
[0031]
A plurality of through holes 22 may be formed in the flexible substrate 20. The through hole 22 can be used for electrical connection with the external terminal 30. A group of a plurality of through holes 22 are formed inside the mounting area of the semiconductor chip 10, and a group of a plurality of through holes 22 are also formed outside the group.
[0032]
A wiring pattern 24 is formed on the flexible substrate 20. The wiring pattern 24 is composed of a plurality of electrically independent wirings. The wiring pattern 24 is formed inside the mounting area of the semiconductor chip 10 and is formed so as to reach the outside. A part of each wiring may be located on the through hole 22, and the part may be a land part having a larger planar shape than the other part. Since the wiring pattern 24 is electrically connected to the electrode 12 of the semiconductor chip 10, the connecting portion may be a land portion, and the land portion may be a bump. In addition to or in place of the bumps 14 formed on the electrodes 12 of the semiconductor chip 10, protrusions may be provided on the wiring pattern 24 on the flexible substrate 20.
[0033]
The external terminal 30 is provided on the surface of the flexible substrate 20 opposite to the surface on which the wiring pattern 24 is formed. The external terminal 30 is provided in a region corresponding to the mounting region on the back surface of the surface on which the semiconductor chip 10 is mounted, and is also provided in the outer region. The external terminal 30 may be provided directly on the wiring pattern 24 through the through hole 22. In this case, the stress applied to the external terminal 30 is directly transmitted to the flexible substrate 20 and the stress is absorbed. The Alternatively, the external terminal 30 may be provided by routing the wiring from the through hole 22. The external terminals 30 may be formed with solder balls.
[0034]
The semiconductor chip 10 is mounted or mounted on the surface of the flexible substrate 20 on which the wiring pattern 24 is formed. For example, face-up mounting or face-down mounting can be applied. An anisotropic conductive material 26 can be used when face-down mounting is applied. The anisotropic conductive material 26 may be an anisotropic conductive film in which conductive particles are dispersed in an adhesive. In this case, the anisotropic conductive material 26 is interposed between the surface of the semiconductor chip 10 on which the electrode 12 is formed and the surface of the flexible substrate 20 on which the wiring pattern 24 is formed. The bumps 14 of the semiconductor chip 10 and the wiring pattern 24 are electrically connected by the conductive particles of the anisotropic conductive material 26. Bumps may be formed on the wiring pattern 24 instead of or together with the bumps 14.
[0035]
The flexible substrate 20 is provided with a resist 32 such as a photoresist or a solder resist. The resist 32 is formed on the outer surface of the mounting region of the semiconductor chip 10 on the surface of the flexible substrate 20 on which the wiring pattern 24 is formed. That is, the exposed portion of the wiring pattern 24 that is not covered by the semiconductor chip 10 is covered with the resist 32. The resist 32 is formed with a thickness that is cured and flat. By doing so, the flatness of the portion of the flexible substrate 20 where the resist 32 is formed is ensured. As a result, flatness can be ensured even in the portion of the flexible substrate 20 where the resist 32 is not formed. The resist 32 serves as a protective film for the wiring pattern 24, and also has a function of ensuring flatness only by adjusting the thickness without adding the configuration of a normal TAB substrate manufacturing process or flexible substrate manufacturing process.
[0036]
The present embodiment is configured as described above, and the manufacturing method thereof will be described below. First, the flexible substrate 20 on which the wiring pattern 24 is formed is prepared. For example, the wiring pattern 24 can be formed by etching a conductive foil such as copper. If a tape substrate is used as the flexible substrate 20 and a plurality of wiring patterns 24 are continuously formed, a semiconductor device can be manufactured by applying TAB.
[0037]
A resist 32 is applied to the surface on which the wiring pattern 24 is formed on the flexible substrate 20 avoiding the mounting area of the semiconductor chip 10. The resist 32 is applied in such a thickness that the flexible substrate 20 has flatness when cured. For that purpose, you may perform an application | coating process in multiple times.
[0038]
It may be before this coating step, but preferably after that, at least one of the surface of the flexible substrate 20 on which the wiring pattern 24 is formed and the surface of the semiconductor chip 10 on which the electrodes 12 or the bumps 14 are formed. An anisotropic conductive material 26 is provided. When the anisotropic conductive material 26 is an anisotropic conductive film, it is affixed. Subsequently, at least one of the semiconductor chip 10 and the flexible substrate 20 is pressed to bond both, and the wiring pattern 24 and the electrode 12 are electrically connected.
[0039]
Although it may be before or after this bonding step, a plurality of external electrodes 30 are provided. For example, the external electrode 30 can be provided by mounting a solder ball. Through the above steps, the semiconductor device shown in FIG. 1 can be manufactured.
[0040]
Other than the structure described above, when a semiconductor chip is mounted face-up, the semiconductor chip is die-bonded, its electrode and wiring pattern are connected by wire bonding, and then the semiconductor chip mounting portion is covered with resin. There are many cases. In the case of mounting face down, in addition to the above-mentioned bonding with the anisotropic conductive film, the conductive resin paste, the metal bonding with Au-Au, Au-Sn, solder, etc., the shrinkage force of the insulating resin There are methods such as those described above, and any of these methods may be used. The same applies to the following embodiments.
[0041]
In addition, the flexible substrate may be either double-sided, multilayer, or build-up type. In this case, the land for mounting the external terminal is formed on the surface opposite to the surface on which the semiconductor chip is mounted, and the portion other than the external terminal is formed. A through hole may be formed and connected to the semiconductor chip. This also applies to the following embodiments.
[0042]
(Second Embodiment)
FIG. 2 is a diagram illustrating a semiconductor device according to the second embodiment. The semiconductor device shown in FIG. 2 differs from the semiconductor device shown in FIG. 1 in the flexible substrate 40 and the resist 42, and the other configurations are the same.
[0043]
The flexible substrate 40 is different from the flexible substrate 20 shown in FIG. 1 in having a core layer 44 inside, and is the same in other points. The core layer 44 has a strength that ensures flatness. Therefore, even if the flexible substrate 40 is so thin that it is easily waved and it is difficult to ensure flatness, the flatness is ensured by the presence of the core layer 44 inside. The core layer 44 is provided avoiding the through hole 46 formed in the flexible substrate 40. By doing so, when the external terminal 30 is provided in the through hole 46, a material constituting the flexible substrate 40, such as a polyimide resin, is interposed between the external terminal 30 and the core layer 40. And the stress applied to the external terminal 30 can be relieved, and the electrical continuity between the external terminal 30 and the core layer 44 can be interrupted even if the core layer 44 is formed of metal. The core layer 44 may also serve as a GND or a power plane for the purpose of improving high frequency characteristics.
[0044]
Since the flatness of the flexible substrate 40 is ensured by the core layer 44, the resist 42 may be formed with a thickness sufficient to serve as a protective film for the wiring pattern 24. However, the resist 42 may be thick enough to ensure flatness.
[0045]
The present embodiment is configured as described above. In the manufacturing method thereof, the flexible substrate 40 in which the wiring pattern 24 is formed and the core layer 44 is embedded is prepared. A resist 42 is applied to the surface of the flexible substrate 40 on which the wiring pattern 24 is formed, avoiding the mounting area of the semiconductor chip 10. The resist 42 may be formed with a thickness sufficient to protect the wiring pattern 24, but may be thick enough to have flatness when cured. Although it may be before this coating process, preferably, a process of mounting the semiconductor chip 10 on the flexible substrate 40 and bonding and a process of providing a plurality of external electrodes 30 are performed thereafter. Through the above steps, the semiconductor device shown in FIG. 2 can be manufactured. The formation of the core layer 44 can improve not only electrical characteristics but also thermal characteristics.
[0046]
(Third embodiment)
FIG. 3 shows a semiconductor device according to the third embodiment. In the semiconductor device shown in FIG. 3, a reinforcing pattern 48 is formed on the flexible substrate 20. A resist 42 having a thickness shown in FIG. 2 is formed instead of the resist 32 having a thickness shown in FIG. The other configuration is the same as that of the semiconductor device shown in FIG.
[0047]
The reinforcing pattern 48 is provided on the surface of the flexible substrate 20 where the external terminals 30 are formed, avoiding the external terminals 30. The reinforcing pattern 48 is provided on the surface opposite to the wiring pattern 24. The reinforcing pattern 48 is formed of a metal such as copper, for example, and has a strength for ensuring flatness. Therefore, even if the flexible substrate 20 is thin enough to be easily waved and it is difficult to ensure flatness, the flatness is ensured by providing the reinforcing pattern 48. Since the flatness of the flexible substrate 20 is ensured by the reinforcing pattern 48, the resist 42 may be formed with a thickness sufficient to serve as a protective film for the wiring pattern 24. However, the resist 42 may be thick enough to ensure flatness. When the reinforcing pattern 48 is formed of metal, it is preferable to form a protective film also on this.
[0048]
This embodiment is configured as described above, and in the manufacturing method thereof, the flexible substrate 20 is prepared in which the wiring pattern 24 is formed on one surface and the reinforcing pattern 48 is formed on the other surface. At least one of the wiring pattern 24 and the reinforcing pattern 48 can be formed by attaching a conductive foil such as copper to the flexible substrate 20 and etching it. A resist 42 is applied to the surface of the flexible substrate 20 on which the wiring pattern 24 is formed, avoiding the mounting area of the semiconductor chip 10. The resist 42 may be formed with a thickness sufficient to protect the wiring pattern 24, but may be thick enough to have flatness when cured. It may be before this coating process, but preferably, a process of mounting the semiconductor chip 10 on the flexible substrate 20 and bonding and a process of providing a plurality of external electrodes 30 are performed thereafter. Through the above steps, the semiconductor device shown in FIG. 3 can be manufactured. In addition to the illustrated configuration, the reinforcing pattern 48 may be mainly formed in a portion where flatness tends to be deteriorated, that is, a portion outside the semiconductor chip. The same applies to the following embodiments.
[0049]
(Fourth embodiment)
FIG. 4 is a diagram showing a semiconductor device according to the fourth embodiment. In the semiconductor device shown in FIG. 4, a reinforcing pattern 50 is formed on the flexible substrate 20. 5 is a cross-sectional view taken along line VV in FIG. A resist 42 having a thickness shown in FIG. 2 is formed instead of the resist 32 having a thickness shown in FIG. Other configurations are the same as those of the semiconductor device shown in FIG.
[0050]
The reinforcing pattern 50 is provided on the surface of the flexible substrate 20 on which the wiring pattern 24 is formed, avoiding the wiring pattern 24. The reinforcing pattern 50 is provided on the same surface as the wiring pattern 24. The reinforcing pattern 50 is made of, for example, a metal such as copper and has strength to ensure flatness, and may be formed with the same material and the same thickness as the wiring pattern 24 as long as this condition is satisfied. Due to the presence of the reinforcing pattern 50, even the flexible substrate 20 that is thin enough to be waved and difficult to ensure flatness is ensured. Since the flatness of the flexible substrate 20 is ensured by the reinforcing pattern 50, the resist 42 may be formed with a thickness sufficient to serve as a protective film for the wiring pattern 24. However, the resist 42 may be thick enough to ensure flatness. The resist 42 preferably covers the reinforcing pattern 50 as well.
[0051]
The present embodiment is configured as described above, and in the manufacturing method thereof, the flexible substrate 20 having the wiring pattern 24 and the reinforcing pattern 50 formed on one surface is prepared. The wiring pattern 24 and the reinforcing pattern 50 may be simultaneously formed by attaching a conductive foil such as copper to the flexible substrate 20 and etching it. Then, a resist 42 is applied to the surface on which the wiring pattern 24 is formed on the flexible substrate 20 avoiding the mounting area of the semiconductor chip 10. The resist 42 may be formed with a thickness sufficient to protect the wiring pattern 24, but may be thick enough to have flatness when cured. It may be before this coating process, but preferably, a process of mounting the semiconductor chip 10 on the flexible substrate 20 and bonding and a process of providing a plurality of external electrodes 30 are performed thereafter. Through the above steps, the semiconductor device shown in FIG. 4 can be manufactured.
[0052]
FIG. 6 shows a circuit board 200 on which the semiconductor device 100 according to the present embodiment is mounted. The circuit board 200 is generally an organic substrate such as a glass epoxy substrate. A wiring pattern 210 made of, for example, copper is formed on the circuit board 200 so as to form a desired circuit, and the wiring pattern 210 and the external terminal 30 of the semiconductor device 100 are mechanically connected to electrically connect them. Continuity.
[0053]
FIG. 7 shows a notebook personal computer as the electronic apparatus 300 having the semiconductor device 100 to which the present invention is applied.
[0054]
In addition, the electronic component (whether an active element or a passive element) is mounted on a substrate in the same manner as the semiconductor chip, and the electronic component is manufactured by replacing the “semiconductor chip” as the constituent element of the present invention with “electronic element”. You can also Examples of electronic components manufactured using such electronic elements include resistors, capacitors, coils, oscillators, filters, temperature sensors, thermistors, varistors, volumes, and fuses.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a semiconductor device according to a first embodiment according to a reference example;
FIG. 2 is a diagram illustrating a semiconductor device according to a second embodiment of the present invention.
FIG. 3 is a diagram illustrating a semiconductor device according to a third embodiment of the present invention.
FIG. 4 is a diagram illustrating a semiconductor device according to a fourth embodiment of the present invention.
FIG. 5 is a cross-sectional view taken along the line VV in FIG.
FIG. 6 is a diagram showing a circuit board according to the present embodiment.
FIG. 7 is a diagram showing an electronic apparatus including a circuit board on which a semiconductor device manufactured by applying the method according to the present invention is mounted.
[Explanation of symbols]
10 Semiconductor devices
12 electrodes
14 Bump
20 Flexible substrate
22 Through hole
24 Wiring pattern
26 Anisotropic conductive materials
30 External terminal
32 resists
40 Flexible substrate
42 resist
44 Core layer
46 Through hole
48 Reinforcement pattern

Claims (4)

半導体チップと、
前記半導体チップが一方の面に搭載され、前記半導体チップよりも大きく、内部に平坦性を有する金属コア層を有するフレキシブル基板と、
前記フレキシブル基板の前記一方の面における前記半導体チップの搭載領域及びその外側の領域に形成されて、前記半導体チップと電気的に接続される配線パターンと、
前記フレキシブル基板の他方の面において、前記一方の面の前記搭載領域に対応する領域の外側の領域に設けられて前記配線パターンに電気的に接続される複数の外部端子と、
を含み、
前記半導体チップは、接着剤に導電粒子が含有されてなる異方性導電材料を介して、前記フレキシブル基板にフェースダウン実装される半導体装置。A semiconductor chip;
A flexible substrate having a metal core layer mounted on one surface, larger than the semiconductor chip and having flatness inside;
A wiring pattern formed on the semiconductor chip mounting region on the one surface of the flexible substrate and an outer region thereof, and electrically connected to the semiconductor chip;
On the other surface of the flexible substrate, a plurality of external terminals provided in a region outside the region corresponding to the mounting region on the one surface and electrically connected to the wiring pattern;
Including
The semiconductor device is a semiconductor device mounted face-down on the flexible substrate via an anisotropic conductive material in which conductive particles are contained in an adhesive. 請求項１記載の半導体装置において、
前記フレキシブル基板には、前記複数の外部端子が設けられる複数のスルーホールが形成され、
前記金属コア層は、前記スルーホールを避けて設けられる半導体装置。The semiconductor device according to claim 1,
The flexible substrate is formed with a plurality of through holes provided with the plurality of external terminals,
The metal core layer is a semiconductor device provided avoiding the through hole. 請求項１又は請求項２に記載の半導体装置が搭載された回路基板。  A circuit board on which the semiconductor device according to claim 1 is mounted. 請求項１又は請求項２に記載の半導体装置を備える電子機器。  An electronic device comprising the semiconductor device according to claim 1.
JP489399A 1999-01-12 1999-01-12 Semiconductor device, circuit board and electronic equipment Expired - Fee Related JP3841135B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP489399A JP3841135B2 (en) 1999-01-12 1999-01-12 Semiconductor device, circuit board and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP489399A JP3841135B2 (en) 1999-01-12 1999-01-12 Semiconductor device, circuit board and electronic equipment

Publications (2)

Publication Number Publication Date
JP2000208663A JP2000208663A (en) 2000-07-28
JP3841135B2 true JP3841135B2 (en) 2006-11-01

Family

ID=11596362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP489399A Expired - Fee Related JP3841135B2 (en) 1999-01-12 1999-01-12 Semiconductor device, circuit board and electronic equipment

Country Status (1)

Country Link
JP (1) JP3841135B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7825514B2 (en) * 2007-12-11 2010-11-02 Dai Nippon Printing Co., Ltd. Substrate for semiconductor device, resin-sealed semiconductor device, method for manufacturing said substrate for semiconductor device and method for manufacturing said resin-sealed semiconductor device
KR101092945B1 (en) * 2009-12-18 2011-12-12 삼성전기주식회사 Package substrate, electronic component package having the same and method of manufacturing package substrate
CN106684003B (en) * 2016-12-29 2019-03-29 清华大学 Fan-out package structure and preparation method thereof

Also Published As

Publication number Publication date
JP2000208663A (en) 2000-07-28

Similar Documents

Publication Publication Date Title
JP3876953B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
JP3994262B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
JP3838331B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
US6507095B1 (en) Wiring board, connected board and semiconductor device, method of manufacture thereof, circuit board, and electronic instrument
US20030173679A1 (en) Stacked dice standoffs
JP2003522401A (en) Stacked integrated circuit package
JP2001298115A (en) Semiconductor device, manufacturing method for the same, circuit board as well as electronic equipment
JP2004134606A (en) Wiring board and its producing method, semiconductor device, circuit board and electronic apparatus
JP2016076617A (en) Semiconductor device for fingerprint recognition, manufacturing method of semiconductor device for fingerprint recognition, and semiconductor device
JP3565090B2 (en) Method for manufacturing semiconductor device
JP3654116B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
US20050082649A1 (en) Package for a semiconductor device
WO2006100738A1 (en) Semiconductor device and method for manufacturing same
JP2000243864A (en) Semiconductor device, its manufacture, circuit board and electronic apparatus
US20020063331A1 (en) Film carrier semiconductor device
JP3569585B2 (en) Semiconductor device
JP3841135B2 (en) Semiconductor device, circuit board and electronic equipment
JPH0425038A (en) Semiconductor device and manufacture of the same and electronic circuit utilizing the semiconductor device
JPH08330356A (en) Anisotropic conductive sheet with conductive layer and wiring board using the sheet
JP3692810B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
JP2004288815A (en) Semiconductor device and its manufacturing method
JP3337922B2 (en) Semiconductor device and manufacturing method thereof
JP2630294B2 (en) Hybrid integrated circuit device and method of manufacturing the same
JP3714388B2 (en) SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD, WIRING BOARD, CIRCUIT BOARD AND ELECTRONIC DEVICE
JP2001127245A (en) Semiconductor device and method of manufacturing the same circuit board and electronic equipment

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050823

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060412

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060801

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090818

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100818

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110818

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120818

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130818

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees