JP3714388B2

JP3714388B2 - SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD, WIRING BOARD, CIRCUIT BOARD AND ELECTRONIC DEVICE

Info

Publication number: JP3714388B2
Application number: JP08930599A
Authority: JP
Inventors: 伸晃橋元; 孝好大日方
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1999-03-30
Filing date: 1999-03-30
Publication date: 2005-11-09
Anticipated expiration: 2019-03-30
Also published as: JP2000286308A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、配線基板、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】
半導体装置のパッケージの一形態として知られているＴ−ＢＧＡ（Tape Ball Grid Array）や、Fan-Out型又はFan-In/Out 型ＣＳＰでは、パッケージサイズがチップサイズよりもわずかに大きくなっている。この形態の半導体装置では、フレキシブル基板が使用され、フレキシブル基板の半導体チップからはみ出した部分にもハンダボールが設けられている。そして、ハンダボールの平坦性（Coplanarity）を確保するためにスティフナを貼り付けることが多かった。
【０００３】
しかしながら、スティフナは、剛性や加工性などを考慮してステンレス鋼が採用されていて高価であるのみならず、必要なときだけに別部材で調達しなければならないものであった。
【０００４】
本発明は、この問題点を解決するものであり、その目的は、高価なスティフナを省略でき、実装組立工程で使用される部材を活用して平坦性を確保できる半導体装置及びその製造方法、配線基板、回路基板並びに電子機器を提供することにある。
【０００５】
【課題を解決するための手段】
（１）本発明に係る半導体装置の製造方法は、第１領域と前記第１領域の隣の第２領域とを含み配線パターンが形成された基板と、半導体チップと、を用意する第１工程と、
前記第１領域に前記半導体チップを搭載する第２工程と、
前記第１及び第２の領域が接続されたままで、前記第１領域における前記半導体チップの搭載領域を除く部分に、前記第２領域を貼り付ける第３工程と、
前記第１領域における少なくとも前記半導体チップの搭載領域よりも外側に外部端子を設ける工程と、
を含む。
【０００６】
本発明によれば、基板の第１領域に半導体チップを搭載し、第２領域を第１領域に貼り付ける。これにより、第１領域における半導体チップの周囲の部分が第２領域によって補強され、外部端子の平坦性が確保される。また、第１及び第２領域は、いずれも実装組立工程で使用される基板から構成されるので、高価なスティフナを用意しなくてもよい。さらに、第２領域は、第１領域と接続されたままで第１領域に貼り付けられるので、その作業性に優れている。なお、本発明で、外部端子を設ける工程は、第３工程後に行うことが多いが、第３工程前に行ってもよい。
【０００７】
（２）この半導体装置の製造方法において、
前記基板の前記第２領域には、前記半導体チップの外形以上の大きさの穴が形成されており、
前記第３工程で、前記穴に前記半導体チップを挿通して、前記第２領域を前記第１領域に貼り付けてもよい。
【０００８】
こうすることで、第１領域における半導体チップの周囲の部分に、簡単に第２領域を貼り付けることができる。
【０００９】
（３）この半導体装置の製造方法において、
前記基板には、前記第１領域と第２領域との間に、少なくとも１つのスリットが形成されていてもよい。
【００１０】
スリットを形成しておくことで、第１領域と第２領域の間を折り曲げやすくなる。
【００１１】
（４）この半導体装置の製造方法において、
前記基板には、前記スリットをまたいで前記第１及び第２の領域を接続する接続部材が形成されており、
前記第３工程前に、前記接続部材のみによって前記第１及び第２の領域が接続される状態で、前記第１及び第２領域のうち少なくとも第２領域の外形で、前記基板を打ち抜く工程を含んでもよい。
【００１２】
（５）この半導体装置の製造方法において、
前記接続部材は、前記配線パターンと同一部材で形成されていてもよい。
【００１３】
これによれば、配線パターンを形成するときに、同時に接続部材を形成することができる。
【００１４】
（６）この半導体装置の製造方法において、
前記第３工程後に、貼り合わされた前記第１及び第２の領域を打ち抜く工程を含んでもよい。
【００１５】
こうすることで、半導体装置の外形を整えることができる。
【００１６】
（７）この半導体装置の製造方法において、
前記基板は、テープ状をなし、
前記第１領域及び第２領域は、長手方向に繰り返して並んでいてもよい。
【００１７】
（８）この半導体装置の製造方法において、
前記基板は、テープ状をなし、
前記第１領域及び第２領域は、幅方向に並び、
前記第１領域及び第２領域のそれぞれは、長手方向に繰り返して並んでいてもよい。
【００１８】
これによれば、第１及び第２領域が、テープ状の基板の幅方向に並ぶので、無駄になる部分を減らすことができる。
【００１９】
（９）本発明に係る配線基板は、半導体チップが搭載される第１領域と、前記第１領域の隣の第２領域とを含む基板と、
前記基板に形成された配線パターンと、
を含み
前記基板の前記第２領域には、半導体チップの外形以上の大きさの穴が形成されており、
前記基板には、前記第１領域と第２領域との間に、少なくとも１つのスリットが形成されている。
【００２０】
本発明に係る配線基板を使用すれば、基板の第１領域に半導体チップを搭載し、第２領域を第１領域に貼り付け、第１領域における半導体チップの周囲の部分を第２領域によって補強し、外部端子の平坦性を確保することができる。第１及び第２領域は、いずれも基板から構成されるので、高価なスティフナを用意しなくてもよい。本発明では、基板にスリットが形成されているので、第１領域と第２領域の間を簡単に折り曲げて、両者を貼り付けることができる。
【００２１】
（１０）この配線基板において、
前記基板には、前記スリットをまたいで前記第１及び第２の領域を接続する接続部材が形成されていてもよい。
【００２２】
（１１）この配線基板において、
前記接続部材は、前記配線パターンと同一材料で形成されていてもよい。
【００２３】
これによれば、配線パターンを形成するときに、同時に接続部材を形成することができる。
【００２４】
（１２）この配線基板において、
前記基板は、テープ状をなし、
前記第１領域及び第２領域は、長手方向に繰り返して並んでいてもよい。
【００２５】
（１３）この配線基板において、
前記基板は、テープ状をなし、
前記第１領域及び第２領域は、幅方向に並び、
前記第１領域及び第２領域のそれぞれは、長手方向に繰り返して並んでいてもよい。
【００２６】
（１４）本発明に係る半導体装置は、上記方法によって製造される。
【００２７】
（１５）本発明に係る半導体装置は、複数の電極が形成された半導体チップと、
配線パターンが形成されており、前記半導体チップが搭載された第１の基板と、
前記配線パターンに設けられた複数の外部端子と、
前記半導体チップを避けて前記第１の基板に貼り付けられ、前記第１の基板と同じ材料からなる第２の基板と、
前記第１の基板の端部と前記第２の基板の端部とを、屈曲した状態で接続する接続部材と、
を含む。
【００２８】
本発明によれば、第１の基板に半導体チップが搭載され、第２の基板が第１の基板に貼り付けれている。これにより、第１の基板における半導体チップの周囲の部分が第２の基板によって補強され、外部端子の平坦性が確保される。また、第１及び第２の基板は、いずれも同一材料で構成されるので、高価なスティフナを用意しなくてもよい。さらに、第１及び第２の基板は、屈曲した状態の接続部材で接続されているので、製造工程での作業性に優れている。
【００２９】
（１６）この半導体装置において、
前記第２の基板には導電箔が形成されており、
前記接続部材は、前記配線パターンの一部と前記導電箔とを電気的に接続してもよい。
【００３０】
こうすることで、例えば導電箔をＧＮＤプレーンとして利用し、半導体チップに入力される信号にノイズが入ることを減少させられる。
【００３１】
（１７）この半導体装置において、
前記配線パターン、導電箔及び接続部材は、同一材料で形成されていてもよい。
【００３２】
同一材料で形成することで、これらの製造工程が簡単なものになる。
【００３３】
（１８）この半導体装置において、
前記第１の基板には、複数の貫通孔が形成されており、前記貫通孔を介して前記配線パターンに前記外部端子が設けられ、前記外部端子は前記第１の基板における前記配線パターンが形成された面とは反対側の面から突出し、
前記第２の基板は、前記導電箔が形成された面を前記配線パターンに向けて、絶縁接着剤を介して、前記第１の基板に接着されていてもよい。
【００３４】
これによれば、絶縁接着剤を介して、配線パターンに近い位置に導電箔が設けられるので、ノイズを減少させる効果が高い。
【００３５】
（１９）本発明に係る回路基板には、上記半導体装置が実装されている。
【００３６】
（２０）本発明に係る電子機器は、上記半導体装置を有する。
【００３７】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して説明する。本発明に係る半導体装置のパッケージ形態は、Ｔ−ＢＧＡ（Tape Ball Grid Array）を含むＢＧＡ（Ball Grid Array）、Ｔ−ＣＳＰ（Tape Chip Size／Scale Package）を含むＣＳＰ（Chip Size／Scale Package）、ＴＡＢ接合技術を利用して更にパッケージ化したＴＣＰ（Tape Carrier Package）などのいずれが適用されてもよい。本発明に係る半導体装置の製造方法で、配線パターンと半導体チップの電極との接合方法として、ＴＡＢ（Tape Automated Bonding）、フリップチップボンディング、例えばＣＯＦ（Chip On Film）などのフェースダウンボンディング、異方性導電材料を使用したボンディングなどが挙げられる。
【００３８】
（第１の実施の形態）
図１は、本発明を適用した第１の実施の形態に係る配線基板を示す図である。また、図１〜図４は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図であり、図５は、本発明を適用した第１の実施の形態に係る半導体装置を示す図である。
【００３９】
配線基板は、基板１０と配線パターン２０とを含む。基板１０は、有機系又は無機系のいずれの材料から形成されたものであってもよく、これらの複合構造からなるものであってもよい。基板１０として、多層基板やビルドアップ型基板を用いても良い。基板１０の全体形状は特に限定されず、矩形、多角形、あるいは複数の矩形を組み合わせた形状のいずれであってもよい。基板１０の厚みは、その材質により決まることが多いが、これも限定されない。配線基板は、ＴＡＢ技術で使用されるテープキャリアやＦＰＣ（Flexible Printed Circuit）であってもよい。一般的なテープキャリアでは、デバイスホールが形成され、デバイスホールにインナーリードが突出しているが、デバイスホールの無いテープ状のフレキシブル基板を基板１０としてもよい。
【００４０】
以下に述べる全ての実施の形態では、耐熱性に優れるスーパーエンプラフィルム、ポリイミドフィルムなどが基板材料として最も適している。
【００４１】
基板１０は、第１領域１２と第２領域１４とを含む。第１領域１２は、半導体チップを搭載する領域であり、打ち抜かれて第１の基板４２（図５参照）となる。第２領域１４は、第１領域１２の隣に位置し、打ち抜かれて第２の基板４４（図５参照）となる。第２領域１４には、半導体チップ３０の外形以上の大きさの穴１６が形成されている。第１領域１２及び第２領域１４は接続された状態となっている。基板１０がテープ状をなす場合には、複数の第１領域１２と複数の第２領域１４とが、長手方向に沿って交互に形成されていてもよい。
【００４２】
基板１０における第１領域１２と第２領域１４との間には、少なくとも一つのスリット１１が形成されている。テープ状の基板１０の長手方向に沿って第１領域１２と第２領域とが並んでいる場合には、スリット１１は、基板１０の幅方向に延びる。スリット１１は、基板１０を第１領域１２と第２領域１４に分離しないで、両者の接続状態を維持する形状をなしている。
【００４３】
配線パターン２０は、銅で形成されることが多く、図１では詳細を省略して示してある。配線パターン２０は、第１領域１２に形成されている。配線パターン２０は、半導体チップ３０の複数の電極３２（図５参照）と、複数の外部端子４０とを接続するためのものである。配線パターン２０は、例えば電極３２が接合されるランド部２２（図５参照）と、外部端子４０が設けられるランド部２４（図５参照）と、を含んでもよい。基板１０の第１領域１２には、図５に示すように、複数の貫通孔１８が形成されている。貫通孔１８上に配線パターン２０の一部、例えばランド部２４が位置する。
【００４４】
スリット１１をまたいで、第１領域１２及び第２領域１４を接続する少なくとも１つの接続部材２６が、基板１０に形成されている。スリット１１が長く形成されている場合には、複数の接続部材２６を形成することが好ましい。接続部材２６は、配線パターン２０に接続されていてもよい。また、接続部材２６は、配線パターン２０と同じ材料で形成されていてもよい。すなわち、接続部材２６は、導電材料で形成されていてもよい。
【００４５】
また、スリット１１の幅は、後に、第２領域１４を第１領域１２に貼り合わせる時に第２領域１４に形成された穴１６と半導体チップ３０の位置合わせを行いやすいように、半導体チップ３０の厚さ以上とすることが好ましい。こうすることで、貼り合わせの位置合わせ時に、第２領域１４の動きの自由度が増し、位置合わせが容易になる。
【００４６】
第２領域１４には、導電箔２８が形成されている。導電箔２８は、第２領域１４に穴１６が形成されているときには、穴１６の周囲を囲んで形成してもよい。このとき、穴１６の端部をわずかに避けて導電箔２８を形成することで、穴１６の内側に導電箔２８が入り込むことを防ぐことができる。穴１６の内側には、図５に示すように半導体チップ３０が位置する（図５参照）。穴１６の端部をさけて導電箔２８を形成することで、半導体チップ３０と導電箔２８との接触を防ぐことができる。導電箔２８は、接続部材２６に接続されていてもよい。接続部材２６が導電材料で形成されている場合に、接続部材２６を介して、導電箔２８と配線パターン２０の一部とを電気的に接続してもよい。例えば、配線パターン２０のうち、ＧＮＤに接続される部分を導電箔２８に接続してもよい。この点に関しては、以下に述べる実施の形態でも同様である。こうすることで、導電箔２８がＧＮＤプレーンとなる。また、配線パターン２０、導電部材２６及び導電箔２８を同一材料で形成してもよい。これらの上に、相互の絶縁性確保、耐湿信頼性の向上を目的として、絶縁材料として、ソルダレジスト等の樹脂膜を形成してもよい。
【００４７】
なお、配線パターン２０には、ニッケル、金、ハンダ又はスズなどのメッキを施すことが多い。メッキを施すことで、導電性が確保される。具体的には、配線パターン２０と半導体チップ３０の電極との接合や、配線パターン２０と外部端子４０との接合が良好になり、表面の酸化が防止され、電気的な接続抵抗が低下する。メッキを施す場合には、メッキリード２９が基板１０に形成されている。メッキリード２９は、配線パターン２０の全てに電気的に接続されている。また、導電箔２８が導電部材２６に電気的に接続されており、導電部材２６が配線パターン２０に電気的に接続されている場合には、導電部材２６及び導電箔２８にもメッキを施してもよい。
【００４８】
本実施の形態に係る配線基板は、上記のように形成されており、以下、この配線基板を使用した半導体装置の製造方法について説明する。
【００４９】
（第１工程）
図１に示す配線基板と、半導体チップ３０（図５参照）とを用意する。半導体チップ３０は、その平面形状が矩形（正方形又は長方形）である場合には、少なくとも一辺（多くの場合、対向する二辺又は四辺）に沿って、半導体チップ３０の一方の面（能動面）に複数の電極３２が形成されている。あるいは、半導体チップ３０の一方の面の中央に複数の電極３２を一列に並べてもよい。図１に示す電極３２は、アルミニウムなどのパッドと、ハンダボール、金ワイヤーボール、金メッキなどからなるバンプと、を含む。パッドとバンプとの間にバンプ金属の拡散防止層として、ニッケル、クロム、チタン等を付加してもよい。あるいは、バンプを無くしてパッドだけで電極３２を構成してもよい。
【００５０】
（第２工程）
図２に示すように、半導体チップ３０を、基板１０の第１領域１２に搭載する。また、半導体チップ３０を第１領域１２に実装して、半導体チップ３０の電極３２（図５参照）と、配線パターン２０とを電気的に接続する。実装方法は、フェースアップボンディングであってもフェースダウンボンディングであってもよい。フェースアップボンディングでは、半導体チップ３０の電極３２と配線パターン２０は、ワイヤーボンディングで接続され、その後半導体チップ３０の実装部は樹脂で覆われることが多い。フェースダウンで実装される場合は、導電樹脂ペーストによるもの、Ａｕ−Ａｕ、Ａｕ−Ｓｎ、ハンダなどによる金属接合によるもの、絶縁樹脂の収縮力によるものなどの方法があり、そのいずれの方法を用いてもよい。図５に示す半導体装置は、異方性導電材料３４を使用して半導体チップ３０がフェースダウンボンディングされたものである。
【００５１】
異方性導電材料３４は、接着剤（バインダ）に導電粒子（導電フィラー）が分散されたもので、分散剤が添加される場合もある。異方性導電材料３４は、予めシート状に形成されてから基板１０に貼り付けてもよく、あるいは液状のまま基板１０に設けてもよい。なお、異方性導電材料３４の接着剤として、熱硬化性の接着剤が使用されることが多い。異方性導電材料３４は、少なくとも配線パターン２０における半導体チップ３０とのボンディング部上に設けられる。あるいは、基板１０の第１領域１２の全体を覆うように異方性導電材料３４を設けてもよい。異方性導電材料３４は、電極３２と配線パターン２０との間で押しつぶされて、導電粒子によって両者間での電気的導通を図るようになっている。
【００５２】
また、基板１０を打ち抜く工程を含んでもよい。その場合、第１領域１２及び第２領域１４の接続状態を維持できる位置で基板１０を打ち抜く。例えば、図２に示す打ち抜き位置３６で基板１０を打ち抜いてもよい。打ち抜き位置３６は、第１領域１２及び第２領域１４のうち、少なくとも第２領域１４の外形位置である。接続部材２６だけによって、第１及び第２領域１２、１４が接続されていてもよい。基板１０にスリット１１が形成されている場合には、打ち抜き位置３６は、図２に示すようにスリット１１の少なくとも一部を通る位置であってもよい。これによれば、スリット１１の少なくともを利用して打ち抜きが行われる。接続部材２６が形成されていない場合には、スリット１１を避けて打ち抜きを行って、第１領域１２及び第２領域１４の接続状態を維持する。なお、この打ち抜き工程は、半導体チップ３０の搭載工程後であることが好ましいが、その搭載工程前であってもよい。
【００５３】
（第３工程）
図４に示すように、第１領域１２及び第２領域１４が接続されたままで、第１領域１２における半導体チップ３０の搭載領域を除く部分に、第２領域１４を貼り付ける。例えば、第１領域１２における配線パターン２０が形成された面と、第２領域１４における導電箔２８が形成された面とを対向させて、両者を貼り合わせる。このとき、接続部材２６は屈曲した状態となる。第２領域１４に形成された穴１６には、半導体チップ３０が挿通される。半導体チップ３０のボンディングに異方性導電材料３４が使用されるときには、第１領域１２における半導体チップ３０よりも外側の部分にも異方性導電材料３４を設けておき、これを、第１領域１２と第２領域１４との接着に使用してもよい。あるいは、接着剤を使用して第１領域１２及び第２領域１４を接着してもよい。接着剤は絶縁接着剤であることが好ましい。本実施の形態では、第１領域１２及び第２領域１４を接続したままで、第１領域１２及び第２領域１４を貼り合わせるので、部材がバラバラにならないため作業性がよい。
【００５４】
（外部端子を設ける工程）
図５に示すように、第１領域１２における半導体チップ３０の搭載領域よりも外側に外部端子４０を設ける。この工程は、上記第３工程後に行ってもよいが、その前に行ってもよい。また、この工程では、外部端子４０を、第１領域１２における半導体チップ３０の搭載領域の外側とともに搭載領域内にも設けてもよい。ハンダボールを外部端子４０としてもよい。あるいは、配線パターン２０の一部を貫通孔１８の内部で屈曲させて外部端子４０を形成してもよい。図５に示す例では、基板１０の第１領域１２の一方の面に配線パターン２０が形成されており、貫通孔１８を通して外部端子４０が配線パターン２０上に設けられている。そして、基板１０の第１領域１２の他方の面から外部端子４０が突出する。
【００５５】
（その他の工程）
第３工程が終了すると、図４に示すように基板１０から接続部材２６が屈曲した状態で露出する場合がある。その場合に、必要であれば接続部材２６を切断して除去してもよい。あるいは、基板１０の第１領域１２及び第２領域１４を、さらに打ち抜いてもよい。これによって、半導体装置のパッケージの外形を整えることができる。
【００５６】
以上の工程によって半導体装置を製造することができる。図５に示す半導体は、半導体チップ３０と、第１の基板４２と、第２の基板４４と、外部端子４０と、屈曲した接続部材２６と、を含む。第１の基板４２は、上述した基板１０の第１領域１２が打ち抜かれて形成されたものである。第２の基板４４は、上述した基板１０の第２領域１４が打ち抜かれて形成されたものである。第１領域１２及び第２領域１４の外形形状位置に、予めスリットを入れておき、最終的にそれらのスリット間のみ打ち抜くようにしてもよい。こうすれば、外形全体の打ち抜きに比べて打ち抜き量が減り、外形打ち抜き金型を安価にまた長寿命にすることができる。その他の構成は、配線基板及び半導体装置の製造方法で説明した通りである。これらの構成は、以下に述べる実施の形態でも共通である。
【００５７】
本実施の形態に係る半導体装置によれば、第１の基板４２に半導体チップ３０が搭載され、第１の基板４２における半導体チップ３０よりも外側の部分に外部端子４０が設けられている。また、第１の基板４２における半導体チップ３０を避ける部分には第２の基板４４が貼り付けられている。したがって、第２の基板４４がスティフナと同等の機能を果たすので、外部端子４０の平坦性を確保することができる。
【００５８】
また、第１の基板４２に形成された配線パターン２０と、第２の基板４４に形成された導電箔２８とが、接続部材２６を介して接続されている。配線パターン２０と導電箔２８とは接着剤で接着されている。この接着剤は絶縁接着剤であることが好ましく、配線パターン２０と導電箔２８との間の電気的導通が遮断されるのであれば、異方性導電材料であってもよい。また、配線パターン２０と導電箔２８との間の絶縁性を確保するために、すくなくとも一方の表面にソルダーレジストなどの絶縁樹脂層を予め形成しておいてもよい。このように、絶縁材料を介して、配線パターン２０上に導電箔２８が形成されているので、導電箔２８が配線パターン２０におけるＧＮＤ電位の部分に接続されていれば、導電箔２８によってノイズを遮断することができる。
【００５９】
本実施の形態及び以下の実施の形態で述べる本発明に係る半導体装置は、次のような形態であってもよい。
【００６０】
（１）本発明に係る半導体装置の他の形態は、
第１の基板における配線パターンが形成された面に半導体チップが搭載され、半導体チップの電極と配線パターンとがワイヤで接続されたものである。
【００６１】
これは、ワイヤボンディング型の半導体装置であって、例えばＣＳＰの一形態である場合もある。その製造方法は、半導体チップの電極と配線パターンとをワイヤで接続する工程を含む。
【００６２】
（２）本発明に係る半導体装置の他の形態は、
半導体チップと第１の基板とが間隔をあけて位置し、
第１の基板に、配線パターンに接続されているとともに第１の基板の端部から突出するリードが設けられ、
リードが、屈曲して半導体チップの電極に接続されたものである。
【００６３】
この半導体装置もＣＳＰの一形態である場合もある。なお、第１の基板と半導体チップとの間には、隙間をあけて、樹脂を充填してもよい。
【００６４】
その製造方法は、半導体チップの電極とリードと接続する工程と、を含む。なお、リードの接続には、シングルポイントボンディングを適用してもよい。
【００６５】
（３）本発明に係る半導体装置の他の形態は、
第１の基板にはデバイスホールが形成され、
配線パターンは、第１の基板からデバイスホール内に突出（オーバーハング）するインナーリードをさらに含み、半導体チップの電極とインナーリードとが接続されたものである。
【００６６】
この半導体装置は、Ｔ−ＢＧＡ（Tape−Ball Grid Array）の一形態である場合もある。その製造方法は、半導体チップの電極とインナーリードと接続する工程と、を含む。この製造方法には、ＴＡＢ技術を適用することができる。
【００６７】
（第２の実施の形態）
図６は、本発明を適用した第２の実施の形態に係る配線基板を示す図である。同図に示す配線基板は、基板５０に複数のスリット５２が形成されている点で、図１に示す配線基板と異なり、その他の構成は図１に示す配線基板と同じであり、この配線基板を使用した半導体装置の製造方法についても第１の実施の形態で説明した内容を適用することができる。なお、図６には、配線パターンの図示を省略してある。複数のスリット５２は、一直線上に並んで形成されている。また、基板５０がテープ状をなす場合には、スリット５２は、長手方向と直角な方向、すなわち幅方向に延びて形成されている。本実施の形態でも、第１の実施の形態と同じ効果を達成することができる。
【００６８】
（第３の実施の形態）
図７は、本発明を適用した第３の実施の形態に係る配線基板を示す図である。同図に示す配線基板は、テープ状の基板６０を含む。基板６０の第１及び第２領域６２、６４は、基板６０の幅方向に並んでいる。こうすることで、無駄になって廃棄される部分を減らして、基板６０を効率的に使用することができる。基板６０の第２領域６４には、第１の実施の形態と同様に穴６６を形成してもよい。また、複数の第１及び第２領域６２、６４を、基板６０の長手方向に繰り返して形成してもよい。また、第１領域６２と第２領域６４との間に形成されるスリット６８は、基板６０の長手方向に延びて形成されている。なお、図７には、配線パターン及び接続部材の図示を省略してある。
【００６９】
その他の構成は図１に示す配線基板と同じであり、この配線基板を使用した半導体装置の製造方法についても第１の実施の形態で説明した内容を適用することができる。
【００７０】
以上述べてきた形態以外にも、基板がフレキシブルな場合（例えば薄いポリイミドフィルムの場合）、第１領域と第２領域の間のスリットは必ずしも必要ではなく、基板自身のフレキシブル性を利用して、折り曲げる構成としてもよい。
【００７１】
図８には、本発明を適用した半導体装置１１００を実装した回路基板１０００が示されている。回路基板には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板には例えば銅からなる配線パターンが所望の回路となるように形成されていて、それらの配線パターンと半導体装置の外部端子とを機械的に接続することでそれらの電気的導通を図る。
【００７２】
そして、本発明を適用した半導体装置を備える電子機器又は上記回路基板を備える電子機器として、図９には、ノート型パーソナルコンピュータ１２００が示されている。
【００７３】
なお、上記本発明の構成要件「半導体チップ」を「電子素子」に置き換えて、半導体チップと同様に電子素子（能動素子か受動素子かを問わない）の電極にバンプを形成することもできる。このような電子素子から製造される電子部品として、例えば、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。
【図面の簡単な説明】
【図１】図１は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図２】図２は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図３】図３は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図４】図４は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図５】図５は、本発明を適用した第１の実施の形態に係る半導体装置を示す図である。
【図６】図６は、本発明を適用した第２の実施の形態に係る配線基板を示す図である。
【図７】図７は、本発明を適用した第３の実施の形態に係る配線基板を示す図である。
【図８】図８は、本発明の実施の形態に係る回路基板を示す図である。
【図９】図９は、本発明に係る半導体装置又は回路基板を備える電子機器を示す図である。
【符号の説明】
１０基板
１１スリット
１２第１領域
１４第２領域
１６穴
２０配線パターン
２６接続部材
２８導電箔
３０半導体チップ
４０外部端子[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device and a manufacturing method thereof, a wiring board, a circuit board, and an electronic device.
[0002]
BACKGROUND OF THE INVENTION
In T-BGA (Tape Ball Grid Array) and Fan-Out type or Fan-In / Out type CSP, which are known as one form of semiconductor device package, the package size is slightly larger than the chip size. . In this type of semiconductor device, a flexible substrate is used, and solder balls are also provided on the portion of the flexible substrate that protrudes from the semiconductor chip. In many cases, stiffeners are attached to ensure the flatness of the solder balls (Coplanarity).
[0003]
However, the stiffener is not only expensive because stainless steel is adopted in consideration of rigidity and workability, but it has to be procured as a separate member only when necessary.
[0004]
The present invention solves this problem, and an object of the present invention is to provide a semiconductor device capable of omitting an expensive stiffener and ensuring flatness by utilizing a member used in a mounting assembly process, a method for manufacturing the same, and a wiring It is to provide a substrate, a circuit board, and an electronic device.
[0005]
[Means for Solving the Problems]
(1) A method for manufacturing a semiconductor device according to the present invention includes a first step of preparing a substrate including a first region and a second region adjacent to the first region, on which a wiring pattern is formed, and a semiconductor chip. When,
A second step of mounting the semiconductor chip in the first region;
A third step of attaching the second region to a portion of the first region excluding the mounting region of the semiconductor chip while the first and second regions are connected;
Providing an external terminal outside at least the mounting region of the semiconductor chip in the first region;
including.
[0006]
According to the present invention, the semiconductor chip is mounted on the first region of the substrate, and the second region is attached to the first region. As a result, the portion around the semiconductor chip in the first region is reinforced by the second region, and the flatness of the external terminals is ensured. In addition, since both the first and second regions are formed of a substrate used in the mounting assembly process, it is not necessary to prepare an expensive stiffener. Furthermore, since the second region is attached to the first region while being connected to the first region, the workability is excellent. In the present invention, the step of providing the external terminal is often performed after the third step, but may be performed before the third step.
[0007]
(2) In this method of manufacturing a semiconductor device,
In the second region of the substrate, a hole larger than the outer shape of the semiconductor chip is formed,
In the third step, the semiconductor chip may be inserted into the hole and the second region may be attached to the first region.
[0008]
In this way, the second region can be easily attached to the portion around the semiconductor chip in the first region.
[0009]
(3) In this method of manufacturing a semiconductor device,
In the substrate, at least one slit may be formed between the first region and the second region.
[0010]
By forming the slit, it becomes easy to bend between the first region and the second region.
[0011]
(4) In this method of manufacturing a semiconductor device,
A connection member for connecting the first and second regions across the slit is formed on the substrate,
Before the third step, a step of punching out the substrate with the outer shape of at least the second region of the first and second regions in a state where the first and second regions are connected only by the connecting member. May be included.
[0012]
(5) In this method of manufacturing a semiconductor device,
The connection member may be formed of the same member as the wiring pattern.
[0013]
According to this, when forming a wiring pattern, a connection member can be formed simultaneously.
[0014]
(6) In this method of manufacturing a semiconductor device,
A step of punching the bonded first and second regions after the third step may be included.
[0015]
By doing so, the outer shape of the semiconductor device can be adjusted.
[0016]
(7) In this method of manufacturing a semiconductor device,
The substrate has a tape shape,
The first region and the second region may be arranged repeatedly in the longitudinal direction.
[0017]
(8) In this method of manufacturing a semiconductor device,
The substrate has a tape shape,
The first region and the second region are arranged in the width direction,
Each of the first region and the second region may be repeatedly arranged in the longitudinal direction.
[0018]
According to this, since the first and second regions are arranged in the width direction of the tape-like substrate, it is possible to reduce a portion that is wasted.
[0019]
(9) A wiring board according to the present invention includes a substrate including a first region on which a semiconductor chip is mounted and a second region adjacent to the first region;
A wiring pattern formed on the substrate;
Including
In the second region of the substrate, a hole larger than the outer shape of the semiconductor chip is formed,
In the substrate, at least one slit is formed between the first region and the second region.
[0020]
If the wiring board according to the present invention is used, a semiconductor chip is mounted on the first region of the substrate, the second region is attached to the first region, and the portion around the semiconductor chip in the first region is reinforced by the second region. In addition, the flatness of the external terminals can be ensured. Since the first and second regions are both formed of a substrate, it is not necessary to prepare an expensive stiffener. In the present invention, since the slit is formed in the substrate, the first region and the second region can be easily folded and attached to each other.
[0021]
(10) In this wiring board,
A connection member for connecting the first and second regions across the slit may be formed on the substrate.
[0022]
(11) In this wiring board,
The connection member may be formed of the same material as the wiring pattern.
[0023]
According to this, when forming a wiring pattern, a connection member can be formed simultaneously.
[0024]
(12) In this wiring board,
The substrate has a tape shape,
The first region and the second region may be arranged repeatedly in the longitudinal direction.
[0025]
(13) In this wiring board,
The substrate has a tape shape,
The first region and the second region are arranged in the width direction,
Each of the first region and the second region may be repeatedly arranged in the longitudinal direction.
[0026]
(14) The semiconductor device according to the present invention is manufactured by the above method.
[0027]
(15) A semiconductor device according to the present invention includes a semiconductor chip on which a plurality of electrodes are formed,
A wiring board is formed, a first substrate on which the semiconductor chip is mounted;
A plurality of external terminals provided in the wiring pattern;
A second substrate made of the same material as the first substrate, attached to the first substrate avoiding the semiconductor chip;
A connection member that connects the end of the first substrate and the end of the second substrate in a bent state;
including.
[0028]
According to the present invention, the semiconductor chip is mounted on the first substrate, and the second substrate is attached to the first substrate. As a result, the portion around the semiconductor chip on the first substrate is reinforced by the second substrate, and the flatness of the external terminals is ensured. In addition, since the first and second substrates are both made of the same material, it is not necessary to prepare an expensive stiffener. Furthermore, since the first and second substrates are connected by the bent connection member, the workability in the manufacturing process is excellent.
[0029]
(16) In this semiconductor device,
A conductive foil is formed on the second substrate,
The connection member may electrically connect a part of the wiring pattern and the conductive foil.
[0030]
By doing so, for example, the conductive foil is used as a GND plane, and it is possible to reduce noise from entering a signal input to the semiconductor chip.
[0031]
(17) In this semiconductor device,
The wiring pattern, the conductive foil, and the connection member may be formed of the same material.
[0032]
By forming with the same material, these manufacturing processes are simplified.
[0033]
(18) In this semiconductor device,
A plurality of through holes are formed in the first substrate, and the external terminals are provided in the wiring pattern through the through holes, and the external terminals are formed with the wiring patterns in the first substrate. Protruding from the opposite side of the surface,
The second substrate may be bonded to the first substrate via an insulating adhesive with the surface on which the conductive foil is formed facing the wiring pattern.
[0034]
According to this, since the conductive foil is provided at a position close to the wiring pattern via the insulating adhesive, the effect of reducing noise is high.
[0035]
(19) The semiconductor device is mounted on a circuit board according to the present invention.
[0036]
(20) An electronic apparatus according to the present invention includes the semiconductor device.
[0037]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. The package form of the semiconductor device according to the present invention includes BGA (Ball Grid Array) including T-BGA (Tape Ball Grid Array) and CSP (Chip Size / Scale Package) including T-CSP (Tape Chip Size / Scale Package). Any of TCP (Tape Carrier Package) that is further packaged by using the TAB bonding technique may be applied. In the method for manufacturing a semiconductor device according to the present invention, as a method for bonding a wiring pattern and an electrode of a semiconductor chip, TAB (Tape Automated Bonding), flip chip bonding, for example, face down bonding such as COF (Chip On Film), anisotropic Bonding using a conductive material.
[0038]
(First embodiment)
FIG. 1 is a diagram showing a wiring board according to a first embodiment to which the present invention is applied. 1 to 4 are diagrams showing a method of manufacturing a semiconductor device according to the first embodiment to which the present invention is applied, and FIG. 5 is according to the first embodiment to which the present invention is applied. It is a figure which shows a semiconductor device.
[0039]
The wiring substrate includes a substrate 10 and a wiring pattern 20. The substrate 10 may be formed of any organic or inorganic material, or may be a composite structure of these. As the substrate 10, a multilayer substrate or a build-up substrate may be used. The overall shape of the substrate 10 is not particularly limited, and may be any of a rectangle, a polygon, or a combination of a plurality of rectangles. The thickness of the substrate 10 is often determined by its material, but this is not limited. The wiring board may be a tape carrier or FPC (Flexible Printed Circuit) used in the TAB technology. In a general tape carrier, a device hole is formed and an inner lead protrudes into the device hole. However, a tape-like flexible substrate without a device hole may be used as the substrate 10.
[0040]
In all the embodiments described below, a super engineering plastic film, a polyimide film or the like having excellent heat resistance is most suitable as a substrate material.
[0041]
The substrate 10 includes a first region 12 and a second region 14. The first region 12 is a region on which a semiconductor chip is mounted, and is punched to become the first substrate 42 (see FIG. 5). The second region 14 is located next to the first region 12 and is punched to become the second substrate 44 (see FIG. 5). A hole 16 having a size larger than the outer shape of the semiconductor chip 30 is formed in the second region 14. The first region 12 and the second region 14 are in a connected state. When the substrate 10 has a tape shape, the plurality of first regions 12 and the plurality of second regions 14 may be alternately formed along the longitudinal direction.
[0042]
At least one slit 11 is formed between the first region 12 and the second region 14 in the substrate 10. When the first region 12 and the second region are aligned along the longitudinal direction of the tape-shaped substrate 10, the slit 11 extends in the width direction of the substrate 10. The slit 11 has a shape that maintains the connection state between the first region 12 and the second region 14 without separating the substrate 10 into the first region 12 and the second region 14.
[0043]
The wiring pattern 20 is often formed of copper, and details are not shown in FIG. The wiring pattern 20 is formed in the first region 12. The wiring pattern 20 is for connecting a plurality of electrodes 32 (see FIG. 5) of the semiconductor chip 30 and a plurality of external terminals 40. The wiring pattern 20 may include, for example, a land portion 22 (see FIG. 5) to which the electrode 32 is bonded and a land portion 24 (see FIG. 5) in which the external terminal 40 is provided. As shown in FIG. 5, a plurality of through holes 18 are formed in the first region 12 of the substrate 10. A part of the wiring pattern 20, for example, the land portion 24 is located on the through hole 18.
[0044]
At least one connecting member 26 that connects the first region 12 and the second region 14 across the slit 11 is formed on the substrate 10. When the slit 11 is formed long, it is preferable to form a plurality of connecting members 26. The connection member 26 may be connected to the wiring pattern 20. Further, the connecting member 26 may be formed of the same material as the wiring pattern 20. That is, the connection member 26 may be formed of a conductive material.
[0045]
Further, the width of the slit 11 is set so that the hole 16 formed in the second region 14 and the semiconductor chip 30 can be easily aligned when the second region 14 is bonded to the first region 12 later. It is preferable that the thickness be equal to or greater than the thickness. By doing so, the degree of freedom of movement of the second region 14 is increased at the time of alignment of bonding, and alignment becomes easy.
[0046]
A conductive foil 28 is formed in the second region 14. When the hole 16 is formed in the second region 14, the conductive foil 28 may be formed so as to surround the hole 16. At this time, by forming the conductive foil 28 while slightly avoiding the end portion of the hole 16, the conductive foil 28 can be prevented from entering the inside of the hole 16. Inside the hole 16, the semiconductor chip 30 is positioned as shown in FIG. 5 (see FIG. 5). By forming the conductive foil 28 so as to avoid the end of the hole 16, the contact between the semiconductor chip 30 and the conductive foil 28 can be prevented. The conductive foil 28 may be connected to the connection member 26. When the connection member 26 is formed of a conductive material, the conductive foil 28 and a part of the wiring pattern 20 may be electrically connected via the connection member 26. For example, a portion of the wiring pattern 20 that is connected to GND may be connected to the conductive foil 28. This also applies to the embodiments described below. By doing so, the conductive foil 28 becomes a GND plane. Further, the wiring pattern 20, the conductive member 26, and the conductive foil 28 may be formed of the same material. On these, a resin film such as a solder resist may be formed as an insulating material for the purpose of ensuring mutual insulation and improving moisture resistance reliability.
[0047]
The wiring pattern 20 is often plated with nickel, gold, solder, tin or the like. Conductivity is ensured by plating. Specifically, the bonding between the wiring pattern 20 and the electrode of the semiconductor chip 30 and the bonding between the wiring pattern 20 and the external terminal 40 become good, the surface is prevented from being oxidized, and the electrical connection resistance is lowered. When plating is performed, a plating lead 29 is formed on the substrate 10. The plating lead 29 is electrically connected to all the wiring patterns 20. In addition, when the conductive foil 28 is electrically connected to the conductive member 26 and the conductive member 26 is electrically connected to the wiring pattern 20, the conductive member 26 and the conductive foil 28 are also plated. Also good.
[0048]
The wiring board according to the present embodiment is formed as described above, and a method for manufacturing a semiconductor device using the wiring board will be described below.
[0049]
(First step)
A wiring board shown in FIG. 1 and a semiconductor chip 30 (see FIG. 5) are prepared. When the planar shape of the semiconductor chip 30 is rectangular (square or rectangular), one surface (active surface) of the semiconductor chip 30 along at least one side (in many cases, two or four sides facing each other). A plurality of electrodes 32 are formed. Alternatively, a plurality of electrodes 32 may be arranged in a line at the center of one surface of the semiconductor chip 30. The electrode 32 shown in FIG. 1 includes a pad made of aluminum or the like and a bump made of a solder ball, a gold wire ball, gold plating, or the like. Nickel, chromium, titanium or the like may be added as a bump metal diffusion prevention layer between the pad and the bump. Alternatively, the electrode 32 may be configured with only the pad without the bump.
[0050]
(Second step)
As shown in FIG. 2, the semiconductor chip 30 is mounted on the first region 12 of the substrate 10. Further, the semiconductor chip 30 is mounted on the first region 12 and the electrode 32 (see FIG. 5) of the semiconductor chip 30 and the wiring pattern 20 are electrically connected. The mounting method may be face-up bonding or face-down bonding. In face-up bonding, the electrode 32 of the semiconductor chip 30 and the wiring pattern 20 are often connected by wire bonding, and then the mounting portion of the semiconductor chip 30 is often covered with resin. When mounting face down, there are methods such as using conductive resin paste, using metal bonding with Au-Au, Au-Sn, solder, etc., or using the shrinkage force of insulating resin. May be. The semiconductor device shown in FIG. 5 has a semiconductor chip 30 face-down bonded using an anisotropic conductive material 34.
[0051]
The anisotropic conductive material 34 is a material in which conductive particles (conductive filler) are dispersed in an adhesive (binder), and a dispersant may be added. The anisotropic conductive material 34 may be previously formed into a sheet shape and then attached to the substrate 10, or may be provided on the substrate 10 in a liquid state. As the adhesive for the anisotropic conductive material 34, a thermosetting adhesive is often used. The anisotropic conductive material 34 is provided at least on the bonding portion with the semiconductor chip 30 in the wiring pattern 20. Alternatively, the anisotropic conductive material 34 may be provided so as to cover the entire first region 12 of the substrate 10. The anisotropic conductive material 34 is crushed between the electrode 32 and the wiring pattern 20 so as to achieve electrical conduction between the two by the conductive particles.
[0052]
Further, a step of punching the substrate 10 may be included. In that case, the substrate 10 is punched at a position where the connection state of the first region 12 and the second region 14 can be maintained. For example, the substrate 10 may be punched at the punching position 36 shown in FIG. The punching position 36 is an outer position of at least the second area 14 out of the first area 12 and the second area 14. The first and second regions 12 and 14 may be connected only by the connecting member 26. When the slit 11 is formed in the substrate 10, the punching position 36 may be a position passing through at least a part of the slit 11 as shown in FIG. According to this, punching is performed using at least the slit 11. When the connection member 26 is not formed, punching is performed avoiding the slit 11 to maintain the connection state of the first region 12 and the second region 14. The punching process is preferably performed after the mounting process of the semiconductor chip 30, but may be performed before the mounting process.
[0053]
(Third step)
As shown in FIG. 4, the second region 14 is attached to a portion of the first region 12 excluding the mounting region of the semiconductor chip 30 while the first region 12 and the second region 14 are connected. For example, the surface of the first region 12 on which the wiring pattern 20 is formed and the surface of the second region 14 on which the conductive foil 28 is formed are opposed to each other and bonded together. At this time, the connecting member 26 is bent. The semiconductor chip 30 is inserted into the hole 16 formed in the second region 14. When the anisotropic conductive material 34 is used for bonding the semiconductor chip 30, the anisotropic conductive material 34 is also provided in a portion outside the semiconductor chip 30 in the first region 12. 12 and the second region 14 may be used for bonding. Or you may adhere | attach the 1st area | region 12 and the 2nd area | region 14 using an adhesive agent. The adhesive is preferably an insulating adhesive. In the present embodiment, since the first region 12 and the second region 14 are bonded together while the first region 12 and the second region 14 are connected, the workability is good because the members do not fall apart.
[0054]
(Process of providing external terminals)
As shown in FIG. 5, the external terminal 40 is provided outside the mounting region of the semiconductor chip 30 in the first region 12. This step may be performed after the third step, but may be performed before that. In this step, the external terminals 40 may be provided in the mounting area as well as outside the mounting area of the semiconductor chip 30 in the first area 12. A solder ball may be used as the external terminal 40. Alternatively, the external terminal 40 may be formed by bending a part of the wiring pattern 20 inside the through hole 18. In the example shown in FIG. 5, the wiring pattern 20 is formed on one surface of the first region 12 of the substrate 10, and the external terminals 40 are provided on the wiring pattern 20 through the through holes 18. Then, the external terminal 40 protrudes from the other surface of the first region 12 of the substrate 10.
[0055]
(Other processes)
When the third step is completed, the connection member 26 may be exposed in a bent state from the substrate 10 as shown in FIG. In that case, the connection member 26 may be cut and removed if necessary. Alternatively, the first region 12 and the second region 14 of the substrate 10 may be further punched out. As a result, the outer shape of the package of the semiconductor device can be adjusted.
[0056]
A semiconductor device can be manufactured through the above steps. The semiconductor shown in FIG. 5 includes a semiconductor chip 30, a first substrate 42, a second substrate 44, an external terminal 40, and a bent connection member 26. The first substrate 42 is formed by punching out the first region 12 of the substrate 10 described above. The second substrate 44 is formed by punching the second region 14 of the substrate 10 described above. Slits may be inserted in advance in the outer shape positions of the first region 12 and the second region 14, and finally only between the slits may be punched out. By doing so, the punching amount is reduced as compared with the punching of the entire outer shape, and the outer punching die can be made inexpensive and have a long life. Other configurations are as described in the method of manufacturing the wiring board and the semiconductor device. These configurations are common to the embodiments described below.
[0057]
In the semiconductor device according to the present embodiment, the semiconductor chip 30 is mounted on the first substrate 42, and the external terminal 40 is provided on a portion of the first substrate 42 outside the semiconductor chip 30. A second substrate 44 is attached to a portion of the first substrate 42 that avoids the semiconductor chip 30. Therefore, since the second substrate 44 performs the same function as the stiffener, the flatness of the external terminals 40 can be ensured.
[0058]
Further, the wiring pattern 20 formed on the first substrate 42 and the conductive foil 28 formed on the second substrate 44 are connected via the connection member 26. The wiring pattern 20 and the conductive foil 28 are bonded with an adhesive. This adhesive is preferably an insulating adhesive, and may be an anisotropic conductive material as long as electrical conduction between the wiring pattern 20 and the conductive foil 28 is interrupted. In order to ensure insulation between the wiring pattern 20 and the conductive foil 28, an insulating resin layer such as a solder resist may be formed on at least one surface in advance. Thus, since the conductive foil 28 is formed on the wiring pattern 20 through the insulating material, if the conductive foil 28 is connected to the GND potential portion in the wiring pattern 20, noise is generated by the conductive foil 28. Can be blocked.
[0059]
The semiconductor device according to the present invention described in this embodiment mode and the following embodiment modes may have the following modes.
[0060]
(1) Another mode of the semiconductor device according to the present invention is as follows:
A semiconductor chip is mounted on the surface of the first substrate on which the wiring pattern is formed, and the electrodes of the semiconductor chip and the wiring pattern are connected by wires.
[0061]
This is a wire bonding type semiconductor device and may be a form of CSP, for example. The manufacturing method includes a step of connecting an electrode of a semiconductor chip and a wiring pattern with a wire.
[0062]
(2) Another mode of the semiconductor device according to the present invention is as follows:
The semiconductor chip and the first substrate are spaced apart,
A lead connected to the wiring pattern and protruding from the end of the first substrate is provided on the first substrate,
The lead is bent and connected to the electrode of the semiconductor chip.
[0063]
This semiconductor device may also be a form of CSP. Note that a resin may be filled with a gap between the first substrate and the semiconductor chip.
[0064]
The manufacturing method includes a step of connecting the electrode and lead of the semiconductor chip. Note that single point bonding may be applied to lead connection.
[0065]
(3) Another mode of the semiconductor device according to the present invention is as follows:
A device hole is formed in the first substrate,
The wiring pattern further includes an inner lead that protrudes (overhangs) from the first substrate into the device hole, and the electrode of the semiconductor chip and the inner lead are connected.
[0066]
This semiconductor device may be a form of T-BGA (Tape-Ball Grid Array). The manufacturing method includes a step of connecting the electrode of the semiconductor chip and the inner lead. A TAB technique can be applied to this manufacturing method.
[0067]
(Second Embodiment)
FIG. 6 is a diagram showing a wiring board according to a second embodiment to which the present invention is applied. The wiring board shown in the figure is different from the wiring board shown in FIG. 1 in that a plurality of slits 52 are formed in the board 50, and the other configuration is the same as the wiring board shown in FIG. The contents described in the first embodiment can also be applied to the method of manufacturing a semiconductor device using the. In FIG. 6, the wiring pattern is not shown. The plurality of slits 52 are formed in a straight line. Further, when the substrate 50 has a tape shape, the slit 52 is formed to extend in a direction perpendicular to the longitudinal direction, that is, in the width direction. Also in this embodiment, the same effect as that of the first embodiment can be achieved.
[0068]
(Third embodiment)
FIG. 7 is a diagram showing a wiring board according to a third embodiment to which the present invention is applied. The wiring substrate shown in the figure includes a tape-shaped substrate 60. The first and second regions 62 and 64 of the substrate 60 are arranged in the width direction of the substrate 60. By doing so, it is possible to efficiently use the substrate 60 by reducing the portion that is wasted and discarded. A hole 66 may be formed in the second region 64 of the substrate 60 as in the first embodiment. The plurality of first and second regions 62 and 64 may be repeatedly formed in the longitudinal direction of the substrate 60. The slit 68 formed between the first region 62 and the second region 64 is formed extending in the longitudinal direction of the substrate 60. In FIG. 7, illustration of the wiring pattern and the connection member is omitted.
[0069]
The other configuration is the same as that of the wiring board shown in FIG. 1, and the contents described in the first embodiment can be applied to the method of manufacturing a semiconductor device using this wiring board.
[0070]
In addition to the form described above, when the substrate is flexible (for example, in the case of a thin polyimide film), the slit between the first region and the second region is not necessarily required, and by utilizing the flexibility of the substrate itself, It is good also as a structure bent.
[0071]
FIG. 8 shows a circuit board 1000 on which a semiconductor device 1100 to which the present invention is applied is mounted. In general, an organic substrate such as a glass epoxy substrate is used as the circuit substrate. On the circuit board, wiring patterns made of copper, for example, are formed so as to form a desired circuit, and these wiring patterns and the external terminals of the semiconductor device are mechanically connected to achieve electrical connection therebetween.
[0072]
FIG. 9 shows a notebook personal computer 1200 as an electronic device including a semiconductor device to which the present invention is applied or an electronic device including the circuit board.
[0073]
The constituent element “semiconductor chip” of the present invention can be replaced with “electronic element”, and bumps can be formed on electrodes of electronic elements (whether active elements or passive elements) in the same manner as semiconductor chips. Examples of electronic components manufactured from such electronic elements include resistors, capacitors, coils, oscillators, filters, temperature sensors, thermistors, varistors, volumes or fuses.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a method of manufacturing a semiconductor device according to a first embodiment to which the present invention is applied.
FIG. 2 is a diagram illustrating a method of manufacturing a semiconductor device according to a first embodiment to which the present invention is applied.
FIG. 3 is a diagram showing a method for manufacturing the semiconductor device according to the first embodiment to which the present invention is applied;
FIG. 4 is a diagram illustrating a method for manufacturing the semiconductor device according to the first embodiment to which the present invention has been applied.
FIG. 5 is a diagram illustrating a semiconductor device according to a first embodiment to which the present invention is applied;
FIG. 6 is a diagram showing a wiring board according to a second embodiment to which the present invention is applied.
FIG. 7 is a diagram showing a wiring board according to a third embodiment to which the present invention is applied.
FIG. 8 is a diagram showing a circuit board according to an embodiment of the present invention.
FIG. 9 is a diagram showing an electronic apparatus including a semiconductor device or a circuit board according to the present invention.
[Explanation of symbols]
10 Substrate
11 Slit
12 First area
14 Second area
16 holes
20 Wiring pattern
26 Connecting member
28 Conductive foil
30 Semiconductor chip
40 External terminal

Claims

A first step of preparing a substrate including a first region and a second region adjacent to the first region, on which a wiring pattern is formed, and a semiconductor chip;
A second step of mounting the semiconductor chip in the first region;
A third step of attaching the second region to a portion of the first region excluding the mounting region of the semiconductor chip while the first and second regions are connected;
Providing an external terminal outside at least the mounting region of the semiconductor chip in the first region;
Only including,
In the second region of the substrate, a hole larger than the outer shape of the semiconductor chip is formed,
A method of manufacturing a semiconductor device, wherein, in the third step, the semiconductor chip is inserted into the hole and the second region is attached to the first region .

In the manufacturing method of the semiconductor device according to claim 1,
A method of manufacturing a semiconductor device, comprising a step of punching the bonded first and second regions after the third step .

In the manufacturing method of the semiconductor device of Claim 1 or Claim 2,
A method of manufacturing a semiconductor device, wherein the substrate has at least one slit formed between the first region and the second region.

In the manufacturing method of the semiconductor device according to claim 3,
A connection member for connecting the first and second regions across the slit is formed on the substrate,
Before the third step, a step of punching out the substrate with an outer shape of at least the second region of the first and second regions in a state where the first and second regions are connected only by the connection member. A method for manufacturing a semiconductor device.

In the manufacturing method of the semiconductor device according to claim 4,
The method for manufacturing a semiconductor device, wherein the connection member is formed of the same member as the wiring pattern.

A first step of preparing a substrate including a first region and a second region adjacent to the first region, on which a wiring pattern is formed, and a semiconductor chip;
A second step of mounting the semiconductor chip in the first region;
A third step of attaching the second region to a portion of the first region excluding the mounting region of the semiconductor chip while the first and second regions are connected;
Providing an external terminal outside at least the mounting region of the semiconductor chip in the first region;
After the third step, a step of punching the bonded first and second regions ;
A method of manufacturing a semiconductor device including:

In the manufacturing method of the semiconductor device in any one of Claims 1-6,
The substrate has a tape shape,
The method for manufacturing a semiconductor device, wherein the first region and the second region are repeatedly arranged in the longitudinal direction.

In the manufacturing method of the semiconductor device in any one of Claims 1-6,
The substrate has a tape shape,
The first region and the second region are arranged in the width direction,
Each of said 1st area | region and 2nd area | region is a manufacturing method of the semiconductor device which is located in a line in the longitudinal direction repeatedly.

A substrate including a first region on which a semiconductor chip is mounted and a second region adjacent to the first region;
A wiring pattern formed on the substrate;
In the second region of the substrate, a hole having a size larger than the outer shape of the semiconductor chip is formed,
A wiring board in which at least one slit is formed in the substrate between the first region and the second region.

The wiring board according to claim 9, wherein
A wiring board in which a connecting member for connecting the first and second regions across the slit is formed on the board.

The wiring board according to claim 10, wherein
The connection member is a wiring board formed of the same material as the wiring pattern.

In the wiring board according to any one of claims 9 to 11,
The substrate has a tape shape,
The wiring board in which the first area and the second area are repeatedly arranged in the longitudinal direction.

In the wiring board according to any one of claims 9 to 11,
The substrate has a tape shape,
The first region and the second region are arranged in the width direction,
Each of the first region and the second region is a wiring board that is repeatedly arranged in the longitudinal direction.

A semiconductor chip on which a plurality of electrodes are formed;
A wiring board is formed, a first substrate on which the semiconductor chip is mounted;
A plurality of external terminals provided in the wiring pattern;
A second substrate made of the same material as the first substrate, attached to the first substrate avoiding the semiconductor chip;
A connection member that connects the end of the first substrate and the end of the second substrate in a bent state;
Including
A semiconductor device in which a hole larger than the outer shape of the semiconductor chip is formed in the second substrate, and the semiconductor chip is inserted into the hole .

The semiconductor device according to claim 14 .
A conductive foil is formed on the second substrate,
The connection member is a semiconductor device that electrically connects a part of the wiring pattern and the conductive foil.

A semiconductor chip on which a plurality of electrodes are formed;
A wiring board is formed, a first substrate on which the semiconductor chip is mounted;
A plurality of external terminals provided in the wiring pattern;
A second substrate made of the same material as the first substrate, attached to the first substrate avoiding the semiconductor chip;
A connection member that connects the end of the first substrate and the end of the second substrate in a bent state;
Including
A conductive foil is formed on the second substrate,
The connection member electrically connects a part of the wiring pattern and the conductive foil,
A plurality of through holes are formed in the first substrate, and the external terminals are provided in the wiring pattern through the through holes, and the external terminals are formed with the wiring patterns in the first substrate. Protruding from the opposite side of the surface,
The semiconductor device in which the second substrate is bonded to the first substrate through an insulating adhesive with the surface on which the conductive foil is formed facing the wiring pattern.

The semiconductor device according to claim 15 or claim 16,
The wiring pattern, the conductive foil, and the connection member are semiconductor devices formed of the same material.

A circuit board on which the semiconductor device is mounted according to any one of claims 14 to claim 17.

An electronic device having a semiconductor device according to claim 14 to claim 17.