JP2007150808A - 固体撮像装置 - Google Patents

Abstract

【課題】各画素に実装される素子数を増加させることなく、画素電位の飽和状態を検出することができる固体撮像装置を提供する。
【解決手段】フォトダイオードＰＤ１と、該フォトダイオードの端子電圧である画素電位を増幅する増幅用トランジスタＰＭ１と、前記画素電位をリセットするリセットトランジスタＮＭ０と、前記増幅用トランジスタの出力を水平選択信号により列信号読み出し線ＳＰに出力する選択トランジスタＰＭ２とを含んで１画素が構成され、露光時に画素電位を監視する機能を有する固体撮像装置において、前記列信号読み出し線と該列信号読み出し線に前記選択トランジスタの出力端が接続されている各画素内の前記増幅用トランジスタが接続される電源ラインとＲＰの間が前記フォトダイオードの受光により画素電位が変化した際に次第に導通するように、前記列信号読み出し線と前記電源ラインの電位を設定する。
【選択図】図１

Description

本発明は、ＣＭＯＳイメージセンサ等の固体撮像装置に関する。

従来の固体撮像装置としてＣＭＯＳイメージセンサの構成を図４に示す（非特許文献１参照）。同図において、画素Ｐijが２次元マトリクス状に多数、配置されている。図では、便宜上、２×２の４画素（Ｐ11，Ｐ12，Ｐ21，Ｐ22）についてしか示していない。各画素は同一構成である。画素Ｐ11は、フォトダイオードＰＤ11と、リセットトランジスタＮＭ111と、増幅用トランジスタＮＭ112と、選択トランジスタＮＭ113とを有している。

また、画素Ｐ12は、フォトダイオードＰＤ12と、リセットトランジスタＮＭ121と、増幅用トランジスタＮＭ122と、選択トランジスタＮＭ123とを有している。画素Ｐ21は、フォトダイオードＰＤ21と、リセットトランジスタＮＭ211と、増幅用トランジスタＮＭ212と、選択トランジスタＮＭ213とを有している。
画素Ｐ22は、フォトダイオードＰＤ22と、リセットトランジスタＮＭ221と、増幅用トランジスタＮＭ222と、選択トランジスタＮＭ223とを有している。

リセットトランジスタＮＭ111，ＮＭ121，増幅用トランジスタＮＭ112，ＮＭ122のドレインは電源電圧Ｖddの電源ライン１０１−１に、リセットトランジスタＮＭ211，ＮＭ221，増幅用トランジスタＮＭ212，ＮＭ222のドレインは電源電圧Ｖddの電源ライン１０１−２にそれぞれ、接続されている。
リセットトランジスタＮＭ111，ＮＭ121，ＮＭ211，ＮＭ221のソースは、それぞれ、フォトダイオードＰＤ11，ＰＤ12，ＰＤ21，ＰＤ22のカソードに接続され、フォトダイオードＰＤ11，ＰＤ12のアノードは電源電圧Ｖssの電源ライン１０２−１に、フォトダイオードＰＤ21，ＰＤ22のアノードは電源電圧Ｖssの電源ライン１０２−２にそれぞれ、接続されている。

また、リセットトランジスタＮＭ111，ＮＭ121，ＮＭ211，ＮＭ221のソースは、増幅用トランジスタＮＭ112，ＮＭ122，ＮＭ212，ＮＭ222のゲートにそれぞれ接続されている。
さらに、増幅用トランジスタＮＭ112，ＮＭ122，ＮＭ212，ＮＭ222のソースは、それぞれ選択トランジスタＮＭ113，ＮＭ123，ＮＭ213，ＮＭ223のドレインに接続されている。

１００は、垂直シフトレジスタであり、垂直シフトレジスタ１００から行方向（水平方向）配線されているリセット線１０３−１、１０３−２は、各行のリセットトランジスタＮＭ111，ＮＭ121，ＮＭ211，ＮＭ221のゲートに接続されている。
また、垂直シフトレジスタ１００から行方向（水平方向）配線されている水平選択線１０４−１、１０４−２は、各行の選択トランジスタＮＭ113，ＮＭ123，ＮＭ213，ＮＭ223のゲートに接続されている。

さらに列方向（垂直方向）に電源電圧Ｖssの電源ライン１０６と相関二重サンプリング回路（ＣＤＳ；Correlated Double Sampling circuit）１１０−１の入力端との間に定電流源１０１−１を介して接続されるように配線された列信号読み出し線ＳＰ１は、選択トランジスタＮＭ113，ＮＭ213のソースと接続されている。
また、列方向に電源電圧Ｖssの電源ライン１０７と相関二重サンプリング回路（ＣＤＳ）１１０−２の入力端との間に定電流源１０１−２を介して接続されるように配線された列信号読み出し線ＳＰ２は、ＮＭ123，ＮＭ223のソースと接続されている。

相関二重サンプリング回路（ＣＤＳ）１１０−１、１１０−２は、各画素において、列読み出し線に読み出された画素信号と、フォトダイオードのカソード電位である画素電位をリセットした際のリセット電圧とをそれぞれサンプリングし、保持し、その差を演算する回路である。
相関二重サンプリング回路（ＣＤＳ）１１０−１、１１０−２は、それぞれ図示してない水平シフトレジスタにより制御されるスイッチ素子１１１−１、１１１−２を介して行信号読み出し線１２０に接続されている。また行信号読み出し線１２０は出力回路１３０を介して出力端子１４０に接続されている。

上記構成からなる固体撮像装置の動作を説明する。垂直方向に順次、リセット信号Ｒesｉ（ｉ＝１，２，…）がアクティブ状態になることにより、各画素Ｐij（ｉ，j＝１，２，…）内の画素電位、すなわちフォトダイオードＰＤijのカソード電位がリセット電位にリセットされる。その後、各画素に入射した光量（入射照度）に応じて、各画素内電位が低下する。露光時間が終了し、順次、垂直シフトレジスタ１００より順次、水平選択信号Ｓelｉがアクティブ状態になり、画素Ｐij内の画素電位が列信号読み出し線ＳＰｉに読み出される。各画素での入射照度（入射光量）に対する列信号読み出し線に読み出される電圧との関係を図６に示す。この特性図から明らかなように、入射照度が高くなるにつれて読み出し電圧が低くなることが判る。

水平選択信号Ｓelｉによる読み出し動作では、露光量に依存する画素信号と、リセット信号の両方の電位が読み出される。例えば、水平選択信号Ｓel１が電源電圧Ｖddになると、画素Ｐ11と画素Ｐ12内の露光量に依存する画素電位が列信号読み出し線ＳＰ１とＳＰ２にそれぞれ、読み出される。これらの電位が各相関二重サンプリング回路１１０−１、１１０−２によりそれぞれ、サンプルホールドされ、一旦保持される。

次に、リセット信号Ｒes１が電源電圧Ｖddのレベルになることにより、水平選択されている画素Ｐ11と画素Ｐ12内のリセット電位が列信号読み出し線ＳＰ１と列信号読み出し線ＳＰ２にそれぞれ、読み出される。各相関二重サンプリング回路１１０−１、１１０−２でこの読み出されたリセット信号電位と既に各相関二重サンプリング回路１１０−１、１１０−２に保持された画素信号の差分が取られ、この差分電圧を列信号読み出し線ＳＰ１、ＳＰ２、…と順次、スイッチ素子１１１−１、１１１−２、…を介して行信号読み出し線１２０により水平方向に読み出すことで、選択された水平方向の画素の信号が全て読み出される。図５は、このときにおける画素Ｐ11についての読み出し動作を示している。同図において列信号読み出し線ＳＰ１に読み出されたＶs1は、画素信号電位であり、Ｖr1はリセット信号電位である。
非特許文献１に示す従来の固体撮像装置にあっては、露光時間中に各画素について画素内電位を監視するには、全画素について画素電位を通常の読み出し動作を実行することにより行っていた。
また、イメージセンサにおける読み出し対象となる画素の位置検出を行うために各画素に行方向及び列方向の位置検出用のフォトダイオードを設けたイメージセンサが提案されている（非特許文献２参照）。
トランジスタ技術 ２００３年２月号、特集 ＣＭＯＳ／ＣＣＤ画像センサ入門Ｐ１２９〜１３４ 2005 IEEE International Solid-State Circuits Conference,ISSCC 2005/SESSION19/IMAGERS/19.8"A High-Speed,Profile DATA Acquiring Image Sensor"

イメージセンサにおける入射照度に対する信号出力が適度なリニアリティを得られる入射照度の範囲はフォトダイオードの特性や電源条件によってある範囲に限られる。そこで通常は露光時間の調整を行う。非特許文献１に示す従来の固体撮像装置にあっては、露光時間中に各画素について画素内電位を監視するのに全画素について画素電位を通常の読み出し動作を実行することにより行っていたため、露光時間の調整に時間がかかり、応答性に欠けるというという問題が有った。
また、非特許文献２に記載のイメージセンサにあっては、各画素に２つのフォトダイオードを設ける必要が有り、画素面積が増加するという問題がある。

本発明は、このような事情に鑑みてなされたものであり、各画素に実装される素子数を増加させることなく、画素電位の飽和状態を検出することができる固体撮像装置を提供することを目的とする。

上記目的を達成するために請求項１に記載の発明は、入射光を光電変換するフォトダイオードと、該フォトダイオードの端子電圧である画素電位を増幅する増幅用トランジスタと、リセット信号により前記画素電位をリセットするリセットトランジスタと、前記増幅用トランジスタの出力を水平選択信号により列信号読み出し線に出力する選択トランジスタとを含んで１画素が構成され、複数の画素が縦横にマトリクス状に配列されてなり、露光時に画素電位を監視する機能を有する固体撮像装置において、前記列信号読み出し線と該列信号読み出し線に前記選択トランジスタの出力端が接続されている各画素内の前記増幅用トランジスタが接続される電源ラインとの間が前記フォトダイオードの受光により該フォトダイオードのカソード電位である画素電位が変化した際に次第に導通するように、前記列信号読み出し線と前記電源ラインの電位を設定したことを特徴とする。

また、請求項２に記載の発明は、請求項１に記載の固体撮像装置において、前記画素電位の監視時に、前記列信号読み出し線または前記電源ラインのいずれか一方に流れる電流を電圧として検出する電圧検出手段を有することを特徴とする。

また、請求項３に記載の発明は、請求項１または２のいずれかに記載の固体撮像装置において、前記画素電位の監視時に、記列信号読み出し線に流れる電流を電圧として検出する第１の電圧検出手段と、前記電源ラインに流れる電流を電圧として検出する第２の電圧検出手段と、前記第１の電圧検出手段の検出出力を取り込み入射光量の多い画素が接続された列信号配線を検出する列配線検出手段と、前記第２の電圧検出手段の検出出力を取り込み入射光量の多い画素が接続された前記電源ラインを検出する電源ライン検出手段と、前記列配線検出手段及び電源ライン検出手段の検出出力を取り込み入射光量が最大の画素を特定する判定手段とを有することを特徴とする。

以上説明したように、本発明によれば、露光時に画素電位を監視する機能を有する固体撮像装置において、前記列信号読み出し線と該列信号読み出し線に前記選択トランジスタの出力端が接続されている各画素内の前記増幅用トランジスタが接続される電源ラインとの間が前記フォトダイオードの受光により該フォトダイオードのカソード電位である画素電位が変化した際に次第に導通するように、前記列信号読み出し線と前記電源ラインの電位を設定したので、画素電位監視時に、画素電位が飽和電位に達しフォトダイオードの入射光量が増大した画素が接続されたには所定値以上の電流が流れるので、これを検出することにより、画素電位が所望の電位あるいは飽和状態にある画素が存在することを検出することができる。

また、画素電位監視時に、上記列信号読み出し線及び電源ラインに流れる電流を検出することにより、入射光量が最大の画素の位置検出を行うことができる。
さらに、画素電位の飽和状態を同時並列で高速検出することができ、この検出結果から画素電位のリセット時間を設定することにより最適な露光時間を設定することができる。

以下、本発明の実施形態を、図面を参照して詳細に説明する。図１に本発明の実施形態に係る固体撮像装置の基本構成を示す。同図において、本発明の実施形態に係る固体撮像装置は、入射光を光電変換するフォトダイオードＰＤ１と、フォトダイオードＰＤ１のカソードにゲートが接続され、該ゲートにおける電位である画素電位を増幅するＰＭＯＳトランジスタＰＭ１と、前記カソードと電源電圧Ｖddを供給する電源ライン１０との間に接続され、フォトダイオードＰＤ１のカソード電位をリセット電位（ここでは電源電圧（Ｖdd））にリセットするためのＮＭＯＳトランジスタＮＭ０と、ＰＭＯＳトランジスタＰＭ１と列信号読み出し線ＳＰとの間に接続されＰＭＯＳトランジスタＰＭ１の出力を列信号読み出し線ＳＰに出力するＰＭＯＳトランジスタＰＭ２とを有している。

列信号読み出し線ＳＰは、スイッチＳＷ１を介して通常読み出し時には電源電圧Ｖddを供給する電源ライン１２に一端が接続された電流源３０の他端に接続され、各画素の画素電位の監視時には、スイッチＳＷ１を介して一端が電位Ｖ２の電源ライン１３に接続された抵抗Ｒ２の他端に接続される。
フォトダイオードＰＤ１のアノードは、電源電圧Ｖssを供給する電源ライン１１に接続され、ＰＭＯＳトランジスタＰＭ１のドレインは電源ラインＲＰに接続されている。

電源ラインＲＰは、スイッチＳＷ２を介して通常読み出し時には接地され、各画素の画素電位の監視時には、スイッチＳＷ２を介して一端が電位Ｖ１の電源ライン１４に接続された抵抗Ｒ１に接続される。電源ラインＲＰに流れる電流を検出する抵抗Ｒ１の両端間に生じる電圧は、電圧検出回路４０−１により、列信号読み出し線ＳＰに流れる電流を検出する抵抗Ｒ２の両端間に生じる電圧は、電圧検出回路４０−２によりそれぞれ、検出されるようになっている。電圧検出回路４０−２は本発明の第１の電圧検出手段に、電圧検出回路４０−１は本発明の第２の検出手段に、それぞれ相当する。

また、ＰＭＯＳトランジスタＰＭ１のソースにＰＭＯＳトランジスタＰＭ２のドレインが接続され、ＰＭＯＳトランジスタＰＭ２のソースは列信号読み出し線ＳＰに接続されている。
また、ＰＭＯＳトランジスタＰＭ２のゲートは、水平選択線２０に接続されている。ＮＭＯＳトランジスタＮＭ０のドレインは電源ライン１０に接続され、そのソースはフォトダイオードＰＤ１のカソードに接続され、ゲートはリセット線２１に接続されている。ＰＭＯＳトランジスタＰＭ１、ＰＭＯＳトランジスタＰＭ２はソースフォロアを構成している。

なお、フォトダイオードＰＤ１、ＮＭＯＳトランジスタＮＭ０、ＰＭＯＳトランジスタＰＭ１、ＰＭＯＳトランジスタＰＭ２で１つの画素Ｐijが形成され、図１では図示を省略しているが、実際には複数の画素が、複数の列信号読み出し線ＳＰ及び複数の電源ラインＲＰの各々にアレイ状に接続され、かつ配置されている。
ここで、電源ライン１４から供給される電位Ｖ１は、ＰＭＯＳトランジスタのスレッシュホールド電圧をＶthp，画素電位（フォトダイオードＰＤ１のカソード電位）をＶｐとすると、画素電位監視時にはＶ１＜Ｖ２−｜Ｖthp｜となるように設定される。

上記構成において、露光開始後に画素電位を列信号読み出し線ＳＰに読み出す通常読み出し時には、スイッチＳＷ１、ＳＷ２はそれぞれ、接点ａ側に切り替えられ、水平選択線２０に出力される水平選択信号ＳelによりＰＭＯＳトランジスタＰＭ２が導通状態となり、ＰＭＯＳトランジスタＰＭ１、ＰＭ２からなるソースフォロアが定電流源３０により駆動され、信号の読み出し、リセット動作が行われる。図示してない相関二重サンプリング回路により、読み出された画素信号と、リセット時のリセット電位との差分が画素信号として水平信号読み出し線に出力される。

一方、露光中における画素電位監視時には、水平選択線２０に出力される水平選択信号ＳelによりＰＭＯＳトランジスタＰＭ２が導通状態となり、スイッチＳＷ１、ＳＷ２がそれぞれ、接点ｂ側に切り替えられ、列信号読み出し線ＳＰは、スイッチＳＷ１を介して一端が電位Ｖ２の電源ライン１３に接続された抵抗Ｒ２の他端に接続される。
また、電源ラインＲＰは、スイッチＳＷ２を介して一端が電位Ｖ１の電源ライン１４に接続された抵抗Ｒ１に接続される。

この状態で画素Ｐijにおける画素電位ＶｐがＶ２−｜Ｖthp｜以下になると、ＰＭＯＳトランジスタＰＭ１が導通状態となり、行方向の電源ラインＲＰと列信号読み出し線ＳＰとの間が導通状態となり、電源ラインＲＰ及び列信号読み出し線ＳＰに入射光量に依存した量の電流が流れる。電源ラインＲＰに流れる電流は抵抗Ｒ１の両端間の電圧を電圧検出回路４０−１により検出することにより、また列信号読み出し線ＳＰに流れる電流は、抵抗Ｒ２の両端間の電圧を電圧検出回路４０−２により検出することにより検出される。

したがって、行方向に配線される複数の電源ラインＲＰの各々及び列方向に配線される複数の列信号読み出し線ＳＰの各々に上記構成の電圧検出回路を設けることにより、どの電源ラインＲＰあるいはどの列信号読み出し線ＳＰに電流が流れたかを検出することができる。これにより、電流量を検出することにより、どの画素の画素電位が所望の電位あるいは飽和状態にあるか、あるいはどの画素の入射光量が最大であるかを判定することができる。

次に、本発明の実施形態に係る固体撮像装置の具体的構成（複数の画素が配列された構成）を図２に示す。同図では説明の便宜上、垂直方向に２画素（Ｐ11，Ｐ12），水平方向に２画素（Ｐ21，Ｐ22）の２×２の画素をアレイ状に配列して示しているがＮ×Ｍ（Ｎ，Ｍは整数）の任意のアレイに拡張できることは自明である。
各画素Ｐ11，Ｐ12，Ｐ21，Ｐ22の回路構成及びその周辺回路は、図１に示したものと同一であるので重複する説明を省略する。図２において、行方向に配線された電源ラインＲＰ１、ＲＰ２には、それぞれスイッチＳＷ１０、ＳＷ１１を介して電位Ｖ１の電源ラインとの間に接続される抵抗Ｒ１０、Ｒ１１の両端電圧を検出する電圧検出回路５０、５１が設けられている。
同様に、列方向に配線された列信号読み出し線ＳＰ１，ＳＰ２には、それぞれスイッチＳＷ２０、ＳＷ２１を介して電位Ｖ２の電源ラインとの間に接続される抵抗Ｒ２０、Ｒ２１の両端電圧を検出する電圧検出回路６０、６１が設けられている。

電圧検出回路５０、５１は設定された閾値Ｖth以上の電圧が検出されたときに、電源ラインＲＰ１、ＲＰ２に接続されている行方向に配列されたいずれかの画素における画素電位Ｖｐが所望の電位あるいは飽和電位に達していることを示す検出信号を垂直検出回路１００に出力する機能を有している。
電圧検出回路６０、６１も同様に、設定された閾値Ｖth以上の電圧が検出されたときに、列信号読み出し線ＳＰ１、ＳＰ２に接続されている列方向に配列されたいずれかの画素における画素電位Ｖｐが所望の電位あるいは飽和電位に達していることを示す検出信号を水平検出回路１１０に出力する機能を有している。

垂直検出回路１００及び水平検出回路１１０の出力は画素判定回路１２０に出力される。画素判定回路１２０では、垂直検出回路１００及び水平検出回路１１０の出力に基づいて画素電位Ｖｐが所望の電位あるいは飽和電位に達している画素がどの位置の画素かを判定する機能を有している。

また、８０は、各画素のリセットトランジスタにリセット信号Ｒes１，Ｒes２，水平選択信号Ｓel１，Ｓel２を出力する垂直シフトレジスタ、２００、２０１は相関二重サンプリング回路、３００、３０１はスイッチ素子、９０は水平信号読み出し線、４００は出力回路、４０１は出力端子である。

上記構成からなる本発明の実施形態に係る固体撮像装置の動作を図３のタイミングチャートを参照して説明する。時刻ｔ１以前のタイミングでスイッチＳＷ１０、１１、２０、２１を接点ａ側に切り替えた状態で画素電位の読み出し及びリセット動作を終えた後、時刻ｔ１でスイッチＳＷ１０、１１、２０、２１を接点ｂ側に切り替える（図３（Ａ））。この結果、電圧検出回路５０、５１、６０、６１は、全て動作状態になる。この状態下で画素Ｐ12に入射する光量が多く、画素電位Ｖｐが低下すると、電源ラインＲＰ２、列信号読み出し線ＳＰ１に電流が流れ、抵抗Ｒ１１、Ｒ２０の両端電圧を検出する電圧検出回路５１、６０の入力電圧が上昇する（図３（Ｃ），（Ｄ））。

電圧検出回路５１は抵抗Ｒ１１の両端電圧を検出し、検出電圧と、予め設定された閾値電圧Ｖthとを比較し、検出電圧が閾値電圧をＶthを越えているので、電源ラインＲＰ２に接続されている複数の画素のうち画素電位が所望の電位あるいは飽和電位に達している画素が存在することを示す検出信号を垂直検出回路１００に出力する。
また、電圧検出回路６０は抵抗Ｒ２０の両端電圧を検出し、検出電圧と、予め設定された閾値電圧Ｖthとを比較し、検出電圧が閾値電圧をＶthを越えているので、列信号読み出し線ＳＰ１に接続されている複数の画素のうち画素電位が所望の電位あるいは飽和電位に達している画素が存在することを示す検出信号を水平検出回路１１０に出力する。

画素判定回路１２０では、垂直検出回路１００及び水平検出回路１１０の検出出力を取り込み、電源ラインＲＰ２及び列信号読み出し線ＳＰ１に接続されている画素Ｐ12が、画素電位が所望の電位あるいは飽和電位に達している画素であると判定する。
なお、電圧検出回路５０、５１、６０、６１に検出出力を多値出力できるように構成し、垂直検出回路１００及び水平検出回路１１０に検出電圧が最大、すなわち画素への入射光量が最大の画素が接続されている電源ライン、列信号読み出し線を検出する機能を持たせることにより、画素判定回路１２０で最大入射光量の画素位置を検出するようにしてもよい。

このようにして、画素電位の監視動作を終えた後、時刻ｔ２でスイッチＳＷ１０、１１、２０、２１を接点ａ側に戻し、通常の読み出し動作を行う。すなわち、時刻ｔ３で水平選択線のいずれかに水平選択信号を出力し（図３（Ｇ））、時刻ｔ４で該当する行の各画素から画素信号Ｖsを読み出し、相関二重サンプリング回路（ＣＤＳ）２００、２０１は、サンプルホールドする（図３（Ｈ））。次いで、時刻ｔ５で上記行の各画素のリセットトランジスタにリセット信号が出力され、各画素の画素電位がリセットされる（図３（Ｆ））。このときの、リセット電位Ｖrが時刻ｔ６でサンプルホールドされる（図３（Ｈ））。

相関二重サンプリング回路２００、２０１では、それぞれ、サンプルホールドした画素信号Ｖsと、リセット時のリセット電位Ｖrとの差分を算出し、この差分を画素信号としてスイッチ素子３００、３０１を介して水平信号読み出し線９０に出力する。
本実施形態に係る固体撮像装置によれば、列信号読み出し線と該列信号読み出し線に前記選択トランジスタの出力端が接続されている各画素内の前記増幅用トランジスタが接続される電源ラインとの間が前記フォトダイオードの受光により該フォトダイオードのカソード電位である画素電位が変化した際に次第に導通するように、前記列信号読み出し線と前記電源ラインの電位を設定したので、画素電位監視時に、画素電位が所望の電位あるいは飽和電位に達しフォトダイオードの入射光量が増大した画素が接続されたには所定値以上の電流が流れ、これを検出することにより、画素電位が飽和状態にある画素が存在することを検出することができる。すなわち、画素内にコンパレータ等の複雑な回路を設けることなく、画素電位が所望の電位にあること、あるいは飽和状態にあることを検出することができる。

また、画素電位監視時に、上記列信号読み出し線及び電源ラインに流れる電流を検出することにより、入射光量が最大の画素の位置検出を行うことができる。
さらに、画素電位の飽和状態を同時並列で高速検出することができ、この検出結果から画素電位のリセット時間を設定することにより最適な露光時間を設定することができる。

本発明の実施形態に係る固体撮像装置の基本的構成を示す回路図。 本発明の実施形態に係る固体撮像装置の具体的構成を示す回路図。 図２に示した本発明の実施形態に係る固体撮像装置の動作を示すタイミングチャート。 従来の固体撮像装置の構成を示す回路図。 図４に示した従来の固体撮像装置の動作を示すタイミングチャート。 従来の固体撮像装置の画素における入射照度に対する読み出し信号線の電圧の関係を示す特性図。

符号の説明

１０、１１、ＲＰ…電源ライン、２０…選択線、２１…リセット線、３０…電流源４０−１、４０−２、５０、５１、６０、６１…電圧検出回路、８０…垂直シフトレジスタ、９０…水平信号読み出し線、１００…垂直検出回路、１１０…水平検出回路、１２０…画素判定回路、２００、２０１…相関二重サンプリング回路（ＣＤＳ）、ＰＤ１…フォトダイオード、Ｐij…画素

Claims (3)

1. 入射光を光電変換するフォトダイオードと、該フォトダイオードの端子電圧である画素電位を増幅する増幅用トランジスタと、リセット信号により前記画素電位をリセットするリセットトランジスタと、前記増幅用トランジスタの出力を水平選択信号により列信号読み出し線に出力する選択トランジスタとを含んで１画素が構成され、複数の画素が縦横にマトリクス状に配列されてなり、露光時に画素電位を監視する機能を有する固体撮像装置において、
   前記列信号読み出し線と該列信号読み出し線に前記選択トランジスタの出力端が接続されている各画素内の前記増幅用トランジスタが接続される電源ラインとの間が前記フォトダイオードの受光により該フォトダイオードのカソード電位である画素電位が変化した際に次第に導通するように、前記列信号読み出し線と前記電源ラインの電位を設定したことを特徴とする固体撮像装置。
2. 前記画素電位の監視時に、前記列信号読み出し線または前記電源ラインのいずれか一方に流れる電流を電圧として検出する電圧検出手段を有することを特徴とする請求項１に記載の固体撮像装置。
3. 前記画素電位の監視時に、記列信号読み出し線に流れる電流を電圧として検出する第１の電圧検出手段と、
   前記電源ラインに流れる電流を電圧として検出する第２の電圧検出手段と、
   前記第１の電圧検出手段の検出出力を取り込み入射光量の多い画素が接続された列信号配線を検出する列配線検出手段と、
   前記第２の電圧検出手段の検出出力を取り込み入射光量の多い画素が接続された前記電源ラインを検出する電源ライン検出手段と、
   前記列配線検出手段及び電源ライン検出手段の検出出力を取り込み、入射光量が最大の画素を特定する判定手段と、
   を有することを特徴とする請求項１または２のいずれかに記載の固体撮像装置。
   
   

Images