JP2007149826A - スタンダードセルおよびこれを備えた半導体集積回路 - Google Patents
スタンダードセルおよびこれを備えた半導体集積回路 Download PDFInfo
- Publication number
- JP2007149826A JP2007149826A JP2005340116A JP2005340116A JP2007149826A JP 2007149826 A JP2007149826 A JP 2007149826A JP 2005340116 A JP2005340116 A JP 2005340116A JP 2005340116 A JP2005340116 A JP 2005340116A JP 2007149826 A JP2007149826 A JP 2007149826A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- standard cell
- clock
- cell
- track
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】スタンダードセル内でのクロストークノイズの発生を抑制する。
【解決手段】クロック端子TCKの1つ両隣の縦方向配線トラックを空き領域として設けその空き領域である縦方向配線トラックにシールド配線S1、S2を施すことが可能となり、クロック端子TCKとクロック配線WCKとにクロストークノイズの発生を抑制可能とした構成。
【選択図】図1
【解決手段】クロック端子TCKの1つ両隣の縦方向配線トラックを空き領域として設けその空き領域である縦方向配線トラックにシールド配線S1、S2を施すことが可能となり、クロック端子TCKとクロック配線WCKとにクロストークノイズの発生を抑制可能とした構成。
【選択図】図1
Description
本発明は、半導体集積回路(LSI)の設計方法の1つであるスタンダードセル方式において予め登録された標準的なセルとして用いられる最小単位であるスタンダードセルおよびこれを備えた半導体集積回路に関するものである。
近年、半導体集積回路においては、その製造プロセスの微細化の進展に伴い、その動作周波数はきわめて高くなってきており、それとともにシグナル・インテグリティはその回路設計上の最重要課題となっている。
とりわけ、隣接配線間で結合する容量によって発生するクロストークは、信号遅延に変化を引き起こしたり、論理値の不正遷移の原因ともなり、パターンが微細化する程、この現象は発生しやすくなっている。
この課題に対し、隣接配線間に生じる寄生容量の影響を軽減するため、クロック配線等の上下左右にシールド配線を施したり、このシールド配線を固定信号(HレベルあるいはLレベル)で固定したり、シールド対象信号と同じ信号波形を持つシールド配線を隣接かつ併走配線させた方法が知られている(特許文献1、2、3、等参照)。
従来技術では、セル間配線に使用されるシールド対象信号にしかシールド配線は施されておらず、スタンダードセル内にまでシールド配線が十分に施されないため、スタンダードセル内で発生するクロストークノイズについては抑制できない。スタンダードセルは半導体集積回路を構成する標準的な部品であるインバータ、NAND回路等であり、半導体集積回路においての最小単位である。スタンダードセルを用いた半導体集積回路の設計ではスタンダードセル方式として短時間で半導体集積回路を半導体基板上に高集積に形成することができるが、従来のスタンダードセル構造では、シールド配線を配置できるよう考慮されていない。
以下、従来のスタンダードセル構造を示した図面を参照しながら詳細に説明する。図8(a)はセル間配線実施前のスタンダードセル、図8(b)はセル間配線実施後のスタンダードセルを示す図である。
図8(a)に示すセル間配線実施前のスタンダードセルCは、第1配線層からなる固定電位配線であるセル内電源線P1,P2と、第2配線層からなるクロック端子TCKと、第2配線層からなるクロック以外の端子T1,T2と、第2配線層からなるクロック以外の信号配線Wを含む。クロック以外の端子T1,T2,TCK及びクロック以外の信号配線Wは、一定幅かつ一定間隔で並ぶ縦方向配線トラックRV1,RV3,RV4,RV5上に配置され、クロック端子TCKの両側の配線トラックRV1,RV3,RV5には、端子T1,T2と信号配線Wとが配置されている構造である。
図8(b)に示すように、セル間配線実施後は、クロック端子TCKにクロック配線WCKが同一縦方向配線トラックRV4上で接続され、クロック以外の端子T2にクロック以外の信号配線W1が同一縦方向配線トラックRV3上で接続される。
このようにクロック端子TCKの両側の縦方向配線トラックRV3,RV5に端子T2と信号配線W1,W2とが存在することで、クロック端子TCK及びクロック配線WCKに対してシールド配線を施すことができず、クロック端子TCK及びクロック配線WCKにクロストークノイズが発生しやすい。なお、図8では縦方向配線トラック上に端子及び配線を配置する構造になっているが、横方向配線トラック上に端子及び配線を配置する構造においても同様の課題が発生する。
特開平5−47943号公報
特開平6−77403号公報
特開2001−358220号公報
本発明では、クロック端子周辺の配線トラックをシールド配線が配置できるように、予めその周辺の配線トラックを空き領域として確保するようなセル構造にすることで、セル列形成後、セル間配線前にクロック端子周辺にシールド配線を施すことができ、スタンダードセル内でクロック端子やクロック配線に発生するクロストークノイズを低減させることを目的とする。
本発明に係るスタンダードセルは、一方向に延びかつ一定の配線間隔で並ぶ複数の配線トラックを備えたスタンダードセルにおいて、少なくとも1つの配線トラック上にクロック端子が配置され、かつ、この配線トラックから少なくとも1つ隣りもしくは両隣の配線トラックが空き領域とされていることを特徴とするものである。
上記「一方向」とは実施の形態の横方向、縦方向に限定する意味ではない。
本発明においては、クロック配線の隣りの配線トラックが空き領域とされているので、クロック端子の周辺の配線トラックである空き領域にシールド配線を配置することができ、その結果、スタンダードセル列を形成した後、セル間配線する前にクロック端子周辺にシールド配線を施して、スタンダードセル内でクロック端子やクロック配線に発生するクロストークノイズの発生を低減することができる。
本発明によれば、クロック配線が配置された配線トラックから1つ両隣の配線トラックが空き領域とされ、その空き領域にシールド配線を施すことができるので、スタンダードセル内でのクロストークノイズの発生を抑制することができる。
以下、添付した図面を参照して、本発明の実施形態を詳細に説明する。
(実施形態1)
図1に実施形態1に係るスタンダードセル方式のLSIにおけるスタンダードセルCを模式的に示す。図1(a)はセル間配線実施前、図1(b)はセル間配線実施後のスタンダードセルそれぞれの構成を示す。この構成図では、ポリシリコンや、P型、N型の拡散層や、この拡散層と後述する配線層との接続のためのビア、その他の図示は略している。また、縦方向や横方向の配線トラックはセル枠外にまではみ出されて同一セル列内のセル間配線、異なるセル列に属するセル間を結ぶセル列間配線に用いることができるようになっている。
図1に実施形態1に係るスタンダードセル方式のLSIにおけるスタンダードセルCを模式的に示す。図1(a)はセル間配線実施前、図1(b)はセル間配線実施後のスタンダードセルそれぞれの構成を示す。この構成図では、ポリシリコンや、P型、N型の拡散層や、この拡散層と後述する配線層との接続のためのビア、その他の図示は略している。また、縦方向や横方向の配線トラックはセル枠外にまではみ出されて同一セル列内のセル間配線、異なるセル列に属するセル間を結ぶセル列間配線に用いることができるようになっている。
図1(a)を参照してセル間配線実施前のスタンダードセルCにおいて、rは横寸法が短く縦寸法が長い長方形とされたセル枠である。これにより、高さが同一の複数のスタンダードセルCを列状に配置したセル列を構成することを容易にしている。RV1ないしRV6は第1配線層からなる第1ないし第6縦方向配線トラックであり、一定の配線幅で縦方向に延びている。P1,P2は縦方向配線トラックRV1ないしRV6の縦方向一端側と他端側とのそれぞれに配置された、第1配線層からなるVDDとVSSのセル内配線された固定電位電源線であり、枠r外にまではみ出して形成されている。TCKは第4縦方向配線トラックRV4上に配置された第2配線層からなるクロック端子である。T1,T2は第1、第2縦方向配線トラックRV1,RV2上に配置された、第2配線層からなるクロック以外の端子(非クロック端子)である。Wは第6縦方向配線トラックRV6上に配置された、第2配線層からなるクロック以外の信号配線である。以上の実施形態1のスタンダードセルCにおいて、クロック端子TCKの1つ両隣の第3、第5縦方向配線トラックRV3,RV5が、空き領域とされていることを特徴とする。第1配線層、これより1層分、上層である第2配線層、および後述するこれらよりさらに1層分、上層である第3配線層はアルミニウム等の金属からなることが好ましい。
以上の構成を備えた図1(a)のセル間配線実施前のスタンダードセルCに対してセル間配線を実施した後のスタンダードセルCを図1(b)に示す。図1(b)において、S1,S2は第2の配線層からなり、信号配線Wの信号電位とは異なるシールド電位を持ち併走する配線である第1、第2シールド配線(固定電位配線)である。WCKはクロック端子TCKに接続される第2配線層からなるクロック配線である。実施形態1のスタンダードセルCは、セル間配線実施前においてはクロック端子TCKの1つ両隣の第3、第5配線トラックRV3,RV5を一列、空き領域として設けていることにより、セル間配線実施後においてはその空き領域に第3、第5配線トラックRV3,RV5に第1、第2シールド配線S1,S2を施すことが可能となり、クロック端子TCKとクロック配線WCKとに発生するクロストークノイズを低減させることができる。
(実施形態2)
図2は、本発明の実施形態2に係るスタンダードセルCを示す。図2(a)はセル間配線実施前、図2(b)はセル間配線実施後のスタンダードセルをそれぞれ示す。セル間配線実施前のスタンダードセルCを説明すると、rはセル枠である。RH1ないしRH8は第1ないし第8横方向配線トラックであり、縦方向一定間隔で一定の配線幅で横方向に延びている。P1,P2はスタンダードセルCの縦方向両端側それぞれに配置された、第1配線層からなるVDDとVSSのセル内電源線(固定電位配線)である。第4横方向配線トラックRH4上に第2配線層からなるクロック端子TCKが、第6横方向配線トラックRH6上に第2配線層からなるクロック以外の端子(非クロック端子)Tが、第2、第6横方向配線トラックRH2,RH6上にクロック以外の第1、第2信号配線W1,W2がそれぞれ配置されている。第3、第5横方向配線トラックRH3,RH5はクロック端子TCKの1つ両隣の横方向配線トラックとして空き領域とされている。
図2は、本発明の実施形態2に係るスタンダードセルCを示す。図2(a)はセル間配線実施前、図2(b)はセル間配線実施後のスタンダードセルをそれぞれ示す。セル間配線実施前のスタンダードセルCを説明すると、rはセル枠である。RH1ないしRH8は第1ないし第8横方向配線トラックであり、縦方向一定間隔で一定の配線幅で横方向に延びている。P1,P2はスタンダードセルCの縦方向両端側それぞれに配置された、第1配線層からなるVDDとVSSのセル内電源線(固定電位配線)である。第4横方向配線トラックRH4上に第2配線層からなるクロック端子TCKが、第6横方向配線トラックRH6上に第2配線層からなるクロック以外の端子(非クロック端子)Tが、第2、第6横方向配線トラックRH2,RH6上にクロック以外の第1、第2信号配線W1,W2がそれぞれ配置されている。第3、第5横方向配線トラックRH3,RH5はクロック端子TCKの1つ両隣の横方向配線トラックとして空き領域とされている。
以上のスタンダードセルCの構造によれば、空き領域であるクロック端子TCKの1つ両隣の第3、第5横方向配線トラックRH3,RH5に第1、第2シールド配線(固定電位配線)S1、S2を施すことが可能である。
セル間配線実施後のスタンダードセルCにおいては、図2(b)で示すように、上記空き領域に第1、第2シールド配線(固定電位配線)S1、S2が施されて、クロック端子TCKと、該クロック端子TCKに接続されるクロック配線WCKとに発生するクロストークノイズが低減することができたものとなっている。
(実施形態3)
図3は、本発明の実施形態3に係るスタンダードセルCを示す。図3(a)はセル間配線実施前、図3(b)はセル間配線実施後のスタンダードセルをそれぞれ示す。図3(a)に示すセル間配線実施前のスタンダードセルCを説明すると、rはセル枠である。RH1ないしRH8は第1ないし第8横方向配線トラックであり、縦方向一定間隔で一定の配線幅で横方向に延びている。P1,P2はスタンダードセルCの縦方向両端側それぞれに配置された、第1配線層からなるVDDとVSSのセル内電源線(固定電位配線)である。第4横方向配線トラックRH4上に第2配線層からなるクロック端子TCKが配置されている。第4、第6横方向配線トラックRH4,RH6上に第2配線層からなるクロック以外の端子(第1、第2非クロック端子)T1、T2が配置されている。第1、第3、第5横方向配線トラックRH1,RH3,RH5上に第2配線層からなるクロック以外の第1、第2、第3信号配線W1、W2、W3が配置されている。
図3は、本発明の実施形態3に係るスタンダードセルCを示す。図3(a)はセル間配線実施前、図3(b)はセル間配線実施後のスタンダードセルをそれぞれ示す。図3(a)に示すセル間配線実施前のスタンダードセルCを説明すると、rはセル枠である。RH1ないしRH8は第1ないし第8横方向配線トラックであり、縦方向一定間隔で一定の配線幅で横方向に延びている。P1,P2はスタンダードセルCの縦方向両端側それぞれに配置された、第1配線層からなるVDDとVSSのセル内電源線(固定電位配線)である。第4横方向配線トラックRH4上に第2配線層からなるクロック端子TCKが配置されている。第4、第6横方向配線トラックRH4,RH6上に第2配線層からなるクロック以外の端子(第1、第2非クロック端子)T1、T2が配置されている。第1、第3、第5横方向配線トラックRH1,RH3,RH5上に第2配線層からなるクロック以外の第1、第2、第3信号配線W1、W2、W3が配置されている。
以上の実施形態3のスタンダードセルCにおいては、第1非クロック端子T1と、第2、第3信号配線W2、W3とが、クロック端子TCKが配置されている第4横方向配線トラックRH4を中心とした3つの第3、第4、第5横方向配線トラックRH3,RH4,RH5内に配置されているが、セルCのどちらか一端からクロック端子TCKまでは3トラック内の領域で端子及び配線が存在しない構造を有する。
したがって、実施形態3のスタンダードセルCの場合、セル間配線を実施した後の構造は、第4横方向配線トラックRH4上のクロック端子TCKとそれに接続するクロック配線WCKに対して、第1、第2シールド配線S1,S2を施す場合、同一の第4横方向配線トラックRH4上に第1非クロック端子T1が配置されているために、クロック配線WCKが第2、第3信号配線W2,W3間に配置されないようにできる。このため、クロック端子TCKおよびクロック配線WCKの両側に第1、第2シールド配線(固定電位配線)S1,S2を確実に施すことができ、クロック端子TCKとクロック配線WCKとに発生するクロストークノイズを低減させる効果が得られる。なお、図3では第2配線層からなる端子および配線が横方向配線トラック上に配置されるセル構造の場合を説明したが、縦方向配線トラック上に配置されるセル構造の場合でも同様の説明ができる。
(実施形態4)
図4は、本発明の実施形態4に係るスタンダードセルを示す。図4(a)はセル間配線実施前、図4(b)はセル間配線実施後のスタンダードセルをそれぞれ示す。図4(a)に示すセル間配線実施前のスタンダードセルCを説明すると、rはセル枠である。RH1ないしRH8は第1ないし第8横方向配線トラックであり、縦方向一定間隔で一定の配線幅で横方向に延びている。
図4は、本発明の実施形態4に係るスタンダードセルを示す。図4(a)はセル間配線実施前、図4(b)はセル間配線実施後のスタンダードセルをそれぞれ示す。図4(a)に示すセル間配線実施前のスタンダードセルCを説明すると、rはセル枠である。RH1ないしRH8は第1ないし第8横方向配線トラックであり、縦方向一定間隔で一定の配線幅で横方向に延びている。
P1,P2はスタンダードセルCの縦方向両端側それぞれに配置された、第1配線層からなるVDDとVSSのセル内電源線(固定電位配線)である。
第4横方向配線トラックRH4上に第2配線層からなるクロック端子TCKが配置されている。
第4、第6横方向配線トラックRH4,RH6上に第2配線層からなるクロック以外の端子(第1、第2非クロック端子)T1、T2が配置されている。
第2、第3、第5横方向配線トラックRH2,RH3,RH5上に第2配線層からなるクロック以外の第1、第2、第3信号配線W1、W2、W3が配置されている。
第3、第5横方向配線トラックRH3,RH5上に第2配線層からなる第1、第2クロック配線WCK1,WCK2または第1、第2浮遊電位配線F1,F2または第1、第2固定電位配線(シールド配線)S1,S2が配置されている。
これらは図4では第3横方向配線トラックRH3上は(F1,S1,WCK1)で、第5横方向配線トラックRH5上は(F2,S2,WCK2)で示している。
以上の実施形態4のスタンダードセルCにおいては、セル間配線実施後は、図4図(b)に示すように、クロック端子TCKに対向する部分に第1、第2クロック配線WCK1,WCK2が配置されている場合、第4横方向配線トラックRH4上のクロック端子TCKには、同第4横方向配線トラックRH4上のクロック配線WCKが接続され、また第4横方向配線トラックRH4上のクロック端子TCKに対向して配置された第3、第5横方向配線トラックRH3,RH5上のクロック配線WCK1,WCK2にも同配線層のクロック配線WCK11,WCK12が接続される。このとき、前者のクロック配線WCKと後者のクロック配線WCK11,WCK12は同配線層であり、且つ同電位であり、同タイミングで電位が変化する。よって、後者のクロック配線WCK11,12がシールド配線と同等の役割を果たし、前者の第4横方向配線トラックRH4上のクロック配線WCKとクロック端子TCKに発生するクロストークノイズを低減させることができる。また、第4横方向配線トラックRH4上のクロック端子TCKに対向する配線に浮遊電位配線F1,F2や固定電位配線(シールド配線)S1,S2が配置されている場合についても、第4横方向配線トラックRH4上のクロック端子TCKと同タイミングで電位が変化しないが、第4横方向配線トラックRH4上のクロック端子TCKとそれに接続するクロック配線WCKに発生するクロストークノイズを低減させることができる。なお、図4では第2配線層からなる端子および配線が横方向配線トラック上に配置されるセル構造の場合を説明したが、縦方向配線トラック上に配置されるセル構造の場合でも同様の説明ができる。
(実施形態5)
図5は、本発明の実施形態5に係るスタンダードセルを示す。図5(a)はセル間配線実施前、図5(b)はセル間配線実施後それぞれのスタンダードセルCを示す。図5(a)に示すセル間配線実施前のスタンダードセルCを説明すると、rはセル枠である。
図5は、本発明の実施形態5に係るスタンダードセルを示す。図5(a)はセル間配線実施前、図5(b)はセル間配線実施後それぞれのスタンダードセルCを示す。図5(a)に示すセル間配線実施前のスタンダードセルCを説明すると、rはセル枠である。
RH1ないしRH8は第1ないし第8横方向配線トラックであり、縦方向一定間隔で一定の配線幅で横方向に延びている。
P1,P2はスタンダードセルCの縦方向両端側それぞれに配置された、第1配線層からなるVDDとVSSのセル内電源線(固定電位配線)である。
第4横方向配線トラックRH4上に第2配線層からなるクロック端子TCKが配置されている。
第3、第5横方向配線トラックRH3,RH5上に第2配線層からなるクロック以外の端子(第1、第2スキャン信号/スキャン切替信号端子)TSC1,TSC2がクロック端子TCKと対向配置されている。
第2横方向配線トラックRH2上に第2配線層からなるクロック以外の信号配線Wが配置されている。
スキャン信号/スキャン切替信号端子TSC1,TSC2には、スキャンテスト時以外は、常時、Hレベル(高値)もしくはLレベル(低値)に固定されるスキャン切替用の入力端子か、またはスキャンテスト時以外Hレベル、Lレベルどちらの電位を入力しても回路動作に影響のないスキャン入力端子を用いる。
以上の構成を備えた実施形態5のスタンダードセルCにおいては、セル間配線を実施した後の構造を示す図5(b)で示すように、第1、第2スキャン信号/スキャン切替信号端子TSC1,TSC2にそれらの第1、第2信号配線WSC1,WSC2が接続されることにより、第4横方向配線トラックRH4上のクロック端子TCKとそのクロック配線WCKとに対してシールド配線の役割を果たし、クロック端子TCKとクロック配線WCKに発生するクロストークノイズを低減させることができる。
第1、第2スキャン信号/スキャン切替信号端子TSC1,TSC2およびそれらの第1、第2信号配線WSC1,WSC2については、スキャン切替用の入力端子やスキャン入力端子に限らず、回路の通常動作時に電位がHレベル、Lレベルどちらかに固定しても回路動作上、影響がないような入力端子または配線であれば、上記と同様、クロストークノイズ低減の効果が得られる。なお、実施形態5は、縦方向配線トラックRV上に配置されるセル構造の場合でも同様の説明ができる。
(実施形態6)
図6は、本発明の実施形態6に係るスタンダードセルを示す。図6(a)はセル間配線実施前、図6(b)はセル間配線実施後それぞれのスタンダードセルCを示す。
図6は、本発明の実施形態6に係るスタンダードセルを示す。図6(a)はセル間配線実施前、図6(b)はセル間配線実施後それぞれのスタンダードセルCを示す。
図6(a)に示すセル間配線実施前のスタンダードセルCを説明すると、rはセル枠である。
RH1ないしRH8は第1ないし第8横方向配線トラックであり、縦方向一定間隔で一定の配線幅で横方向に延びている。P1,P2はスタンダードセルCの縦方向両端側それぞれに配置された、第1配線層からなるVDDとVSSのセル内電源線(固定電位配線)である。
第1横方向配線トラックRH1上に第2配線層からなるクロック端子TCKが配置されている。
第4横方向配線トラックRH4上に第2配線層からなるクロック以外の端子(非クロック端子)Tが配置されている。
第3、第5横方向配線トラックRH3,RH5上に第2配線層からなるクロック以外の第1、第2信号配線W1,W2が配置されている。
以上の構成を備えた実施形態6のスタンダードセルCは、クロック端子TCKは電源線P1の1つ隣の横方向配線トラックRH1上に配置され、かつ、クロック端子TCKのもう片方の横配線トラックRH3を空き領域として設ける構造である。
実施形態6のスタンダードセルCは、セル間配線実施後は、図6(b)に示すように、クロック端子TCKの片側に電源線P1がすでに配置されているため、もう一方の片側にシールド配線Sを施すことができれば、クロック端子TCKの両側の配線トラックに対してシールド配線を施したことと同様の効果が得られ、クロック端子TCKと、クロック端子TCKに接続されたクロック配線WCKに発生するクロストークノイズを低減させることができる。
(実施形態7)
図7は、本発明の実施形態7に係るスタンダードセルを示す。図7(a)はセル間配線実施前、図7(b)はセル間配線実施後それぞれのスタンダードセルCを示す。
図7は、本発明の実施形態7に係るスタンダードセルを示す。図7(a)はセル間配線実施前、図7(b)はセル間配線実施後それぞれのスタンダードセルCを示す。
図7(a)に示すセル間配線実施前のスタンダードセルCを説明すると、rはセル枠である。
RV1ないしRV6は第1ないし第6縦方向配線トラック、RH1ないしRH8は第1ないし第8横方向配線トラックである。
P1,P2はスタンダードセルCの縦方向両端側それぞれに配置された、第1配線層からなるVDDとVSSのセル内電源線(固定電位配線)である。
第4横方向配線トラックRH4上に第2配線層からなるクロック端子TCKが配置されている。
第2横方向配線トラックRH2上に第2配線層からなるクロック以外の端子Tが配置されている。
第3、第6横方向配線トラックRH3,RH6上に第2配線層からなるクロック以外の第1、第2信号配線W1,W2が配置されている。
以上の構成を備えた実施形態7のスタンダードセルCは、セル間配線実施後を図7(b)に示す。図7(b)のスタンダードセルCでは、クロック配線WCKは、クロック端子TCKと接続される第3配線層からなり第3縦方向配線トラックRV3上に配置される。第3配線層は縦方向配線トラックRV1ないしRV6上に配置される。第3配線層であるクロック配線WCKと第2配線層である信号配線W1,W2とはビアV1,V2を介して接続される。ビアV1,V2は、横方向配線トラックRH2,RH4と縦方向配線トラックRV3,RV5とが交わった箇所に配置される。クロック端子TCKと非クロック端子Tとは十分に離れている。
実施形態7のスタンダードセルCにおいては、第2配線層のクロック端子TCKに接続される第3配線層のクロック配線WCKの1つ両隣の第2、第4縦方向配線トラックRV2,RV4を空き領域として確保でき、その空き領域に第3配線層からなる第1、第2シールド配線S1,S2を施すことが可能となり、クロック配線WCKに発生するクロストークノイズを低減させることができる。
なお、第2配線層からなる配線が縦方向配線トラック上に配置され、第3配線層からなる端子および配線が横方向配線トラック上に配置されるセル構造の場合でも同様の説明ができる。
本発明は、半導体集積回路内に発生するクロストークノイズがスタンダードセルに与える影響を低減することができ、半導体集積回路の誤動作の防止や設計マージンの削減に効果がある。
RV1ないしRV6 縦方向配線トラック
RH1ないしRH8 横方向配線トラック
T1,T2 クロック以外の端子
TCK クロック端子
WCK クロック配線
W1,W2 クロック以外の信号配線
S1,S2 シールド配線
RH1ないしRH8 横方向配線トラック
T1,T2 クロック以外の端子
TCK クロック端子
WCK クロック配線
W1,W2 クロック以外の信号配線
S1,S2 シールド配線
Claims (14)
- 一方向に延びかつ一定の配線間隔で並ぶ複数の配線トラックを備えたスタンダードセルにおいて、少なくとも1つの配線トラック上にクロック端子が配置され、かつ、この配線トラックから少なくとも1つ隣りの配線トラックが空き領域とされている、ことを特徴とするスタンダードセル。
- 一方向に延びかつ一定の配線間隔で並ぶ複数の配線トラックを備えたスタンダードセルにおいて、少なくとも1つの配線トラック上にクロック端子が配置され、かつ、この配線トラックから1つ両隣りの配線トラックが空き領域とされている、ことを特徴とするスタンダードセル。
- 上記空き領域に対して、シールド配線がクロック端子とこれのクロック配線と併走配線されている、ことを特徴とする請求項1または2に記載のスタンダードセル。
- 上記シールド配線には信号配線とは異なる電位が印加可能になっている、ことを特徴とする請求項1ないし3のいずれかに記載のスタンダードセル。
- 上記シールド配線は当該スタンダードセルの上記一方向両端にまで存在することを特徴とする請求項1ないし4いずれかに記載のスタンダードセル。
- 上記シールド配線とクロック端子とクロック配線と信号配線は、セル内配線で主に使用される第1配線層より一つ上層の第2配線層からなる、ことを特徴とする請求項1ないし5のいずれかに記載のスタンダードセル。
- 上記シールド配線とクロック配線は、セル内配線で主に使用される配線層より二つ上層の第3配線層からなる、ことを特徴とする請求項1ないし6のいずれかに記載のスタンダードセル。
- 第2配線層と第3配線層は方向が異なる配線トラック上に配置され、これらはビアを介して接続される、ことを特徴とする請求項7に記載のスタンダードセル。
- 上記シールド配線は固定電位配線であることを特徴とする請求項1ないし8のいずれかに記載のスタンダードセル。
- 上記シールド配線は浮遊電位配線であることを特徴とする請求項1ないし8のいずれかに記載のスタンダードセル。
- 上記シールド配線はクロック配線と同電位であることを特徴とする請求項1ないし8のいずれかに記載のスタンダードセル。
- 上記クロック配線の存在する配線トラック上に信号配線が存在することを特徴とする請求項1ないし11のいずれかに記載のスタンダードセル。
- 上記信号配線は当該スタンダードセルのスキャン切替信号配線かまたはスキャン入力信号配線であって、上記クロック配線の1つ隣の配線トラックに配置されていることを特徴とする請求項12に記載のスタンダードセル。
- 複数のスタンダードセルを有する半導体集積回路において、上記スタンダードセルを請求項1ないし13のいずれかに記載のスタンダードセルで構成した、ことを特徴とする半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005340116A JP2007149826A (ja) | 2005-11-25 | 2005-11-25 | スタンダードセルおよびこれを備えた半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005340116A JP2007149826A (ja) | 2005-11-25 | 2005-11-25 | スタンダードセルおよびこれを備えた半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007149826A true JP2007149826A (ja) | 2007-06-14 |
Family
ID=38210896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005340116A Pending JP2007149826A (ja) | 2005-11-25 | 2005-11-25 | スタンダードセルおよびこれを備えた半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007149826A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10331602B2 (en) | 2016-04-12 | 2019-06-25 | Mei Fujitsu Semiconductor Limited | Semiconductor integrated circuit having different operation modes and design method thereof |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03224261A (ja) * | 1990-01-30 | 1991-10-03 | Fujitsu Ltd | 半導体集積回路装置 |
JPH05235168A (ja) * | 1992-02-26 | 1993-09-10 | Nec Ic Microcomput Syst Ltd | マスクパタン設計方法 |
JPH11274308A (ja) * | 1998-03-20 | 1999-10-08 | Nec Corp | 半導体集積回路及びそのレイアウト方法 |
JP2001127162A (ja) * | 1999-10-25 | 2001-05-11 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
JP2001358220A (ja) * | 2000-06-13 | 2001-12-26 | Matsushita Electric Ind Co Ltd | シールド配線装置及びその設計方法 |
JP2004186561A (ja) * | 2002-12-05 | 2004-07-02 | Fujitsu Ltd | 半導体集積回路の配線構造 |
-
2005
- 2005-11-25 JP JP2005340116A patent/JP2007149826A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03224261A (ja) * | 1990-01-30 | 1991-10-03 | Fujitsu Ltd | 半導体集積回路装置 |
JPH05235168A (ja) * | 1992-02-26 | 1993-09-10 | Nec Ic Microcomput Syst Ltd | マスクパタン設計方法 |
JPH11274308A (ja) * | 1998-03-20 | 1999-10-08 | Nec Corp | 半導体集積回路及びそのレイアウト方法 |
JP2001127162A (ja) * | 1999-10-25 | 2001-05-11 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
JP2001358220A (ja) * | 2000-06-13 | 2001-12-26 | Matsushita Electric Ind Co Ltd | シールド配線装置及びその設計方法 |
JP2004186561A (ja) * | 2002-12-05 | 2004-07-02 | Fujitsu Ltd | 半導体集積回路の配線構造 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10331602B2 (en) | 2016-04-12 | 2019-06-25 | Mei Fujitsu Semiconductor Limited | Semiconductor integrated circuit having different operation modes and design method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4778689B2 (ja) | 標準セル、標準セルライブラリおよび半導体集積回路 | |
US6262487B1 (en) | Semiconductor integrated circuit device, semiconductor integrated circuit wiring method, and cell arranging method | |
JP2006173478A (ja) | 半導体集積回路装置及びその設計方法 | |
JP2009267094A (ja) | 標準セルのレイアウト構造、標準セルライブラリ、及び半導体集積回路のレイアウト構造 | |
JP2006202824A (ja) | 半導体集積回路、レイアウト方法、レイアウト装置及びレイアウトプログラム | |
US6285208B1 (en) | Activation speed of signal wiring line in semiconductor integrated circuit | |
JP4492736B2 (ja) | 半導体集積回路 | |
JP2006303108A (ja) | 半導体集積回路 | |
JP2002124572A (ja) | 自動配置配線装置及びそれを用いる配置配線方法 | |
JP2007149826A (ja) | スタンダードセルおよびこれを備えた半導体集積回路 | |
JP2006253498A (ja) | 半導体集積回路装置 | |
JP2007235002A (ja) | 半導体装置 | |
JP2010192932A (ja) | 標準セル、標準セルライブラリおよび半導体集積回路 | |
JP3996735B2 (ja) | 半導体装置 | |
JPH1041393A (ja) | 半導体スタンダードセル及びその配置配線方法 | |
JP2006210678A (ja) | 半導体集積回路装置およびそのレイアウト設計方法 | |
US20080258315A1 (en) | Semiconductor device and production method of the same semiconductor device | |
JP2010258152A (ja) | スタンダードセルおよび半導体装置 | |
JPWO2012160736A1 (ja) | 半導体装置 | |
JPH07153844A (ja) | 半導体集積回路装置 | |
JP7157350B2 (ja) | 半導体集積回路装置 | |
JP4441541B2 (ja) | 半導体装置 | |
JP5956964B2 (ja) | 半導体装置 | |
KR100745949B1 (ko) | 반도체 소자 | |
JPH0786412A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20081022 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20110630 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120117 |