JP2007149737A - 配線基板及びその製造方法 - Google Patents
配線基板及びその製造方法 Download PDFInfo
- Publication number
- JP2007149737A JP2007149737A JP2005338404A JP2005338404A JP2007149737A JP 2007149737 A JP2007149737 A JP 2007149737A JP 2005338404 A JP2005338404 A JP 2005338404A JP 2005338404 A JP2005338404 A JP 2005338404A JP 2007149737 A JP2007149737 A JP 2007149737A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- pattern
- pad
- wiring board
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【課題】セミアディティブ法により微細配線パターンを形成する際にめっき厚のばらつきを可能な限り均一に抑えることが可能な配線基板を提供する。
【解決手段】パッド2間に形成されるスペースを利用して引き出される配線パターン3の引き出し方向の中途部に、少なくともパッド面積と同等若しくはそれ以下で配線幅より拡幅したダミーパターン4が所定間隔ごとに形成されている。
【選択図】図1
【解決手段】パッド2間に形成されるスペースを利用して引き出される配線パターン3の引き出し方向の中途部に、少なくともパッド面積と同等若しくはそれ以下で配線幅より拡幅したダミーパターン4が所定間隔ごとに形成されている。
【選択図】図1
Description
本発明は、セミアディティブ法により微細配線パターンが形成される配線基板、例えば半導体素子がフリップチップ実装される配線基板及びその製造方法に関する。
セミアディティブ法により微細配線パターンが形成される配線基板、例えば半導体素子がフリップチップ実装される配線基板においては、半導体素子がフリップチップ接続されるパッドと、該パッドから基板端子部へ向けて引き出された微細配線が形成される。特に、半導体素子の小型化や配線パターンの高集積化に伴い、チップ実装部に形成される各パッドからパッド間スペースを利用して周囲に形成される基板端子部へ電気的に接続される微細配線パターンが形成される。
微細配線パターンは、例えば幅10μm高さ20±5μm程度の配線パターンを想定している。この配線パターンは、公知のセミアディティブ法を用いて形成される。具体的には、絶縁基材に無電解銅めっきを施してシード層を形成し、該シード層の表面にめっきレジストパターン(例えばドライフィルムレジスト)を形成し、電解銅めっきを施す。次いでめっきレジストパターンを除去し、最後に厚付けされた電解銅めっき層よりはみ出たシード層をエッチングにより除去して微細配線パターンが形成される。
セミアディティブ法を用いて形成される微細配線パターンは、一般にめっき配線幅が細く長くなるほど配線の長手方向両端部に比べて長手方向中央部のめっき厚が薄くなることが知られている。これは、電解銅めっきを行なう際のめっきレジストパターンの開口面積やめっき液の流れの不均一さなどが影響しているものと考えられる。この電解めっきにより形成される配線パターンの厚さを均一にすべく、配線パターンとは別個にダミーパターンを形成して電流密度を均一化する技術が提案されている。
特開2000−323525号
図7(a)は、マトリクス状に整然と形成されたパッド51間で配線パターン52を引き出した配線基板を例示している。パッド51間の間隔に余裕があれば、配線幅を広く取れるためめっき厚のばらつきは電気的特性には影響しない。しかしながら、配線パターンが微細化し、配線が細長くなればなるほど上述したダミーパターンを形成したとしても、めっき厚のばらつきは解消しない。
具体的には、図7(b)において、あるパッド51に接続する配線パターン52の配線長が長くなればなるほど、パッド51から離れるほどめっき厚が徐所に薄くなり、パッド51どうしを接続する配線パターン52の中間部分53のめっき厚が両側に比べて薄くなる。このめっき厚のばらつきにより、抵抗が増大し配線パターンが所定の電気特性を満たさなかったり、配線パターンに電気的接続不良が生じるおそれがあった。
具体的には、図7(b)において、あるパッド51に接続する配線パターン52の配線長が長くなればなるほど、パッド51から離れるほどめっき厚が徐所に薄くなり、パッド51どうしを接続する配線パターン52の中間部分53のめっき厚が両側に比べて薄くなる。このめっき厚のばらつきにより、抵抗が増大し配線パターンが所定の電気特性を満たさなかったり、配線パターンに電気的接続不良が生じるおそれがあった。
本発明はこれらの課題を解決すべくなされたものであり、その目的とするところは、セミアディティブ法により微細配線パターンを形成する際にめっき厚のばらつきを可能な限り均一に抑えることが可能な配線基板及びその製造方法を提供することにある。
本発明は上記目的を達成するため、次の構成を備える。
半導体素子がフリップチップ接続するパッドや該パッドに接続する配線パターンが形成される配線基板において、各パッドに接続しパッド間に形成されるスペースを利用して引き出される配線パターンの引き出し方向の中途部に、少なくともパッド面積と同等若しくはそれ以下で配線幅より拡幅したダミーパターンが所定間隔ごとに形成されていることを特徴とする。
具体的には、ダミーパターンは、半導体素子がフリップチップ接続されるチップ搭載エリアにおいてマトリクス状に配置されたパッド間に引き出される配線パターンに所定配線長ごとに形成されることを特徴とする。
また、半導体素子がフリップチップ接続されるパッドや該パッドに接続される配線パターンを形成する配線基板の製造方法において、絶縁基材に無電解金属めっきを行なってシード層を形成する工程と、前記シード層上に半導体素子がフリップチップ接続されるパッドや該パッドに接続される配線パターン及び該配線パターンの引き出し方向の中途部にパッド面積と同等若しくはそれ以下で配線幅より拡幅したダミーパターンを含むめっきレジストパターンを形成する工程と、電解金属めっきを施してシード層の露出部分に金属めっき層を厚付けする工程と、めっきレジストを除去して導体パターンを露出させる工程と、金属めっき層の形成部分以外の領域で露出するシード層を除去する工程を含むことを特徴とする。
半導体素子がフリップチップ接続するパッドや該パッドに接続する配線パターンが形成される配線基板において、各パッドに接続しパッド間に形成されるスペースを利用して引き出される配線パターンの引き出し方向の中途部に、少なくともパッド面積と同等若しくはそれ以下で配線幅より拡幅したダミーパターンが所定間隔ごとに形成されていることを特徴とする。
具体的には、ダミーパターンは、半導体素子がフリップチップ接続されるチップ搭載エリアにおいてマトリクス状に配置されたパッド間に引き出される配線パターンに所定配線長ごとに形成されることを特徴とする。
また、半導体素子がフリップチップ接続されるパッドや該パッドに接続される配線パターンを形成する配線基板の製造方法において、絶縁基材に無電解金属めっきを行なってシード層を形成する工程と、前記シード層上に半導体素子がフリップチップ接続されるパッドや該パッドに接続される配線パターン及び該配線パターンの引き出し方向の中途部にパッド面積と同等若しくはそれ以下で配線幅より拡幅したダミーパターンを含むめっきレジストパターンを形成する工程と、電解金属めっきを施してシード層の露出部分に金属めっき層を厚付けする工程と、めっきレジストを除去して導体パターンを露出させる工程と、金属めっき層の形成部分以外の領域で露出するシード層を除去する工程を含むことを特徴とする。
上述した配線基板及びその製造方法を用いれば、半導体素子がフリップチップ接続されるパッドに接続しパッド間に形成されるスペースを利用して引き出される配線パターンの引き出し方向の中途部に、少なくともパッド面積と同等若しくはそれ以下で配線幅より拡幅したダミーパターンが所定間隔ごとに形成されているので、パッドから引き出される配線パターンの引き出し方向に当該パッドから離間するにしたがってめっき厚が減少するが配線幅より拡幅したダミーパターンによりめっき厚が増大するように回復することができる。よって、配線パターンが微細化し、配線が細長くなっても配線パターン引出し方向の中間位置で最も減少し易いめっき厚を増大させることにより補完できるため、めっき厚のばらつきを可能な限り均一になるように抑えることができ、電気的特性や接続信頼性を向上させることができる。
また、ダミーパターンは、半導体素子がフリップチップ接続されるチップ搭載エリアにおいてマトリクス状に配置されたパッド間に引き出される配線パターンに所定配線長ごとに形成されるので、微細配線化した領域においても、パッドに囲まれる空間をダミーパターンの形成領域に利用することでめっき厚の減少を補うことができる。
また、ダミーパターンは、半導体素子がフリップチップ接続されるチップ搭載エリアにおいてマトリクス状に配置されたパッド間に引き出される配線パターンに所定配線長ごとに形成されるので、微細配線化した領域においても、パッドに囲まれる空間をダミーパターンの形成領域に利用することでめっき厚の減少を補うことができる。
以下、本発明に係る配線基板及びその製造方法の最良の実施形態について添付図面とともに詳細に説明する。本実施形態の配線基板は、セミアディティブ法により微細配線パターンが形成される配線基板のうち、半導体素子がフリップチップ実装されるチップ搭載エリアを例示して説明するものとする。
図1(a)、(b)において、配線基板の構成についてその製造方法と共に説明する。
配線基板のうち、絶縁層1上には半導体素子がフリップチップ実装される。この絶縁層1の実装エリアには、半導体素子に形成された電極端子がフリップチップ接続されるパッド2が形成されている。各パッド2から絶縁層1の周縁部に形成される基板端子部へ向かって配線パターン3がパッド間のスペースを利用して引き出されて形成される。
配線基板のうち、絶縁層1上には半導体素子がフリップチップ実装される。この絶縁層1の実装エリアには、半導体素子に形成された電極端子がフリップチップ接続されるパッド2が形成されている。各パッド2から絶縁層1の周縁部に形成される基板端子部へ向かって配線パターン3がパッド間のスペースを利用して引き出されて形成される。
このパッド2から引き出される配線パターン3の引き出し方向の中間位置に設定間隔ごとに、パッド面積と同等若しくはそれ以下で配線幅より拡幅したダミーパターン4が形成されている。本実施形態では、ダミーパターン4をパッド2の面積と同等に平面形状で円形に形成している。ダミーパターン4は、パッド径が60μm乃至100μmのパッドに接続する配線幅10μm、配線高さ20±5μm以下の微細配線パターンにおいては、パッド径が10μmより大きくパッド径60μm乃至100μmより小さくなるように形成され、しかも所定配線長(例えば2mmごと)ごとに形成される。
次に、配線基板の製造方法について図2乃至図7を参照して説明する。
図2は、絶縁基材の表面に絶縁フィルムを被着して絶縁層1を形成し、シード層5を形成した状態を示す。シード層5は、絶縁層1に無電解銅めっきを行なって形成される。
図2は、絶縁基材の表面に絶縁フィルムを被着して絶縁層1を形成し、シード層5を形成した状態を示す。シード層5は、絶縁層1に無電解銅めっきを行なって形成される。
次に、シード層5の表面を感光性レジストフィルムにより被覆し、フォトリソグラフィー工程により感光性レジストフィルムをパターニングし、めっきレジストパターン6を形成する。図3(a)、(b)は、半導体素子の電極端子がフリップチップ接続されるパッド2や該パッド2に接続する配線パターン3及び該配線パターン3の引き出し方向の中途部にパッド面積と同等若しくはそれ以下で配線幅より拡幅したダミーパターン4を形成する部位を露出させためっきレジストパターン6を形成した例を示す。
次に、図4において、シード層5をめっき給電層として電解銅めっきを施してシード層5の露出部分に電解銅めっき層を厚付けして導体パターン8を形成する。
次に、図5において、めっきレジスト7を除去して導体パターン8を露出させる。最後に、図6において電解銅めっき層を除いた領域で露出するシード層5をエッチングにより除去して、図1に示すパッド2、配線パターン3及びダミーパターン4が形成された配線基板が得られる。
以上のように、配線パターン3が微細化し、配線幅が細長くなっても配線パターン引出し方向の中間位置で最も減少し易いめっき厚を増大させることにより補完できるため、めっき厚のばらつきを可能な限り均一になるように抑えることができ、電気的特性や接続信頼性を向上させることができる。
また、ダミーパターン4は、半導体素子がフリップチップ接続されるチップ搭載エリアにおいてマトリクス状に配置されたパッド2間に引き出される配線パターン3において所定配線長ごとに形成されるので、微細配線化した領域においても、パッド2に囲まれる空間をダミーパターン4の形成領域に利用することでめっき厚の減少を補うことができる。
尚、ダミーパターン4はパッド面積と同等若しくはそれ以下に形成されるため、ダミーパターン4の大きさがパッド径や配線高さを越えて形成されることはない。また、ダミーパターン4の形状は、必要な電気的特性を満たすならば、円形に限らず多角形等他の形状であってもよい。
また、ダミーパターン4は、半導体素子がフリップチップ接続されるチップ搭載エリアにおいてマトリクス状に配置されたパッド2間に引き出される配線パターン3において所定配線長ごとに形成されるので、微細配線化した領域においても、パッド2に囲まれる空間をダミーパターン4の形成領域に利用することでめっき厚の減少を補うことができる。
尚、ダミーパターン4はパッド面積と同等若しくはそれ以下に形成されるため、ダミーパターン4の大きさがパッド径や配線高さを越えて形成されることはない。また、ダミーパターン4の形状は、必要な電気的特性を満たすならば、円形に限らず多角形等他の形状であってもよい。
上述した実施例は、チップ搭載エリアにダミーパターン4が形成される場合について説明したが、必ずしもこれに限定されるものではない。例えばパッド2に接続する配線パターン3のち、基板端子部に接続するビア間に当該ビア面積と同等若しくはそれ以下で配線幅より拡幅したダミーパターン4が形成されていても良い。
1 絶縁基板
2 パッド
3 配線パターン
4 ダミーパターン
5 シード層
6 めっきレジストパターン
7 めっきレジスト
8 導体パターン
2 パッド
3 配線パターン
4 ダミーパターン
5 シード層
6 めっきレジストパターン
7 めっきレジスト
8 導体パターン
Claims (3)
- 半導体素子がフリップチップ接続するパッドや該パッドに接続する配線パターンが形成される配線基板において、
各パッドに接続しパッド間に形成されるスペースを利用して引き出される配線パターンの引き出し方向の中途部に、少なくともパッド面積と同等若しくはそれ以下で配線幅より拡幅したダミーパターンが所定間隔ごとに形成されていることを特徴とする配線基板。 - ダミーパターンは、半導体素子がフリップチップ接続されるチップ搭載エリアにおいてマトリクス状に配置されたパッド間に引き出される配線パターンにおいて所定配線長ごとに形成されることを特徴とする請求項1記載の配線基板。
- 半導体素子がフリップチップ接続されるパッドや該パッドに接続される配線パターンを形成する配線基板の製造方法において、
絶縁基材に無電解金属めっきを行なってシード層を形成する工程と、
前記シード層上に半導体素子がフリップチップ接続されるパッドや該パッドに接続される配線パターン及び該配線パターンの引き出し方向の中途部にパッド面積と同等若しくはそれ以下で配線幅より拡幅したダミーパターンを含むめっきレジストパターンを形成する工程と、
電解金属めっきを施してシード層の露出部分に金属めっき層を厚付けする工程と、
めっきレジストを除去して導体パターンを露出させる工程と、
金属めっき層の形成部分以外の領域で露出するシード層を除去する工程を含むことを特徴とする配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005338404A JP2007149737A (ja) | 2005-11-24 | 2005-11-24 | 配線基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005338404A JP2007149737A (ja) | 2005-11-24 | 2005-11-24 | 配線基板及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007149737A true JP2007149737A (ja) | 2007-06-14 |
Family
ID=38210826
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005338404A Pending JP2007149737A (ja) | 2005-11-24 | 2005-11-24 | 配線基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007149737A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9055676B2 (en) | 2010-08-30 | 2015-06-09 | Fujikura Ltd. | Differential signal transmission circuit and method for manufacturing same |
-
2005
- 2005-11-24 JP JP2005338404A patent/JP2007149737A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9055676B2 (en) | 2010-08-30 | 2015-06-09 | Fujikura Ltd. | Differential signal transmission circuit and method for manufacturing same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI535352B (zh) | 內嵌電子元件之基板及其製造方法 | |
CN101281872B (zh) | 布线基板和布线基板的制造方法 | |
KR101114647B1 (ko) | 프린트판, 프린트판 실장 구조, 및 프린트판 실장 방법 | |
JP2008300691A (ja) | 配線基板およびその製造方法 | |
KR20070087519A (ko) | 회로 기판, 이것을 포함하는 조립품 및 회로 기판의 형성방법 | |
JP2002198464A (ja) | 半導体チップを基板上に実装する方法、および基板上に実装するのに適した半導体装置 | |
KR100428825B1 (ko) | 반도체 집적회로 및 그의 제조 방법 | |
TWI397358B (zh) | 打線基板及其製作方法 | |
JP3927783B2 (ja) | 半導体部品 | |
JP2005117036A (ja) | テープ配線基板とそれを利用した半導体チップパッケージ | |
JP4464527B2 (ja) | 半導体搭載用部材およびその製造方法 | |
JP2009182227A (ja) | 配線回路基板およびその製造方法 | |
JP2011014644A (ja) | 配線基板およびその製造方法 | |
JP2007149737A (ja) | 配線基板及びその製造方法 | |
US6396157B2 (en) | Semiconductor integrated circuit device and manufacturing method thereof | |
JP2699951B2 (ja) | 電子部品の接続構造及び製造方法 | |
WO2020213133A1 (ja) | 半導体装置 | |
US20150027977A1 (en) | Method of manufacturing wiring board | |
TWI577248B (zh) | 線路載板及其製作方法 | |
KR100325925B1 (ko) | 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법 | |
JP2006013160A (ja) | 配線回路基板および半導体装置 | |
KR20100127900A (ko) | 볼록 단부를 가지는 금속 기둥 범프 및 형성 방법 | |
JP2024085647A (ja) | プリント配線板 | |
JP4170463B2 (ja) | 変換モジュール | |
KR20100123941A (ko) | 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지 |