JP2007140378A - Display apparatus - Google Patents
Display apparatus Download PDFInfo
- Publication number
- JP2007140378A JP2007140378A JP2005337278A JP2005337278A JP2007140378A JP 2007140378 A JP2007140378 A JP 2007140378A JP 2005337278 A JP2005337278 A JP 2005337278A JP 2005337278 A JP2005337278 A JP 2005337278A JP 2007140378 A JP2007140378 A JP 2007140378A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- connection
- connection wiring
- inspection
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
Description
この発明は、表示装置に係り、特に、アクティブエリアの外周に高密度に配置された配線を備える表示装置に関する。 The present invention relates to a display device, and more particularly to a display device having wirings arranged at high density on the outer periphery of an active area.
液晶表示装置などの表示装置は、マトリクス状の画素(pixel)によって構成されたアクティブエリアを備えている。このアクティブエリアは、画素の行方向に沿って延在する複数の走査線、画素の列方向に沿って延在する複数の信号線、これら走査線と信号線との交差部付近に配置されたスイッチング素子、スイッチング素子に接続された画素電極などを備えている。これら各走査線及び各信号線は、アクティブエリアの外周に引き出されている。 A display device such as a liquid crystal display device includes an active area composed of pixels in a matrix form. The active area is arranged in the vicinity of a plurality of scanning lines extending along the pixel row direction, a plurality of signal lines extending along the pixel column direction, and an intersection between the scanning lines and the signal lines. A switching element, a pixel electrode connected to the switching element, and the like are provided. Each of these scanning lines and each signal line is drawn to the outer periphery of the active area.
近年では、高精細化による画素数の増加及び狭額縁化の要求に伴い、アクティブエリア及びアクティブエリアの外周において、走査線や信号線などの各種配線は、細い線幅でしかも僅かな隙間で隣接するように配置する必要がある。しかしながら、各種配線の線幅及び配線間隙間を狭めることには、パターン形成精度や製造歩留まりの制約から限界がある。つまり、配線間でのショートや各配線の断線などといった配線不良の発生を抑制しつつ、限られたスペースに高密度で配線を形成することは極めて困難である。 In recent years, along with the demand for an increase in the number of pixels due to high definition and a narrow frame, various wiring lines such as scanning lines and signal lines are adjacent to each other with a narrow line width and a slight gap on the outer periphery of the active area. Need to be arranged. However, there is a limit to narrowing the line widths and the inter-wiring gaps of various wirings due to pattern formation accuracy and manufacturing yield constraints. That is, it is extremely difficult to form wiring with high density in a limited space while suppressing the occurrence of wiring defects such as short-circuiting between wirings and disconnection of each wiring.
表示装置に備えられる各種配線の断線を検査する技術として特許文献1に記載の技術が知られている。また、これらの各種配線間でのリークを検出する技術として特許文献2に記載の技術が知られている。
この発明は、上述した問題点に鑑みなされたものであって、その目的は、信頼性試験における不良・問題の発生試験における不良・問題の発生及び製造歩留まりの低下を招くことなく、狭額縁化及び高密度配線を可能とする表示装置を提供することにある。 The present invention has been made in view of the above-mentioned problems, and its purpose is to narrow the frame without incurring defects / problems in the reliability test and the occurrence of problems and a decrease in manufacturing yield. Another object of the present invention is to provide a display device capable of high-density wiring.
この発明の第1の態様による表示装置は、マトリクス状の画素によって構成されたアクティブエリアと、前記アクティブエリア外に配置され、奇数行目の前記画素をオン・オフさせるための駆動信号が供給される奇数番走査線にそれぞれ接続された第1接続配線及び第3接続配線からなる第1配線群と、前記アクティブエリア外に配置され、前記第1配線群とは絶縁層を介して異なる層に配置され、偶数行目の前記画素をオン・オフさせるための駆動信号が供給される偶数番走査線にそれぞれ接続された第2接続配線及び第4接続配線からなる第2配線群と、前記第1接続配線及び前記第2接続配線に接続される第1検査用配線と、前記第1接続配線に隣接する第3接続配線及び前記第2接続配線に隣接する第4接続配線に接続された第2検査用配線と、を備えたことを特徴とする。 The display device according to the first aspect of the present invention is provided with an active area composed of matrix-like pixels and a drive signal that is disposed outside the active area and that turns on and off the pixels in odd rows. A first wiring group composed of a first connection wiring and a third connection wiring respectively connected to the odd-numbered scanning lines, and disposed outside the active area, and is separated from the first wiring group via an insulating layer. A second wiring group comprising a second connection wiring and a fourth connection wiring that are arranged and connected to even-numbered scanning lines to which driving signals for turning on and off the pixels in the even-numbered rows are supplied; A first inspection wiring connected to the first connection wiring and the second connection wiring; a third connection wiring adjacent to the first connection wiring; and a fourth connection wiring connected to the fourth connection wiring adjacent to the second connection wiring. 2 tests And use wires, characterized by comprising a.
この発明の第2の態様による表示装置は、マトリクス状の画素によって構成されたアクティブエリアと、前記アクティブエリア外に配置され、奇数行目の前記画素をオン・オフさせるための駆動信号が供給される奇数番走査線にそれぞれ接続された第1接続配線及び第3接続配線からなる第1配線群と、前記アクティブエリア外に配置され、前記第1配線群とは絶縁層を介して異なる層に配置され、偶数行目の前記画素をオン・オフさせるための駆動信号が供給される偶数番走査線にそれぞれ接続された第2接続配線及び第4接続配線からなる第2配線群と、前記第1接続配線に接続された第1検査用配線と、前記第2接続配線に接続された第2検査用配線と、前記第1接続配線に隣接する第3接続配線に接続された第3検査用配線と、前記第2接続配線に隣接する第4接続配線に接続された第4検査用配線と、を備えたことを特徴とする。 A display device according to a second aspect of the present invention is provided with an active area constituted by matrix-like pixels and a drive signal that is disposed outside the active area and that turns on and off the pixels in odd rows. A first wiring group composed of a first connection wiring and a third connection wiring respectively connected to the odd-numbered scanning lines, and disposed outside the active area, and is separated from the first wiring group via an insulating layer. A second wiring group comprising a second connection wiring and a fourth connection wiring that are arranged and connected to even-numbered scanning lines to which driving signals for turning on and off the pixels in the even-numbered rows are supplied; First inspection wiring connected to one connection wiring, second inspection wiring connected to the second connection wiring, and third inspection wiring connected to a third connection wiring adjacent to the first connection wiring Wiring and said And a fourth inspection wiring line connected to the fourth connection wire adjacent to the second connecting wire, and further comprising a.
この発明によれば、信頼性試験における不良・問題の発生及び製造歩留まりの低下を招くことなく、狭額縁化及び高密度配線を可能とする表示装置を提供することができる。 According to the present invention, it is possible to provide a display device capable of narrowing the frame and high-density wiring without causing the occurrence of defects / problems in the reliability test and reducing the manufacturing yield.
以下、この発明の一実施の形態に係る表示装置について図面を参照して説明する。 A display device according to an embodiment of the present invention will be described below with reference to the drawings.
図1に示すように、表示装置の一例としての液晶表示装置は、略矩形平板状の液晶表示パネル1を備えている。この液晶表示パネル1は、一対の基板すなわちアレイ基板3及び対向基板4と、これら一対の基板の間に光変調層として保持された液晶層5によって構成されている。この液晶表示パネル1は、画像を表示する略矩形状のアクティブエリア6を備えている。このアクティブエリア6は、マトリクス状に配置された複数の画素PXや、各画素PXに駆動信号を供給する複数の信号供給配線などによって構成されている。
As shown in FIG. 1, a liquid crystal display device as an example of a display device includes a liquid
アレイ基板3は、アクティブエリア6に配置された信号供給配線として、例えば、画素PXの行方向に沿って延在する複数の走査線Y(1、2、3、…、m)や、画素PXの列方向に沿って延在する複数の信号線X(1、2、3、…、n)などを備えている。これら走査線Y及び信号線Xは、絶縁層を介して互いに異なる層に配置されている。また、アレイ基板3は、アクティブエリア6において、これらの走査線Yと信号線Xとの交差部付近において画素PX毎にスイッチング素子7を配置し、このスイッチング素子7に接続された画素電極8などを備えている。
The
スイッチング素子7は、例えば、薄膜トランジスタ(TFT)などで構成されている。このスイッチング素子7のゲート電極7Gは、対応する走査線Yに電気的に接続されている(あるいは走査線と一体に形成されている)。スイッチング素子7のソース電極7Sは、対応する信号線Xに電気的に接続されている(あるいは信号線と一体に形成されている)。スイッチング素子7のドレイン電極7Dは、対応する画素PXの画素電極8に電気的に接続されている(あるいは画素電極と一体に形成されている)。
The switching
画素電極8は、バックライト光を選択的に透過して画像を表示する透過型の液晶表示装置においては、インジウム・ティン・オキサイド(ITO)などの光透過性を有する金属材料によって形成される。また、画素電極8は、対向基板4側から入射する外光を選択的に反射して画像を表示する反射型の液晶表示装置においては、アルミニウム(Al)などの光反射性を有する金属材料によって形成される。 The pixel electrode 8 is formed of a light-transmissive metal material such as indium tin oxide (ITO) in a transmissive liquid crystal display device that selectively transmits backlight and displays an image. The pixel electrode 8 is made of a metal material having light reflectivity such as aluminum (Al) in a reflective liquid crystal display device that selectively reflects external light incident from the counter substrate 4 side and displays an image. It is formed.
対向基板4は、アクティブエリア6において、全画素PXに共通の対向電極9などを備えている。この対向電極9は、ITOなどの光透過性を有する金属材料によって形成されている。これらアレイ基板3及び対向基板4は、全画素PXの画素電極8と対向電極9とを対向させた状態で配設され、これらの間に隙間を形成する。液晶層5は、アレイ基板3と対向基板4との隙間に封止された液晶組成物によって形成されている。
The counter substrate 4 includes a
カラー表示タイプの液晶表示装置では、液晶表示パネル1は、複数種類の画素、例えば赤(R)を表示する赤色画素、緑(G)を表示する緑色画素、青(B)を表示する青色画素を有している。すなわち、赤色画素は、赤色の主波長の光を透過する赤色カラーフィルタを備えている。緑色画素は、緑色の主波長の光を透過する緑色カラーフィルタを備えている。青色画素は、青色の主波長の光を透過する青色カラーフィルタを備えている。これらのカラーフィルタは、アレイ基板3または対向基板4の主面に配置される。
In a color display type liquid crystal display device, the liquid
液晶表示パネル1は、アクティブエリア6の外側に位置する外周部10に、接続配線群20、第1接続部31及び第2接続部32を備えている。第1接続部31は、信号供給配線に駆動信号を供給する信号供給源として機能する駆動ICチップ11と接続可能である。第2接続部32は、信号供給源として機能するフレキシブル・プリンテッド・サーキット(FPC)と接続可能である。図1に示した例では、これら第1接続部31及び第2接続部32は、対向基板4の端部4Aより外方に延在したアレイ基板3の延在部10A上に配置されている。駆動ICチップ11と第1接続部31とは、例えば異方性導電膜を介して電気的及び機械的に接続される。
The liquid
液晶表示パネル1の第1接続部31に実装される駆動ICチップ11は、アクティブエリア6の各信号線Xに駆動信号(映像信号)を供給する信号線駆動部11Xの少なくとも一部、及び、アクティブエリア6の各走査線Yに駆動信号(走査信号)を供給する走査線駆動部11Yの少なくとも一部を有している。
The driving
第1接続部31及び第2接続部32は、信号供給配線に供給される駆動信号を入力するための複数の入力端子を備えている。特に、第1接続部31は、図2に示すように、信号供給配線の本数と同数あるいはそれ以上の数の入力端子40を備えている。すなわち、第1接続部31は、駆動ICチップ11の走査線駆動部11Yに対応して接続されるY接続部31Y、及び、信号線駆動部11Xに対応して接続されるX接続部31Xを有している。Y接続部31Yは、走査線Yの本数と同数あるいはそれ以上の数の入力端子40Yを備えている。X接続部31Xは、信号線Xの本数と同数あるいはそれ以上の数の入力端子40Xを備えている。
The
接続配線群20は、各信号供給配線とそれぞれ接続された複数の接続配線を備えている。すなわち、接続配線群20は、信号供給配線の本数と同数あるいはそれ以上の数の接続配線Wを備えており、各走査線Yのそれぞれと接続された接続配線WY、及び、各信号線Xのそれぞれと接続された接続配線WXを備えている。接続配線WYのそれぞれの中途部は、Y接続部31Yの各入力端子40Yに接続されている。接続配線WXのそれぞれの中途部は、X接続部31Xの各入力端子40Xに接続されている。図1に示した例では、各入力端子40Yと各走査線Yとの間の接続配線WYは、外周部10の一端側10Bに配置されている。
The
このような構成により、走査線駆動部11Yは、接続配線WYを介して各走査線Y(1、2、3、…)と電気的に接続されている。つまり、走査線駆動部11Yから出力された駆動信号は、第1接続部31におけるY接続部31Yの各入力端子40Yに供給され、各接続配線WYを介して対応する各走査線Y(1、2、3、…)に供給される。各行の各画素PXに含まれるスイッチング素子7は、対応する走査線Yから供給された走査信号に基づいてオン・オフ制御される。
With such a configuration, the scanning
また、信号線駆動部11Xは、接続配線WXを介して各信号線X(1、2、3、…)と電気的に接続されている。つまり、信号線駆動部11Xから出力された駆動信号は、第1接続部31におけるX接続部31Xの各入力端子40Xに供給され、各接続配線WXを介して対応する各信号線X(1、2、3、…)に供給される。各列の各画素PXに含まれるスイッチング素子7は、オンしたタイミングで対応する信号線Xから供給された映像信号を画素電極8に入力する。
Further, the
上述したような構成の表示装置においては、近年、高精細化による画素数の増加とともに狭額縁化の要求に伴い、隣接する配線間でのショートや各配線の断線を招くことなく、限られた額縁スペース(外周部10)に高密度で配線を配置する必要性に迫られている。特に、接続配線WYは、外周部10の一端側10Bにおける小スペースを利用して、各走査線Yとの接続のために引き回されており、高密度化への要望が大きい。
In the display device having the above-described configuration, in recent years, the number of pixels has been increased due to high definition, and the demand for narrowing the frame has been limited without causing short circuit between adjacent wirings or disconnection of each wiring. There is an urgent need to dispose wiring at high density in the frame space (outer peripheral part 10). In particular, the connection wiring WY is routed for connection to each scanning line Y using a small space on one
そこで、この実施の形態に係る表示装置においては、互いに隣接する接続配線は、絶縁層を介してそれぞれ異なる層に配置されている。すなわち、図3に示すように、一方向に並んで配置された第1接続配線51、第2接続配線52、第3接続配線53、及び、第4接続配線54のうち、第1接続配線51及び第3接続配線53は、絶縁層50の下層に配置され、また、第2接続配線52及び第4接続配線54は、絶縁層50の上層に配置されている。このような構成により、狭額縁化及び高密度配線が可能となる。
Therefore, in the display device according to this embodiment, the connection wirings adjacent to each other are arranged in different layers via insulating layers. That is, as shown in FIG. 3, the
例えば、第1接続配線51、第2接続配線52、第3接続配線53、及び、第4接続配線54の線幅をそれぞれa1、a2、a3、及び、a4、これらの接続配線間の隙間をbとしたとき、同一層に配置される接続配線のピッチ、たとえば第1接続配線51と第3接続配線53とのピッチとして、(a1+b)以上(a1+a2+2*b)以下に設定することが可能である。同様に、第2接続配線52と第4接続配線54とのピッチとして、(a2+b)以上(a2+a3+2*b)以下に設定することが可能である。このように、すべての接続配線を隙間bで同一層に配置した場合より狭額縁化及び配線の高密度化が可能となる。
For example, the line widths of the
つまり、額縁スペースの縮小及び額縁上に配置される接続配線の高密度化を可能としながら、隣接する接続配線間でのショートの発生を防止するのに十分な隙間及び各接続配線の断線の発生を防止するのに十分な線幅を確保できるため、信頼性試験における不良・問題の発生及び製造歩留まりの高い表示装置を提供することができる。 In other words, a gap sufficient to prevent the occurrence of a short circuit between adjacent connection wires and the occurrence of disconnection of each connection wire while enabling reduction of the frame space and high density of the connection wires arranged on the frame. Therefore, it is possible to provide a display device that can generate a defect / problem in a reliability test and has a high manufacturing yield.
特に、図1に示したようなアクティブエリア6の片側から走査信号を供給するようなレイアウトにおいては、走査線Yに接続される接続配線WYの高密度化が可能となり、外周部10の一端側10Bにおける額縁サイズを縮小することが可能となる。また、アクティブエリア6の両側から走査信号を供給するようなレイアウトにおいては、外周部10の両端側における額縁サイズを縮小することが可能となる。
In particular, in the layout in which the scanning signal is supplied from one side of the
また、これらの2つの異なる層に互いに配置された第1乃至第4接続配線は、それぞれアクティブエリア6内の各種配線または電極などの金属材料をパターニングする工程で同時に形成可能である。例えば、第1接続配線51及び第3接続配線53は走査線Yと同一工程で形成し、第2接続配線52及び第4接続配線54は信号線Xと同一工程で形成可能である。つまり、このような多層構造の接続配線群を形成するにあたり、別途の工程が増えることがなく、製造歩留まりの悪化を招くことはない。
In addition, the first to fourth connection wirings arranged on these two different layers can be simultaneously formed in a process of patterning various wirings in the
要するに、互いに隣接する第1接続配線51及び第2接続配線52は、これらをパターニングする際の解像度限界よりも小さな隙間をもって配置可能である。つまり、第1接続配線51及び第2接続配線52は、平面的に見たときに(すなわちアレイ基板の面内において)、重なることなく配置される。しかしながら、例え額縁サイズの小さい領域にこれらの接続配線を配置するために、平面的に見たときにこれらの接続配線が重なるように見えたとしても、これらの接続配線の間には絶縁層50が介在しているため、これらの接続配線間でのショートの発生を防止することができる。
In short, the
次に、接続配線の構造例について説明する。なお、ここでは、一例として、信号供給配線は走査線Yであり、信号供給源は外周部10に実装される駆動ICチップ11の走査線駆動部11Yであり、Y接続部31Yの入力端子40Yのそれぞれと各走査線Yとが接続配線WYによって接続されている場合について説明する。
Next, a structural example of the connection wiring will be described. Here, as an example, the signal supply wiring is the scanning line Y, the signal supply source is the scanning
図4に示すように、アクティブエリア6においては、奇数行目の画素をオン・オフさせるための駆動信号が供給される奇数番走査線Y(1、3、…)、偶数行目の画素をオン・オフさせるための駆動信号が供給される偶数番走査線Y(2、4、…)が配置されている。外周部10においては、入力端子40Y(1、2、3、…)、及び、各走査線Yと対応する入力端子40Yとを接続する接続配線WY(1、2、3、…)からなる接続配線群20が配置されている。この接続配線群20は、奇数番走査線にそれぞれ接続された複数の接続配線からなる第1配線群21、偶数番走査線にそれぞれ接続された複数の接続配線からなる第2配線群22を含んでいる。
As shown in FIG. 4, in the
図4に示した例では、第1配線群21の接続配線WY(1、3、…)は、走査線Yと同一層に配置されている。また、第2配線群22の接続配線WY(2、4、…)は、走査線Yとは異なる層例えば図示しない信号線Xと同一層に配置されている。なお、アクティブエリア6における全ての走査線Yは、当然のことながら同一層に配置されている。
In the example shown in FIG. 4, the connection wirings WY (1, 3,...) Of the
ここでは、接続配線WY(2、4、…)は、接続配線WY(1、3、…)より上層に配置され、これらの層間に絶縁層が介在している。すなわち、接続配線WY1は図3に示した第1接続配線51に相当し、接続配線WY2は第2接続配線52に相当し、接続配線WY3は第3接続配線53に相当し、接続配線WY4は第4接続配線54に相当する。つまり、偶数番の接続配線WY(2、4、…)は、隣り合う奇数番の接続配線WY(1、3、…)とは互いに異なる層に配置されている。
Here, the connection wiring WY (2, 4,...) Is disposed above the connection wiring WY (1, 3,...), And an insulating layer is interposed between these layers. That is, the connection wiring WY1 corresponds to the
第1配線群21を構成する第1接続配線51及び第3接続配線53は、同一層に配置された対応する走査線Yとは第1不連続な配線の接続部J1を介して電気的に接続されている。ここでは、第1接続配線51について、第1不連続な配線の接続部J1との接続構造について説明する。
The
すなわち、図5に示すように、第1接続配線51は、走査線Yと同一層に配置されており、第1絶縁層61によって覆われている。第1不連続な配線の接続部J1は、第1絶縁層61を覆う第2絶縁層62上に配置されている。この第1不連続な配線の接続部J1は、第1絶縁層61及び第2絶縁層62を第1接続配線51まで貫通するコンタクトホールH1を介して第1接続配線51と電気的に接続されているとともに、第1絶縁層61及び第2絶縁層62を走査線Yまで貫通するコンタクトホールH1を介して走査線Yと電気的に接続されている。
That is, as shown in FIG. 5, the
第2配線群22を構成する第2接続配線52及び第4接続配線54は、異なる層に配置された対応する走査線Yとは第2不連続な配線の接続部J2を介して電気的に接続されている。ここでは、第2接続配線52について、第2不連続な配線の接続部J2との接続構造について説明する。
The
すなわち、図6に示すように、第2接続配線52は、走査線Yを覆う第1絶縁層61上に配置されている。第2不連続な配線の接続部J2は、第2接続配線52を覆う第2絶縁層62上に配置されている。この第2不連続な配線の接続部J2は、第2絶縁層62を第2接続配線52まで貫通するコンタクトホールH2を介して第2接続配線52と電気的に接続されているとともに、第1絶縁層61及び第2絶縁層62を走査線Yまで貫通するコンタクトホールH1を介して走査線Yと電気的に接続されている。
That is, as shown in FIG. 6, the
これらの第1不連続な配線の接続部J1及び第2不連続な配線の接続部J2は、アクティブエリア6内における金属パターンの形成工程で同時に形成可能であり、例えば、画素電極8と同一材料によって形成可能である。このため、第1不連続な配線の接続部J1及び第2不連続な配線の接続部J2を形成するために別途の工程が増えることはない。
The connection portion J1 of the first discontinuous wiring and the connection portion J2 of the second discontinuous wiring can be formed at the same time in the metal pattern forming process in the
第1入力電極71は、第1接続配線51とは異なる層に配置され且つ第3不連続な配線の接続部J3を介して第1接続配線51に接続されている。同様に、第3入力電極73は、第3接続配線51とは異なる層に配置され且つ第3不連続な配線の接続部J3を介して第3接続配線53に接続されている。
The
第2入力電極72は、第2接続配線52とは同一層に配置され且つ第4不連続な配線の接続部J4を介して第2接続配線52に接続されている。同様に、第4入力電極74は、第4接続配線54とは同一層に配置され且つ第4不連続な配線の接続部J4を介して第4接続配線54に接続されている。
The
これらの第1乃至第4入力電極は、同一金属材料を用いて同一工程で形成可能であり、ここでは、第2接続配線52や第4接続配線54などと同時に形成される。つまり、これらの第1乃至第4入力電極は、すべて同一層に配置されている。
These first to fourth input electrodes can be formed in the same process using the same metal material. Here, the first to fourth input electrodes are formed simultaneously with the
また、これらの第3不連続な配線の接続部J3及び第4不連続な配線の接続部J4は、アクティブエリア6内における金属パターンの形成工程で同時に形成可能であり、例えば、画素電極8と同一材料によって形成可能である。このため、第3不連続な配線の接続部J3及び第4不連続な配線の接続部J4を形成するために別途の工程が増えることはない。
Further, the connection portion J3 of the third discontinuous wiring and the connection portion J4 of the fourth discontinuous wiring can be formed at the same time in the formation process of the metal pattern in the
すなわち、図7に示すように、第1接続配線51と第1入力電極71とを接続する第3不連続な配線の接続部J3は、第1絶縁層61及び第2絶縁層62を第1接続配線51まで貫通するコンタクトホールH1を介して第1接続配線51と電気的に接続されているとともに第2絶縁層62を第1入力電極71まで貫通するコンタクトホールH2を介して第1入力電極71と電気的に接続されている。
That is, as shown in FIG. 7, the connection portion J3 of the third discontinuous wiring that connects the
また、第2接続配線52と第2入力電極72とを接続する第4不連続な配線の接続部J4は、第2絶縁層62を第2接続配線52まで貫通するコンタクトホールH2を介して第2接続配線52と電気的に接続されているとともに第2絶縁層62を第2入力電極72まで貫通するコンタクトホールH2を介して第2入力電極72と電気的に接続されている。
Further, the connection portion J4 of the fourth discontinuous wiring that connects the
これらの第3不連続な配線の接続部J3及び第4不連続な配線の接続部J4は、駆動ICチップ11の出力端子11Aと接続される入力端子としても機能する。すなわち、第1入力電極71及び第3不連続な配線の接続部J3は、第1接続配線51と駆動ICチップ11の出力端子11Aとを接続する第1入力端子40Y1としても機能する。同様に、第2入力電極72及び第4不連続な配線の接続部J4は、第2接続配線52と駆動ICチップ11の出力端子11Aとを接続する第2入力端子40Y2としても機能し、第3入力電極73及び第3不連続な配線の接続部J3は、第3接続配線53と駆動ICチップ11の出力端子11Aとを接続する第3入力端子40Y3としても機能し、さらに、第4入力電極74及び第4不連続な配線の接続部J4は、第4接続配線54と駆動ICチップ11の出力端子11Aとを接続する第4入力端子40Y4としても機能する。
The connection portion J3 of the third discontinuous wiring and the connection portion J4 of the fourth discontinuous wiring also function as input terminals connected to the
上述したように、外周部に配置される複数の接続配線のうち、互いに隣接する接続配線は、それぞれ異なる層に配置されている。これにより、外周部に配置される接続配線間でのショートの発生を抑制可能な配線間の隙間を確保するとともに各接続配線の断線の発生を抑制可能な配線幅を確保する一方で、外周部の縮小化が可能となるとともに接続配線の高密度化が可能となる。したがって、信頼性試験における不良・問題の発生及び製造歩留まりの低下を招くことなく、狭額縁化及び高密度配線化を可能とすることができる。 As described above, among the plurality of connection wirings arranged on the outer peripheral portion, the connection wirings adjacent to each other are arranged in different layers. Thereby, while ensuring the space | interval between the wiring which can suppress generation | occurrence | production of the short circuit between the connection wiring arrange | positioned in an outer peripheral part, and ensuring the wiring width which can suppress generation | occurrence | production of the disconnection of each connection wiring, outer peripheral part Can be reduced, and the connection wiring can be densified. Therefore, it is possible to narrow the frame and increase the density of the wiring without causing defects / problems in the reliability test and reducing the manufacturing yield.
また、互いに隣接する接続配線は、それぞれ異なる層に配置されている一方で、入力端子から走査線までの間に同数の不連続な配線の接続部を介している。図4に示した例では、全ての接続配線は、2つの不連続な配線の接続部を介している。このため、比較的高抵抗な材料で不連続な配線の接続部を形成したとしても、不連続な配線の接続部を介することによる配線抵抗を隣接する接続配線間で略同等に揃えることが可能となる。したがって、各接続配線から供給される駆動信号による表示品位への影響を抑制することができる。 In addition, adjacent connection wirings are arranged in different layers, while the same number of discontinuous wiring connection portions are provided between the input terminal and the scanning line. In the example shown in FIG. 4, all the connection wirings are connected through connection portions of two discontinuous wirings. For this reason, even if a discontinuous wiring connection is formed with a relatively high resistance material, the wiring resistance caused by the discontinuous wiring connection can be made substantially equal between adjacent connection wirings. It becomes. Therefore, the influence on the display quality by the drive signal supplied from each connection wiring can be suppressed.
さらに、第1不連続な配線の接続部J1及び第4不連続な配線の接続部J4は、互いに同一層に配置された配線同士、あるいは、同一層に配置された配線と入力端子とを接続するものであり、ダミー不連続な配線の接続部として機能している。すなわち、それぞれの接続配線は、入力端子から走査線までの間で配線長が異なる場合がある。この場合、ダミー不連続な配線の接続部の抵抗値を調整することにより、接続配線間での抵抗差をよりゼロに近づけることが可能となる。また、このようなダミー不連続な配線の接続部を設けることにより、入力端子及び走査線を配置する層を揃えることも可能である。つまり、ダミー不連続な配線の接続部は、層置換機能も有している。したがって、図示しないが、全ての入力端子及び全ての走査線を同一層に配置することも可能である。 Further, the first discontinuous wiring connecting portion J1 and the fourth discontinuous wiring connecting portion J4 connect the wirings arranged in the same layer or the wiring arranged in the same layer and the input terminal. It functions as a connecting part for dummy discontinuous wiring. That is, each connection wiring may have a different wiring length from the input terminal to the scanning line. In this case, by adjusting the resistance value of the connection portion of the dummy discontinuous wiring, the resistance difference between the connection wirings can be made closer to zero. Further, by providing a connection portion of such dummy discontinuous wirings, it is possible to align the layers where the input terminals and the scanning lines are arranged. That is, the dummy discontinuous wiring connection portion also has a layer replacement function. Therefore, although not shown, it is possible to arrange all the input terminals and all the scanning lines in the same layer.
ところで、アレイ基板3は、外周部10における接続配線群20を構成する各接続配線の断線や接続配線間のショートといった各種配線不良、及び、アクティブエリア6における各種配線不良を検査するための検査部を備えている。
By the way, the
《第1構成例》
すなわち、図8Aに示した第1構成例においては、検査部140は、信号線駆動部11Xに対応して設けられた信号線検査部141、走査線駆動部11Yに対応して設けられた走査線検査部142、及び、各検査部141、142に各種信号を入力するためのパッド部144を有している。
<< First configuration example >>
That is, in the first configuration example shown in FIG. 8A, the
信号線検査部141は、各信号線Xに接続された信号線検査用配線151を備えている。ここでは、信号線検査用配線151は、赤色画素に接続された信号線に検査信号を供給するための赤色検査用配線151R、緑色画素に接続された信号線に検査信号を供給するための緑色検査用配線151G、及び、青色画素に接続された信号線に検査信号を供給するための青色検査用配線151Bを有している。
The signal
また、信号線検査部141は、各信号線X(1、2、…、n)と信号線検査用配線151(R、G、B)との間にスイッチ素子161を備えている。これらのスイッチ素子161は、例えば、薄膜トランジスタによって構成されている。すなわち、各スイッチ素子161のゲート電極161Gは、共通のスイッチ信号線154に電気的に接続されている。また、各スイッチ素子161のソース電極161Sは、対応する信号線検査用配線151(R、G、B)に電気的に接続されている。さらに、各スイッチ素子161のドレイン電極161Dは、対応する信号線Xに電気的に接続されている。
The signal
走査線検査部142は、第1配線群21の第1接続配線51(ここでは、配線WY1、WY5、WY9…が対応する)に接続された第1検査用配線152Aと、第1配線群21において第1接続配線51に隣接する第3接続配線53(ここでは、配線WY3、WY7、WY11…が対応する)に接続された第2検査用配線152Bを備えている。
The scanning
この第1構成例においては、第2配線群22の第2接続配線52(ここでは、配線WY2、WY6、WY10…が対応する)も、第1接続配線51と同様に第1検査用配線152Aに接続されている。また、第2配線群22において第2接続配線52に隣接する第4接続配線54(ここでは、WY4、WY8、WY12…が対応する)も、第3接続配線53と同様に第2検査用配線152Bに接続されている。
In the first configuration example, the second connection wiring 52 (here, the wirings WY2, WY6, WY10...) Of the second wiring group 22 also correspond to the first inspection wiring 152A in the same manner as the
また、走査線検査部142は、第1接続配線51及び第2接続配線52と第1検査用配線152Aとの間、及び、第3接続配線53及び第4接続配線54と第2検査用配線152Bとの間に同様のスイッチ素子162を備えている。これらのスイッチ素子162は、例えば、薄膜トランジスタによって構成されている。
The scanning
すなわち、各スイッチ素子162のゲート電極162Gは、共通のスイッチ信号線154に電気的に接続されている。また、各スイッチ素子162のソース電極162Sは、対応する第1検査用配線152Aまたは第2検査用配線152Bに電気的に接続されている。さらに、各スイッチ素子162のドレイン電極162Dは、対応する第1乃至第4接続配線のいずれかに電気的に接続されている。
That is, the
パッド部144は、信号線検査用配線151(R、G、B)のそれぞれの一端部に駆動信号の入力を可能とする入力パッド171(R、G、B)、第1検査用配線152A及び第2検査用配線152Bのそれぞれの一端部に駆動信号の入力を可能とする入力パッド172A及び172B、スイッチ信号線154の一端部に駆動信号の入力を可能とする入力パッド174を備えている。
The
入力パッド171(R、G、B)から入力される駆動信号は、検査段階において各画素PXの画素電極8に書き込まれる検査用映像信号である。入力パッド172A及び172Bから入力される駆動信号は、検査段階において各画素PXのスイッチング素子7のオン・オフを制御するための検査信号である。入力パッド174から入力される駆動信号は、検査段階において各検査部のスイッチ素子161及び62のオン・オフを制御するためのスイッチ信号である。
The drive signal input from the input pad 171 (R, G, B) is an inspection video signal written to the pixel electrode 8 of each pixel PX in the inspection stage. The drive signals input from the
次に、上述したような構成の液晶表示装置において、液晶表示パネル上での配線不良を検出するための検査方法について説明する。なお、この検査方法は、液晶表示パネル1を形成した後の工程であって、駆動ICチップ11を液晶表示パネル1に実装する前の工程として行われるものである。
Next, an inspection method for detecting a wiring defect on the liquid crystal display panel in the liquid crystal display device having the above-described configuration will be described. This inspection method is a process after the liquid
まず、所定のタイミングにおいて、入力パッド174を介してスイッチ信号線154に対してスイッチ信号を入力する。このようなスイッチ信号の入力により、信号線検査部141の各スイッチ素子161、及び、走査線検査部142の各スイッチ素子162は、適時オン状態となる。
First, at a predetermined timing, a switch signal is input to the switch signal line 154 via the
続いて、スイッチ素子162がオンしたのに基づいて、入力パッド172Aを介して第1接続配線51及び第2接続配線52に接続された第1検査用配線152Aに対して第1検査信号を入力し、また、入力パッド172Bを介して第3接続配線53及び第4接続配線54に接続された第2検査用配線152Bに対して第2検査信号を入力する。なお、これらの検査信号は、いずれも異なる信号であっても良いし、同一信号であっても良い。また、2種類の検査信号は、設定電圧が同一であって逆位相の検査信号であっても良い。
Subsequently, based on the
これにより、奇数番走査線のそれぞれに第1配線群21を介して第1検査信号または第2検査信号が供給される。また、偶数番走査線のそれぞれに第2配線群22を介して第1検査信号または第2検査信号が供給される。このような第1検査信号及び第2検査信号の入力により、アクティブエリア6内に接続された各スイッチング素子7は、適時オン状態となる。
As a result, the first inspection signal or the second inspection signal is supplied to each of the odd-numbered scanning lines via the
続いて、入力パッド171(R、G、B)を介して信号線検査用配線151(R、G、B)に対して各信号線Xに検査用映像信号を入力する。これにより、液晶表示パネル1のアクティブエリア6における各画素PXに検査用映像信号が書き込まれる。このような検査用映像信号の書き込みによって、液晶表示パネル1における画素PXの点灯状態を観察することにより、液晶表示パネル1上の各種配線の配線不良を検査する。
Subsequently, an inspection video signal is input to each signal line X to the signal line inspection wiring 151 (R, G, B) via the input pad 171 (R, G, B). As a result, an inspection video signal is written to each pixel PX in the
例えば、第1配線群21の第1接続配線51に対して第1検査用配線152Aから第1検査信号を入力するとともに、各信号線Xに検査用映像信号を入力する。その一方で、第1配線群21の第3接続配線53に対して第2検査用配線152Bから第1検査信号とは逆位相の第2検査信号を入力する。このとき、第1配線群21において隣接する第1接続配線51と第3接続配線53との間でショートが発生していた場合、例えば接続配線WY1と接続配線WY3との間でショートが発生していた場合、接続配線WY1に接続された走査線Y1のみならず、接続配線WY3に接続された走査線Y3にも第1検査信号及び第2検査信号が供給される。これら2つの検査信号は、逆位相であるため、打ち消しあう。このため、走査線Y1に接続された画素PXのスイッチング素子7、及び、走査線Y3に接続された画素PXのスイッチング素子7には、所定レベルの電圧が供給されず、オフとなる。
For example, the first inspection signal is input from the first inspection wiring 152A to the
このように、スイッチング素子7がオフの状態において、検査用映像信号が供給されても、液晶表示パネル1において、対応する画素PXが点灯することはない。このため、液晶表示パネル1における画素PXの点灯状態を観察することにより、第1配線群21における隣接する第1接続配線51と第3接続配線53との間のショートが検査可能となる。
In this way, even when the inspection video signal is supplied in a state where the switching
同様に、第2配線群22における隣接する第2接続配線52と第4接続配線54とのショートが検出可能となる。
Similarly, a short circuit between the adjacent
上述したような第1構成例によれば、第1配線群を構成する第1接続配線に対して第1検査信号を入力するとともに、第1接続配線と同一層において第1接続配線に隣接する第3接続配線に対して第1検査信号とは異なる第2検査信号を入力することが可能となる。また、第2配線群を構成する第2接続配線に対して第1検査信号を入力するとともに、第2接続配線と同一層において第2接続配線に隣接する第4接続配線に対して第1検査信号とは異なる第2検査信号を入力することが可能となる。 According to the first configuration example as described above, the first inspection signal is input to the first connection wiring configuring the first wiring group, and adjacent to the first connection wiring in the same layer as the first connection wiring. A second inspection signal different from the first inspection signal can be input to the third connection wiring. In addition, the first inspection signal is input to the second connection wiring configuring the second wiring group, and the first inspection is performed on the fourth connection wiring adjacent to the second connection wiring in the same layer as the second connection wiring. A second inspection signal different from the signal can be input.
以上の説明では、配線間のショートの検出について説明したが、各配線において断線が生じていた場合には、所定の信号が画素に供給されず、本来点灯すべきところが点灯しなくなる。このため、断線の検出も可能である。 In the above description, detection of a short circuit between wirings has been described. However, when a disconnection occurs in each wiring, a predetermined signal is not supplied to the pixel, and a portion that should originally be lit does not light. For this reason, disconnection can be detected.
このような検査信号の入力に基づき、第1配線群での配線不良、及び、第2配線群での配線不良を確実に検出することが可能となる。また、同時に、アクティブエリアにおける奇数番走査線と偶数番走査線との間のショートや走査線及び信号線の断線などの配線不良も確実に検出することが可能となる。したがって、配線不良の液晶表示パネルの後工程への流出を未然に防ぐことが可能となり、製造歩留まりの低下を抑制することが可能となる。 Based on the input of such an inspection signal, it is possible to reliably detect a wiring failure in the first wiring group and a wiring failure in the second wiring group. At the same time, it is possible to reliably detect wiring defects such as a short circuit between the odd-numbered scanning lines and the even-numbered scanning lines and disconnection of the scanning lines and signal lines in the active area. Therefore, it is possible to prevent the wiring defect from flowing into the subsequent process of the liquid crystal display panel, and to suppress a decrease in manufacturing yield.
また、信号線検査部141、及び、走査線検査部142は、駆動ICチップ11が配置される領域に対応して、アレイ基板3の延在部10A上に配置されている。当然のことながら、第1検査用配線152A及び第2検査用配線152Bは、延在部10A上に配置されている。これらの検査用配線152A、152Bは、駆動ICチップ11の長手方向に沿って伸びている。つまり、検査用配線152A、152Bは、駆動ICチップ11を実装した際に駆動ICチップ11に重なる。要するに、外形寸法を拡大することなく、アレイ基板上に検査用配線を配置することが可能となる。
In addition, the signal
《第2構成例》
次に、検査部140の第2構成例について説明する。なお、第1構成例と同一の構成要素については同一の参照符号を付して詳細な説明を省略する。
<< Second configuration example >>
Next, a second configuration example of the
すなわち、図8Bに示した第2構成例においては、走査線検査部142は、第1配線群21の第1接続配線51(ここでは、配線WY1、WY5、WY9…が対応する)に接続された第1検査用配線152Aと、第2配線群22の第2接続配線52(ここでは、配線W2、W6、W10…が対応する)に接続された第2検査用配線152Bと、第1配線群21において第1接続配線51に隣接する第3接続配線53(ここでは、配線WY3、WY7、WY11…が対応する)に接続された第3検査用配線152Cと、第2配線群22において第2接続配線52に隣接する第4接続配線54(ここでは、W4、W8、W12…が対応する)に接続された第4検査用配線152Dを備えている。
That is, in the second configuration example shown in FIG. 8B, the scanning
第1接続配線51と第1検査用配線152Aとの間、第2接続配線52と第2検査用配線152Bとの間、第3接続配線53と第3検査用配線152Cとの間、及び、第4接続配線54と第4検査用配線152Dとの間に同様のスイッチ素子162を備えている。
Between the
パッド部144は、入力パッド171(R、G、B)、及び、入力パッド174の他に、第1乃至第4検査用配線152A乃至152Dのそれぞれの一端部に駆動信号の入力を可能とする入力パッド172A、172B、172C、及び、172Dを備えている。
In addition to the input pad 171 (R, G, B) and the
次に、上述したような構成の液晶表示装置において、液晶表示パネル上での配線不良を検出するための検査方法について説明する。なお、この検査方法は、液晶表示パネル1を形成した後の工程であって、駆動ICチップ11を液晶表示パネル1に実装する前の工程として行われるものである。
Next, an inspection method for detecting a wiring defect on the liquid crystal display panel in the liquid crystal display device having the above-described configuration will be described. This inspection method is a process after the liquid
まず、所定のタイミングにおいて、入力パッド174を介してスイッチ信号線154に対してスイッチ信号を入力する。このようなスイッチ信号の入力により、信号線検査部141の各スイッチ素子161、及び、走査線検査部142の各スイッチ素子162は、適時オン状態となる。
First, at a predetermined timing, a switch signal is input to the switch signal line 154 via the
続いて、スイッチ素子162がオンしたのに基づいて、入力パッド172Aを介して第1接続配線51に接続された第1検査用配線152Aに対して第1検査信号を入力し、入力パッド172Bを介して第2接続配線52に接続された第2検査用配線152Bに対して第2検査信号を入力し、入力パッド172Cを介して第3接続配線53に接続された第3検査用配線152Cに対して第3検査信号を入力し、入力パッド172Dを介して第4接続配線54に接続された第4検査用配線152Dに対して第4検査信号を入力する。なお、これらの検査信号は、いずれも異なる信号であっても良いし、同一信号であっても良い。
Subsequently, based on the
これにより、奇数番走査線のそれぞれに第1配線群21を介して第1検査信号または第3検査信号が供給される。また、偶数番走査線のそれぞれに第2配線群22を介して第2検査信号または第4検査信号が供給される。このような第1乃至第4検査信号の入力により、アクティブエリア6内に接続された各スイッチング素子7は、適時オン状態となる。
As a result, the first inspection signal or the third inspection signal is supplied to each of the odd-numbered scanning lines via the
続いて、入力パッド171(R、G、B)を介して信号線検査用配線151(R、G、B)に対して各信号線Xに検査用映像信号を入力する。これにより、液晶表示パネル1のアクティブエリア6における各画素PXに検査用映像信号が書き込まれる。このような検査用映像信号の書き込みによって、液晶表示パネル1における画素PXの点灯状態を観察することにより、液晶表示パネル1上の各種配線の配線不良を検査する。
Subsequently, an inspection video signal is input to each signal line X to the signal line inspection wiring 151 (R, G, B) via the input pad 171 (R, G, B). As a result, an inspection video signal is written to each pixel PX in the
例えば、第1配線群21の第1接続配線51から対応する奇数番走査線に信号入力可能なタイミングにおいて、第1検査用配線152Aから第1検査信号を入力するとともに、各信号線Xに検査用映像信号を入力する。このとき、第1配線群21において隣接する第1接続配線51と第3接続配線53との間でショートが発生していた場合、例えば接続配線WY1と接続配線WY3との間でショートが発生していた場合、接続配線WY1に接続された走査線Y1のみならず、接続配線WY3に接続された走査線Y3にも第1検査信号が供給される。このため、走査線Y1に接続された画素PXのスイッチング素子7のみならず、走査線Y3に接続された画素PXのスイッチング素子7も同時にオンしてしまう。したがって、本来、走査線Y1、Y5、Y9…に接続された画素PXのスイッチング素子7がオンした状態となるべきところ、接続配線WY1と接続配線WY3との間のショートにより、走査線Y1、Y3、Y5、Y9…に接続された画素PXのスイッチング素子7がオンした状態となる。
For example, at a timing at which a signal can be input from the
このように、各スイッチング素子7がオンした状態において、検査用映像信号が供給されると、液晶表示パネル1において、対応する画素PXが点灯する。このため、液晶表示パネル1における画素PXの点灯状態を観察することにより、第1配線群21における第1接続配線51と第3接続配線53との間のショートが検査可能となる。
As described above, when the inspection video signal is supplied in a state where each switching
同様に、第1配線群21の第3接続配線53から対応する奇数番走査線に信号入力可能なタイミングにおいて、第3検査用配線152Cから第3検査信号を入力するとともに、各信号線Xに検査信号を入力する。これにより、第1配線群21における第1接続配線51と第3接続配線53との間のショートが検査可能となる。
Similarly, a third inspection signal is input from the third inspection wiring 152C at a timing when a signal can be input from the
また、第2配線群22の第2接続配線52から対応する偶数番走査線に信号入力可能なタイミングにおいて、第2検査用配線153Bから第2検査信号を入力するとともに、各信号線Xに検査用映像信号を入力する。このとき、第2配線群22において隣接する第2接続配線52と第4接続配線54との間でショートが発生していた場合、例えば接続配線WY2と接続配線WY4との間でショートが発生していた場合、接続配線WY2に接続された走査線Y2のみならず、接続配線WY4に接続された走査線Y4にも第2検査信号が供給される。このため、走査線Y2に接続された画素PXのスイッチング素子7のみならず、走査線Y4に接続された画素PXのスイッチング素子7も同時にオンしてしまう。したがって、本来、走査線Y2、Y6、Y10…に接続された画素PXのスイッチング素子7がオンした状態となるべきところ、接続配線WY2と接続配線WY4との間のショートにより、走査線Y2、Y4、Y6、Y10…に接続された画素PXのスイッチング素子7がオンした状態となる。これにより、第2配線群22における第2接続配線52と第4接続配線54との間のショートが検査可能となる。
In addition, a second inspection signal is input from the second inspection wiring 153B and a test is performed on each signal line X at a timing at which a signal can be input from the
同様に、第2配線群22の第4接続配線54から対応する偶数番走査線に信号入力可能なタイミングにおいて、第4検査用配線152Dから第4検査信号を入力するとともに、各信号線Xに検査信号を入力する。これにより、第2配線群22における第2接続配線52と第4接続配線54との間のショートが検査可能となる。
Similarly, the fourth inspection signal is input from the fourth inspection wiring 152D and the signal lines X are input to the corresponding even-numbered scanning lines at a timing at which signals can be input from the fourth connection wirings 54 of the second wiring group 22. Input inspection signal. Thereby, a short circuit between the
加えて、これら第1配線群21及び第2配線群22におけるショートの検査と同時に、アクティブエリア6における奇数番走査線と偶数番走査線との間のショートを検査することも可能である。すなわち、奇数番走査線と偶数番走査線との間でショートが発生していた場合、例えば走査線Y1と走査線Y2との間でショートが発生していた場合、第1配線群21の第1接続配線51と第2接続配線52との間のショートを検査する工程において、第1接続配線51から対応する奇数番走査線に第1検査信号を入力すると、走査線Y1及び走査線Y2に第1検査信号が供給される。このため、走査線Y1に接続された画素PXのスイッチング素子7のみならず、走査線Y2に接続された画素PXのスイッチング素子7も同時にオンしてしまう。したがって、本来、走査線Y1、Y5、Y9…に接続された画素PXのスイッチング素子7がオンした状態となるべきところ、走査線Y1と走査線Y2との間のショートにより、走査線Y1、Y2、Y5、Y9…に接続された画素PXのスイッチング素子7がオンした状態となる。
In addition, it is possible to inspect a short circuit between the odd-numbered scanning line and the even-numbered scanning line in the
このように、各スイッチング素子7がオンした状態において、各信号線Xに検査用映像信号が供給されると、液晶表示パネル1において、対応する画素PXが点灯する。このため、液晶表示パネル1における画素PXの点灯状態を観察することにより、隣接する走査線間のショートが検査可能となる。なお、同様の手法により、異なる層でありながら隣接する接続配線間(例えば、第1接続配線と第2接続配線との間など)のショートを検査することも可能である。
In this manner, when the inspection video signal is supplied to each signal line X in a state where each switching
以上の説明では、配線間のショートの検出について説明したが、各配線において断線が生じていた場合には、所定の信号が画素に供給されず、本来点灯すべきところが点灯しなくなる。このため、断線の検出も可能である。 In the above description, detection of a short circuit between wirings has been described. However, when a disconnection occurs in each wiring, a predetermined signal is not supplied to the pixel, and a portion that should originally be lit does not light. For this reason, disconnection can be detected.
上述したような第2構成例によれば、第1配線群を構成する第1接続配線に対して第1検査信号を入力するとともに、第1接続配線と同一層において第1接続配線に隣接する第3接続配線に対して第1検査信号とは異なる第3検査信号を入力することが可能となる。また、第2配線群を構成する第2接続配線に対して第2検査信号を入力するとともに、第2接続配線と同一層において第2接続配線に隣接する第4接続配線に対して第2検査信号とは異なる第4検査信号を入力することが可能となる。 According to the second configuration example as described above, the first inspection signal is input to the first connection wiring configuring the first wiring group, and adjacent to the first connection wiring in the same layer as the first connection wiring. A third inspection signal different from the first inspection signal can be input to the third connection wiring. In addition, a second inspection signal is input to the second connection wiring constituting the second wiring group, and a second inspection is performed on the fourth connection wiring adjacent to the second connection wiring in the same layer as the second connection wiring. A fourth inspection signal different from the signal can be input.
このような検査信号の入力に基づき、第1配線群での配線不良、及び、第2配線群での配線不良を確実に検出することが可能となる。また、アクティブエリアにおける奇数番走査線と偶数番走査線との間のショートや走査線及び信号線の断線などの配線不良も確実に検出することが可能となる。したがって、配線不良の液晶表示パネルの後工程への流出を未然に防ぐことが可能となり、製造歩留まりの低下を抑制することが可能となる。 Based on the input of such an inspection signal, it is possible to reliably detect a wiring failure in the first wiring group and a wiring failure in the second wiring group. In addition, it is possible to reliably detect wiring defects such as a short circuit between the odd-numbered scanning lines and the even-numbered scanning lines and disconnection of the scanning lines and signal lines in the active area. Therefore, it is possible to prevent the wiring defect from flowing into the subsequent process of the liquid crystal display panel, and to suppress a decrease in manufacturing yield.
なお、この発明は、上記実施形態そのものに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。 In addition, this invention is not limited to the said embodiment itself, In the stage of implementation, it can change and implement a component within the range which does not deviate from the summary. In addition, various inventions can be formed by appropriately combining a plurality of constituent elements disclosed in the embodiment. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, you may combine suitably the component covering different embodiment.
例えば、この発明の表示装置は、上述した液晶表示装置に限定されるものではなく、自己発光素子を表示素子とする有機エレクトロルミネッセンス表示装置など他の表示装置であっても良い。 For example, the display device of the present invention is not limited to the liquid crystal display device described above, and may be another display device such as an organic electroluminescence display device using a self-luminous element as a display element.
また、上述した実施の形態では、信号供給配線は、走査線である場合について説明したが、信号線であっても良いし、アレイ基板の外周部に配置される他の配線を含んでも良い。また、信号供給源は、アレイ基板に実装された駆動ICチップであったが、駆動ICチップ11を液晶表示パネル1上に直接実装することのないような構成、例えば第2接続部32に接続されたフレキシブル・プリンテッド・サーキット(FPC)などに信号供給源を備えたような構成の場合、第2接続部が上述した各実施形態で説明したような構造を有しても良い。
In the above-described embodiments, the signal supply wiring has been described as being a scanning line. However, the signal supply wiring may be a signal line or may include other wiring arranged on the outer peripheral portion of the array substrate. The signal supply source is the drive IC chip mounted on the array substrate, but the
さらに、上述した実施の形態では、偶数番の接続配線WY(2、4、…)が走査線Yと異なる層に配置され、奇数番の接続配線WY(1、3、…)が走査線Yと同一層に配置され場合について説明したが、偶数番の接続配線WY(2、4、…)が走査線Yと同一層に配置され、奇数番の接続配線WY(1、3、…)が走査線Yとは異なる層に配置された構成であっても良い。 Further, in the above-described embodiment, the even-numbered connection wirings WY (2, 4,...) Are arranged in a different layer from the scanning lines Y, and the odd-numbered connection wirings WY (1, 3,. The even-numbered connection wirings WY (2, 4,...) Are disposed in the same layer as the scanning lines Y, and the odd-numbered connection wirings WY (1, 3,...) Are disposed. A configuration in which the scanning line Y is arranged in a different layer may be employed.
1…液晶表示パネル 3…アレイ基板 4…対向基板 5…液晶層 6…アクティブエリア 7…スイッチング素子 8…画素電極 9…対向電極 10…外周部 10A…延在部 10B…一端側 11…駆動ICチップ 20…接続配線群 21…第1配線群 22…第2配線群 50…絶縁層 51…第1接続配線 52…第2接続配線 53…第3接続配線 54…第4接続配線 61…絶縁層 62…絶縁層 71…入力電極 72…入力電極 73…入力電極 74…入力電極
140…検査部 141…信号線検査部 142…走査線検査部 144…パッド部 151(R、G、B)…信号線検査用配線 152A…第1検査用配線 152B…第2検査用配線 152C…第3検査用配線 152D…第4検査用配線 154…スイッチ信号線 161…スイッチ素子 162…スイッチ素子
DESCRIPTION OF
Claims (3)
前記アクティブエリア外に配置され、奇数行目の前記画素をオン・オフさせるための駆動信号が供給される奇数番走査線にそれぞれ接続された第1接続配線及び第3接続配線からなる第1配線群と、
前記アクティブエリア外に配置され、前記第1配線群とは絶縁層を介して異なる層に配置され、偶数行目の前記画素をオン・オフさせるための駆動信号が供給される偶数番走査線にそれぞれ接続された第2接続配線及び第4接続配線からなる第2配線群と、
前記第1接続配線及び前記第2接続配線に接続される第1検査用配線と、
前記第1接続配線に隣接する前記第3接続配線及び前記第2接続配線に隣接する前記第4接続配線に接続された第2検査用配線と、
を備えたことを特徴とする表示装置。 An active area composed of matrix-like pixels;
A first wiring composed of a first connection wiring and a third connection wiring which are arranged outside the active area and are connected to odd-numbered scanning lines to which driving signals for turning on and off the pixels in odd rows are supplied. Group,
An even-numbered scan line that is disposed outside the active area, is disposed in a layer different from the first wiring group via an insulating layer, and is supplied with a drive signal for turning on and off the pixels in even-numbered rows. A second wiring group consisting of a second connection wiring and a fourth connection wiring connected to each other;
A first inspection wiring connected to the first connection wiring and the second connection wiring;
A second inspection wiring connected to the third connection wiring adjacent to the first connection wiring and the fourth connection wiring adjacent to the second connection wiring;
A display device comprising:
前記アクティブエリア外に配置され、奇数行目の前記画素をオン・オフさせるための駆動信号が供給される奇数番走査線にそれぞれ接続された第1接続配線及び第3接続配線からなる第1配線群と、
前記アクティブエリア外に配置され、前記第1配線群とは絶縁層を介して異なる層に配置され、偶数行目の前記画素をオン・オフさせるための駆動信号が供給される偶数番走査線にそれぞれ接続された第2接続配線及び第4接続配線からなる第2配線群と、
前記第1接続配線に接続された第1検査用配線と、
前記第2接続配線に接続された第2検査用配線と、
前記第1接続配線に隣接する前記第3接続配線に接続された第3検査用配線と、
前記第2接続配線に隣接する前記第4接続配線に接続された第4検査用配線と、
を備えたことを特徴とする表示装置。 An active area composed of matrix-like pixels;
A first wiring composed of a first connection wiring and a third connection wiring which are arranged outside the active area and are connected to odd-numbered scanning lines to which driving signals for turning on and off the pixels in odd rows are supplied. Group,
An even-numbered scan line that is disposed outside the active area, is disposed in a layer different from the first wiring group via an insulating layer, and is supplied with a drive signal for turning on and off the pixels in even-numbered rows. A second wiring group consisting of a second connection wiring and a fourth connection wiring connected to each other;
A first inspection wiring connected to the first connection wiring;
A second inspection wiring connected to the second connection wiring;
A third inspection wiring connected to the third connection wiring adjacent to the first connection wiring;
A fourth inspection wiring connected to the fourth connection wiring adjacent to the second connection wiring;
A display device comprising:
前記第1配線群及び前記第2配線群の各接続配線は、前記入力端子から前記走査線までの間で同数の不連続な配線の接続部を介することを特徴とする請求項1または2に記載の表示装置。 An input terminal for inputting a drive signal which is outside the active area and is connected to each connection wiring of the first wiring group and the second wiring group and supplied to each of the scanning lines;
3. The connection wirings of the first wiring group and the second wiring group are connected through the same number of discontinuous wiring connecting portions from the input terminal to the scanning line. The display device described.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005337278A JP4886278B2 (en) | 2005-11-22 | 2005-11-22 | Display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005337278A JP4886278B2 (en) | 2005-11-22 | 2005-11-22 | Display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007140378A true JP2007140378A (en) | 2007-06-07 |
JP4886278B2 JP4886278B2 (en) | 2012-02-29 |
Family
ID=38203279
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005337278A Expired - Fee Related JP4886278B2 (en) | 2005-11-22 | 2005-11-22 | Display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4886278B2 (en) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011123162A (en) * | 2009-12-09 | 2011-06-23 | Hitachi Displays Ltd | Display device |
WO2014112560A1 (en) * | 2013-01-21 | 2014-07-24 | シャープ株式会社 | Active matrix substrate and display device |
TWI463583B (en) * | 2011-08-10 | 2014-12-01 | Chunghwa Picture Tubes Ltd | Display apparatus |
JP2016528525A (en) * | 2013-06-24 | 2016-09-15 | 深▲セン▼市華星光電技術有限公司 | Array substrate, manufacturing method thereof, and flat panel display device |
WO2016185642A1 (en) * | 2015-05-21 | 2016-11-24 | パナソニック液晶ディスプレイ株式会社 | Display panel |
US20170023641A1 (en) * | 2015-07-24 | 2017-01-26 | Shenzhen China Star Optoelectronics Technology Co. Ltd. | Test lead wire structure and test apparatus |
CN106847145A (en) * | 2017-04-13 | 2017-06-13 | 武汉华星光电技术有限公司 | Array base palte test circuit and array base palte |
CN107180594A (en) * | 2017-06-30 | 2017-09-19 | 厦门天马微电子有限公司 | A kind of display panel and display device |
US10586479B2 (en) | 2017-08-23 | 2020-03-10 | Japan Display Inc. | Display device |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105139787A (en) * | 2015-07-24 | 2015-12-09 | 深圳市华星光电技术有限公司 | Test leading-out wire structure and test device |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05150263A (en) * | 1991-11-29 | 1993-06-18 | Toshiba Corp | Active matrix type liquid crystal display element |
JPH0695143A (en) * | 1992-09-10 | 1994-04-08 | Toshiba Corp | Electronic video device |
JPH06250197A (en) * | 1993-02-23 | 1994-09-09 | Fujitsu Ltd | Active matrix type liquid crystal display panel |
JPH09311341A (en) * | 1996-05-23 | 1997-12-02 | Advanced Display:Kk | Liquid crystal display device |
JP2002328627A (en) * | 2001-04-27 | 2002-11-15 | Seiko Epson Corp | Inspection method of display device |
JP2005266529A (en) * | 2004-03-19 | 2005-09-29 | Sharp Corp | Manufacturing method of display device, and the display device |
JP2006047851A (en) * | 2004-08-06 | 2006-02-16 | Toshiba Matsushita Display Technology Co Ltd | Display device, testing method for display device and testing device for display device |
JP2006047850A (en) * | 2004-08-06 | 2006-02-16 | Toshiba Matsushita Display Technology Co Ltd | Display device, method for inspecting display device, and device for inspecting display device |
JP2006047197A (en) * | 2004-08-06 | 2006-02-16 | Toshiba Matsushita Display Technology Co Ltd | Display, inspection method for display, and inspection device for display |
-
2005
- 2005-11-22 JP JP2005337278A patent/JP4886278B2/en not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05150263A (en) * | 1991-11-29 | 1993-06-18 | Toshiba Corp | Active matrix type liquid crystal display element |
JPH0695143A (en) * | 1992-09-10 | 1994-04-08 | Toshiba Corp | Electronic video device |
JPH06250197A (en) * | 1993-02-23 | 1994-09-09 | Fujitsu Ltd | Active matrix type liquid crystal display panel |
JPH09311341A (en) * | 1996-05-23 | 1997-12-02 | Advanced Display:Kk | Liquid crystal display device |
JP2002328627A (en) * | 2001-04-27 | 2002-11-15 | Seiko Epson Corp | Inspection method of display device |
JP2005266529A (en) * | 2004-03-19 | 2005-09-29 | Sharp Corp | Manufacturing method of display device, and the display device |
JP2006047851A (en) * | 2004-08-06 | 2006-02-16 | Toshiba Matsushita Display Technology Co Ltd | Display device, testing method for display device and testing device for display device |
JP2006047850A (en) * | 2004-08-06 | 2006-02-16 | Toshiba Matsushita Display Technology Co Ltd | Display device, method for inspecting display device, and device for inspecting display device |
JP2006047197A (en) * | 2004-08-06 | 2006-02-16 | Toshiba Matsushita Display Technology Co Ltd | Display, inspection method for display, and inspection device for display |
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011123162A (en) * | 2009-12-09 | 2011-06-23 | Hitachi Displays Ltd | Display device |
TWI463583B (en) * | 2011-08-10 | 2014-12-01 | Chunghwa Picture Tubes Ltd | Display apparatus |
US9870744B2 (en) | 2013-01-21 | 2018-01-16 | Sharp Kabushiki Kaisha | Active matrix substrate and display device |
WO2014112560A1 (en) * | 2013-01-21 | 2014-07-24 | シャープ株式会社 | Active matrix substrate and display device |
CN104919514A (en) * | 2013-01-21 | 2015-09-16 | 夏普株式会社 | Active matrix substrate and display device |
US20150356937A1 (en) * | 2013-01-21 | 2015-12-10 | Sharp Kabushiki Kaisha | Active matrix substrate and display device |
JP5952920B2 (en) * | 2013-01-21 | 2016-07-13 | シャープ株式会社 | Active matrix substrate and display device |
JPWO2014112560A1 (en) * | 2013-01-21 | 2017-01-19 | シャープ株式会社 | Active matrix substrate and display device |
JP2016528525A (en) * | 2013-06-24 | 2016-09-15 | 深▲セン▼市華星光電技術有限公司 | Array substrate, manufacturing method thereof, and flat panel display device |
KR101847307B1 (en) | 2013-06-24 | 2018-04-10 | 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | Array substrate, manufacturing method therefor and flat panel display device thereof |
WO2016185642A1 (en) * | 2015-05-21 | 2016-11-24 | パナソニック液晶ディスプレイ株式会社 | Display panel |
US10128276B2 (en) | 2015-05-21 | 2018-11-13 | Panasonic Liquid Crystal Display Co., Ltd. | Display panel |
US10161998B2 (en) * | 2015-07-24 | 2018-12-25 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Test lead wire structure and test apparatus |
US20170023641A1 (en) * | 2015-07-24 | 2017-01-26 | Shenzhen China Star Optoelectronics Technology Co. Ltd. | Test lead wire structure and test apparatus |
CN106847145A (en) * | 2017-04-13 | 2017-06-13 | 武汉华星光电技术有限公司 | Array base palte test circuit and array base palte |
CN106847145B (en) * | 2017-04-13 | 2020-10-09 | 武汉华星光电技术有限公司 | Array substrate test circuit and array substrate |
CN107180594A (en) * | 2017-06-30 | 2017-09-19 | 厦门天马微电子有限公司 | A kind of display panel and display device |
CN107180594B (en) * | 2017-06-30 | 2021-11-30 | 厦门天马微电子有限公司 | Display panel and display device |
CN113963622A (en) * | 2017-06-30 | 2022-01-21 | 厦门天马微电子有限公司 | Display panel and display device |
CN113963622B (en) * | 2017-06-30 | 2024-05-10 | 厦门天马微电子有限公司 | Display panel and display device |
US10586479B2 (en) | 2017-08-23 | 2020-03-10 | Japan Display Inc. | Display device |
US10977974B2 (en) | 2017-08-23 | 2021-04-13 | Japan Display Inc. | Display device having an inspection circuit located between the edge of a counter substrate and a selector circuit |
US11670203B2 (en) | 2017-08-23 | 2023-06-06 | Japan Display Inc. | Display device having pixels including pixel TFTs provided in a display area and switching TFTs located outside of the display area |
Also Published As
Publication number | Publication date |
---|---|
JP4886278B2 (en) | 2012-02-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4886278B2 (en) | Display device | |
KR100778168B1 (en) | Display device | |
JP5140999B2 (en) | Liquid crystal display | |
JP2006209089A (en) | Display device | |
KR20090126052A (en) | Thin film transistor substrate and display device having the same | |
JP2010102237A (en) | Display device | |
JP2011070223A (en) | Display device | |
JP2009093023A (en) | Display device | |
JP4298726B2 (en) | Display device | |
JP5443144B2 (en) | Display device | |
JP2011164329A (en) | Electro-optical display panel | |
JP4834477B2 (en) | Display device | |
JP4864300B2 (en) | Display device, display device inspection method, and display device inspection device | |
JP2008089646A (en) | Display device | |
JP4476737B2 (en) | Display device, display device inspection method, and display device inspection device | |
JP2008015373A (en) | Display device | |
JP4891676B2 (en) | Display device | |
JP5127124B2 (en) | Display device | |
JP4836431B2 (en) | Display device | |
JP4945070B2 (en) | Display device | |
JP2006227291A (en) | Display apparatus | |
JP2009092695A (en) | Liquid crystal display | |
JP4955983B2 (en) | Display device | |
JP4901176B2 (en) | Display device | |
JP4630598B2 (en) | Display device, display device inspection method, and display device inspection device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080411 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110329 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111115 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111209 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141216 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4886278 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141216 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |