JP2007134470A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2007134470A
JP2007134470A JP2005325580A JP2005325580A JP2007134470A JP 2007134470 A JP2007134470 A JP 2007134470A JP 2005325580 A JP2005325580 A JP 2005325580A JP 2005325580 A JP2005325580 A JP 2005325580A JP 2007134470 A JP2007134470 A JP 2007134470A
Authority
JP
Japan
Prior art keywords
insulating film
trench
semiconductor substrate
semiconductor device
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005325580A
Other languages
English (en)
Inventor
Mutsumi Okajima
睦 岡嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005325580A priority Critical patent/JP2007134470A/ja
Priority to US11/332,153 priority patent/US7321147B2/en
Priority to TW095105246A priority patent/TW200719438A/zh
Publication of JP2007134470A publication Critical patent/JP2007134470A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/038Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0385Making a connection between the transistor and the capacitor, e.g. buried strap
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】微細化しても素子分離領域形成のためのリソグラフィが容易となり、かつ製造工程及び製造コストの増加を抑制することが可能な半導体装置及びその製造方法を提供する。
【課題手段】トレンチキャパシタが形成されるトレンチTIの内壁にカラー絶縁膜5が形成される。このトレンチTI内に斜め方向の一方向から不純物をイオン注入してカラー絶縁膜5の一部にイオンを導入する。イオンが導入されたカラー絶縁膜5の一部5’を、エッチングレートの差を利用してエッチングして除去する。
【選択図】図5

Description

この発明は、半導体装置とその製造方法に係り、特にトレンチキャパシタとセルトランジスタにより構成されるDRAMセルを持つ半導体装置とその製造方法に関する。
1トランジスタ/1キャパシタにより構成されるメモリセルを用いたDRAMでは、高集積化のため、セル面積の縮小が図られている。セル面積を縮小するためには、基本的に、構成要素であるトランジスタとキャパシタの占有面積をそれぞれ低減する必要がある。キャパシタに関しては、小さいセル占有面積のなかで如何に必要とするキャパシタ容量を確保するかが問題であり、キャパシタ絶縁膜の高誘電率化や実効キャパシタ面積増大のための構造等が開発されている。また、キャパシタを基板垂直方向に延びたトレンチキャパシタ構造としたDRAMも広く用いられている。このトレンチキャパシタ構造の場合、トレンチキャパシタのストレージノード電極と、セルトランジスタのソース/ドレイン拡散層との接続部をどのような構造にするかが重要になる。
その1つとして埋め込みストラップ構造(Buried Strap)が知られている。この埋め込みストラップは、トレンチキャパシタのストレージノード電極とセルトランジスタのソース/ドレイン拡散層とを接続するため、ポリシリコン等の材料をトレンチに埋め込んで形成されるものである。このような埋め込みストラップを含む半導体装置の製造方法は、例えば特許文献1等により知られている。この特許文献1の製造方法では、トレンチキャパシタ上において左右両側のトランジスタ形成領域に接する埋め込みストラップを形成した後、格子状に多数形成されたトレンチキャパシタ毎に、素子分離溝(STI)形成用の島状のレジストパターンを形成する。その後、この島状のレジストパターンをマスクとして埋め込みストラップの片側をエッチングし、このエッチングにより形成された素子分離溝に素子分離絶縁膜を埋め込むことにより、1つのセルトランジスタと1つトレンチキャパシタを接続する埋め込みストラップが形成される。しかし、この特許文献1のような島状のレジストパターンは、素子の微細化が進展するのに従って形成が困難になってきている。
この問題を解決するため、レジストパターンをとびとびの島状に形成することなく所謂ライン・アンド・スペース状のレジストパターンのみにより形成可能な埋め込みストラップを有する半導体装置の製造方法が、非特許文献1により提案されている。この文献の製造方法では、トレンチキャパシタ上において左右両側のトランジスタ形成領域に接する埋め込みストラップを形成した後、トレンチキャパシタのトレンチ内も含めてシリコン窒化膜とアモルファスシリコン膜を全面に堆積する。その後、このアモルファスシリコン膜に対し、斜めイオン注入によりホウ素(B)等を注入することにより、イオン注入の陰となる部分を除いてアモルファスシリコン膜にBを導入する。その後、アルカリ系のウエットエッチングにより、Bが導入されていない部分のアモルファスシリコン膜をエッチングし、アモルファスシリコン膜が除去された部分のシリコン窒化膜をウエットエッチングによって除去する。その後、残ったアモルファスシリコン膜と、埋め込みストラップとを、シリコン窒化膜をマスクとして除去する。こうして形成された素子分離溝に素子分離絶縁膜を埋め込むことにより、トランジスタ形成領域の片側とのみコンタクトする埋め込みコンタクトが形成される。この非特許文献1の製造方法では、島状に分離されたレジストパターンを形成する必要が無く、微細化が進展した場合にも対応可能であるが、最終的に素子の構成要素とならないアモルファスシリコン膜を形成する分、製造工程数が増え、製造コストが増加するという問題がある。
特開2001−196555号公報、段落[0044]〜[0045] J.Amon et al., A highly manufacturable deep trench based DRAM cell layout with a planar array device in a 70nm technology, IEDM Tech. Dig, pg.73, 2004
本発明は、微細化しても素子分離領域形成のためのリソグラフィが容易となり、かつ製造工程及び製造コストの増加を抑制することが可能な半導体装置及びその製造方法を提供することを目的とする。
本発明の一態様に係る半導体装置の製造方法は、セルトランジスタと共にDRAMセルを構成するため半導体基板に形成されるトレンチキャパシタを有する半導体装置の製造方法において、トレンチを半導体基板に形成する工程と、前記トレンチの側壁に前記半導体基板の表面まで延びるカラー絶縁膜を形成する工程と、前記トレンチ内にトレンチキャパシタを形成する工程と、斜め方向の一方向から不純物をイオン注入して前記カラー絶縁膜の一部にイオンを導入する工程と、イオンが導入された前記カラー絶縁膜の一部を、前記カラー絶縁膜の他の部分に対するエッチングレートの差を利用してエッチングして除去する工程と、前記トレンチキャパシタの上部のトレンチ内に埋め込みストラップを形成する工程とを備えたことを特徴とする。
本発明の一態様に係る半導体装置は、半導体基板の表面に形成される拡散領域により構成されるセルトランジスタと、前記セルトランジスタと共にDRAMセルを構成するため前記半導体基板に形成されるトレンチキャパシタと、前記拡散領域と前記トレンチキャパシタとを接続するため前記半導体基板に埋め込み形成される埋め込みストラップと、前記埋め込みストラップの側部に形成されるカラー絶縁膜とを備え、前記埋め込みストラップは、前記セルトランジスタと反対側において前記半導体基板の表面まで延びる前記カラー絶縁膜により前記半導体基板と絶縁されていることを特徴とする。
この発明によれば、微細化しても素子分離領域形成のためのリソグラフィが容易となり、かつ製造工程及び製造コストの増加を抑制することが可能な半導体装置及びその製造方法を提供することができる。
次に、本発明の実施の形態を、図面を参照して詳細に説明する。
[第1の実施の形態] 図1は、本発明の第1の実施の形態による半導体装置の断面図を示している。この半導体装置は、この半導体基板1に、セルトランジスタと共にDRAMセルの一部を構成するトレンチキャパシタを備えている。
トレンチキャパシタは、半導体基板1中に形成されたプレート拡散層2と、ノード絶縁膜3と、ストレージノード電極4とから構成される。プレート拡散層2は、トレンチキャパシタ形成のために半導体基板1に形成されたトレンチから砒素(As)又はリン(P)を半導体基板1中にイオン注入した後熱拡散することにより形成される。ノード絶縁膜3は、このトレンチ側壁をにNO膜又はAl等の高誘電体膜を堆積させることにより形成される。
ストレージノード電極4は、ノード絶縁膜3の形成後、例えばポリシリコンをトレンチ内部に、プレート拡散層2の上面に僅かに達する程度にまで埋め込むことにより形成される。また、トレンチ側壁には、例えばシリコン酸化膜からなるカラー絶縁膜5が形成されている。このカラー絶縁膜5は、前述のプレート拡散層2とセルトランジスタの拡散層とを絶縁分離する機能を有する。
カラー絶縁膜5は、その形成の当所においては、円筒状のトレンチ側壁の全周に亘って形成される。しかしその後の工程では、後述する工程によりセルトランジスタに面する側が一部エッチング除去されて、図1に示すような形状(上部から見た場合、半円弧形状)に形成される。
埋め込みストラップ4Aは、例えばストレージノード電極4の上部のトレンチ内に、カラー絶縁膜5が除去された部分においてセルトランジスタと接続されるように埋め込まれている。換言すれば、埋め込みストラップ4Aは、セルトランジスタと反対側において半導体基板1の表面まで延びるカラー絶縁膜5により半導体基板1と絶縁されている。
この埋め込みストラップ4Aと接する半導体基板1の表面即ちベース領域8に、トレンチキャパシタと共にDRAMセルを構成するMOSトランジスタが形成される。このトランジスタは、ベース領域8表面に形成されたソース/ドレイン拡散領域9と、このソース/ドレイン拡散領域9の間にゲート絶縁膜10を介して形成されたゲート電極11とにより構成される。ゲート電極11の上面には、DRAMのワード線として機能するWSi層12が形成される。また、ソース/ドレイン拡散層9の一方は、ビット線となるトランジスタ配線13に接続される。なお、トランジスタ配線13やWSi層12等を互いに絶縁分離するための層間絶縁膜14及び15が形成されている。
このように、本実施の形態の半導体装置では、埋め込みストラップ4Aのセルトランジスタと反対の側が、分離絶縁溝に埋め込まれた素子分離絶縁膜ではなく、カラー絶縁膜5により分離されるため、後述するように製造工程を簡略化することが出来ると共に、素子の微細化への対応も容易になる。
次に、この第1の実施の形態の半導体装置の製造工程の一例を、図2〜11を参照して説明する。まず図2に示すように、半導体基板1上に形成したシリコン酸化膜23とシリコン窒化膜24をマスクとしてエッチングを行って多数のトレンチTIを所定間隔で形成する。このトレンチTIの側面上方も含めた半導体基板1の表面全体に、カラー絶縁膜5を例えば20nmの厚さに形成した後、トレンチTI内にAs又はPをイオン注入し熱拡散させることにより、プレート拡散層2を形成する。
次に、図3に示すように、トレンチTI内のカラー絶縁膜5が形成されていない部分に、NO膜又はAl膜等の高誘電体膜からなるノード絶縁膜3を形成する。続いて、図4に示すように、このトレンチTI内も含めて、ストレージノード電極4の材料となるポリシリコンを堆積させてからドライエッチング法によりエッチバックすることで、ストレージノード電極4を形成する。続いて、図5に示すように、トレンチTIに向けて一方向から、具体的にはセルトランジスタと埋め込みストラップ4Aとがコンタクトする側に向かう方向から、例えばボロン(B)、リン(P)、砒素(As)、アンチモン(Sb)、シリコン(Si)、又はゲルマニウム(Ge)等のいずれかをカラー絶縁膜5に対しイオン注入する。一方向のみからイオン注入がなされるため、カラー絶縁膜5の一部5’のみにイオン注入がなされ、イオン注入の陰となるその他の部分にはイオン注入がなされない。なお、B、P、As、Sb等を用いた場合には、800℃程度の短時間の熱処理の工程を追加してもよい。
続いて、カラー絶縁膜5に対しフッ化水素(HF)を含む薬液又はHFベイパー等を用いてウエットエッチングを施す。このとき、イオン注入がされた部分5’は、イオン注入がされない他の部分に対して高いエッチングレートを有していることにより、図6に示すように、部分5’のみがエッチングされ、カラー絶縁膜5の他の部分即ちイオン注入の陰となりイオン注入がされなかった部分は残存する。
この後、トレンチTI内のストレージノード電極4上も含めた全面に、As又はP等の不純物が添加されたポリシリコンを堆積させた後エッチバックすることにより、図7に示すような埋め込みコンタクト4Aが形成される。埋め込みコンタクト4Aは、セルトランジスタが形成される側のベース領域8と接触するように形成される。
このときのトレンチTIを上方から見た平面図を図8に示す。円筒状に形成された多数のトレンチTIが、半導体基板1上に格子状に配列され、ここにトレンチキャパシタが形成されると共に、このトレンチキャパシタに隣接して図示しないセルトランジスタが形成されDRAMセルを構成している。図1は、この図8のA−A’断面図である。図8に示すように、イオン注入がされずウエットエッチングにより除去されなかったカラー絶縁膜5が、図8中トレンチTIの左側側面、即ちセルトランジスタと反対側の側面に沿って半円弧状に形成されている。これにより、埋め込みストラップ4Aは、接続されるべきセルトランジスタが形成される側においてのみベース領域8と接し、反対側においてはカラー絶縁膜5によりベース領域8とは絶縁分離されている。
このように形成された各DRAMセルをB−B’方向において絶縁分離する素子分離溝を形成するため、図9、及び図9のA−A’、B−B’方向の断面図である図10に示すように、ライン・アンド・スペース状のレジストパターンM1を形成する。そして図11に示すように、このレジストパターンM1をマスクとしてエッチングを行い、A−A’方向を長手方向とするトレンチTJを形成する。このエッチングにより、マスクM1で覆われていない埋め込みキャパシタ4A及びカラー絶縁膜5の端部(図9のハッチングの掛かっていない部分)も同時にエッチング除去される。このトレンチTJにシリコン酸化膜をCVD法により堆積させ、シリコン窒化膜24をストッパとしてCMP法により平坦化することにより、トレンチTJに素子分離絶縁膜(図示は省略)が形成される。トレンチTJに埋め込まれたこのような素子分離絶縁膜により各DRAMセルをB−B’方向で絶縁分離することができる。
ここで、従来技術である特許文献1の製造方法を図12を参照して簡単に説明する。この方法では、埋め込みストラップ4Aをトレンチ全体に亘って埋め込んだ後、図12に示すように、このトレンチを部分的に覆うレジストパターンM1’を形成し、これをマスクとして埋め込みストラップ4Aの片側のみ(セルトランジスタと反対側のみ)に絶縁分離用のトレンチを形成する。このように、レジストパターンM1’として、トレンチキャパシタ毎に分断された島状のパターンを形成する必要があるため、微細化への対応が困難である。この点、本実施の形態の製造方法では、マスクパターンM1は、トレンチキャパシタとセルトランジスタとが並ぶ方向に沿って連続的に延びる、所謂ライン・アンド・スペースのレジストパターンとすることができる。従って、微細化への対応も容易である。
[第2の実施の形態] 次に、本発明の第2の実施の形態に係る半導体装置の製造工程を、図13〜15を参照して説明する。この実施の形態の半導体装置の製造工程は、図1〜図4の工程までは第1の実施の形態と同様に実行される。ただしその後、図13に示すように、カラー絶縁膜5の上に更に追加絶縁膜としてシリコン酸化膜5Aを全面に堆積させる点で、第1の実施の形態と異なっている。そして、シリコン酸化膜5Aに対し、図14に示すように、斜め方向の一方向からイオン注入を行って、シリコン酸化膜5Aの一部5A’、及びその一部5A’の裏面に存在するカラー絶縁膜5の表面側(裏面までは達しない)に、イオンを導入する。注入するイオンは、第1の実施の形態と同様に、例えばボロン(B)、リン(P)、砒素(As)、アンチモン(Sb)、シリコン(Si)、ゲルマニウム(Ge)のいずれかから選択され得る。B、P、As、Sb等を用いた場合には、800℃程度の短時間の熱処理の工程を追加してもよい。ここでは、イオン注入エネルギを適切に選択することで、注入されたイオンがカラー絶縁膜5の途中、表面側の途中で止まり、裏面側には達せず、即ちカラー絶縁膜5の裏面側に突き抜けないようにする。これにより、注入されるイオンがベース領域8にまで達し、メモリセルトランジスタの特性を悪化させたり、ベース領域8における結晶欠陥が発生したりすることを防止することができる。
次に、フッ化水素(HF)を含む薬液又はHFべーパ等を用いてエッチングを行う。シリコン酸化膜5A及びカラー絶縁膜5のうち、イオン注入がされた部分はエッチングレートが高く、イオン注入の陰になってイオン注入がされなかった部分はエッチングレートが低い。このため、イオン注入がされた部分5A’が先にエッチング除去され、陰になった部分、及び部分5A’の裏面側のカラー絶縁膜5は、部分5A’の除去後も残存される。その後エッチングを続行することにより、トレンチTI内のシリコン酸化膜5A、及び部分5A’の裏面に残存されていたカラー絶縁膜5(イオン注入がなされた側のカラー絶縁膜5)が除去され、図15に示すように、第1の実施の形態の図6と同じ状態が得られる。ただし、上述のように、メモリセルトランジスタの特性を悪化させたり、ベース領域8における結晶欠陥が発生したりすることを防止することができる分、第2の実施の形態の方が第1の実施の形態に比べ有利である。図15の形態が得られた後は、図7〜図11で説明したのと同様の手順により、図1に示すような半導体装置を得ることができる。
[第3の実施の形態] 次に、本発明の第3の実施の形態に係る半導体装置及びその製造工程を、図16〜22を参照して説明する。この実施の形態は、埋め込みストラップ4Aが直接セルトランジスタの拡散領域9と接触するのではなく、その表面に形成された表面ストラップを介して拡散領域9と接触するような半導体装置及びその製造方法である点で、上記の実施の形態と異なっている。
図6又は図15までの製造工程は、上記の実施の形態と同様である。ただし、図16に示すように、カラー絶縁膜5のエッチング後に露出したベース領域8も含めて、トレンチTIの内壁にシリコン窒化膜16を形成する点で、上記の実施の形態と異なっている。シリコン窒化膜16は、トレンチT1内も含めた全面にCVD法により堆積された後ドライエッチングによりエッチバックすることで、トレンチT1内の側壁のみに残存させられる。また、このシリコン窒化膜16の膜厚は、カラー絶縁膜5の膜厚に比べて十分薄くされる。一例として、カラー絶縁膜5の膜厚が20nmである場合、シリコン窒化膜16の膜厚は、5nm程度とされる。その後、As又はP等の不純物が添加されたポリシリコンをトレンチTI内も含めて堆積させてエッチバックすることにより、埋め込みストラップ4Aを形成する(図17)。続いて、ウエットエッチングにより側壁に露出しているシリコン窒化膜16を除去する(図18)。
続いて、周知のMOSFET工程を実行して図19のように拡散領域9やゲート構造(11、12)を形成する。なお、図19中、25はゲート構造を形成するためのレジストパターンである。その後、レジストパターン25をアッシングにより除去し、層間絶縁膜14をCVD法により全面に堆積した後、トランジスタ配線13を形成するためのスペースを形成すべくドライエッチングを行い、そのスペースに更にBPSG絶縁膜15を埋め込んで、図20の構造を得る。
更に、リソグラフィ及びドライエッチングを用いて、埋め込みストラップ4Aの図21中右上に達するトレンチをシリコン窒化膜14及びBPSG絶縁膜15に形成し、このトレンチにAs又はPが添加されたポリシリコンを埋め込み、エッチバックすることにより表面ストラップ4Bを形成する。この表面ストラップ4Bと、埋め込みストラップ4Aとにより、トレンチキャパシタとセルトランジスタの拡散領域9とが接続される。この上にBPSG絶縁膜15’を更に堆積させた後、トランジスタ配線13を周知の方法により形成して、図22に示すような本実施の形態の半導体装置が完成する。
この実施の形態では、セルトランジスタの拡散領域9と対向する側においても、埋め込みストラップ4Aとベース領域8との間にシリコン窒化膜16が介在されているため、ストレージノード電極4や埋め込みストラップ4AからAs、Pなどの不純物がベース領域8に拡散してセルトランジスタの特性を悪化させる等の問題が生じない。また、シリコン窒化膜16はカラー絶縁膜5に比べ膜厚を小さくすることができるので、表面ストラップ4Bと埋め込みストラップ4Aとのリソグラフィ時の位置合わせマージンを十分に確保することが可能である。
以上、発明の実施の形態を説明したが、本発明はこれらに限定されるものではなく、発明の趣旨を逸脱しない範囲内において、種々の変更、追加等が可能である。
本発明の第1の実施の形態による半導体装置の断面図を示している。 第1の実施の形態による半導体装置の製造工程を示している。 第1の実施の形態による半導体装置の製造工程を示している。 第1の実施の形態による半導体装置の製造工程を示している。 第1の実施の形態による半導体装置の製造工程を示している。 第1の実施の形態による半導体装置の製造工程を示している。 第1の実施の形態による半導体装置の製造工程を示している。 第1の実施の形態による半導体装置の製造工程を示している。 第1の実施の形態による半導体装置の製造工程を示している。 第1の実施の形態による半導体装置の製造工程を示している。 第1の実施の形態による半導体装置の製造工程を示している。 従来のトレンチキャパシタ構造の半導体装置の製造工程を示している。 本発明の第2の実施の形態による半導体装置の製造工程を示している。 本発明の第2の実施の形態による半導体装置の製造工程を示している。 本発明の第2の実施の形態による半導体装置の製造工程を示している。 本発明の第3の実施の形態による半導体装置の製造工程を示している。 本発明の第3の実施の形態による半導体装置の製造工程を示している。 本発明の第3の実施の形態による半導体装置の製造工程を示している。 本発明の第3の実施の形態による半導体装置の製造工程を示している。 本発明の第3の実施の形態による半導体装置の製造工程を示している。 本発明の第3の実施の形態による半導体装置の製造工程を示している。 本発明の第3の実施の形態による半導体装置の断面図を示している。
符号の説明
1・・・半導体基板、 2・・・プレート拡散層、 3・・・ノード絶縁膜、 4・・・ストレージノード電極、 4A・・・埋め込みストラップ、 4B・・・表面ストラップ、 5・・・カラー絶縁膜、 5A・・・シリコン酸化膜、 8・・・ベース領域、 9・・・ソース/ドレイン拡散層、 10・・・ゲート絶縁膜、 11・・・ゲート電極、 12・・・WSi層、 13・・・トランジスタ配線、 14・・・層間絶縁膜、 15・・・層間絶縁膜、 16・・・シリコン窒化膜、 23・・・シリコン酸化膜、 24・・・シリコン窒化膜、 M1、M1’・・・フォトレジスト。

Claims (5)

  1. セルトランジスタと共にDRAMセルを構成するため半導体基板に形成されるトレンチキャパシタを有する半導体装置の製造方法において、
    トレンチを半導体基板に形成する工程と、
    前記トレンチの側壁に前記半導体基板の表面まで延びるカラー絶縁膜を形成する工程と、
    前記トレンチ内にトレンチキャパシタを形成する工程と、
    斜め方向の一方向から不純物をイオン注入して前記カラー絶縁膜の一部にイオンを導入する工程と、
    イオンが導入された前記カラー絶縁膜の一部を、前記カラー絶縁膜の他の部分に対するエッチングレートの差を利用してエッチングして除去する工程と、
    前記トレンチキャパシタの上部のトレンチ内に埋め込みストラップを形成する工程と
    を備えたことを特徴とする半導体装置の製造方法。
  2. 1つのDRAMセルを構成する前記トレンチキャパシタと前記セルトランジスタとが並ぶ第1方向に沿って連続的に延びるレジストパターンを形成する工程と、
    このレジストパターンをマスクとして複数のDRAMセルを互いに絶縁分離する絶縁分離膜を形成するための素子分離溝を形成する工程と
    この素子分離溝に絶縁膜を埋め込んで前記絶縁分離膜を形成する工程と
    を備えたことを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記カラー絶縁膜に重ねて更に追加絶縁膜を形成する工程を更に備え、
    前記イオンを導入する工程は、この重ねて形成された追加絶縁膜を介して前記カラー絶縁膜に対して行われ、そのイオン注入エネルギは、前記カラー絶縁膜をイオンが突き抜けない程度に設定されることを特徴とする請求項1記載の半導体装置の製造方法。
  4. 半導体基板の表面に形成される拡散領域により構成されるセルトランジスタと、
    前記セルトランジスタと共にDRAMセルを構成するため前記半導体基板に形成されるトレンチキャパシタと、
    前記拡散領域と前記トレンチキャパシタとを接続するため前記半導体基板に埋め込み形成される埋め込みストラップと、
    前記埋め込みストラップの側部に形成されるカラー絶縁膜と
    を備え、
    前記埋め込みストラップは、前記セルトランジスタと反対側において前記半導体基板の表面まで延びる前記カラー絶縁膜により前記半導体基板と絶縁されている
    ことを特徴とする半導体装置。
  5. 前記埋め込みストラップは、前記セルトランジスタと対向する側においてシリコン窒化膜により前記半導体基板と絶縁されており、その頂部に接続される表面ストラップにより前記拡散領域と接続されるように構成された請求項4記載の半導体装置。
JP2005325580A 2005-11-10 2005-11-10 半導体装置及びその製造方法 Withdrawn JP2007134470A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005325580A JP2007134470A (ja) 2005-11-10 2005-11-10 半導体装置及びその製造方法
US11/332,153 US7321147B2 (en) 2005-11-10 2006-01-17 Semiconductor device including a trench capacitor
TW095105246A TW200719438A (en) 2005-11-10 2006-02-16 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005325580A JP2007134470A (ja) 2005-11-10 2005-11-10 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2007134470A true JP2007134470A (ja) 2007-05-31

Family

ID=38002874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005325580A Withdrawn JP2007134470A (ja) 2005-11-10 2005-11-10 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US7321147B2 (ja)
JP (1) JP2007134470A (ja)
TW (1) TW200719438A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070123045A1 (en) * 2005-11-30 2007-05-31 Stephan Wege Method for the treatment of material, in particular in the fabrication of semiconductor components
TWI300975B (en) * 2006-06-08 2008-09-11 Nanya Technology Corp Method for fabricating recessed-gate mos transistor device
US8008160B2 (en) * 2008-01-21 2011-08-30 International Business Machines Corporation Method and structure for forming trench DRAM with asymmetric strap
TWI362744B (en) * 2008-04-14 2012-04-21 Nanya Technology Corp Dram and memory array
CN116153863A (zh) * 2018-03-08 2023-05-23 蓝枪半导体有限责任公司 半导体元件及其制作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW385542B (en) * 1998-07-31 2000-03-21 Siemens Ag Method for making deep trench capacitor by two stage ion implantment
JP3926958B2 (ja) 2000-01-14 2007-06-06 株式会社東芝 半導体装置
US6573137B1 (en) * 2000-06-23 2003-06-03 International Business Machines Corporation Single sided buried strap
TW591756B (en) * 2003-06-05 2004-06-11 Nanya Technology Corp Method of fabricating a memory cell with a single sided buried strap
TWI223385B (en) * 2003-09-04 2004-11-01 Nanya Technology Corp Trench device structure with single side buried strap and method for fabricating the same
JP2005116952A (ja) * 2003-10-10 2005-04-28 Toshiba Corp トレンチキャパシタ及びその製造方法
DE102004006520B4 (de) * 2004-02-10 2010-05-12 Qimonda Ag Verfahren zur Herstellung einer DRAM-Speicherzellenanordnung mit Trenchkondensatoren und Stegfeldeffekttransistoren (FinFET) sowie DRAM-Speicherzellenanordnung
US7153738B2 (en) * 2005-05-19 2006-12-26 International Business Machines Corporation Method for making a trench memory cell

Also Published As

Publication number Publication date
TW200719438A (en) 2007-05-16
TWI298930B (ja) 2008-07-11
US7321147B2 (en) 2008-01-22
US20070102744A1 (en) 2007-05-10

Similar Documents

Publication Publication Date Title
US8294236B2 (en) Semiconductor device having dual-STI and manufacturing method thereof
JP3571301B2 (ja) 半導体装置のコンタクトホール形成方法
KR100352909B1 (ko) 반도체소자의 자기정렬 콘택 구조체 형성방법 및 그에의해 형성된 자기정렬 콘택 구조체
US20070296031A1 (en) Semiconductor device and manufacture method thereof
US6432774B2 (en) Method of fabricating memory cell with trench capacitor and vertical transistor
US7476584B2 (en) Method of fabricating a semiconductor device with a bit line contact plug
JP2010141259A (ja) 半導体装置及びその製造方法
US8013373B2 (en) Semiconductor device having MOS-transistor formed on semiconductor substrate and method for manufacturing thereof
JP2006245578A (ja) 半導体装置の製造方法
JP2007134470A (ja) 半導体装置及びその製造方法
JP3963629B2 (ja) 半導体装置及びその製造方法
JPH08172174A (ja) 不揮発性半導体記憶装置とその製造方法
KR20060093165A (ko) 리세스된 채널을 갖는 반도체 장치 및 그 제조 방법
KR20040013529A (ko) 스플릿 게이트형 플래쉬 메모리소자의 제조방법
JP2011049366A (ja) 半導体装置の製造方法
JP2009059927A (ja) 不揮発性半導体記憶装置の製造方法
KR101561058B1 (ko) 반도체 장치의 제조 방법
US20090140332A1 (en) Semiconductor device and method of fabricating the same
JP2005158899A (ja) 半導体記憶装置及びその製造方法
JP2004039985A (ja) 半導体装置及びその製造方法
JP4191203B2 (ja) 半導体装置及びその製造方法
JP2005203615A (ja) 半導体記憶装置、半導体装置およびそれらの製造方法
US20050127424A1 (en) Semiconductor memory device and method of manufacturing the same
JP5253460B2 (ja) 半導体装置の製造方法
JP2011171507A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090203