JP2007129255A - 電子部品および電子部品モジュール - Google Patents
電子部品および電子部品モジュール Download PDFInfo
- Publication number
- JP2007129255A JP2007129255A JP2007000470A JP2007000470A JP2007129255A JP 2007129255 A JP2007129255 A JP 2007129255A JP 2007000470 A JP2007000470 A JP 2007000470A JP 2007000470 A JP2007000470 A JP 2007000470A JP 2007129255 A JP2007129255 A JP 2007129255A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- electrode
- wiring
- wiring film
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】電極4を有する半導体部品2と、電極4に電極17を介して接続され半導体部品2の上下面に亘って延在する可撓性の配線フィルム3と、半導体部品2の上下面側の配線フィルム部分の露出面に設けられた電極21および23とを有する。半導体部品2の上下面側の配線フィルム部分の露出面には接着剤15が設けられている。半導体部品2は予備電極列の所定電極をチップ選択電極4aとしたメモリ集積回路となっている。
【選択図】図1
Description
日経BP社発行「日経マイクロデバイス」1989年12月号、同年12月1日発行、P48
Claims (3)
- 複数の半導体部品が多段積層され、前記半導体部品間は可撓性の配線フィルムに形成された配線を介して接続されており、前記多段積層は互いに大きさが異なる半導体部品が積層された構成を含むことを特徴とする実装体。
- 前記多段積層は、該多段積層の下面に配置された一群の電極を介して回路基板に実装され、実装面積が実効的に最下段の前記半導体部品の実装面積となるように構成されてなることを特徴とする請求項1に記載の実装体。
- 一つの半導体部品よりなる段と複数の半導体部品よりなる段とを含むように構成されてなることを特徴とする請求項1または請求項2に記載の実装体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007000470A JP2007129255A (ja) | 2007-01-05 | 2007-01-05 | 電子部品および電子部品モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007000470A JP2007129255A (ja) | 2007-01-05 | 2007-01-05 | 電子部品および電子部品モジュール |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005085870A Division JP2005184036A (ja) | 2005-03-24 | 2005-03-24 | 電子部品および電子部品モジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007129255A true JP2007129255A (ja) | 2007-05-24 |
Family
ID=38151583
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007000470A Pending JP2007129255A (ja) | 2007-01-05 | 2007-01-05 | 電子部品および電子部品モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007129255A (ja) |
-
2007
- 2007-01-05 JP JP2007000470A patent/JP2007129255A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009070965A (ja) | 半導体装置 | |
JP4704800B2 (ja) | 積層型半導体装置及びその製造方法 | |
JP2010278334A (ja) | 半導体装置 | |
US7615858B2 (en) | Stacked-type semiconductor device package | |
JP2011155203A (ja) | 半導体装置 | |
US8008765B2 (en) | Semiconductor package having adhesive layer and method of manufacturing the same | |
JP3688755B2 (ja) | 電子部品および電子部品モジュール | |
JP2006295183A (ja) | 非対称に配置されたダイとモールド体とを具備するスタックされたパッケージを備えるマルチパッケージモジュール。 | |
US8294250B2 (en) | Wiring substrate for a semiconductor chip, and semiconducotor package having the wiring substrate | |
US9728507B2 (en) | Cap chip and reroute layer for stacked microelectronic module | |
KR100791576B1 (ko) | 볼 그리드 어레이 유형의 적층 패키지 | |
JP2008283187A (ja) | 印刷回路基板及びこれを有する半導体パッケージ | |
JP2009026861A (ja) | 半導体装置及びその製造方法 | |
JP3834052B2 (ja) | 実装体 | |
JP2009182104A (ja) | 半導体パッケージ | |
JP2009231383A (ja) | 半導体装置及び半導体装置接続手段 | |
JP3643570B2 (ja) | 電子部品および電子部品モジュール | |
JP2003347503A (ja) | 半導体装置及びその製造方法並びに半導体実装方法 | |
JP2005184036A (ja) | 電子部品および電子部品モジュール | |
US7939950B2 (en) | Chip package structure | |
TWI357653B (ja) | ||
JP2007129255A (ja) | 電子部品および電子部品モジュール | |
US8835218B2 (en) | Stackable layer containing ball grid array package | |
JP2003037246A (ja) | 電子部品および電子部品モジュール | |
US8044504B2 (en) | Semiconductor device including an inner conductive layer which is cut out in the vicinity of a corner |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070515 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090527 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090721 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090812 |