JP2007123768A - 薄膜コンデンサ及びその製造方法 - Google Patents
薄膜コンデンサ及びその製造方法 Download PDFInfo
- Publication number
- JP2007123768A JP2007123768A JP2005317416A JP2005317416A JP2007123768A JP 2007123768 A JP2007123768 A JP 2007123768A JP 2005317416 A JP2005317416 A JP 2005317416A JP 2005317416 A JP2005317416 A JP 2005317416A JP 2007123768 A JP2007123768 A JP 2007123768A
- Authority
- JP
- Japan
- Prior art keywords
- taper
- thin film
- film capacitor
- upper electrode
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000010409 thin film Substances 0.000 title claims abstract description 21
- 239000000463 material Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 6
- 230000009467 reduction Effects 0.000 abstract description 4
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 36
- 238000000151 deposition Methods 0.000 description 21
- 230000008021 deposition Effects 0.000 description 21
- 238000000034 method Methods 0.000 description 16
- 239000010408 film Substances 0.000 description 12
- 230000001681 protective effect Effects 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000000605 extraction Methods 0.000 description 4
- 238000009616 inductively coupled plasma Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 240000007711 Peperomia pellucida Species 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- URQUNWYOBNUYJQ-UHFFFAOYSA-N diazonaphthoquinone Chemical compound C1=CC=C2C(=O)C(=[N]=[N])C=CC2=C1 URQUNWYOBNUYJQ-UHFFFAOYSA-N 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229920003986 novolac Polymers 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 241000894007 species Species 0.000 description 1
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 リーク特性の悪化による信頼性の低下を防ぎ、製造歩留まりの向上を図ることができる薄膜コンデンサを提供する。
【解決手段】 誘電体層１４及び上部電極１６に、上部電極１６の中心部から端部に向かうテーパ２４が形成されている。テーパ２４の傾斜角度αは、４０°以下，好ましくは３０°以下，更に好ましくは２３°以下に設定される。このように、ＭＩＭ構造の端面にテーパ２４を形成することで、端部における面積が１．５倍ないし２倍以上になるため、電界の集中が緩和され、電圧破壊による故障が低減されるようになって、信頼性や製造歩留まりが改善されるようになる。
【選択図】図１
【解決手段】 誘電体層１４及び上部電極１６に、上部電極１６の中心部から端部に向かうテーパ２４が形成されている。テーパ２４の傾斜角度αは、４０°以下，好ましくは３０°以下，更に好ましくは２３°以下に設定される。このように、ＭＩＭ構造の端面にテーパ２４を形成することで、端部における面積が１．５倍ないし２倍以上になるため、電界の集中が緩和され、電圧破壊による故障が低減されるようになって、信頼性や製造歩留まりが改善されるようになる。
【選択図】図１
Description
本発明は、誘電体を金属電極で挟んだＭＩＭ型の薄膜コンデンサ（キャパシタ）及びその製造方法に関し、特に、その製造歩留まりや信頼性の向上に関するものである。
キャパシタとしては積層セラミックコンデンサ（ＭＬＣＣ）が主流であるが、昨今の高周波化が進む中では、そのインダクタンス成分，具体的には電極構造に由来するＥＳＬ（等価直列インダクタンス）が問題となる。このＥＳＬを低くするため、高周波領域におけるキャパシタは、電極に流れる電流によって発生する磁場を低下させる構造を持ったＩＤＣタイプにシフトしてきている。しかし、昨今の更なる高周波化の進行に伴い、現状のＩＤＣタイプのキャパシタよりも更なる低ＥＳＬが要求されるに至っており、ＴＨ（Through Hole）タイプの薄膜コンデンサの検討が行われ始めてきている。
ところで、薄膜コンデンサの製造歩留まりや信頼性には、加工技術が大きく関係している。薄膜の加工技術はドライエッチング法とウエットエッチング法に大別されるが、従来のウエットエッチング法では、電極として用いられる貴金属の安定性のために生ずる加工困難性の他に、プロセス中に発生するパーティクルや溶液の環境負荷への適応困難性，加工が等方的であることに対する適応困難性などの不都合がある。
これに対し、ドライエッチング法，例えばＩＣＰ（高密度誘導結合プラズマ）を使用する方法では、上述したウエットエッチング法における問題点を改善できる可能性がある。しかしながら、従来の半導体デバイス（半導体集積回路）の構造では、
ａ，加工時に発生する金属残渣のデポジション（加工端面への削りカスの付着），
ｂ，ラビットイヤー（加工残渣のレジスト表面への付着起こり、レジスト除去後に端面にウサギの耳のような被加工物の残渣が残る現象），
ｃ，エッジ部位に絶縁膜塗布の際に発生するポアや熱膨張係数の差異によるクラック，
などにより、製造歩留まりの低下や、耐圧性の劣化などの信頼性の低下を招く恐れがある。
ａ，加工時に発生する金属残渣のデポジション（加工端面への削りカスの付着），
ｂ，ラビットイヤー（加工残渣のレジスト表面への付着起こり、レジスト除去後に端面にウサギの耳のような被加工物の残渣が残る現象），
ｃ，エッジ部位に絶縁膜塗布の際に発生するポアや熱膨張係数の差異によるクラック，
などにより、製造歩留まりの低下や、耐圧性の劣化などの信頼性の低下を招く恐れがある。
具体的に説明すると、従来の半導体デバイスでは、高性能化と高集積化が密接に関連しているために、加工形状（テーパ角）は比較的垂直形状に近い構造となっている。しかし、このような垂直構造を、薄膜のＭＩＭキャパシタにおける上部電極及び誘電体層の２層加工に適応すると、ドライエッチングにより発生した下部電極のオーバーエッチングなどに由来する金属残渣の付着レートが、ドライエッチングのエッチングレートより大きくなってしまう。このため、加工面に金属残渣が形成され、製造歩留まりの悪化につながる可能性がある。このような現象については、下記非特許文献１にも記載されており、ごく一般的である。
図４(A)には、その一例が示されており、基板９００上に、下部電極９０２，誘電体層９０４，上部電極９０６が順に積層形成されている。図中の左側が上述した比較的テーパ角度が大きい形状となっているため、金属残渣のデポジション９０８が生じている。
このような不都合の解決策として、レジスト形状を低角度にコントロールする技術が、下記非特許文献２に報告されている。しかし、レジスト形状をコントロールする方法については、最終的なテーパ形状より微小線幅が優先される傾向にあり、前記非特許文献２に報告されている加工形状は、比較的大きなテーパ角となっている。
「月刊Semiconductor World」，1998年11月発行，62-66ページ 「Microelectronic Engineering」，65(2003)，185-195ページ
「月刊Semiconductor World」，1998年11月発行，62-66ページ 「Microelectronic Engineering」，65(2003)，185-195ページ
このように、ＭＩＭコンデンサの薄膜化に伴い、垂直もしくはそれに近い端面加工形状では、わずかなデポジションによっても電気特性の悪化につながってしまう可能性が高くなる。また、コンデンサ加工後に行なわれる絶縁膜等の保護膜の形成においては、垂直形状もしくはそれに近い形状では、保護膜形成の際に端面部位に空気をまきこみ、ポアが発生したり、基板・絶縁膜間の熱膨張係数の差から熱処理中にクラックが発生する可能性がある。これらの現象は、いずれもＭＩＭコンデンサのリーク特性の悪化による信頼性の低下や、製造歩留まりの悪化などの原因となる。
本発明は、以上の点に着目したもので、リーク特性の悪化による信頼性の低下を防ぎ、製造歩留まりの向上を図ることができる薄膜コンデンサ及びその製造方法を提供することを、その目的とするものである。
前記目的を達成するため、本発明は、下部電極，誘電体層，上部電極を積層したＭＩＭ型の薄膜コンデンサであって、少なくとも前記誘電体層及び上部電極の端部にテーパを形成するとともに、前記テーパの角度を４０°以下としたことを特徴とする。本発明の主要な形態の一つは、前記テーパの角度を３０°以下，好ましくは２３°以下としたことを特徴とする。
他の発明は、前記薄膜コンデンサの製造方法であって、ドライエッチングによって前記テーパを形成する際に、レジスト材料に形成するテーパの調整，露光条件の調整，レジスト材料のベーク温度の調整，エッチングレートの材料間の選択比の調整の少なくとも一つにより、前記テーパの角度を調整することを特徴とする。本発明の前記及び他の目的，特徴，利点は、以下の詳細な説明及び添付図面から明瞭になろう。
本発明によれば、少なくとも上部電極と誘電体層の端部にテーパを設けることで、端部の断面積が拡大（例えば１．５倍以上）して電界の集中が緩和され、電圧破壊による故障が低減される。このため、製造歩留まりや信頼性が向上する。
以下、本発明を実施するための最良の形態を、実施例に基づいて詳細に説明する。
最初に、図１を参照しながら、本実施例の薄膜コンデンサの構成について説明する。図１に示すように、適宜の基板１０の主面上に、下部電極１２，誘電体層１４，上部電極１６が順に積層形成されており、更にその上に保護膜１８が形成されている。下部電極１２，誘電体層１４，上部電極１６によって、ＭＩＭ構造が形成されている。下部電極１２は、保護膜１８を貫通して引出電極２０に接続されており、上部電極１６は、保護膜１８を貫通して引出電極２２に接続されている。
ところで、本実施例では、図１に示すように、誘電体層１４及び上部電極１６の端部ないし端面に、上部電極１６の中心部から下部電極１２の端部に向かって下降するテーパ２４が形成されている。テーパ２４の傾斜角度αは、４０°以下，好ましくは３０°以下に設定される。このように、ＭＩＭ構造の端部にテーパ２４を形成することで、端部における面積が１．５倍，ないし２倍以上になるため、電界の集中が緩和され、電圧破壊による故障が低減されるようになって、信頼性や製造歩留まりが改善されるようになる。
次に、図２及び図３を参照しながら、上述した実施例の製造方法を説明する。まず、図２(A)に示すように、基板１０上に、下部電極１２としてＰｔを２００nm形成する。次に、誘電体層１４として、ＢＳＴ（Ba1-xSrxTiO3）を２００nm形成し、その上に、上部電極１６としてＰｔを２００nm形成する。これらにより、ＭＩＭ構造のコンデンサないしキャパシタが得られる。このＭＩＭ構造の上には、スピンコート法によって、膜厚１μmのレジスト層１００が形成される。レジスト層１００としては、ポジ型フォトレジスト，例えば、ジアゾナフトキノン系ノボラック樹脂が使用される。レジスト材料を調整することで、テーパないし加工斜面１００Ｂの角度を調整することができる。形成後、レジスト層１００に対し、１１０℃／９０secの条件でプリベークが行われる。
次に、図２(B)に示すように、所望のマスク１０２を用意し、ｇ線を用いたプロキシミティ露光を行う（矢印ＦＡ参照）。このとき、所望のテーパ形状が得られるように、レジスト層１００の露光部位１００Ａにおけるテーパ１００Ｂの角度がコントロールされる。このコントロールは、例えば、プロキシミティ露光においてマスクとワークとの間の距離を変えることで実現される。露光後のレジスト層１００に対しては、現像（露光部位１００Ａの除去），ベークの処理が順次行われ、図２(C)に示す状態となる。なお、ベーク温度を高温化(ガラス転位温度以上)すると、樹脂の相変化のため、同様に、テーパ１００Ｂの角度を制御することができる。
次に、図２(C)に矢印ＦＢで示すように、例えばＩＣＰ（高密度誘導結合プラズマ）を用いて、誘電体層１４及び上部電極１６のドライエッチングを行う。このとき残渣が発生するが、残渣のデポジション（堆積）の程度は、加工時に発生する残渣の堆積速度と、堆積した残渣の再除去速度の両者の競争反応となる。このため、デポジションする残渣の量は、加工斜面１００Ｂに照射されるイオンエネルギー密度におおよそ比例するようになる。
この加工斜面１００Ｂに照射されるエネルギー密度は、テーパ角度α（図１参照）に対し、平面に照射されるイオンエネルギー密度をＥHとすると、加工斜面１００Ｂに入射するエネルギー密度ETとの間には、以下の関係が成り立つ。
ＥT∝ＥH・cosα
ＥT∝ＥH・cosα
このため、照射イオンエネルギー密度ＥHは、テーパ角度αの高角度化により低下する結果となり、デポジションを除去する速度が低下する。従って、テーパ角度αが小さいほど、加工面に照射されるイオンエネルギー密度ＥHが増加し、加工残渣のデポジションレートに比べて付着した残渣の再除去速度が速くなる。また、ガス種などのエッチングパラメータを変えることによっても材料間の選択比を調整することができ、テーパ角度αを調整することができる。これらにより、高角度テーパで問題になっていたデポジション，トレンチ，異物などによるリークや歩留まりの悪化などの問題が改善されるようになる。
なお、デポジションの除去速度を速める方法として、プラズマイオンの入射エネルギーを強くする方法も考えられるが、こうした方法ではデポジションの生成速度も増加するだけではなく、マスクとなっているレジスト層１００などへのダメージが発生することが確認されており、好ましくない。
表１には、以上のようにして得たサンプルにおけるデポジションの有無と不良率の割合（歩留まり）が示されている。
この表１に示すように、通常の加工条件の場合、加工後のテーパ角度は５６°，加工残渣のデポジションがあり、全品が不良であった。次に、加工形状を低テーパ化し、テーパ角度αが４２°付近では、依然として加工残渣デポジションがあり、不良率も８１％であった。しかし、更に低テーパ化を図り、テーパ角度αを４０°とすると、加工残渣デポジションはわずかとなるとともに不良率は６８％まで低下し、テーパ角度αが３０°になると、加工残渣デポジションはまったく見られず、不良率も３６％まで低下した。テーパ角αを２９°にすると不良率は３３％になり、テーパ角度αが２３°になると不良率は更に低下して５％となる。
図３(A)には、以上のようにしてドライエッチングを行った後の様子が示されている。この後、同図(B)に示すように、酸素プラズマによって残存したレジスト１００の除去（アッシング）を行う。更に、加工面に対して保護膜１８，引出電極２０，２２を形成し、同図(C)のラインＬＡで切断することで、図１に示したＭＩＭ構造の薄膜コンデンサが得られる。図４(B)には、その一例が示されており、テーパ２４に同図(A)に示した金属残渣のデポジション９０８はまったく観察されない。
以上のように、本実施例によれば、レジスト材料に形成するテーパの調整，露光条件の調整，レジスト材料のベーク温度の調整，エッチングレートの材料間の選択比の調整の少なくとも一つにより、誘電体層１４と上部電極１６に、中心部から端部に向かうテーパ２４を形成することとしたので、加工時に発生する金属残渣の加工面へのデポジションの改善，加工端面に由来するリークの低減，歩留まり低下の改善，保護膜のカバレッジ向上，クラックやピンホールの低減という優れた効果が得られる。
次に、図５を参照しながら、本発明の実施例２について説明する。上述した実施例１は、ＭＩＭ構造を１層含む薄膜コンデンサの例であるが、この実施例２はＭＩＭ構造を２層含む例である。まず、図５(A)に示すように、基板２００上に、下部電極２０２，第１誘電体層２０４，中間電極２０６，第２誘電体層２０８，上部電極２１０を順に積層形成する。下部電極２０２，中間電極２０６，上部電極２１０は例えばＰｔによって２００nmの厚さに形成され、第１誘電体層２０４及び第２誘電体層２０８は例えばＢＳＴによって２００nmの厚さに形成される。これらの各層により、直列型のＭＩＭ構造のコンデンサないしキャパシタが得られる。このＭＩＭ構造の上には、スピンコート法によって、膜厚２μmのレジスト層２１２が形成される。レジスト層２１２としては、ポジ型フォトレジスト，例えば、ジアゾナフトキノン系ノボラック樹脂が使用される。レジスト材料を調整することで、テーパの角度を調整することができる。形成後、レジスト層２１２に対し、１１０℃／９０secの条件でプリベークが行われる。
続いて、レジスト層２１２の露光プロセスであるが、露光は、図５(B)及び(C)に示すように、２段階で実施する。１段階目は、マスク２１４を使用し、レジスト層２１２が０．８μｍ残存するようにプロキシミティ露光を実施する。これにより、図５(B)中の領域２１４Ａが感光する。２段階目は、マスク２１４からマスク２１６に交換し、実施例１と同様にプロキシミティ露光を行う。これにより、図５(C)中の領域２１６Ａが感光する。その後、レジスト層２１２の現像を行うと、同図(D)に示すようになる。
こうして得られた構造に対して、全層一括のエッチングを実施する。この結果、デポジションがなく、また、１層の場合と同様の信頼性を持つ多層膜のＭＩＭ構造を１回の加工によって作製することが可能となる。加工後の主面上には保護膜２１８Ａ，２１８Ｂが形成され、各電極２０２，２０６，２１０上には引出電極２２４，２２２，２２０がそれぞれ形成される。なお、図５の例では、１種類のレジストを使用し、異なるマスクを使用して２回露光を行ったが、複数の種類のレジストを２層以上用いることによっても、同様の効果を得ることができる。
本発明は、上述した実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることができる。例えば、以下のものも含まれる。
(1)前記実施例に示した材料，形状，寸法は一例であり、同様の作用を奏するように適宜変更可能である。例えば、図１に示した薄膜コンデンサは平面が四角形であるが、これを円形としてもよい。
(2)前記実施例１では、誘電体層１４及び上部電極１６にテーパ２４を形成したが、テーパ２４が下部電極１２に及ぶことを妨げるものではない。
(1)前記実施例に示した材料，形状，寸法は一例であり、同様の作用を奏するように適宜変更可能である。例えば、図１に示した薄膜コンデンサは平面が四角形であるが、これを円形としてもよい。
(2)前記実施例１では、誘電体層１４及び上部電極１６にテーパ２４を形成したが、テーパ２４が下部電極１２に及ぶことを妨げるものではない。
本発明によれば、金属残渣の加工面へのデポジションが改善され、歩留まりや信頼性が向上するので、薄膜コンデンサの量産に好適である。
１０，２００：基板
１２，２０２：下部電極
１４，２０４，２０８：誘電体層
１６，２１０：上部電極
１８，２１８Ａ，２１８Ｂ：保護膜
２０，２２，２２０，２２２，２２４：引出電極
２４：テーパ
２６：中間電極
１００，２１２：レジスト層
１００Ａ：露光部位
１００Ｂ：テーパないし加工斜面
１０２，２１４，２１６：マスク
２０６：中間電極
２１４Ａ，２１６Ａ：領域
９００：基板
９０２：下部電極
９０４：誘電体層
９０６：上部電極
９０８：デポジション
１２，２０２：下部電極
１４，２０４，２０８：誘電体層
１６，２１０：上部電極
１８，２１８Ａ，２１８Ｂ：保護膜
２０，２２，２２０，２２２，２２４：引出電極
２４：テーパ
２６：中間電極
１００，２１２：レジスト層
１００Ａ：露光部位
１００Ｂ：テーパないし加工斜面
１０２，２１４，２１６：マスク
２０６：中間電極
２１４Ａ，２１６Ａ：領域
９００：基板
９０２：下部電極
９０４：誘電体層
９０６：上部電極
９０８：デポジション
Claims (4)
- 下部電極，誘電体層，上部電極を積層したＭＩＭ型の薄膜コンデンサであって、
少なくとも前記誘電体層及び上部電極の端部にテーパを形成するとともに、
前記テーパの角度を４０°以下としたことを特徴とする薄膜コンデンサ。 - 前記テーパの角度を３０°以下としたことを特徴とする請求項１記載の薄膜コンデンサ。
- 前記テーパの角度を２３°以下としたことを特徴とする請求項１記載の薄膜コンデンサ。
- 請求項１〜３のいずれかに記載の薄膜コンデンサの製造方法であって、
ドライエッチングによって前記テーパを形成する際に、レジスト材料に形成するテーパの調整，露光条件の調整，レジスト材料のベーク温度の調整，エッチングレートの材料間の選択比の調整の少なくとも一つにより、前記テーパの角度を調整することを特徴とする薄膜コンデンサの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005317416A JP2007123768A (ja) | 2005-10-31 | 2005-10-31 | 薄膜コンデンサ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005317416A JP2007123768A (ja) | 2005-10-31 | 2005-10-31 | 薄膜コンデンサ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007123768A true JP2007123768A (ja) | 2007-05-17 |
Family
ID=38147244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005317416A Withdrawn JP2007123768A (ja) | 2005-10-31 | 2005-10-31 | 薄膜コンデンサ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007123768A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018063978A (ja) * | 2016-10-11 | 2018-04-19 | Tdk株式会社 | 薄膜コンデンサ |
| KR20180056257A (ko) * | 2016-11-18 | 2018-05-28 | 삼성전기주식회사 | 박막 커패시터 |
| JP2018200911A (ja) * | 2017-05-25 | 2018-12-20 | 凸版印刷株式会社 | ガラス回路基板及びその製造方法 |
-
2005
- 2005-10-31 JP JP2005317416A patent/JP2007123768A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018063978A (ja) * | 2016-10-11 | 2018-04-19 | Tdk株式会社 | 薄膜コンデンサ |
| KR20180056257A (ko) * | 2016-11-18 | 2018-05-28 | 삼성전기주식회사 | 박막 커패시터 |
| KR102712634B1 (ko) | 2016-11-18 | 2024-10-02 | 삼성전기주식회사 | 박막 커패시터 |
| JP2018200911A (ja) * | 2017-05-25 | 2018-12-20 | 凸版印刷株式会社 | ガラス回路基板及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11881432B2 (en) | Interconnect wires including relatively low resistivity cores | |
| TW201947648A (zh) | 多孔區域結構及其製造方法 | |
| TW394985B (en) | A semiconductor device having an improved contact structure and a manufacturing method thereof | |
| DE102011050934B4 (de) | Verfahren zum Herstellen eines Halbleiterbauelements | |
| JP2009295851A (ja) | 半導体装置及びその製造方法 | |
| TWI877158B (zh) | 三維電容結構及其製造方法 | |
| US7659195B2 (en) | Method for forming metal line of semiconductor device | |
| JP2007123768A (ja) | 薄膜コンデンサ及びその製造方法 | |
| JP4395896B2 (ja) | 半導体装置の製造方法 | |
| CN102243998A (zh) | 半导体装置的制造方法 | |
| CN102522325B (zh) | 一种亚微米多层金属电极的制作方法 | |
| TW200401463A (en) | Metal-insulator-metal (MIM) capacitor and method for fabricating the same | |
| JP4660119B2 (ja) | 半導体装置の製造方法 | |
| CN115798944B (zh) | 微型超级电容器高深宽比多孔钛电极成型方法 | |
| US7566612B2 (en) | Method of fabricating capacitor in semiconductor device and semiconductor device using the same | |
| CN112119512B (zh) | 多孔区域结构及其制造方法 | |
| JPH1041481A (ja) | 高誘電体キャパシタ及び半導体装置 | |
| Bossard | Tantalum Pentoxide Deposition and Applications | |
| CN118099094A (zh) | 包括使用蚀刻掩模限定切割线的获得集成器件的方法 | |
| KR100791695B1 (ko) | 홀용 포토레지스트 패턴 재형성 방법 | |
| TW200828500A (en) | Method of manufacturing openings and via openings | |
| TWI509692B (zh) | 半導體元件及其製造方法 | |
| JP3499769B2 (ja) | 酸化膜の形成方法、キャパシタ | |
| CN1450619A (zh) | 利用离子植入方法制作混合电路元件电容器的方法 | |
| KR101096232B1 (ko) | 반도체소자의 퓨즈 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090106 |