JP2007123558A - Solder bump forming method - Google Patents

Solder bump forming method Download PDF

Info

Publication number
JP2007123558A
JP2007123558A JP2005313772A JP2005313772A JP2007123558A JP 2007123558 A JP2007123558 A JP 2007123558A JP 2005313772 A JP2005313772 A JP 2005313772A JP 2005313772 A JP2005313772 A JP 2005313772A JP 2007123558 A JP2007123558 A JP 2007123558A
Authority
JP
Japan
Prior art keywords
solder
semiconductor chip
bump
acid
solder bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005313772A
Other languages
Japanese (ja)
Other versions
JP4142680B2 (en
Inventor
Masahide Koyama
賢秀 小山
Yoichi Kukimoto
洋一 久木元
Hitoshi Sakurai
均 櫻井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harima Chemical Inc
Original Assignee
Harima Chemical Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harima Chemical Inc filed Critical Harima Chemical Inc
Priority to JP2005313772A priority Critical patent/JP4142680B2/en
Publication of JP2007123558A publication Critical patent/JP2007123558A/en
Application granted granted Critical
Publication of JP4142680B2 publication Critical patent/JP4142680B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of forming a solder bump that is excellent in reliability of bonding with a semiconductor chip. <P>SOLUTION: This method is that a bump 30 is formed on the surfaces of two or more electrodes 14 exposed in the opening 13 of a solder resist layer 12 deposited on the surface of a substrate 11. The method comprises processes of extending the opening 13 out of a vertical projected area so as to position it out of the vertical projected area of a semiconductor chip that is connected to the exposed one terminals of the electrodes 14, forming a resin mask layer 21 on the exposed part of the electrode except the solder bump bonder 20 of the semiconductor chip, forming the solder bump 30 by filling the surfaces of the electrodes 14 at the solder bump bonder 20 with a solder paste composition and heating the solder paste composition, and removing the resin mask layer 21 after the solder bump 30 is formed. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、配線基板の電極表面にはんだバンプを形成する方法に関する。   The present invention relates to a method of forming solder bumps on the electrode surface of a wiring board.

従来から、バンプ（金属突起）を有する半導体チップを半導体パッケージ用の配線基板に搭載する方法として、フリップチップ接合がある。フリップチップ接合は、半導体チップのバンプと配線基板の電極とを対向させて接合する方法である。一般に、接合後の半導体チップと配線基板との間は接合強度を補強するうえで、アンダーフィルと呼ばれる樹脂で封止される。   Conventionally, as a method of mounting a semiconductor chip having bumps (metal protrusions) on a wiring substrate for a semiconductor package, there is a flip chip bonding. Flip chip bonding is a method in which bumps on a semiconductor chip and electrodes on a wiring board are opposed to each other. In general, the bonded semiconductor chip and the wiring board are sealed with a resin called underfill in order to reinforce the bonding strength.

図４（ａ）〜（ｃ）は、半導体チップと従来の配線基板とのフリップチップ接合を説明するための概略説明図である。図４（ａ）に示すように、この配線基板５０は、基板５１の表面にソルダーレジスト層５２が被着しており、該ソルダーレジスト層５２の開口部５３に、半導体チップ６０のバンプ６１とフリップチップ接合するための電極５４が露出している。   4A to 4C are schematic explanatory views for explaining flip chip bonding between a semiconductor chip and a conventional wiring board. As shown in FIG. 4A, the wiring substrate 50 has a solder resist layer 52 deposited on the surface of the substrate 51, and bumps 61 of the semiconductor chip 60 are formed in the openings 53 of the solder resist layer 52. An electrode 54 for flip chip bonding is exposed.

電極５４の表面には、はんだバンプ５５が形成されており、該はんだバンプ５５の最大突起部に半導体チップ６０のバンプ６１を当接させた状態ではんだバンプ５５を加熱溶融し、半導体チップ６０のバンプ６１と配線基板５０の電極５４とがはんだバンプ５５を介して電気的に接合されている（フリップチップ接合）。   Solder bumps 55 are formed on the surface of the electrode 54, and the solder bumps 55 are heated and melted in a state where the bumps 61 of the semiconductor chip 60 are in contact with the maximum protrusions of the solder bumps 55. The bumps 61 and the electrodes 54 of the wiring board 50 are electrically bonded via the solder bumps 55 (flip chip bonding).

ついで、接合された半導体チップ６０と配線基板５０との間にアンダーフィルが充填されることにより、半導体チップ６０が配線基板５０上に実装される。
しかしながら、開口部５３は接合された半導体チップ６０の投影面積内に配置されているので、ソルダーレジスト層５２の方が開口部５３よりも半導体チップ６０との距離が近い構成となっている。 Next, an underfill is filled between the bonded semiconductor chip 60 and the wiring substrate 50, so that the semiconductor chip 60 is mounted on the wiring substrate 50.
However, since the opening 53 is disposed within the projected area of the bonded semiconductor chip 60, the solder resist layer 52 is configured to be closer to the semiconductor chip 60 than the opening 53.

このため、図４（ｂ）に示すように、半導体チップ６０と配線基板５０との間にアンダーフィル７０を充填すると、毛細管現象によりソルダーレジスト層５２の方が開口部５３よりもアンダーフィル７０の濡れ広がりが早く、開口部５３の外周から先に充填されてしまい、その結果、図４（ｃ）に示すように、開口部５３に気泡７１が形成されてしまう。気泡７１が形成されると、十分な接合強度が得られないので、半導体チップ６０と配線基板５０との接続信頼性が低くなるという問題がある。   For this reason, as shown in FIG. 4B, when the underfill 70 is filled between the semiconductor chip 60 and the wiring substrate 50, the solder resist layer 52 is more susceptible to the underfill 70 than the opening 53 due to capillary action. The wetting spreads quickly and is filled from the outer periphery of the opening 53 first, and as a result, bubbles 71 are formed in the opening 53 as shown in FIG. When the bubbles 71 are formed, sufficient bonding strength cannot be obtained, and there is a problem that connection reliability between the semiconductor chip 60 and the wiring substrate 50 is lowered.

一方、ソルダーレジスト層の開口部が、該開口部に露出する各電極の一端側が配線基板上にフリップチップ接合される半導体チップの鉛直投影面積外に位置するように、前記投影面積外に延設された配線基板が提案されている。図５は、この配線基板を示す平面図であり、図６は、図５の配線基板に半導体チップを搭載した状態を示す平面図であり、図７は、図６のソルダーレジスト層の開口部周辺を示す概略断面図である。また、図８（ａ）〜（ｃ）は、図５の配線基板の電極に形成されたはんだバンプを示す概略断面図である。   On the other hand, the opening of the solder resist layer extends outside the projected area so that one end side of each electrode exposed to the opening is located outside the vertical projected area of the semiconductor chip to be flip-chip bonded onto the wiring board. A printed wiring board has been proposed. FIG. 5 is a plan view showing the wiring board, FIG. 6 is a plan view showing a state in which a semiconductor chip is mounted on the wiring board of FIG. 5, and FIG. 7 is an opening of the solder resist layer of FIG. It is a schematic sectional drawing which shows a periphery. 8A to 8C are schematic cross-sectional views showing solder bumps formed on the electrodes of the wiring board of FIG.

図５〜図７に示すように、この配線基板１０は、基板１１の表面にソルダーレジスト層１２が被着しており、該ソルダーレジスト層１２の開口部１３は、該開口部１３に露出する各電極１４の一端側が配線基板１０にフリップチップ接合される半導体チップ６０の鉛直投影面積外に位置するように、前記投影面積外に延設されている。開口部１３をこのような構成にすると、アンダーフィルの充填において、上記毛細管現象による影響を受けにくくなるので、気泡の形成が抑制される。   As shown in FIGS. 5 to 7, the wiring substrate 10 has a solder resist layer 12 deposited on the surface of the substrate 11, and the opening 13 of the solder resist layer 12 is exposed to the opening 13. One end side of each electrode 14 is extended outside the projected area so as to be located outside the vertical projected area of the semiconductor chip 60 that is flip-chip bonded to the wiring board 10. When the opening 13 is configured as described above, it is difficult to be affected by the capillary phenomenon in filling the underfill, so that formation of bubbles is suppressed.

一方、はんだバンプの形成方法は、ソルダーレジスト層に露出する電極にはんだペースト組成物を塗布して加熱し、溶融させたはんだの表面張力で最大突起部を形成する方法が一般に採用される。このため、半導体チップ６０のバンプ６１との接合部位（バンプ接合部位）に最大突起部を有するはんだバンプを形成するには、該電極長さは短い方がよいと考えられる。   On the other hand, as a method for forming solder bumps, a method is generally employed in which a solder paste composition is applied to an electrode exposed in a solder resist layer, heated, and a maximum protrusion is formed by the surface tension of the molten solder. For this reason, in order to form a solder bump having a maximum protrusion at a bonding portion (bump bonding portion) with the bump 61 of the semiconductor chip 60, it is considered that the electrode length should be short.

しかしながら、開口部１３に露出する電極１４の長さは、開口部１３の幅が長くなった分、長くなるので、該電極１４に形成されるはんだバンプ８５は、図８（ａ），（ｂ）に示すように、表面張力で引き起こされるはんだバンプ８５の最大突起部の位置が変動したり、図８（ｃ）に示すように、はんだバンプ８５の最大突起部が複数個所に形成され、その結果、配線基板１０と半導体チップ６０との接続信頼性が低下するという問題がある。   However, since the length of the electrode 14 exposed to the opening 13 becomes longer as the width of the opening 13 becomes longer, the solder bump 85 formed on the electrode 14 is formed as shown in FIGS. ), The position of the maximum protrusion of the solder bump 85 caused by the surface tension fluctuates, or the maximum protrusion of the solder bump 85 is formed at a plurality of locations as shown in FIG. As a result, there is a problem that connection reliability between the wiring substrate 10 and the semiconductor chip 60 is lowered.

特許文献１には、配線となる配線パターンと、該配線パターンと連続的に形成されバンプが接合される接続パッドとを有する接続部導体パターンにおいて、前記接続パッドの幅寸法を配線パターンの幅寸法より大きく構成することで、ソルダーレジスト層から露出する接続部導体パターンが長くなっても、はんだバンプを前記接続パッド上に形成することができるフリップチップ実装基板の製造方法が記載されている。   In Patent Document 1, in a connection portion conductor pattern having a wiring pattern to be a wiring and a connection pad formed continuously with the wiring pattern and to which a bump is bonded, the width dimension of the connection pad is the width dimension of the wiring pattern. A method for manufacturing a flip-chip mounting substrate is described in which a solder bump can be formed on the connection pad even when the connection portion conductor pattern exposed from the solder resist layer becomes longer due to a larger configuration.

しかしながら、この文献に記載されているフリップチップ実装基板を用いても、必ずしもはんだバンプを所定位置に形成できないのが現状である。
特許第３４２００７６号公報 However, even if the flip chip mounting substrate described in this document is used, the solder bump cannot always be formed at a predetermined position.
Japanese Patent No. 3420076

本発明の課題は、半導体チップとの接続信頼性に優れたはんだバンプの形成方法を提供することである。   The subject of this invention is providing the formation method of the solder bump excellent in the connection reliability with a semiconductor chip.

本発明者らは、上記課題を解決すべく鋭意研究を重ねた結果、ソルダーレジスト層の開口部が、前記のように配線基板上にフリップチップ接合される半導体チップの鉛直投影面積外に延設されている場合に、半導体チップのバンプ接合部位を除く電極露出部位に樹脂マスク層を形成する場合には、前記バンプ接合部位にはんだバンプを確実に形成することができるという新たな知見を見出し、本発明を完成するに至った。   As a result of intensive studies to solve the above problems, the present inventors have found that the opening of the solder resist layer extends outside the vertical projection area of the semiconductor chip that is flip-chip bonded onto the wiring board as described above. In the case where the resin mask layer is formed on the electrode exposed portion excluding the bump bonding portion of the semiconductor chip, a new finding that the solder bump can be reliably formed on the bump bonding portion is found. The present invention has been completed.

すなわち、本発明のはんだバンプ形成方法は、以下の構成からなる。
（１）配線基板の基板表面に被着したソルダーレジスト層の開口部に露出した複数の電極表面にはんだバンプを形成する方法であって、各電極の露出した一端側が前記配線基板上にフリップチップ接合される半導体チップの鉛直投影面積外に位置するように前記ソルダーレジスト層の開口部を前記投影面積外に延設する工程と、半導体チップのバンプ接合部位を除く電極露出部位に樹脂マスク層を形成する工程と、前記半導体チップのバンプ接合部位の電極表面にはんだペースト組成物を充填し加熱してはんだバンプを形成する工程と、前記はんだバンプを形成した後に前記樹脂マスク層を除去する工程とを含むことを特徴とするはんだバンプ形成方法。
（２）前記樹脂マスク層がドライフィルムレジストからなる前記（１）記載のはんだバンプ形成方法。
（３）前記はんだバンプは、析出型はんだ組成物を加熱して析出させたものである前記（１）または（２）記載のはんだバンプ形成方法。
（４）前記樹脂マスク層を除去した後にフリップチップ接合された半導体チップと配線基板との間にアンダーフィルを充填する前記（１）〜（３）のいずれかに記載のはんだバンプ形成方法。
なお、本発明における上記「バンプ接合部位」は、バンプ接合位置のみに限定されるものではなく、本発明の効果を損なわない限りにおいて、バンプ接合位置およびその近傍をも含む概念である。 That is, the solder bump forming method of the present invention has the following configuration.
(1) A method of forming solder bumps on a plurality of electrode surfaces exposed at openings of a solder resist layer deposited on a substrate surface of a wiring board, wherein one exposed end of each electrode is flip-chip on the wiring board Extending the solder resist layer opening to the outside of the projected area so as to be located outside the vertical projected area of the semiconductor chip to be joined; and a resin mask layer on the electrode exposed portion excluding the bump joined portion of the semiconductor chip. A step of forming, a step of filling a solder paste composition on the surface of the bump bonding portion of the semiconductor chip and heating to form a solder bump, a step of removing the resin mask layer after forming the solder bump, A solder bump forming method comprising:
(2) The solder bump forming method according to (1), wherein the resin mask layer is made of a dry film resist.
(3) The solder bump forming method according to (1) or (2), wherein the solder bump is obtained by heating and depositing a precipitation type solder composition.
(4) The solder bump forming method according to any one of (1) to (3), wherein after the resin mask layer is removed, an underfill is filled between the semiconductor chip and the wiring board that are flip-chip bonded.
The “bump bonding portion” in the present invention is not limited to the bump bonding position, and is a concept including the bump bonding position and its vicinity as long as the effects of the present invention are not impaired.

本発明によれば、ソルダーレジスト層の開口部が、該開口部に露出する各電極の一端側が配線基板上にフリップチップ接合される半導体チップの鉛直投影面積外に位置するように、前記投影面積外に延設されているので、接合された半導体チップと配線基板との間にアンダーフィルを充填する場合には、上記毛細管現象による影響を受けにくくなり、開口部に気泡が形成されることなく充填することができ、開口部を延設することによる該開口部に露出する電極長さが長くなっても、該電極の半導体チップのバンプ接合部位を除く電極露出部位に樹脂マスク層を形成するので、前記バンプ接合部位にはんだバンプを確実に形成することができ、その結果、半導体チップとの接続信頼性が向上するという効果がある。   According to the present invention, the projected area of the solder resist layer is such that one end side of each electrode exposed in the opening is located outside the vertical projected area of the semiconductor chip flip-chip bonded onto the wiring substrate. Since it is extended outside, when filling the underfill between the bonded semiconductor chip and the wiring board, it is less affected by the capillary phenomenon, and bubbles are not formed in the opening. Even if the length of the electrode exposed to the opening can be increased by extending the opening, the resin mask layer is formed on the electrode exposed portion of the electrode excluding the bump bonding portion of the semiconductor chip. Therefore, it is possible to reliably form solder bumps at the bump bonding sites, and as a result, there is an effect that connection reliability with the semiconductor chip is improved.

以下、本発明にかかるはんだバンプ形成方法の一実施形態について図面を参照して詳細に説明する。図１（ａ）〜（ｄ）は、本実施形態のはんだバンプ形成方法を示す工程図である。図１（ａ）に示すように、このはんだバンプ形成方法は、配線基板１０の基板１１表面に被着したソルダーレジスト層１２の開口部１３に露出し、半導体チップのバンプとフリップチップ接合するための複数の電極１４表面にはんだバンプを形成する方法である。   Hereinafter, an embodiment of a solder bump forming method according to the present invention will be described in detail with reference to the drawings. 1A to 1D are process diagrams showing a solder bump forming method according to this embodiment. As shown in FIG. 1A, this solder bump forming method is exposed to the opening 13 of the solder resist layer 12 deposited on the surface of the substrate 11 of the wiring substrate 10 and is flip-chip bonded to the bump of the semiconductor chip. In this method, solder bumps are formed on the surfaces of the plurality of electrodes 14.

配線基板１０は、図１（ａ）および図５〜図７に示すように、基板１１の表面にソルダーレジスト層１２が被着しており、該ソルダーレジスト層１２の開口部１３に電極１４が複数露出している。基板１１は、特に限定されるものではなく、半導体チップをフリップチップ接合により搭載することができる各種の公知の基板が採用可能である。ソルダーレジスト層１２は、各電極１４の電気的絶縁信頼性を高めると共に、基板１１を外部環境の変化等から保護する機能を有し、例えばエポキシ系、アクリル系、ポリイミド系の樹脂等が採用可能である。また、ソルダーレジスト層１２の厚みは５〜６０μｍ程度であるのが好ましい。電極１４は、半導体チップ６０のバンプ６１とフリップチップ接合するためのものであり、基板１１の表面に所定のピッチで複数設けられている。   As shown in FIG. 1A and FIGS. 5 to 7, the wiring substrate 10 has a solder resist layer 12 deposited on the surface of the substrate 11, and electrodes 14 are formed in the openings 13 of the solder resist layer 12. Multiple exposures. The substrate 11 is not particularly limited, and various known substrates on which a semiconductor chip can be mounted by flip chip bonding can be employed. The solder resist layer 12 has a function of enhancing the electrical insulation reliability of each electrode 14 and protecting the substrate 11 from changes in the external environment. For example, an epoxy-based, acrylic-based, polyimide-based resin, or the like can be employed. It is. Moreover, it is preferable that the thickness of the soldering resist layer 12 is about 5-60 micrometers. The electrodes 14 are for flip chip bonding to the bumps 61 of the semiconductor chip 60, and a plurality of electrodes 14 are provided on the surface of the substrate 11 at a predetermined pitch.

ここで、本発明方法では、まず、各電極１４の露出した一端側が配線基板１０にフリップチップ接合される半導体チップ６０の鉛直投影面積外に位置するように、ソルダーレジスト層１２の開口部１３を前記延設投影面積外に延設する。これにより、接合された半導体チップ６０と配線基板１０との間にアンダーフィルを充填する際には、上記毛細管現象による影響を受けにくくなるので、開口部１３に気泡が形成されることなく、アンダーフィルを充填することが可能となる。   Here, in the method of the present invention, first, the opening 13 of the solder resist layer 12 is formed so that the exposed one end side of each electrode 14 is located outside the vertical projection area of the semiconductor chip 60 that is flip-chip bonded to the wiring substrate 10. Extend outside the projected area. Thereby, when filling the underfill between the bonded semiconductor chip 60 and the wiring substrate 10, the underfill is not easily affected by the capillary phenomenon, so that no bubbles are formed in the opening 13. It becomes possible to fill the fill.

ついで、図１（ｂ）に示すように、延設された開口部１３に露出した電極１４の半導体チップ６０のバンプ接合部位２０を除く電極露出部位に、樹脂マスク層２１を形成する。これにより、開口部１３を延設することによる該開口部１３に露出する電極１４の長さが長くなっても、バンプ接合部位２０にはんだバンプを確実に形成することができる。   Next, as shown in FIG. 1B, the resin mask layer 21 is formed on the electrode exposed portions excluding the bump bonding portion 20 of the semiconductor chip 60 of the electrode 14 exposed in the extended opening 13. Thereby, even if the length of the electrode 14 exposed to the opening 13 by extending the opening 13 is increased, the solder bump can be reliably formed in the bump bonding portion 20.

樹脂マスク層２１を構成する樹脂材料としては、特に限定されるものではないが、均一な厚膜形成の上で、フィルム状の感光性樹脂を用いるのが好ましく、ドライフィルムレジストであるのが特に好ましい。ドライフィルムレジストとは、支持フィルム上に感光性樹脂を積層し、この感光性樹脂層の表面（すなわち支持フィルムとは反対側の面）に保護フィルムを設けてなる３層の感光性樹脂積層体を意味する。   The resin material constituting the resin mask layer 21 is not particularly limited, but it is preferable to use a film-like photosensitive resin for forming a uniform thick film, and particularly a dry film resist. preferable. A dry film resist is a three-layer photosensitive resin laminate in which a photosensitive resin is laminated on a support film, and a protective film is provided on the surface of the photosensitive resin layer (that is, the surface opposite to the support film). Means.

前記感光性樹脂としては、特に限定されるものではなく、例えばアルカリ可溶性高分子、付加重合性モノマー、光重合開始剤などから構成される。   The photosensitive resin is not particularly limited, and includes, for example, an alkali-soluble polymer, an addition polymerizable monomer, a photopolymerization initiator, and the like.

ここで、はんだバンプを後述する析出型はんだ組成物により形成する場合には、はんだ析出量の上で、感光性樹脂層の厚みは５μｍ以上、好ましくは１０μｍ以上であるのがよい。また、感光性樹脂層の厚みは３００μｍ以下、好ましくは１５０μｍ以下であるのがよく、厚みが３００μｍを超えると、感光性樹脂層の底部まで硬化させるのが困難になる。   Here, in the case where the solder bump is formed of a precipitation-type solder composition described later, the thickness of the photosensitive resin layer is preferably 5 μm or more, preferably 10 μm or more in terms of the amount of solder deposited. The thickness of the photosensitive resin layer is 300 μm or less, preferably 150 μm or less. When the thickness exceeds 300 μm, it is difficult to cure to the bottom of the photosensitive resin layer.

なお、ドライフィルムレジストとしては、例えば旭化成エレクトロニクス社製の「サンフォート」（登録商標）、デュポン社製の「リストン」（登録商標）、関西ペイント社製の「ゾンネ」（登録商標）等を用いることができる。   As the dry film resist, for example, “Sunfort” (registered trademark) manufactured by Asahi Kasei Electronics, “Liston” (registered trademark) manufactured by DuPont, “Sonne” (registered trademark) manufactured by Kansai Paint, etc. are used. be able to.

上記ドライフィルムレジストを用いて樹脂マスク層２１を形成するには、まずドライフィルムレジストから保護フィルムを剥がし、感光性樹脂層を配線基板１０の表面に圧着する。そして、支持フィルム上に半導体チップのバンプ接合部位２０が描かれたフォトマスクを重ねて露光し、露光した部分の感光性樹脂層を光硬化させる。ついで、マスクおよび支持フィルムを剥離した後、Ｎａ2ＣＯ3水溶液などで現像することにより、図１（ｂ）に示すようなバンプ接合部位２０の部分に開口部２２を有する樹脂マスク層２１が形成される。 In order to form the resin mask layer 21 using the dry film resist, first, the protective film is peeled off from the dry film resist, and the photosensitive resin layer is pressure-bonded to the surface of the wiring substrate 10. Then, a photomask on which the bump bonding portion 20 of the semiconductor chip is drawn is superimposed on the support film and exposed, and the exposed portion of the photosensitive resin layer is photocured. Next, after the mask and the support film are peeled off, development is performed with an aqueous Na 2 CO 3 solution to form a resin mask layer 21 having an opening 22 at the bump bonding portion 20 as shown in FIG. Is done.

樹脂マスク層２１の厚さは、形成されるはんだバンプの高さより高くてもよく、あるいは低くてもよい。具体的には、はんだバンプの高さが、樹脂マスク層２１の厚さとソルダーレジスト層１２の厚さを合わせた総厚みに対して０．０５〜３倍、好ましくは０．１〜１．５倍であるのがよい。通常、樹脂マスク層２１の厚さは約５〜３００μｍ、好ましくは約１０〜１５０μｍである。   The thickness of the resin mask layer 21 may be higher or lower than the height of the solder bump to be formed. Specifically, the height of the solder bump is 0.05 to 3 times, preferably 0.1 to 1.5 times the total thickness of the resin mask layer 21 and the solder resist layer 12 combined. It should be double. Usually, the thickness of the resin mask layer 21 is about 5 to 300 μm, preferably about 10 to 150 μm.

ついで、図１（ｃ）に示すように、樹脂マスク層２１によって囲まれた開口部２２内の電極１４の表面、すなわちバンプ接合部位２０の電極１４の表面にはんだペースト組成物を充填して加熱し、はんだを電極１４の表面に付着させてはんだバンプ３０を形成する。これにより、加熱されて溶融したはんだの表面張力で形成されるはんだバンプを、確実にバンプ接合部位２０に形成することができる。   Next, as shown in FIG. 1C, the surface of the electrode 14 in the opening 22 surrounded by the resin mask layer 21, that is, the surface of the electrode 14 in the bump bonding portion 20 is filled with the solder paste composition and heated. Then, solder bumps 30 are formed by attaching solder to the surface of the electrode 14. Thereby, the solder bump formed by the surface tension of the solder which is heated and melted can be surely formed in the bump bonding portion 20.

はんだペースト組成物は、はんだ粉末を含有し、該はんだ粉末の組成としては、各種の公知のはんだ粉末が採用可能であり、例えば錫（Ｓｎ）−鉛（Ｐｂ）系、Ｓｎ−Ａｇ（銀）系、Ｓｎ−Ｃｕ（銅）系等のはんだ合金粉末の他、Ｓｎ−Ａｇ−Ｉｎ（インジウム）系、Ｓｎ−Ａｇ−Ｂｉ（ビスマス）系、Ｓｎ−Ａｇ−Ｃｕ系等の無鉛合金粉末が挙げられる。また、これらのはんだ粉末は、それぞれ単独で使用できるほか、２種以上をブレンドして用いてもよく、例えばＳｎ−Ａｇ−Ｉｎ系とＳｎ−Ａｇ−Ｂｉ系とをブレンドし、Ｓｎ−Ａｇ−Ｉｎ−Ｂｉ系等としてもよい。   The solder paste composition contains solder powder, and various known solder powders can be used as the composition of the solder powder, for example, tin (Sn) -lead (Pb), Sn-Ag (silver). Sn-Ag-In (indium) -based, Sn-Ag-Bi (bismuth) -based, Sn-Ag-Cu-based lead-free alloy powders, etc. It is done. These solder powders can be used alone or in combination of two or more. For example, Sn—Ag—In and Sn—Ag—Bi are blended, and Sn—Ag— An In-Bi system or the like may be used.

前記Ｓｎ−Ａｇ系のはんだ合金粉末は、その組成中、Ａｇの含有量は０．３〜５．０重量％であり、残部がＳｎであるのが好ましい。また、ＳｎおよびＡｇ以外の成分（Ｉｎ、Ｂｉ、Ｃｕ等）の含有量は０．１〜１５重量％であるのがよい。   In the Sn—Ag solder alloy powder, the Ag content is preferably 0.3 to 5.0% by weight and the balance is Sn. The content of components (In, Bi, Cu, etc.) other than Sn and Ag is preferably 0.1 to 15% by weight.

はんだ粉末の平均粒子径は０．５〜５０μｍ、好ましくは１〜３０μｍであるのがよい。前記平均粒子径は、粒度分布測定装置で測定して得られる値である。   The average particle diameter of the solder powder is 0.5 to 50 μm, preferably 1 to 30 μm. The average particle diameter is a value obtained by measurement with a particle size distribution measuring device.

本発明にかかるはんだペースト組成物は、微細なピッチでも正確に電極１４上にはんだバンプ３０を形成することができ、かつボイドの発生を抑制することができるうえで、析出型はんだ組成物であるのが好ましい。析出型はんだ組成物とは、例えばはんだ粉末として錫粉末と、有機酸の鉛塩などとを含むものであり、該組成物を加熱すると、有機酸鉛塩の鉛原子が錫原子と置換して遊離し、過剰の錫金属粉末中に拡散しＳｎ‐Ｐｂ合金を形成するものである。   The solder paste composition according to the present invention is a precipitation type solder composition in which the solder bump 30 can be accurately formed on the electrode 14 even at a fine pitch and the generation of voids can be suppressed. Is preferred. The precipitation-type solder composition includes, for example, tin powder as a solder powder and a lead salt of an organic acid, and when the composition is heated, the lead atom of the organic acid lead salt is replaced with a tin atom. It is liberated and diffuses into excess tin metal powder to form a Sn-Pb alloy.

本発明にかかる析出型はんだ組成物は、（ａ）錫粉末と、鉛、銅、銀等の金属塩とを含有した析出型はんだ組成物、あるいは（ｂ）錫粉末と；銀イオン及び銅イオンから選ばれる少なくとも一種と、アリールホスフィン類、アルキルホスフィン類及びアゾール類から選ばれる少なくも一種との錯体とを含有した析出型はんだ組成物が挙げられる。上記（ａ）の金属塩と（ｂ）の錯体とは混合して使用することもできる。本発明では、特に鉛を含有しない鉛フリーの析出型はんだ組成物を使用するのが好ましい。
なお、本発明において錫粉末というときは、金属錫粉末の他、例えば銀を含有する錫−銀系の錫合金粉末や銅を含有する錫−銅系の錫合金粉末なども含むものとする。 The precipitation type solder composition according to the present invention comprises: (a) a precipitation type solder composition containing tin powder and a metal salt such as lead, copper, silver, or (b) a tin powder; silver ions and copper ions And a precipitation type solder composition containing a complex of at least one selected from the group consisting of at least one selected from arylphosphines, alkylphosphines and azoles. The metal salt of (a) and the complex of (b) can be mixed and used. In the present invention, it is particularly preferable to use a lead-free precipitation-type solder composition containing no lead.
In the present invention, the term “tin powder” includes, in addition to metal tin powder, for example, tin-silver tin alloy powder containing silver, tin-copper tin alloy powder containing copper, and the like.

前記金属塩としては、例えば有機カルボン酸塩、有機スルホン酸塩などが挙げられる。有機カルボン酸としては、炭素数１〜４０のモノまたはジカルボン酸を使用することができる。これを例示すると、ギ酸、酢酸、プロピオン酸などの低級脂肪酸、カプロン酸、カプリル酸、ラウリン酸、ミリスチン酸、パルミチン酸、ステアリン酸、オレイン酸、リノール酸などの動植物油脂から得られる脂肪酸、２，２−ジメチルペンタン酸、２−エチルヘキサン酸、イソノナン酸、２，２−ジメチルオクタン酸、ｎ−ウンデカン酸などの有機合成反応から得られる各種合成酸、ピマル酸、アビエチン酸、デヒドロアビエチン酸、ジヒドロアビエチン酸などの樹脂酸、石油から得られるナフテン酸などのモノカルボン酸とトール油脂肪酸または大豆脂肪酸から合成して得られるダイマー酸、ロジンを二量化させた重合ロジンなどのジカルボン酸などであり、これらを二種以上含むものでもよい。   Examples of the metal salt include organic carboxylates and organic sulfonates. As the organic carboxylic acid, a mono- or dicarboxylic acid having 1 to 40 carbon atoms can be used. Illustrative examples include lower fatty acids such as formic acid, acetic acid, propionic acid, caproic acid, caprylic acid, lauric acid, myristic acid, palmitic acid, stearic acid, oleic acid, linoleic acid and other fatty acids obtained from animal and vegetable oils and fats, 2, Various synthetic acids obtained from organic synthesis reactions such as 2-dimethylpentanoic acid, 2-ethylhexanoic acid, isononanoic acid, 2,2-dimethyloctanoic acid, n-undecanoic acid, pimaric acid, abietic acid, dehydroabietic acid, dihydro Resin acids such as abietic acid, monocarboxylic acids such as naphthenic acid obtained from petroleum and dimer acid obtained by synthesis from tall oil fatty acid or soybean fatty acid, dicarboxylic acids such as polymerized rosin obtained by dimerizing rosin, etc. Two or more of these may be included.

また有機スルホン酸としては、例えばメタンスルホン酸、２−ヒドロキシエタンスルホン酸、２−ヒドロキシプロパン−１−スルホン酸、トリクロロメタンスルホン酸、トリフロロメタンスルホン酸、ベンゼンスルホン酸、トルエンスルホン酸、フェノールスルホン酸、クレゾールスルホン酸、アニソールスルホン酸、ナフタレンスルホン酸などが挙げられ、これらを二種以上含むものでもよい。   Examples of the organic sulfonic acid include methanesulfonic acid, 2-hydroxyethanesulfonic acid, 2-hydroxypropane-1-sulfonic acid, trichloromethanesulfonic acid, trifluoromethanesulfonic acid, benzenesulfonic acid, toluenesulfonic acid, and phenolsulfone. Examples thereof include acids, cresol sulfonic acids, anisole sulfonic acids, naphthalene sulfonic acids, and the like, which may include two or more of these.

また、前記した銀や銅の錯体としては、銀イオンおよび／または銅イオンと、アリールホスフィン類、アルキルホスフィン類およびアゾール類から選ばれる少なくとも一種との錯体が挙げられる。   Examples of the silver or copper complex include a complex of silver ion and / or copper ion and at least one selected from arylphosphines, alkylphosphines and azoles.

前記ホスフィン類としては、例えば５−メルカプト−１−フェニルテトラゾール、３−メルカプト−１，２，４−トリアゾール、ベンゾトリアゾール、トリルトリアゾール、カルボキシベンゾトリアゾール、イミダゾール、ベンズイミダゾール、２−オクチルベンズイミダゾール、２−メルカプトベンズイミダゾール、ベンゾチアゾール、２−メルカプトベンゾチアゾール、ベンゾオキサゾール、２−メルカプトベンゾオキサゾール等が好適に用いられる。   Examples of the phosphines include 5-mercapto-1-phenyltetrazole, 3-mercapto-1,2,4-triazole, benzotriazole, tolyltriazole, carboxybenzotriazole, imidazole, benzimidazole, 2-octylbenzimidazole, 2 -Mercaptobenzimidazole, benzothiazole, 2-mercaptobenzothiazole, benzoxazole, 2-mercaptobenzoxazole and the like are preferably used.

アリールホスフィン類またはアルキルホスフィン類との錯体は、カチオン性であるので、カウンターアニオンが必要である。このカウンターアニオンとしては、有機スルホン酸イオン、有機カルボン酸イオン、ハロゲンイオン、硝酸イオンまたは硫酸イオンが適当である。これらは、単独であるいは二種以上を併用して使用することができる。   Since complexes with aryl phosphines or alkyl phosphines are cationic, a counter anion is required. As the counter anion, organic sulfonate ions, organic carboxylate ions, halogen ions, nitrate ions or sulfate ions are suitable. These can be used alone or in combination of two or more.

カウンターアニオンとして使用される有機スルホン酸としては、例えばメタンスルホン酸、トルエンスルホン酸、フェノールスルホン酸等が好適である。また、カウンターアニオンとして使用される有機カルボン酸としては、例えばギ酸、酢酸、シュウ酸、乳酸、トリクロロ酢酸、トリフルオロ酢酸又はパーフルオロプロピオン酸が好適であり、酢酸、乳酸、トリフルオロ酢酸等が好適に用いられる。   As the organic sulfonic acid used as the counter anion, for example, methanesulfonic acid, toluenesulfonic acid, phenolsulfonic acid and the like are suitable. As the organic carboxylic acid used as the counter anion, for example, formic acid, acetic acid, oxalic acid, lactic acid, trichloroacetic acid, trifluoroacetic acid, or perfluoropropionic acid is preferable, and acetic acid, lactic acid, trifluoroacetic acid, and the like are preferable. Used for.

前記アゾール類としては、例えばテトラゾール、トリアゾール、ベンゾトリアゾール、イミダゾール、ベンズイミダゾール、ピラゾール、インダゾール、チアゾール、ベンゾチアゾール、オキサゾール、ベンゾオキサゾール、ピロール、インドール又はこれらの誘導体の一種又は二種以上の混合物を使用することができる。これらの中でも、５−メルカプト−１−フェニルテトラゾール、３−メルカプト−１，２，４−トリアゾール、ベンゾトリアゾール、トリルトリアゾール、カルボキシベンゾトリアゾール、イミダゾール、ベンズイミダゾール、２−オクチルベンズイミダゾール、２−メルカプトベンズイミダゾール、ベンゾチアゾール、２−メルカプトベンゾチアゾール、ベンゾオキサゾール、２−メルカプトベンゾオキサゾール等が好適に用いられる。   Examples of the azoles include tetrazole, triazole, benzotriazole, imidazole, benzimidazole, pyrazole, indazole, thiazole, benzothiazole, oxazole, benzoxazole, pyrrole, indole, or a mixture of two or more of these derivatives. can do. Among these, 5-mercapto-1-phenyltetrazole, 3-mercapto-1,2,4-triazole, benzotriazole, tolyltriazole, carboxybenzotriazole, imidazole, benzimidazole, 2-octylbenzimidazole, 2-mercaptobenz Imidazole, benzothiazole, 2-mercaptobenzothiazole, benzoxazole, 2-mercaptobenzoxazole and the like are preferably used.

前記組成物中の前記錫粉末と、前記金属の塩または錯体との比率（錫粉末の重量：金属の塩または錯体の重量）は９９：１〜５０：５０程度、好ましくは９７：３〜６０：４０程度とするのがよい。   The ratio of the tin powder to the metal salt or complex in the composition (weight of tin powder: weight of metal salt or complex) is about 99: 1 to 50:50, preferably 97: 3 to 60. : It should be about 40.

前記組成物中には、前記成分以外にフラックスを含有するのが好ましい。該フラックスとしては、ベース樹脂、活性剤およびチキソトロピー剤等を主成分とし、フラックスを液状にして使用する場合には、さらに有機溶剤を加えるようにしてもよい。   The composition preferably contains a flux in addition to the components. As the flux, a base resin, an activator, a thixotropic agent, and the like are used as main components. When the flux is used in a liquid state, an organic solvent may be further added.

前記ベース樹脂としては、例えばロジンまたはアクリル樹脂等を用いることができる。前記ロジンとしては、従来からフラックス用途で用いられているロジンおよびその誘導体を使用することができる。ロジンおよびその誘導体としては、例えば通常のガム、トール、ウッドロジンが用いられ、その誘導体として熱処理した樹脂、重合ロジン、水素添加ロジン、ホルミル化ロジン、ロジンエステル、ロジン変性マレイン酸樹脂、ロジン変性フェノール樹脂、ロジン変性アルキド樹脂等が挙げられる。   As the base resin, for example, rosin or acrylic resin can be used. As the rosin, rosin and its derivatives that have been conventionally used for flux can be used. Examples of rosin and derivatives thereof include ordinary gum, toll, and wood rosin, and heat-treated resin, polymerized rosin, hydrogenated rosin, formylated rosin, rosin ester, rosin-modified maleic resin, and rosin-modified phenol resin. And rosin-modified alkyd resin.

前記アクリル樹脂としては、分子量が１０，０００以下、好ましくは３，０００〜８，０００であるのがよい。分子量が１０，０００を超えると、耐亀裂性や耐剥離性が低下するおそれがある。また、活性作用を助長するために、酸価は３０以上のものを使用するのが好ましく、はんだ付け時には軟化している必要があるため、軟化点は２３０℃以下であるのが好ましい。そのため、重合性不飽和基を有するモノマー、例えば（メタ）アクリル酸、その各種エステル、クロトン酸、イタコン酸、（無水）マレイン酸およびそのエステル、（メタ）アクリロニトリル、（メタ）アクリルアミド、塩化ビニル、酢酸ビニル等を使用し、過酸化物等の触媒を用いて、塊状重合法、液状重合法、懸濁重合法、乳化重合法等のラジカル重合により重合されたものを使用するのがよい。   The acrylic resin has a molecular weight of 10,000 or less, preferably 3,000 to 8,000. If the molecular weight exceeds 10,000, crack resistance and peel resistance may be reduced. Moreover, in order to promote an active effect | action, it is preferable to use an acid value 30 or more, and since it needs to be softened at the time of soldering, it is preferable that a softening point is 230 degrees C or less. Therefore, monomers having a polymerizable unsaturated group, such as (meth) acrylic acid, various esters thereof, crotonic acid, itaconic acid, (anhydrous) maleic acid and esters thereof, (meth) acrylonitrile, (meth) acrylamide, vinyl chloride, It is preferable to use a polymer obtained by radical polymerization such as bulk polymerization, liquid polymerization, suspension polymerization or emulsion polymerization using vinyl acetate or the like and a catalyst such as peroxide.

上記したこれらのベース樹脂は併用することができ、例えば前記ロジンと前記アクリル樹脂を混合して使用することもできる。また、ベース樹脂の含有量は、フラックス総量に対して２０〜６０重量％、好ましく３０〜５０重量％であるのがよい。   These base resins described above can be used in combination. For example, the rosin and the acrylic resin can be mixed and used. Further, the content of the base resin is 20 to 60% by weight, preferably 30 to 50% by weight, based on the total amount of the flux.

前記活性剤としては、例えばエチルアミン、プロピルアミン、ジエチルアミン、トリエチルアミン、エチレンジアミン、アニリン等のハロゲン化水素酸塩、乳酸、クエン酸、ステアリン酸、アジピン酸、ジフェニル酢酸、安息香酸等の有機カルボン酸等が挙げられる。活性剤の含有量は、フラックス総量に対して０．１〜３０重量％であるのがよい。   Examples of the activator include hydrohalides such as ethylamine, propylamine, diethylamine, triethylamine, ethylenediamine, and aniline, and organic carboxylic acids such as lactic acid, citric acid, stearic acid, adipic acid, diphenylacetic acid, and benzoic acid. Can be mentioned. The content of the activator is preferably 0.1 to 30% by weight with respect to the total flux.

前記チキソトロピー剤としては、例えば硬化ひまし油、蜜ロウ、カルナバワックス等があげられる。チキソ剤の含有量は、フラックス総量に対して１〜７重量％であるのがよい。   Examples of the thixotropic agent include hardened castor oil, beeswax, carnauba wax and the like. The thixotropic agent content is preferably 1 to 7% by weight with respect to the total flux.

前記有機溶剤としては、例えばエチルアルコール、イソプロピルアルコール、エチルセロソルブ、ブチルカルビトール、ヘキシルカルビトール等のアルコール系溶剤、酢酸エチル、酢酸ブチル等のエステル系溶剤、トルエン、テレピン油等の炭化水素系溶剤等が挙げられ、揮発性、活性剤の溶解性の点でアルコール系溶剤を主溶剤とするのが好ましい。有機溶剤は、フラックス総量に対して２０〜５０重量％の範囲で添加するのが好ましい。   Examples of the organic solvent include alcohol solvents such as ethyl alcohol, isopropyl alcohol, ethyl cellosolve, butyl carbitol and hexyl carbitol, ester solvents such as ethyl acetate and butyl acetate, and hydrocarbon solvents such as toluene and turpentine oil. In view of volatility and solubility of the activator, it is preferable to use an alcohol solvent as the main solvent. The organic solvent is preferably added in a range of 20 to 50% by weight based on the total amount of flux.

さらに、本発明にかかるフラックスは、従来からフラックスのベース樹脂として公知のポリエステル樹脂、フェノキシ樹脂、テルベン樹脂等の合成樹脂等を併用することや、酸化防止剤、防黴剤、つや消し剤等の添加剤を添加することもできる。また、はんだペースト組成物が前記析出型はんだ組成物である場合には、該フラックス中に、前記金属の塩または錯体を含有させてもよい。   Furthermore, the flux according to the present invention is a combination of conventionally known synthetic resins such as polyester resin, phenoxy resin, and terbene resin as the base resin of the flux, and addition of antioxidants, antifungal agents, matting agents, etc. An agent can also be added. When the solder paste composition is the precipitation-type solder composition, the metal salt or complex may be contained in the flux.

電極１４にはんだバンプ３０を形成するには、上記で説明したはんだペースト組成物をスクリーン印刷等で樹脂マスク層２１によって囲まれた開口部２２内の電極１４の表面、すなわち、バンプ接合部位２０の電極１４の表面に塗布し、例えば１５０〜２００℃程度でプリヒートを行い、最高温度１７０〜２８０℃程度でリフローを行うことで、電極１４に所定のはんだバンプ３０が形成される。
なお、電極１４への塗布およびリフローは、大気中で行ってもよく、Ｎ2、Ａｒ、Ｈｅ等の不活性雰囲気中で行ってもよい。 In order to form the solder bump 30 on the electrode 14, the surface of the electrode 14 in the opening 22 surrounded by the resin mask layer 21 by the screen printing or the like, that is, the bump bonding portion 20 is formed. A predetermined solder bump 30 is formed on the electrode 14 by applying it to the surface of the electrode 14, performing preheating at about 150 to 200 ° C., and performing reflow at a maximum temperature of about 170 to 280 ° C.
Application to the electrode 14 and reflow may be performed in the air or in an inert atmosphere such as N 2 , Ar, or He.

上記のようにして形成されたはんだバンプ３０の高さは、通常５〜４０μｍ程度である。また、はんだペースト組成物として、前記した析出型はんだ組成物を用いれば、はんだバンプ３０を狭ピッチで配列することが可能であり、約３０〜２００μｍ程度のピッチにも対応することができる。   The height of the solder bump 30 formed as described above is usually about 5 to 40 μm. Further, if the above-described precipitation type solder composition is used as the solder paste composition, the solder bumps 30 can be arranged at a narrow pitch, and can correspond to a pitch of about 30 to 200 μm.

ついで、図１（ｄ）に示すように、はんだバンプ３０を形成した後に、樹脂マスク層２１を除去する。樹脂マスク層２１の剥離には、例えば剥離液としてアルカリ性の溶液を使用することができる。本発明では、樹脂マスク層２１を除去するための剥離液として、グリコールエーテル類およびアミノアルコール類から選ばれる少なくとも１種の溶剤を用いるのが好ましい。グリコールエーテル類としては、例えばグリコールのモノエーテル類、グリコールのジエーテル類、グリコールモノエーテルのエステル類などが挙げられる。中でもグリコールのモノエーテル類が好ましく、特にジエチレングリコールのモノエーテル類（カルビトール類）が好ましい。   Next, as shown in FIG. 1D, after the solder bumps 30 are formed, the resin mask layer 21 is removed. For peeling off the resin mask layer 21, for example, an alkaline solution can be used as a peeling solution. In the present invention, it is preferable to use at least one solvent selected from glycol ethers and amino alcohols as the stripping solution for removing the resin mask layer 21. Examples of glycol ethers include glycol monoethers, glycol diethers, and glycol monoether esters. Among them, glycol monoethers are preferable, and diethylene glycol monoethers (carbitols) are particularly preferable.

これらの溶剤は、単独で用いてもよく、あるいは他の溶剤、例えば水、アルコールなどと混合して使用してもよい。他の溶剤と混合する場合、グリコールエーテル類およびアミノアルコール類から選ばれる少なくとも１種の溶剤は溶剤総量に対して１０質量％以上、好ましくは１５質量％以上であるのがよい。   These solvents may be used alone or in combination with other solvents such as water and alcohol. When mixed with another solvent, at least one solvent selected from glycol ethers and amino alcohols may be 10% by mass or more, preferably 15% by mass or more, based on the total amount of the solvent.

樹脂マスク層２１の除去は、加熱処理によりはんだバンプ３０が形成された配線基板１０表面の樹脂マスク層２１を上記の溶剤に接触させることによって行う。接触方法には、例えば基板１０を上記の溶剤に浸漬する浸漬法、溶剤を基板１０に噴霧する噴霧法などが含まれる。また、使用する溶剤の温度は特に制限されないが、通常、１〜８０℃、好ましくは１５〜６５℃の範囲から適宜選択すればよい。また、樹脂マスク層２１の除去に要する時間、すなわち樹脂マスク層２１が上記溶剤に接触する時間は、約３０秒〜２時間、好ましくは５０秒〜４５分間であるのがよい。一般には、処理温度が高いほど、処理時間を短縮できる。
また、基板１０を上記の溶剤に浸漬して超音波洗浄を行ってもよい。これにより、処理時間をより一層短縮できる。 The resin mask layer 21 is removed by bringing the resin mask layer 21 on the surface of the wiring board 10 on which the solder bumps 30 are formed by heat treatment into contact with the solvent. Examples of the contact method include an immersion method in which the substrate 10 is immersed in the above-described solvent, and a spraying method in which the solvent is sprayed onto the substrate 10. Moreover, the temperature of the solvent to be used is not particularly limited, but may be appropriately selected from the range of usually 1 to 80 ° C, preferably 15 to 65 ° C. Further, the time required for removing the resin mask layer 21, that is, the time for the resin mask layer 21 to contact the solvent is about 30 seconds to 2 hours, preferably 50 seconds to 45 minutes. In general, the higher the processing temperature, the shorter the processing time.
Alternatively, ultrasonic cleaning may be performed by immersing the substrate 10 in the above solvent. Thereby, processing time can be further shortened.

上記のようにして形成されたはんだバンプ３０は、バンプ接合部位２０に確実に形成されているので、優れた接続信頼性で配線基板１０と半導体チップ６０とを接合することができる。   Since the solder bump 30 formed as described above is reliably formed in the bump bonding portion 20, the wiring substrate 10 and the semiconductor chip 60 can be bonded with excellent connection reliability.

ついで、接合された半導体チップ６０と配線基板１０との間にアンダーフィルを充填し、半導体チップ６０が配線基板１０上に実装されるが、上述の通りソルダーレジスト層１２の開口部１３は、所定の長さに延設されているので、開口部１３に気泡が形成されることなく、アンダーフィルが充填される。前記アンダーフィルは、半導体チップ６０と配線基板１０との接合強度を補強するためのものであり、例えばエポキシ樹脂等の熱硬化性樹脂等から構成される。   Next, an underfill is filled between the bonded semiconductor chip 60 and the wiring substrate 10, and the semiconductor chip 60 is mounted on the wiring substrate 10. As described above, the opening 13 of the solder resist layer 12 has a predetermined shape. Thus, the underfill is filled without forming bubbles in the opening 13. The underfill is for reinforcing the bonding strength between the semiconductor chip 60 and the wiring board 10 and is made of, for example, a thermosetting resin such as an epoxy resin.

以下、実施例を挙げて本発明を詳細に説明するが、本発明は以下の実施例に限定されるものではない。   EXAMPLES Hereinafter, although an Example is given and this invention is demonstrated in detail, this invention is not limited to a following example.

（配線基板）
厚さ１０μｍのソルダーレジスト膜で基板表面が被覆され、該ソルダーレジスト層の開口部に複数の電極が露出した配線基板を準備した。ついで、前記開口部を、各電極の露出した一端側が該配線基板上にフリップチップ接合される半導体チップの鉛直投影面積外に位置するように、前記投影面積外に延設した（各電極の長さ方向に対して３２０μｍの長さで開口）。なお、電極は、幅が４０μｍ、ピッチ７５μｍで基板に形成されている。 (Wiring board)
A wiring board was prepared in which the substrate surface was covered with a 10 μm thick solder resist film and a plurality of electrodes were exposed in the openings of the solder resist layer. Next, the opening is extended out of the projected area so that the exposed one end side of each electrode is located outside the vertical projected area of the semiconductor chip to be flip-chip bonded onto the wiring board (the length of each electrode). Opening with a length of 320 μm in the vertical direction) The electrodes are formed on the substrate with a width of 40 μm and a pitch of 75 μm.

ドライフィルムレジストは、旭化成エレクトロニクス社製のドライフィルムレジスト「サンフォート」（登録商標）を使用した。このドライフィルムレジストは、支持フィルムが厚さ１９μｍのポリエチレンテレフタレートであり、感光性樹脂の厚みは３８μｍである。   As the dry film resist, dry film resist “Sunfort” (registered trademark) manufactured by Asahi Kasei Electronics Co., Ltd. was used. In this dry film resist, the support film is polyethylene terephthalate having a thickness of 19 μm, and the thickness of the photosensitive resin is 38 μm.

（樹脂マスク層の作製）
上記ドライフィルムレジストから保護フィルムを剥がし、感光性樹脂層を上記配線基板表面に圧着した。ついで、支持フィルム上に半導体チップのバンプ接合部位が描かれたフォトマスクを重ねて露光し、露光した部分の感光性樹脂層を光硬化させた。ついで、マスクおよび支持フィルムを剥離した後、Ｎａ2ＣＯ3水溶液で現像して、バンプ接合部位に開口部（各電極の長さ方向に対して２１０μｍの長さで開口）を有する樹脂マスク層を形成した。 (Production of resin mask layer)
The protective film was peeled off from the dry film resist, and the photosensitive resin layer was pressure-bonded to the surface of the wiring board. Next, a photomask on which bump bonding portions of the semiconductor chip were drawn was superimposed on the support film and exposed, and the exposed portion of the photosensitive resin layer was photocured. Next, after peeling off the mask and the support film, development is performed with an aqueous Na 2 CO 3 solution, and a resin mask layer having an opening (210 μm in length with respect to the length direction of each electrode) at the bump bonding portion is formed. Formed.

（析出型はんだ組成物）
下記組成物を混練して、析出型はんだ組成物を得た。
Ｓｎ/Ｐｂ合金粉末・・・７５質量％
（Ｓｎ/Ｐｂ=７０/３０、平均粒径１０μｍ）
ナフテン酸鉛・・・１０質量％
フラックス・・・１５質量％ (Precipitation solder composition)
The following composition was kneaded to obtain a precipitation-type solder composition.
Sn / Pb alloy powder: 75% by mass
(Sn / Pb = 70/30, average particle size 10 μm)
Lead naphthenate: 10% by mass
Flux: 15% by mass

使用したフラックスは、下記処方の成分を混合して１２０℃で加熱溶融させ、室温に冷却したものである。
ロジン樹脂・・・７０質量％
へキシルカルビトール（溶剤）・・・２５質量％
硬化ひまし油（チキソトロピー剤）・・・５質量％ The flux used was prepared by mixing the components of the following formulation, heating and melting at 120 ° C., and cooling to room temperature.
Rosin resin: 70% by mass
Hexyl carbitol (solvent): 25% by mass
Hardened castor oil (thixotropic agent) 5% by mass

（はんだ析出処理）
上記基板の各開口部に、上記で得たはんだ組成物を厚さ８０μｍのステンシルマスクを用いて印刷することにより充填した。ついで、２４０℃以上で１分間加熱することにより、各電極上にはんだバンプを形成した。 (Solder deposition treatment)
The solder composition obtained above was filled into each opening of the substrate by printing using a stencil mask having a thickness of 80 μm. Subsequently, the solder bump was formed on each electrode by heating at 240 degreeC or more for 1 minute.

（樹脂マスク層剥離液の調製）
２−エタノールアミン溶液（三菱瓦斯化学社製）１７ｍｌを蒸留水８３ｍｌと室温にて混合し、剥離液１００ｍｌを調製した。 (Preparation of resin mask layer remover)
17 ml of 2-ethanolamine solution (manufactured by Mitsubishi Gas Chemical Co., Inc.) was mixed with 83 ml of distilled water at room temperature to prepare 100 ml of stripping solution.

（樹脂マスク層の剥離処理）
２００ｍｌビーカーに上記で調製した剥離液１００ｍｌを加え、ホットプレートにより約４０℃に加熱した後、はんだバンプを形成した上記基板を剥離液中に１〜２分間浸漬し、樹脂マスク層を除去した。 (Removal treatment of resin mask layer)
After adding 100 ml of the stripping solution prepared above to a 200 ml beaker and heating to about 40 ° C. with a hot plate, the substrate on which the solder bumps were formed was immersed in the stripping solution for 1 to 2 minutes to remove the resin mask layer.

形成されたはんだバンプについて、以下に示す方法でその平均高さを算出した。具体的には、電極表面からバンプトップまでの距離をはんだ高さとし、形成された任意のバンプ６０個の各はんだ高さを焦点深度計（オリンパス製のSTM）で測定し、その測定結果から平均値を算出して平均高さとした。その結果、平均高さは１５μｍであった。   About the formed solder bump, the average height was computed by the method shown below. Specifically, the distance from the electrode surface to the bump top is defined as the solder height, and the solder height of 60 arbitrary bumps formed is measured with a depth-of-focus meter (Olympus STM). The value was calculated as the average height. As a result, the average height was 15 μm.

また、上記した各工程における配線基板の表面を顕微鏡で観察した。具体的には、樹脂マスク層形成前、樹脂マスク層形成後、はんだ析出処理後、および樹脂マスク層の剥離処理後の各配線基板の表面を、マイクロスコープ（キーエンス社製ＶＨＸ―２００）で観察した。図２（ａ），（ｂ）および図３（ｃ），（ｄ）は、各工程における配線基板の表面のマイクロスコープ（キーエンス社製ＶＨＸ―２００）による拡大画像である。これらの図面のうち、図２（ａ）は、樹脂マスク層形成前の配線基板表面を示す拡大画像であり、図２（ｂ）は、樹脂マスク層形成後の配線基板表面を示す拡大画像である。図３（ｃ）は、はんだ析出処理後の配線基板表面を示す拡大画像であり、図３（ｄ）は、樹脂マスク層の剥離処理後の配線基板表面を示す拡大画像である。   Moreover, the surface of the wiring board in each process described above was observed with a microscope. Specifically, the surface of each wiring board after the resin mask layer formation, after the resin mask layer formation, after the solder deposition treatment, and after the resin mask layer peeling treatment is observed with a microscope (VHX-200 manufactured by Keyence Corporation). did. 2 (a), 2 (b) and 3 (c), 3 (d) are enlarged images of the surface of the wiring board in each process using a microscope (VHX-200 manufactured by Keyence Corporation). Of these drawings, FIG. 2A is an enlarged image showing the surface of the wiring board before the resin mask layer is formed, and FIG. 2B is an enlarged image showing the surface of the wiring board after the resin mask layer is formed. is there. FIG. 3C is an enlarged image showing the surface of the wiring board after the solder deposition process, and FIG. 3D is an enlarged image showing the surface of the wiring board after the resin mask layer is peeled off.

図２（ａ），（ｂ）および図３（ｃ），（ｄ）から明らかなように、本発明方法におけるはんだバンプ形成方法によれば、バンプ接合部位にはんだバンプを形成できているのがわかる。   As is clear from FIGS. 2A, 2B, 3C, and 3D, according to the solder bump forming method of the method of the present invention, the solder bumps can be formed at the bump bonding sites. Recognize.

ついで、形成されたはんだバンプの最大突起部に半導体チップのバンプを当接させた状態ではんだバンプを加熱溶融し、半導体チップのバンプと配線基板の電極とをはんだバンプを介して電気的に接合させた（フリップチップ接合）。そして、各電極と半導体チップのバンプとが、はんだバンプを介して接合されているか否かについて、マイクロスコープ（キーエンス社製ＶＨＸ―２００）により確認した。その結果、各電極と半導体チップのバンプとが接合しているのを確認できた。   Next, the solder bumps are heated and melted with the bumps of the semiconductor chip in contact with the largest protrusions of the formed solder bumps, and the semiconductor chip bumps and the wiring board electrodes are electrically bonded via the solder bumps. (Flip chip bonding). Then, it was confirmed with a microscope (VHX-200 manufactured by Keyence Corporation) whether or not each electrode and the bump of the semiconductor chip were joined via a solder bump. As a result, it was confirmed that each electrode and the bump of the semiconductor chip were bonded.

ついで、接合後の半導体チップと配線基板との間にアンダーフィル（エポキシ樹脂）を充填した。充填後の状態をマイクロスコープ（キーエンス社製ＶＨＸ―２００）により確認した結果、開口部に気泡が形成されることなくアンダーフィルが充填されているのを確認できた。   Then, underfill (epoxy resin) was filled between the semiconductor chip after bonding and the wiring board. As a result of confirming the state after filling with a microscope (VHX-200 manufactured by Keyence Corporation), it was confirmed that the underfill was filled without forming bubbles in the opening.

（ａ）〜（ｄ）は、本実施形態のはんだバンプ形成方法を示す工程図である。(A)-(d) is process drawing which shows the solder bump formation method of this embodiment. （ａ），（ｂ）は、実施例の各工程における配線基板の表面のマイクロスコープによる拡大画像である。(A), (b) is the enlarged image by the microscope of the surface of the wiring board in each process of an Example. （ｃ），（ｄ）は、実施例の各工程における配線基板の表面のマイクロスコープによる拡大画像である。(C), (d) is the enlarged image by the microscope of the surface of the wiring board in each process of an Example. （ａ）〜（ｃ）は、半導体チップと従来の配線基板とのフリップチップ接合を説明するための概略説明図である。(A)-(c) is a schematic explanatory drawing for demonstrating the flip-chip joining of a semiconductor chip and the conventional wiring board. ソルダーレジスト層の開口部が延設された配線基板を示す平面図である。It is a top view which shows the wiring board by which the opening part of the soldering resist layer was extended. 図５の配線基板に半導体チップを搭載した状態を示す平面図である。It is a top view which shows the state which mounted the semiconductor chip on the wiring board of FIG. 図６のソルダーレジスト層の開口部周辺を示す概略断面図である。It is a schematic sectional drawing which shows the opening part periphery of the soldering resist layer of FIG. （ａ）〜（ｃ）は、図５の配線基板の電極に形成されたはんだバンプを示す概略断面図である。(A)-(c) is a schematic sectional drawing which shows the solder bump formed in the electrode of the wiring board of FIG.

符号の説明Explanation of symbols

１０ 配線基板
１１ 基板
１２ ソルダーレジスト層
１３ ソルダーレジスト層の開口部
１４ 電極
２０ バンプ接合部位
２１ 樹脂マスク層
２２ 樹脂マスク層の開口部
３０ はんだバンプ
６０ 半導体チップ
６１ バンプ DESCRIPTION OF SYMBOLS 10 Wiring board 11 Substrate 12 Solder resist layer 13 Solder resist layer opening 14 Electrode 20 Bump joint part 21 Resin mask layer 22 Resin mask layer opening 30 Solder bump 60 Semiconductor chip 61 Bump

Claims (4)

配線基板の基板表面に被着したソルダーレジスト層の開口部に露出した複数の電極表面にはんだバンプを形成する方法であって、
各電極の露出した一端側が前記配線基板上にフリップチップ接合される半導体チップの鉛直投影面積外に位置するように前記ソルダーレジスト層の開口部を前記投影面積外に延設する工程と、
半導体チップのバンプ接合部位を除く電極露出部位に樹脂マスク層を形成する工程と、
前記半導体チップのバンプ接合部位の電極表面にはんだペースト組成物を充填し加熱してはんだバンプを形成する工程と、
前記はんだバンプを形成した後に前記樹脂マスク層を除去する工程とを含むことを特徴とするはんだバンプ形成方法。 A method of forming solder bumps on a plurality of electrode surfaces exposed at openings of a solder resist layer deposited on a substrate surface of a wiring board,
Extending an opening of the solder resist layer outside the projected area so that the exposed one end side of each electrode is located outside the vertical projected area of the semiconductor chip flip-chip bonded onto the wiring board;
A step of forming a resin mask layer on an electrode exposed portion excluding a bump bonding portion of a semiconductor chip;
Filling the solder paste composition on the electrode surface of the bump bonding portion of the semiconductor chip and heating to form a solder bump;
And a step of removing the resin mask layer after forming the solder bump. 前記樹脂マスク層がドライフィルムレジストからなる請求項１記載のはんだバンプ形成方法。   The solder bump forming method according to claim 1, wherein the resin mask layer is made of a dry film resist. 前記はんだバンプは、析出型はんだ組成物を加熱して析出させたものである請求項１または２記載のはんだバンプ形成方法。   The solder bump forming method according to claim 1, wherein the solder bump is formed by heating a precipitation type solder composition. 前記樹脂マスク層を除去した後にフリップチップ接合された半導体チップと配線基板との間にアンダーフィルを充填する請求項１〜３のいずれかに記載のはんだバンプ形成方法。

The solder bump forming method according to claim 1, wherein after the resin mask layer is removed, an underfill is filled between the semiconductor chip and the wiring board that are flip-chip bonded.

JP2005313772A 2005-10-28 2005-10-28 Solder bump formation method Expired - Fee Related JP4142680B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005313772A JP4142680B2 (en) 2005-10-28 2005-10-28 Solder bump formation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005313772A JP4142680B2 (en) 2005-10-28 2005-10-28 Solder bump formation method

Publications (2)

Publication Number Publication Date
JP2007123558A true JP2007123558A (en) 2007-05-17
JP4142680B2 JP4142680B2 (en) 2008-09-03

Family

ID=38147071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005313772A Expired - Fee Related JP4142680B2 (en) 2005-10-28 2005-10-28 Solder bump formation method

Country Status (1)

Country Link
JP (1) JP4142680B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245108A (en) * 2009-04-01 2010-10-28 Shinko Electric Ind Co Ltd Semiconductor package
JP2012074575A (en) * 2010-09-29 2012-04-12 Hitachi Chem Co Ltd Semiconductor package substrate
JP2016039158A (en) * 2014-08-05 2016-03-22 日本特殊陶業株式会社 Wiring board manufacturing method
JP2016111094A (en) * 2014-12-03 2016-06-20 花王株式会社 Method of manufacturing circuit board
WO2022168207A1 (en) * 2021-02-03 2022-08-11 昭和電工マテリアルズ株式会社 Solder paste, method for forming solder bumps, and method for manufacturing member provided with solder bumps
WO2022168209A1 (en) * 2021-02-03 2022-08-11 昭和電工マテリアルズ株式会社 Solder paste, method for forming solder bumps, and method for producing member with solder bumps

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245108A (en) * 2009-04-01 2010-10-28 Shinko Electric Ind Co Ltd Semiconductor package
US8575765B2 (en) 2009-04-01 2013-11-05 Shinko Electric Industries Co., Ltd. Semiconductor package having underfill agent dispersion
JP2012074575A (en) * 2010-09-29 2012-04-12 Hitachi Chem Co Ltd Semiconductor package substrate
JP2016039158A (en) * 2014-08-05 2016-03-22 日本特殊陶業株式会社 Wiring board manufacturing method
JP2016111094A (en) * 2014-12-03 2016-06-20 花王株式会社 Method of manufacturing circuit board
WO2022168207A1 (en) * 2021-02-03 2022-08-11 昭和電工マテリアルズ株式会社 Solder paste, method for forming solder bumps, and method for manufacturing member provided with solder bumps
WO2022168209A1 (en) * 2021-02-03 2022-08-11 昭和電工マテリアルズ株式会社 Solder paste, method for forming solder bumps, and method for producing member with solder bumps

Also Published As

Publication number Publication date
JP4142680B2 (en) 2008-09-03

Similar Documents

Publication Publication Date Title
JP4385061B2 (en) Solder paste composition and use thereof
JP4094982B2 (en) Solder deposition method and solder bump formation method
KR100691679B1 (en) Method of forming bumps, electronic components, and solder paste
TW518918B (en) Method of making electrode-to-electrode bond structure and electrode-to-electrode bond structure made thereby
JP4142680B2 (en) Solder bump formation method
WO2006025387A1 (en) Bump forming method and solder bump
JP2003338522A (en) Electronic part with bump electrode and its manufacturing method
KR100733556B1 (en) Bump forming method
JP4249164B2 (en) Solder paste composition
JP2013110403A (en) Reflow film, method for forming solder bump, method for forming solder join, and semiconductor device
JP3115828U (en) Wiring board
JP4453919B2 (en) Manufacturing method of electronic component with bump electrode
KR101709633B1 (en) Resin composition for forming solder bump, method for forming solder bump, and member with solder bump
JP2006100844A (en) Electronic component with bump electrode
JP2013110402A (en) Reflow film, method for forming solder bump, method for forming solder join, and semiconductor device
JP2007083253A (en) Solder paste composition
JP2005159102A (en) Wiring board and its manufacturing method
JP2012124427A (en) Manufacturing method of electronic component and manufacturing method of semiconductor device
JP2011040696A (en) Forming method of solder bump and device of the same
KR101170640B1 (en) Solder Paste Composition and Solder Precoating method
JP2013093471A (en) Solder precoat and formation method thereof, and circuit board with solder precoat
JP4367630B2 (en) Bump formation method
JP6426453B2 (en) Method of manufacturing circuit board
JP4685081B2 (en) Electronic component manufacturing method
JP2005057117A (en) Soldering method, joining structure, and electric/electronic component

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080610

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080612

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4142680

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140620

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees