JP2016111094A - Method of manufacturing circuit board - Google Patents

Method of manufacturing circuit board Download PDF

Info

Publication number
JP2016111094A
JP2016111094A JP2014245247A JP2014245247A JP2016111094A JP 2016111094 A JP2016111094 A JP 2016111094A JP 2014245247 A JP2014245247 A JP 2014245247A JP 2014245247 A JP2014245247 A JP 2014245247A JP 2016111094 A JP2016111094 A JP 2016111094A
Authority
JP
Japan
Prior art keywords
resist layer
dry film
layer
solder
film resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014245247A
Other languages
Japanese (ja)
Other versions
JP6426453B2 (en
Inventor
高田 真吾
Shingo Takada
真吾 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kao Corp
Original Assignee
Kao Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kao Corp filed Critical Kao Corp
Priority to JP2014245247A priority Critical patent/JP6426453B2/en
Publication of JP2016111094A publication Critical patent/JP2016111094A/en
Application granted granted Critical
Publication of JP6426453B2 publication Critical patent/JP6426453B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method of manufacturing a circuit board capable of enhancing the detachability of a dry film resist after reflow.SOLUTION: A manufacturing method includes a step for forming a layer of liquid organic components, where the weight change is 4.0% or less at 250°C in still standing for 30 min, and the kinetic viscosity is 80-120000 mm/s, between a solder resist layer and a dry film resist layer formed on the substrate surface.SELECTED DRAWING: None

Description

本開示は、回路基板の製造方法に関する。   The present disclosure relates to a method for manufacturing a circuit board.

近年、プリント配線板やセラミック基板への電子部品の実装に関しては、高密度化の要求が年々増しており、かかる要求を満たす方式としてベアチップ実装方式が注目されている。ベアチップ実装方式においては、チップと基板配線との電気的接続をワイヤボンディングを介して達成する従来のフェイスアップ実装に代わり、該電気的接続を金属バンプを介して達成するフェイスダウン実装が広く採用される傾向にある。金属バンプを介してフェイスダウン実装する、いわゆる金属バンプ法によると、電子部品間に低抵抗な接続を形成することが期待できる。   In recent years, regarding the mounting of electronic components on a printed wiring board or a ceramic substrate, the demand for higher density has been increasing year by year, and a bare chip mounting method has attracted attention as a method that satisfies such a requirement. In the bare chip mounting method, instead of the conventional face-up mounting that achieves electrical connection between the chip and the substrate wiring via wire bonding, face-down mounting that achieves the electrical connection via metal bumps is widely adopted. It tends to be. According to the so-called metal bump method in which face-down mounting is performed through metal bumps, it can be expected to form a low-resistance connection between electronic components.

金属バンプを狭ピッチ化する方法として、特許文献1は、基板表面上のソルダレジスト層の上に、さらにドライフィルムレジストをラミネートし、電極パッドに開口部を設け、はんだペーストを供給し、リフロー後、ドライフィルムレジストを剥離する方法を開示する。   As a method for narrowing the pitch of metal bumps, Patent Document 1 discloses that a dry film resist is further laminated on a solder resist layer on a substrate surface, an opening is provided in an electrode pad, a solder paste is supplied, and after reflow A method for stripping a dry film resist is disclosed.

特許文献2は、ドライフィルムレジストの剥離を容易とするため、ドライフィルムレジストとしてネガ型感放射線性二層積層膜を使用することを開示する。   Patent Document 2 discloses the use of a negative radiation-sensitive two-layer laminated film as a dry film resist in order to facilitate the peeling of the dry film resist.

特開2000−208911号公報JP 2000-208911 A 特開2005−266795号公報Japanese Patent Laid-Open No. 2005-266795

金属バンプ法においては、バンプ形成のために用いたドライフィルムレジストの剥離される必要があるが、洗浄しても剥離残渣が残る場合、あるいは、洗浄により剥離残渣は残らないがソルダレジスト層表面が荒れてしまう場合がある。どちらの場合も、良好な電子部品実装を行うことが困難となってしまう。   In the metal bump method, the dry film resist used for bump formation needs to be peeled off. However, if the peeling residue remains even after cleaning, or the cleaning resist does not remain, but the surface of the solder resist layer is not removed. It may be rough. In either case, it is difficult to perform good electronic component mounting.

そこで、本開示は、一態様において、リフロー後のドライフィルムレジストの剥離性を向上できる回路基板の製造方法を提供する。   Therefore, in one aspect, the present disclosure provides a method for manufacturing a circuit board that can improve the releasability of a dry film resist after reflow.

本開示は、一又は複数の実施形態において、基板表面上に形成するソルダレジスト層とドライフィルムレジスト層との間に、250℃30分静置下での重量変化が4.0%以下の液体状の有機物成分であって、動粘度が80mm2/s以上120000mm2/s以下である液体状の有機物成分の層を形成することを含む、回路基板の製造方法に関する。 In one or a plurality of embodiments of the present disclosure, a liquid having a weight change of 4.0% or less after standing at 250 ° C. for 30 minutes between a solder resist layer and a dry film resist layer formed on a substrate surface. a Jo of organic components, kinematic viscosity comprises forming a layer of liquid organic component is less than 80 mm 2 / s or more 120000mm 2 / s, a method of manufacturing a circuit board.

本開示は、一又は複数の実施形態において、工程(1)〜(7)を含む回路基板の製造方法に関する。
工程(1):はんだ付け部が設けられた基板表面にソルダレジスト層を形成し、前記はんだ付け部が露出するようにはんだ付け用開口部を形成する工程。
工程(2):前記ソルダレジスト層上に250℃30分静置下での重量変化が4.0%以下の液体状の有機物成分であって、動粘度が80mm2/s以上120000mm2/s以下である液体状の有機物成分の層を形成する工程。
工程(3):前記有機物成分の層上にドライフィルムレジスト層を形成する工程。
工程(4):前記ドライフィルムレジスト層及び前記有機物成分の層に、前記はんだ付け部が露出するように、工程(1)の開口部と連通するはんだ付け用開口部を形成する工程。
工程(5):前記はんだ付け用開口部にはんだバンプ形成材料を入れる工程。
工程(6):加熱して前記はんだバンプ形成材料を溶融させて前記はんだ付け部にはんだバンプを固定させる工程。
工程(7):前記ドライフィルムレジスト層を剥離する工程。
In one or a plurality of embodiments, the present disclosure relates to a method for manufacturing a circuit board including steps (1) to (7).
Step (1): A step of forming a solder resist layer on the surface of the substrate on which the soldering portion is provided, and forming a soldering opening so that the soldering portion is exposed.
Step (2): A liquid organic component having a weight change of 4.0% or less on standing at 250 ° C. for 30 minutes on the solder resist layer, and having a kinematic viscosity of 80 mm 2 / s to 120,000 mm 2 / s. The process of forming the layer of the liquid organic substance component which is the following.
Step (3): A step of forming a dry film resist layer on the organic component layer.
Step (4): A step of forming a soldering opening communicating with the opening in the step (1) so that the soldering portion is exposed in the dry film resist layer and the organic component layer.
Step (5): A step of putting a solder bump forming material into the soldering opening.
Step (6): A step of heating and melting the solder bump forming material to fix the solder bumps to the soldered portion.
Step (7): A step of peeling off the dry film resist layer.

本開示は、一又は複数の実施形態において、下記の工程(1’)、(2’)、及び(5)〜(7)を含む回路基板の製造方法に関する。
工程(1’):はんだ付け部が設けられた基板表面にソルダレジスト層を形成し、前記ソルダレジスト層上に250℃30分静置下での重量変化が4.0%以下の液体状の有機物成分であって、動粘度が80mm2/s以上120000mm2/s以下である液体状の有機物成分の層を形成し、前記有機物成分の層上にドライフィルムレジスト層を形成する工程。
工程(2’):前記ソルダレジスト層、有機物成分の層、及びドライフィルムレジスト層に、前記はんだ付け部が露出するように、はんだ付け用開口部を形成する工程。
工程(5):前記はんだ付け用開口部にはんだバンプ形成材料を入れる工程。
工程(6):加熱して前記はんだバンプ形成材料を溶融させて前記はんだ付け部にはんだバンプを固定させる工程。
工程(7):前記ドライフィルムレジスト層を剥離する工程。
In one or a plurality of embodiments, the present disclosure relates to a circuit board manufacturing method including the following steps (1 ′), (2 ′), and (5) to (7).
Step (1 ′): A solder resist layer is formed on the surface of the substrate on which the soldering portion is provided, and a liquid state having a weight change of 4.0% or less after standing at 250 ° C. for 30 minutes on the solder resist layer. be organic component, the step of kinematic viscosity 80 mm 2 / s or more 120000mm 2 / s to form a layer of liquid organic component or less, to form a dry film resist layer on the layer of the organic components.
Step (2 ′): a step of forming a soldering opening in the solder resist layer, the organic component layer, and the dry film resist layer so that the soldering portion is exposed.
Step (5): A step of putting a solder bump forming material into the soldering opening.
Step (6): A step of heating and melting the solder bump forming material to fix the solder bumps to the soldered portion.
Step (7): A step of peeling off the dry film resist layer.

本開示に係る回路基板の製造方法によれば、ドライフィルムレジスト等の樹脂マスク層(樹脂膜)を用いて回路基板のはんだ付け部(例えば、電極など)にはんだバンプを固定化する場合において、はんだバンプの加熱処理(リフロー)後のドライフィルムレジストの剥離性を向上できる、という効果が奏され得る。   According to the method for manufacturing a circuit board according to the present disclosure, when a solder bump is fixed to a soldered portion (for example, an electrode) of the circuit board using a resin mask layer (resin film) such as a dry film resist, The effect that the peelability of the dry film resist after the heat treatment (reflow) of the solder bumps can be improved can be achieved.

本開示に係る回路基板の製造方法の一又は複数の実施形態を示す概略工程説明図である。It is an outline process explanatory view showing one or a plurality of embodiments of a circuit board manufacturing method concerning this indication. 本開示に係る回路基板の製造方法の一又は複数の実施形態を示す概略工程説明図である。It is an outline process explanatory view showing one or a plurality of embodiments of a circuit board manufacturing method concerning this indication. ドライフィルムレジストを使用したはんだバンプ形成を含む回路基板の製造方法の一例を示す概略工程説明図である。It is a schematic process explanatory drawing which shows an example of the manufacturing method of the circuit board containing the solder bump formation which uses a dry film resist.

特許文献1等で開示される、ドライフィルムレジストを使用したはんだバンプ形成を含む回路基板の製造方法の一実施形態は、例えば、図3に概略されるものである。図3(a)に示すように、まず、回路基板10の表面にソルダレジスト層1(絶縁層)が形成され強固に固定される。ソルダレジスト層1には、電極部11が露出するように開口部が形成される。ソルダレジスト層1の上にドライフィルムレジスト2が積層され、露光により電極部11を覆う部分が除かれ、前記開口部と連通するように開口部7が形成される。或いは、ソルダレジスト層1とドライフィルムレジスト層2とを積層した後に電極部11が露出するように開口部7を形成してもよい。ついで図3(b)に示すように、回路基板10の開口部7にはんだバンプ形成材料5を塗布する。或いは、はんだバンプ形成材料のかわりに、はんだボールを開口部7に配置してもよい。ついで、加熱(リフロー)して、図3(c)に示すように、はんだを前記電極部11の表面に析出させ、はんだバンプ6を形成する。そして、図3(d)に示すようにドライフィルムレジスト層2を洗浄剤組成物で剥離して、はんだバンプ6が形成された回路基板10を得る。なお、一又は複数の実施形態において、必要に応じて図3(e)に示すようにはんだバンプ6のフラッタニングを行う。図3に概略されるはんだバンプ形成方法においては、図示していないが、はんだの濡れ性等を向上させるため、はんだフラックスが使用されることがある。   One embodiment of a circuit board manufacturing method including solder bump formation using a dry film resist disclosed in Patent Document 1 is schematically illustrated in FIG. 3, for example. As shown in FIG. 3A, first, a solder resist layer 1 (insulating layer) is formed on the surface of the circuit board 10 and firmly fixed. An opening is formed in the solder resist layer 1 so that the electrode portion 11 is exposed. A dry film resist 2 is laminated on the solder resist layer 1, a portion covering the electrode portion 11 is removed by exposure, and an opening 7 is formed so as to communicate with the opening. Alternatively, the opening 7 may be formed so that the electrode portion 11 is exposed after the solder resist layer 1 and the dry film resist layer 2 are laminated. Next, as shown in FIG. 3B, a solder bump forming material 5 is applied to the opening 7 of the circuit board 10. Alternatively, solder balls may be disposed in the openings 7 instead of the solder bump forming material. Next, heating (reflow) is performed to deposit solder on the surface of the electrode part 11 as shown in FIG. Then, as shown in FIG. 3 (d), the dry film resist layer 2 is peeled off with the cleaning composition to obtain the circuit board 10 on which the solder bumps 6 are formed. In one or a plurality of embodiments, the solder bumps 6 are fluttered as necessary as shown in FIG. In the solder bump forming method schematically shown in FIG. 3, although not shown, solder flux may be used to improve solder wettability.

本開示は、ソルダレジスト層とドライフィルムレジスト層との間に、第3の層として所定の有機物成分の層を配置することで、ドライフィルムレジストの剥離性が向上する、という知見に基づく。つまり、該第3の層が配置されることにより、洗浄後のドライフィルムレジスト層の剥離残渣及び/又は洗浄後のソルダレジスト層の表面の荒れが、該第3の層がない場合と比べて、抑制されるという知見に基づく。   The present disclosure is based on the knowledge that the peelability of the dry film resist is improved by disposing a layer of a predetermined organic component as the third layer between the solder resist layer and the dry film resist layer. That is, by arranging the third layer, the peeling residue of the dry film resist layer after cleaning and / or the roughness of the surface of the solder resist layer after cleaning are compared with the case where the third layer is not provided. Based on the finding that it is suppressed.

本開示の方法において、ドライフィルムレジスト層の剥離性が向上するメカニズムの詳細は明らかではないが、以下のように推測される。
すなわち、ソルダレジスト層とドライフィルムレジスト層とが直接積層され、さらに、フラックス成分が加えられた状態で加熱(リフロー)されると、フラックス成分とドライフィルムレジスト層とが高温で変質し、ソルダレジスト層への結合が強固になることが剥離性の悪化の原因であると考えられる。ソルダレジスト層とドライフィルムレジスト層との間に、第3の層として所定の有機物成分の層を配置すること、高温変質による強固な結合を抑制できるため、ドライフィルムレジストの剥離性が向上すると考えられる。但し、本開示はこのメカニズムに限定して解釈されなくてもよい。
The details of the mechanism by which the peelability of the dry film resist layer is improved in the method of the present disclosure are not clear, but are presumed as follows.
That is, when the solder resist layer and the dry film resist layer are directly laminated and further heated (reflowed) in a state where the flux component is added, the flux component and the dry film resist layer change at high temperatures, and the solder resist It is considered that the strong bond to the layer is the cause of the deterioration of peelability. Placing a layer of a predetermined organic component as the third layer between the solder resist layer and the dry film resist layer, and suppressing the strong bond due to high temperature alteration, it is considered that the peelability of the dry film resist is improved. It is done. However, the present disclosure is not limited to this mechanism.

[第3の層]
本開示に係る回路基板の製造方法は、一態様において、ソルダレジスト層とドライフィルムレジスト層との間に、第3の層として所定の有機物成分の層を配置することを含む。前記有機物成分の層は、ドライフィルムレジストの剥離性向上の観点から、液体状であり、好ましくは常温(25℃)で液体状である。
[Third layer]
In one aspect, a method for manufacturing a circuit board according to the present disclosure includes disposing a layer of a predetermined organic component as a third layer between a solder resist layer and a dry film resist layer. The organic component layer is liquid from the viewpoint of improving the peelability of the dry film resist, and is preferably liquid at room temperature (25 ° C.).

[有機物成分]
第3の層を構成する前記有機物成分は、ドライフィルムレジストの剥離性向上の観点から、250℃30分静置下での重量変化が4.0%以下であり、好ましくは3.5%以下、より好ましくは3.0%以下、更に好ましくは2.0%以下、更に好ましくは1.5%以下、さらにより好ましくは1.3%以下である。250℃30分静置下での重量変化は、実施例に記載の方法で測定及び算出できる。
[Organic components]
From the viewpoint of improving the releasability of the dry film resist, the organic component constituting the third layer has a weight change of not more than 4.0%, preferably not more than 3.5%, after standing at 250 ° C. for 30 minutes. More preferably, it is 3.0% or less, more preferably 2.0% or less, still more preferably 1.5% or less, and still more preferably 1.3% or less. The change in weight after standing at 250 ° C. for 30 minutes can be measured and calculated by the method described in Examples.

前記有機物成分は、一又は複数の実施形態において、25℃における動粘度が、80mm2/s以上120000mm2/s以下であり、ドライフィルムレジストの剥離性向上の観点から、好ましくは90mm2/s以上、より好ましくは100mm2/s以上である。同様の観点から、25℃における動粘度は、好ましくは100000mm2/s以下、より好ましくは12000mm2/s以下、更に好ましくは11000mm2/s以下、更により好ましくは10000mm2/s以下である。同様の観点から、25℃における動粘度は、好ましくは80mm2/s以上100000mm2/s以下、より好ましくは80mm2/s以上12000mm2/s以下、更に好ましくは90mm2/s以上11000mm2/s以下、より好ましくは100mm2/s以上10000mm2/s以下である。 The organic components, in one or more embodiments, the kinematic viscosity at 25 ° C., or less 80 mm 2 / s or more 120000mm 2 / s, from the viewpoint of improving the peeling resistance of the dry film resist, preferably 90 mm 2 / s As mentioned above, More preferably, it is 100 mm < 2 > / s or more. From the same viewpoint, the kinematic viscosity at 25 ° C., preferably 100,000 mm 2 / s or less, more preferably 12000 mm 2 / s or less, more preferably 11000mm 2 / s or less, still more preferably not more than 10000 mm 2 / s. From the same viewpoint, the kinematic viscosity at 25 ° C., preferably from 80 mm 2 / s or more 100,000 mm 2 / s or less, more preferably 80 mm 2 / s or more 12000 mm 2 / s or less, more preferably 90 mm 2 / s or more 11000mm 2 / It is s or less, More preferably, it is 100 mm < 2 > / s or more and 10000 mm < 2 > / s or less.

前記有機物成分としては、一又は複数の実施形態において、ドライフィルムレジストの剥離性向上の観点から、好ましくはシリコーンオイル(ポリシロキサン)、及びPEG(ポリエチレングリコール)が挙げられる。前記シリコーンオイルとしては、ドライフィルムレジストの剥離性向上の観点から、好ましくは非反応性シリコーンオイルである。前記シリコーンオイルとしては、同様の観点から、末端にフェニル基、メチル基、水素原子が導入されたシリコーンオイル及びこれらの変性シリコーンオイルが好ましい。前記変性シリコーンオイルとしては、フェニル基、ポリエーテル基等の有機基が側鎖に導入されたシリコーンオイルがより好ましい。末端にフェニル基、メチル基、水素原子が導入されたシリコーンオイルとしては、メチルフェニルシリコーンオイル、ジフェニルシリコーンオイル、ジメチルシリコーンオイル、メチルハイドロジェンシリコーンオイル等が挙げられる。フェニル基、ポリエーテルの有機基が側鎖に導入されたシリコーンオイルとしては、フェニル変性シリコーン、ポリエーテル変性シリコーン等が挙げられる。   In one or more embodiments, the organic component preferably includes silicone oil (polysiloxane) and PEG (polyethylene glycol) from the viewpoint of improving the peelability of the dry film resist. The silicone oil is preferably a non-reactive silicone oil from the viewpoint of improving the peelability of the dry film resist. From the same viewpoint, the silicone oil is preferably a silicone oil in which a phenyl group, a methyl group, or a hydrogen atom is introduced at the terminal, or a modified silicone oil thereof. The modified silicone oil is more preferably a silicone oil in which an organic group such as a phenyl group or a polyether group is introduced into the side chain. Examples of the silicone oil in which a phenyl group, a methyl group, or a hydrogen atom is introduced at the terminal include methylphenyl silicone oil, diphenyl silicone oil, dimethyl silicone oil, and methylhydrogen silicone oil. Examples of the silicone oil in which the phenyl group and the organic group of the polyether are introduced into the side chain include phenyl-modified silicone and polyether-modified silicone.

前記有機物成分は、一又は複数の実施形態において、ドライフィルムレジストの密着性向上の観点から、メチルフェニルシリコーンオイル、ジメチルシリコーンオイル及びポリエーテル変性シリコーンからなる群より選ばれる1種以上が好ましい。ドライフィルムレジストの密着性向上の観点から、ポリエーテル変性シリコーンのHLBが、好ましくは8以上、より好ましくは10以上、更に好ましくは11以上、更により好ましくは12以上である。同様の観点から、HLBが、好ましくは18以下、より好ましくは17以下、更に好ましくは16以下である。同様の観点から、HLBが、好ましくは8以上18以下、より好ましくは10以上18以下、更に好ましくは11以上17以下、更に好ましくは12以上16以下である。   In one or more embodiments, the organic component is preferably at least one selected from the group consisting of methylphenyl silicone oil, dimethyl silicone oil, and polyether-modified silicone from the viewpoint of improving the adhesion of the dry film resist. From the viewpoint of improving the adhesion of the dry film resist, the HLB of the polyether-modified silicone is preferably 8 or more, more preferably 10 or more, still more preferably 11 or more, and even more preferably 12 or more. From the same viewpoint, the HLB is preferably 18 or less, more preferably 17 or less, and still more preferably 16 or less. From the same viewpoint, HLB is preferably 8 or more and 18 or less, more preferably 10 or more and 18 or less, still more preferably 11 or more and 17 or less, and further preferably 12 or more and 16 or less.

[回路基板の製造方法]
本開示に係る回路基板の製造方法は、一態様において、基板表面上に形成するソルダレジスト層とドライフィルムレジスト層との間に、前記有機物成分の第3の層を形成することを含む。
[Circuit board manufacturing method]
In one aspect, a method for manufacturing a circuit board according to the present disclosure includes forming a third layer of the organic component between a solder resist layer and a dry film resist layer formed on a substrate surface.

本開示に係る回路基板の製造方法の一又は複数の実施形態を図1及び図2に基づいて説明する。図1は、本開示に係る回路基板の製造方法の一又は複数の実施形態を示す概略工程説明図である。図1と図2は、(b)以外は同じである。図1(a)に示すように、まず、回路基板10の表面にソルダレジスト層1(絶縁層)が形成され強固に固定される。ソルダレジスト層1には、電極部11が露出するように開口部が形成される。ソルダレジスト層1の上に前記有機物成分の層3が形成され、さらにその上にドライフィルムレジスト層2が積層され、露光により電極部11を覆う部分が除かれ、前記開口部と連通するように開口部7が形成される。或いは、ソルダレジスト層1と前記有機物成分の層3とドライフィルムレジスト層2とをこの順で積層した後に電極部11が露出するように開口部7を形成してもよい。ついで図1(b)に示すように、回路基板10の開口部7にはんだバンプ形成材料5を塗布する。或いは、図2(b)に示すように、はんだバンプ形成材料5のかわりに、はんだボール4を開口部7に配置してもよい。ついで、加熱(リフロー)して、図1(c)に示すように、はんだを前記電極部11の表面に析出させ、はんだバンプ6を形成する。そして、図1(d)に示すようにドライフィルムレジスト層2を洗浄剤組成物で剥離して、はんだバンプ6が形成された回路基板10を得る。なお、一又は複数の実施形態において、必要に応じて図3(e)に示すように、前記有機物成分の層3の洗浄、及び、はんだバンプ6のフラッタニングを行う。図1及び2に概略されるはんだバンプ形成方法においては、図示していないが、はんだの濡れ性等を向上させるため、はんだフラックスを使用してもよい。   One or more embodiments of a circuit board manufacturing method according to the present disclosure will be described with reference to FIGS. 1 and 2. Drawing 1 is an outline process explanatory view showing one or a plurality of embodiments of a manufacturing method of a circuit board concerning this indication. 1 and 2 are the same except for (b). As shown in FIG. 1A, first, a solder resist layer 1 (insulating layer) is formed on the surface of the circuit board 10 and firmly fixed. An opening is formed in the solder resist layer 1 so that the electrode portion 11 is exposed. The organic component layer 3 is formed on the solder resist layer 1, and the dry film resist layer 2 is further laminated thereon, and the portion covering the electrode portion 11 is removed by exposure so as to communicate with the opening. An opening 7 is formed. Or you may form the opening part 7 so that the electrode part 11 may be exposed, after laminating | stacking the solder resist layer 1, the said organic component layer 3, and the dry film resist layer 2 in this order. Next, as shown in FIG. 1B, a solder bump forming material 5 is applied to the opening 7 of the circuit board 10. Alternatively, as shown in FIG. 2B, solder balls 4 may be disposed in the openings 7 instead of the solder bump forming material 5. Next, heating (reflow) is performed to deposit solder on the surface of the electrode portion 11 as shown in FIG. Then, as shown in FIG. 1 (d), the dry film resist layer 2 is peeled off with the cleaning composition to obtain the circuit board 10 on which the solder bumps 6 are formed. In one or a plurality of embodiments, as shown in FIG. 3 (e), the organic component layer 3 is washed and the solder bumps 6 are fluttered as necessary. In the solder bump forming method outlined in FIGS. 1 and 2, although not shown, solder flux may be used to improve solder wettability and the like.

したがって、本開示に係る回路基板の製造方法は、一又は複数の実施形態において、下記の工程(1)〜(7)を含む回路基板の製造方法に関する。
工程(1):はんだ付け部が設けられた基板表面にソルダレジスト層を形成し、前記はんだ付け部が露出するようにはんだ付け用開口部を形成する工程。
工程(2):前記ソルダレジスト層上に250℃30分静置下での重量変化が4.0%以下の液体状の有機物成分の層を形成する工程。
工程(3):前記有機物成分の層上にドライフィルムレジスト層を形成する工程。
工程(4):前記ドライフィルムレジスト層及び前記有機物成分の層に前記はんだ付け部が露出するように、工程(1)の開口部と連通するはんだ付け用開口部を形成する工程。
工程(5):前記はんだ付け用開口部にはんだバンプ形成材料を入れる工程。
工程(6):加熱して前記はんだバンプ形成材料を溶融させて前記はんだ付け部にはんだバンプを固定させる工程。
工程(7):前記ドライフィルムレジスト層を剥離する工程。
Therefore, the circuit board manufacturing method according to the present disclosure relates to a circuit board manufacturing method including the following steps (1) to (7) in one or a plurality of embodiments.
Step (1): A step of forming a solder resist layer on the surface of the substrate on which the soldering portion is provided, and forming a soldering opening so that the soldering portion is exposed.
Step (2): A step of forming a liquid organic component layer having a weight change of 4.0% or less on standing at 250 ° C. for 30 minutes on the solder resist layer.
Step (3): A step of forming a dry film resist layer on the organic component layer.
Step (4): A step of forming a soldering opening communicating with the opening of the step (1) so that the soldering portion is exposed to the dry film resist layer and the organic component layer.
Step (5): A step of putting a solder bump forming material into the soldering opening.
Step (6): A step of heating and melting the solder bump forming material to fix the solder bumps to the soldered portion.
Step (7): A step of peeling off the dry film resist layer.

本開示に係る回路基板の製造方法は、その他の一又は複数の実施形態において、下記の工程(1’)、(2’)、及び(5)〜(7)を含む回路基板の製造方法に関する。
工程(1’):はんだ付け部が設けられた基板表面にソルダレジスト層を形成し、前記ソルダレジスト層上に250℃30分静置下での重量変化が4.0%以下の液体状の有機物成分の層を形成し、前記有機物成分の層上にドライフィルムレジスト層を形成する工程。
工程(2’):前記ソルダレジスト層、有機物成分の層、及びドライフィルムレジスト層に、前記はんだ付け部が露出するように、はんだ付け用開口部を形成する工程。
工程(5):前記はんだ付け用開口部にはんだバンプ形成材料を入れる工程。
工程(6):加熱して前記はんだバンプ形成材料を溶融させて前記はんだ付け部にはんだバンプを固定させる工程。
工程(7):前記ドライフィルムレジスト層を剥離する工程。
In one or a plurality of other embodiments, a method for manufacturing a circuit board according to the present disclosure relates to a method for manufacturing a circuit board including the following steps (1 ′), (2 ′), and (5) to (7). .
Step (1 ′): A solder resist layer is formed on the surface of the substrate on which the soldering portion is provided, and a liquid state having a weight change of 4.0% or less after standing at 250 ° C. for 30 minutes on the solder resist layer. Forming an organic component layer and forming a dry film resist layer on the organic component layer;
Step (2 ′): a step of forming a soldering opening in the solder resist layer, the organic component layer, and the dry film resist layer so that the soldering portion is exposed.
Step (5): A step of putting a solder bump forming material into the soldering opening.
Step (6): A step of heating and melting the solder bump forming material to fix the solder bumps to the soldered portion.
Step (7): A step of peeling off the dry film resist layer.

[工程(1)]
工程(1)は、はんだ付け部が設けられた基板表面に対してソルダレジスト層を配置して開口部を設ける工程である。はんだ付け部が設けられた基板は、一又は複数の実施形態において、はんだバンプを形成すべきはんだ付け部が設けられた回路基板が挙げられ、前記はんだ付け部は、一又は複数の実施形態において、電極である。前記回路基板は、一又は複数の実施形態において、図1(a)に示す通り、回路基板10の表面がソルダレジスト層1に覆われ、電極部11が表面に露出している形態が挙げられ、ソルダレジスト層1は回路基板10の表面に強固に固定されている。ソルダレジスト層1としては、限定されない一又は複数の実施形態において、エポキシ系、アクリル系、ポリイミド系などの樹脂が使用される。
[Step (1)]
Step (1) is a step of providing an opening by disposing a solder resist layer on the surface of the substrate on which the soldering portion is provided. In one or a plurality of embodiments, the substrate provided with the soldering part may be a circuit board provided with a soldering part on which a solder bump is to be formed, and the soldering part may be provided in one or a plurality of embodiments. , The electrode. In one or more embodiments of the circuit board, as shown in FIG. 1A, the surface of the circuit board 10 is covered with the solder resist layer 1 and the electrode portion 11 is exposed on the surface. The solder resist layer 1 is firmly fixed to the surface of the circuit board 10. As the solder resist layer 1, in one or more embodiments that are not limited, an epoxy resin, an acrylic resin, a polyimide resin, or the like is used.

[工程(2)]
工程(2)は、工程(1)のソルダレジスト層の上に有機物成分の層を配置する工程である。有機物成分としては前述のものが挙げられる。有機物成分の層の厚みとしては、ドライフィルムレジストの剥離性向上の観点から、理論的に(計算上)、好ましくは0.1μm以上50μm以下、より好ましくは0.3μm以上20μm以下、更に好ましくは0.5μm以上10μm以下、更により好ましくは0.8μm以上5μm以下、更により好ましくは約1μmである。有機物成分の層の配置は、一又は複数の実施形態において、有機物成分をソルダレジスト層表面に塗布することで行うことができるが、有機物成分の層の配置方法は限定されなくてもよい。
[Step (2)]
Step (2) is a step of disposing an organic component layer on the solder resist layer of step (1). Examples of the organic component include those described above. The thickness of the organic component layer is theoretically (calculated) from the viewpoint of improving the peelability of the dry film resist, preferably from 0.1 μm to 50 μm, more preferably from 0.3 μm to 20 μm, still more preferably. It is 0.5 μm or more and 10 μm or less, more preferably 0.8 μm or more and 5 μm or less, and still more preferably about 1 μm. In one or a plurality of embodiments, the organic component layer can be arranged by applying the organic component to the surface of the solder resist layer. However, the arrangement method of the organic component layer is not limited.

[工程(3)]
工程(3)は、工程(2)の有機物成分の層の上にドライフィルムレジスト層を形成する工程である。前記工程は、一又は複数の実施形態において、有機物成分の層の上にフィルム状のドライフィルムレジスト(ドライフィルム)をラミネートする工程である。ドライフィルムレジスト層を形成する樹脂材料としては、一又は複数の実施形態において、均一な厚膜形成の観点からフィルム状の感光性樹脂を用いることが好ましく、ドライフィルムレジストがより好ましい。また、ドライフィルムレジストは、扱い易さ等の点から、露光部分が硬化するネガ型の感光性フィルムがより好ましく、ネガ型のドライフィルムレジストがより好ましい。ネガ型のドライフィルムレジストは主成分がポリアクリル酸であることがより好ましい。本開示におけるドライフィルムレジストとはパターン形成後の工程で剥離を要するフィルム状感光性樹脂を指す。ドライフィルムレジストは、汎用のものを使用できる。ドライフィルムレジスト層の厚みは、一又は複数の実施形態において、析出はんだによりバンプを形成するために必要とされるはんだ析出量の観点から、好ましくは10μm以上、より好ましくは30μm以上である。また、ドライフィルムレジスト層の厚みは、一又は複数の実施形態において、ドライフィルムレジスト層を底部まで硬化させる観点から、好ましくは300μm以下、より好ましくは150μm以下である。
[Step (3)]
Step (3) is a step of forming a dry film resist layer on the organic component layer of step (2). In one or a plurality of embodiments, the step is a step of laminating a film-like dry film resist (dry film) on the organic component layer. As a resin material for forming the dry film resist layer, in one or a plurality of embodiments, a film-like photosensitive resin is preferably used from the viewpoint of uniform thick film formation, and a dry film resist is more preferable. Further, the dry film resist is more preferably a negative photosensitive film in which the exposed portion is cured from the viewpoint of ease of handling and the like, and more preferably a negative dry film resist. The negative dry film resist is more preferably polyacrylic acid as a main component. The dry film resist in the present disclosure refers to a film-like photosensitive resin that requires peeling in the step after pattern formation. A general-purpose dry film resist can be used. In one or a plurality of embodiments, the thickness of the dry film resist layer is preferably 10 μm or more, and more preferably 30 μm or more, from the viewpoint of the amount of solder deposited required for forming bumps by deposited solder. In one or a plurality of embodiments, the thickness of the dry film resist layer is preferably 300 μm or less, more preferably 150 μm or less, from the viewpoint of curing the dry film resist layer to the bottom.

[工程(4)]
工程(4)は、工程(2)及び(3)で形成した有機物成分の層及びドライフィルムレジスト層に前記はんだ付け部が露出するように開口部を形成する工程である。ドライフィルムレジスト層の開口部の形成は、一又は複数の実施形態において、露光・現像処理により行うことができる。有機物成分の層の開口部の形成は、一又は複数の実施形態において、ドライフィルムレジスト層の開口部の形成後、洗浄して行うことができる。工程(1)から(4)により、図1(a)に示す一又は複数の実施形態のように、回路基板10の表面にソルダレジスト層1、有機物成分の層3、ドライフィルムレジスト層2が形成され、開口部7から電極部11が露出している基板が得られる。
[Step (4)]
Step (4) is a step of forming an opening so that the soldered portion is exposed in the organic component layer and the dry film resist layer formed in steps (2) and (3). In one or a plurality of embodiments, the opening of the dry film resist layer can be formed by exposure / development processing. In one or a plurality of embodiments, the opening of the organic component layer can be washed after forming the opening of the dry film resist layer. Through steps (1) to (4), the solder resist layer 1, the organic component layer 3, and the dry film resist layer 2 are formed on the surface of the circuit board 10 as in one or a plurality of embodiments shown in FIG. A substrate that is formed and from which the electrode portion 11 is exposed through the opening 7 is obtained.

[工程(1’)及び(2’)]
工程(1)から(4)は、ソルダレジスト層の開口部の形成後に有機物成分の層及びドライフィルムレジスト層を積層するが、これらの工程に替えて、工程(1’)及び(2’)を行ってもよい。工程(1’)は、はんだ付け部が設けられた基板表面に対してソルダレジスト層、有機物成分の層、及びドライフィルムレジスト層を積層する工程である。各層の配置は、それぞれ工程(1)〜(3)と同様に行うことができる。工程(2’)は、工程(1’)の積層物に、はんだ付け部が露出するように、はんだ付け用開口部を形成する工程である。開口部の形成については、工程(1)及び(4)と同様に行うことができる。
[Steps (1 ′) and (2 ′)]
In steps (1) to (4), the organic component layer and the dry film resist layer are laminated after the formation of the opening of the solder resist layer, but instead of these steps, steps (1 ′) and (2 ′) May be performed. Step (1 ′) is a step of laminating a solder resist layer, an organic component layer, and a dry film resist layer on the surface of the substrate on which the soldering portion is provided. The arrangement of each layer can be performed in the same manner as in steps (1) to (3). Step (2 ′) is a step of forming a soldering opening in the laminate of step (1 ′) so that the soldering portion is exposed. About formation of an opening part, it can carry out similarly to process (1) and (4).

[工程(5)]
工程(5)は、工程(4)又は(2’)で形成した開口部にはんだバンプ形成材料を充填する工程である。はんだバンプ形成材料は、一又は複数の実施形態において、はんだペーストであり、例えば、ペースト印刷法で充填されうる(図1(b))。また、はんだバンプ形成材料は、一又は複数の実施形態において、はんだボールであって、例えば、ボール搭載法によって充填されうる(図2(b))。
[Step (5)]
Step (5) is a step of filling the opening formed in step (4) or (2 ′) with a solder bump forming material. In one or a plurality of embodiments, the solder bump forming material is a solder paste, and can be filled by, for example, a paste printing method (FIG. 1B). In addition, the solder bump forming material is a solder ball in one or a plurality of embodiments, and can be filled by, for example, a ball mounting method (FIG. 2B).

はんだペーストとしては、一又は複数の実施形態において、(a)錫粉末と、鉛、銅、銀等の金属塩とを含有したはんだペースト、あるいは(b)錫粉末と、銀イオン及び銅イオンから選ばれる少なくとも一種と、アリールホスフィン類、アルキルホスフィン類及びアゾール類から選ばれる少なくも一種との錯体とを含有したはんだペーストが挙げられる。上記(a)の金属塩と(b)の錯体とは混合して使用することもできる。なお、錫粉末というときは、金属錫粉末の他、例えば銀を含有する錫−銀系の錫合金粉末や銅を含有する錫−銅系の錫合金粉末なども含むものとする。前記金属塩としては、有機カルボン酸塩、有機スルホン酸塩などが挙げられる。   In one or a plurality of embodiments, the solder paste includes (a) a solder paste containing a tin salt and a metal salt such as lead, copper, silver, or (b) a tin powder and silver ions and copper ions. Examples thereof include a solder paste containing at least one selected from a complex of at least one selected from arylphosphines, alkylphosphines and azoles. The metal salt of (a) and the complex of (b) can be mixed and used. The term “tin powder” includes, for example, tin-silver tin alloy powder containing silver, tin-copper tin alloy powder containing copper, and the like in addition to metal tin powder. Examples of the metal salt include organic carboxylates and organic sulfonates.

はんだバンプ形成材料に含有されるはんだ合金は、典型的には錫ベースのはんだ合金であるが、例えば、インジウム系合金などの非錫系はんだ合金も、本開示において使用できる。従来の一般的な錫−鉛共晶はんだ合金の粒子も使用できるが、好ましくは鉛フリーはんだ合金の粒子を使用する。好ましい鉛フリーはんだ合金としては、錫−銀系、錫−銅系、錫−銀−銅系などが例示される。代表的組成例を挙げると次の通りである(%は質量%):
Sn:残部、Ag:0.3%、Cu:0.5%
Sn:残部、Ag:3.5%、Cu:0.7%
Sn:残部、Ag:3.5%
Sn:残部、Cu:0.7%。
The solder alloy contained in the solder bump forming material is typically a tin-based solder alloy, but non-tin solder alloys such as indium alloys can also be used in the present disclosure. Conventional common tin-lead eutectic solder alloy particles can also be used, but lead-free solder alloy particles are preferably used. Preferred lead-free solder alloys include tin-silver, tin-copper, and tin-silver-copper. Typical composition examples are as follows (% is% by mass):
Sn: balance, Ag: 0.3%, Cu: 0.5%
Sn: balance, Ag: 3.5%, Cu: 0.7%
Sn: remainder, Ag: 3.5%
Sn: remainder, Cu: 0.7%.

はんだペーストには、さらにフラックス成分や溶剤を混合することもできる。フラックス成分としては、通常、錫−鉛系、錫−銀系、錫−銅系などのはんだ材料に使用されるものを用いることができ、溶剤としては組成物中の他の成分を溶解し、粘度や濃度を調整することができるものであれば、特に限定されるものではない。工程(5)により、図1(b)に示す一又は複数の実施形態のように、回路基板10の表面にソルダレジスト層1、有機物成分の層3及びドライフィルムレジスト2が形成され、また、回路基板1の表面の電極部2上の開口部7にはんだ形成材料5が充填又は配置された回路基板10が得られうる。あるいは、工程(5)により、図2(b)に示す一又は複数の実施形態のように、回路基板10の表面にソルダレジスト層1、有機物成分の層3及びドライフィルムレジスト2が形成され、また、回路基板1の表面の電極部2上の開口部7にはんだボール4が充填又は配置された回路基板10が得られうる。   The solder paste can be further mixed with a flux component and a solvent. As a flux component, what is normally used for solder materials, such as a tin-lead system, a tin-silver system, and a tin-copper system, can dissolve other ingredients in a composition as a solvent, There is no particular limitation as long as the viscosity and concentration can be adjusted. By the step (5), as in one or a plurality of embodiments shown in FIG. 1B, the solder resist layer 1, the organic component layer 3 and the dry film resist 2 are formed on the surface of the circuit board 10, and A circuit board 10 in which the opening 7 on the electrode part 2 on the surface of the circuit board 1 is filled or arranged with the solder forming material 5 can be obtained. Alternatively, the solder resist layer 1, the organic component layer 3 and the dry film resist 2 are formed on the surface of the circuit board 10 by the step (5) as in one or a plurality of embodiments shown in FIG. Further, the circuit board 10 in which the solder balls 4 are filled or arranged in the opening 7 on the electrode part 2 on the surface of the circuit board 1 can be obtained.

[工程(6)]
工程(6)は、工程(5)で充填したはんだバンプ形成材料を加熱して溶融させて前記はんだ付け部にはんだバンプを固定させる工程である。加熱温度は、一又は複数の実施形態において、200℃以上、回路基板の耐熱性を考慮して200℃〜260℃が挙げられる。はんだバンプ形成材料の液相線温度は、通常200℃以上であり、加熱温度は、その他の一又は複数の実施形態において、前記はんだバンプ形成材料の液相線温度以上、回路基板の耐熱性を考慮して前記液相線温度以上260℃以下が挙げられる。加熱時間は、はんだバンプ形成材料の組成などに応じて決定され、一又は複数の実施形態において、好ましくは30秒〜10分程度、より好ましくは1分〜5分程度である。回路基板の生産性の観点から、一回の加熱処理でバンプを固定させることが好ましい。工程(6)により、図1(c)に示す一又は複数の実施形態のように、回路基板10の表面にソルダレジスト層1、有機物成分の層3及びドライフィルムレジスト2並びに開口部7が形成され、電極部11上にはんだバンプ6が形成された基板が得られうる。
[Step (6)]
Step (6) is a step of heating and melting the solder bump forming material filled in step (5) to fix the solder bumps to the soldering portion. In one or a plurality of embodiments, the heating temperature may be 200 ° C. or higher and 200 ° C. to 260 ° C. in consideration of the heat resistance of the circuit board. The liquidus temperature of the solder bump forming material is usually 200 ° C. or higher, and the heating temperature is higher than the liquidus temperature of the solder bump forming material and the heat resistance of the circuit board in one or more other embodiments. Considering the liquidus temperature to 260 ° C. or less in consideration. The heating time is determined according to the composition of the solder bump forming material and the like, and in one or more embodiments, is preferably about 30 seconds to 10 minutes, more preferably about 1 minute to 5 minutes. From the viewpoint of circuit board productivity, it is preferable to fix the bumps by a single heat treatment. By the step (6), the solder resist layer 1, the organic component layer 3, the dry film resist 2, and the opening 7 are formed on the surface of the circuit board 10 as in one or a plurality of embodiments shown in FIG. Thus, a substrate having the solder bumps 6 formed on the electrode portions 11 can be obtained.

[工程(7)]
工程(7)は、工程(6)で得られた回路基板のドライフィルムレジストを剥離する工程である。剥離方法としては、一又は複数の実施形態において、洗浄剤を用いた洗浄が挙げられ、該洗浄の手段としては、超音波洗浄法、スプレー法、浸漬揺動法、浸漬法、手拭き法の各種の洗浄手段が挙げられる。回路基板の種類にあわせて、これらの手段を単独で又は適宜組み合わせてもよい。回路基板への影響を抑制する観点及び洗浄性の観点からは、スプレー法、浸漬揺動法又は浸漬法が好ましい。
[Step (7)]
Step (7) is a step of removing the dry film resist of the circuit board obtained in step (6). Examples of the peeling method include cleaning using a cleaning agent in one or a plurality of embodiments. Examples of the cleaning means include an ultrasonic cleaning method, a spray method, an immersion rocking method, an immersion method, and a hand wiping method. The washing | cleaning means of these is mentioned. These means may be used alone or in combination as appropriate according to the type of circuit board. From the viewpoint of suppressing the influence on the circuit board and the viewpoint of cleanability, the spray method, the immersion rocking method or the immersion method is preferable.

工程(7)における洗浄剤は、ドライフィルムレジストの剥離性向上の観点から、アルカリ溶液であることが好ましく、特に限定されず、ドライフィルムレジスト層を剥離できる洗浄剤を使用できる。洗浄剤のpHは、ドライフィルムレジストの剥離性向上の観点から、好ましくは10.0以上、より好ましくは11.0以上、さらに好ましくは12.0以上であり、好ましくは14.0以下、より好ましくは13.5以下、さらに好ましく13.0以下である。工程(7)における洗浄時の温度は、ドライフィルムレジストの剥離性向上の観点から、好ましくは25℃以上、より好ましくは40℃以上である。また、水分の蒸発を抑制する観点から、90℃以下が好ましく、80℃以下がより好ましい。工程(7)における洗浄時間は、ドライフィルムレジストの剥離性向上の観点から、1分以上が好ましく、3分以上がより好ましく、5分以上がさらに好ましく、回路基板の製造の時間を短縮する観点から、30分以下が好ましく、20分以下がより好ましい。   The cleaning agent in the step (7) is preferably an alkaline solution from the viewpoint of improving the peelability of the dry film resist, and is not particularly limited, and a cleaning agent capable of peeling the dry film resist layer can be used. The pH of the cleaning agent is preferably 10.0 or higher, more preferably 11.0 or higher, still more preferably 12.0 or higher, preferably 14.0 or lower, from the viewpoint of improving the peelability of the dry film resist. Preferably it is 13.5 or less, More preferably, it is 13.0 or less. The temperature during washing in the step (7) is preferably 25 ° C. or higher, more preferably 40 ° C. or higher, from the viewpoint of improving the peelability of the dry film resist. Further, from the viewpoint of suppressing evaporation of moisture, 90 ° C. or lower is preferable, and 80 ° C. or lower is more preferable. From the viewpoint of improving the peelability of the dry film resist, the cleaning time in the step (7) is preferably 1 minute or longer, more preferably 3 minutes or longer, further preferably 5 minutes or longer, and a viewpoint of shortening the circuit board manufacturing time. Therefore, 30 minutes or less is preferable, and 20 minutes or less is more preferable.

工程(7)により、図1及び2の(d)に示す一又は複数の実施形態のように、回路基板10の表面の電極部11上にはんだバンプ6が形成された基板が得られうる。工程(7)の後、有機物成分の層が残存している場合は、適宜洗浄により除去できる。また、必要に応じて図1及び2の(e)に示す一又は複数の実施形態のように、はんだバンプ6のフラッタニングを行ってもよい。   By the step (7), a substrate in which the solder bumps 6 are formed on the electrode portions 11 on the surface of the circuit substrate 10 can be obtained as in one or a plurality of embodiments shown in FIG. 1 and FIG. After the step (7), if the organic component layer remains, it can be removed by washing as appropriate. Further, if necessary, the solder bumps 6 may be fluttered as in one or a plurality of embodiments shown in FIGS.

[電子部品の接合]
本開示に係る回路基板の製造方法は、一又は複数の実施形態において、さらに、前記工程(7)で得られた基板上に電子部品を乗せ、前記はんだバンプの液相線温度260℃以下の温度に加熱して電子部品のはんだ付け部と基板のはんだ付け部とを接合し、電子部品が接合した基板を得る工程を含む。この実施形態によれば、電子部品が接合された回路基板を製造できる。
[Join electronic components]
In one or a plurality of embodiments, the method for manufacturing a circuit board according to the present disclosure further includes placing an electronic component on the board obtained in the step (7), and a liquidus temperature of the solder bump of 260 ° C. or lower. Heating the temperature to join the soldered part of the electronic component and the soldered part of the substrate to obtain a substrate to which the electronic component is joined. According to this embodiment, a circuit board to which electronic components are bonded can be manufactured.

上述した実施形態に関し、本開示はさらに以下の一又は複数の実施形態にかかる組成物、製造方法、或いは用途を開示する。   Regarding the above-described embodiment, the present disclosure further discloses a composition, a production method, or an application according to one or more of the following embodiments.

<1> 基板表面上に形成するソルダレジスト層とドライフィルムレジスト層との間に、250℃30分静置下での重量変化が4.0%以下の液体状の有機物成分であって、動粘度が80mm2/s以上120000mm2/s以下である液体状の有機物成分の層を形成することを含む、回路基板の製造方法。 <1> A liquid organic component having a weight change of not more than 4.0% at 250 ° C. for 30 minutes between a solder resist layer and a dry film resist layer formed on the substrate surface. viscosity includes forming a layer of liquid organic component is less than 80 mm 2 / s or more 120000mm 2 / s, the manufacturing method of the circuit board.

<2> 下記の工程(1)〜(7)を含む回路基板の製造方法。
工程(1):はんだ付け部が設けられた基板表面にソルダレジスト層を形成し、前記はんだ付け部が露出するようにはんだ付け用開口部を形成する工程。
工程(2):前記ソルダレジスト層上に250℃30分静置下での重量変化が4.0%以下の液体状の有機物成分であって、動粘度が80mm2/s以上120000mm2/s以下である液体状の有機物成分の層を形成する工程。
工程(3):前記有機物成分の層上にドライフィルムレジスト層を形成する工程。
工程(4):前記ドライフィルムレジスト層及び前記有機物成分の層に、前記はんだ付け部が露出するように、工程(1)の開口部と連通するはんだ付け用開口部を形成する工程。
工程(5):前記はんだ付け用開口部にはんだバンプ形成材料を入れる工程。
工程(6):加熱して前記はんだバンプ形成材料を溶融させて前記はんだ付け部にはんだバンプを固定させる工程。
工程(7):前記ドライフィルムレジスト層を剥離する工程。
<2> A circuit board manufacturing method including the following steps (1) to (7).
Step (1): A step of forming a solder resist layer on the surface of the substrate on which the soldering portion is provided, and forming a soldering opening so that the soldering portion is exposed.
Step (2): A liquid organic component having a weight change of 4.0% or less on standing at 250 ° C. for 30 minutes on the solder resist layer, and having a kinematic viscosity of 80 mm 2 / s to 120,000 mm 2 / s. The process of forming the layer of the liquid organic substance component which is the following.
Step (3): A step of forming a dry film resist layer on the organic component layer.
Step (4): A step of forming a soldering opening communicating with the opening in the step (1) so that the soldering portion is exposed in the dry film resist layer and the organic component layer.
Step (5): A step of putting a solder bump forming material into the soldering opening.
Step (6): A step of heating and melting the solder bump forming material to fix the solder bumps to the soldered portion.
Step (7): A step of peeling off the dry film resist layer.

<3> 下記の工程(1’)、(2’)、及び(5)〜(7)を含む回路基板の製造方法。
工程(1’):はんだ付け部が設けられた基板表面にソルダレジスト層を形成し、前記ソルダレジスト層上に250℃30分静置下での重量変化が4.0%以下の液体状の有機物成分であって、動粘度が80mm2/s以上120000mm2/s以下である液体状の有機物成分の層を形成し、前記有機物成分の層上にドライフィルムレジスト層を形成する工程。
工程(2’):前記ソルダレジスト層、有機物成分の層、及びドライフィルムレジスト層に、前記はんだ付け部が露出するように、はんだ付け用開口部を形成する工程。
工程(5):前記はんだ付け用開口部にはんだバンプ形成材料を入れる工程。
工程(6):加熱して前記はんだバンプ形成材料を溶融させて前記はんだ付け部にはんだバンプを固定させる工程。
工程(7):前記ドライフィルムレジスト層を剥離する工程。
<3> A circuit board manufacturing method including the following steps (1 ′), (2 ′), and (5) to (7).
Step (1 ′): A solder resist layer is formed on the surface of the substrate on which the soldering portion is provided, and a liquid state having a weight change of 4.0% or less after standing at 250 ° C. for 30 minutes on the solder resist layer. be organic component, the step of kinematic viscosity 80 mm 2 / s or more 120000mm 2 / s to form a layer of liquid organic component or less, to form a dry film resist layer on the layer of the organic components.
Step (2 ′): a step of forming a soldering opening in the solder resist layer, the organic component layer, and the dry film resist layer so that the soldering portion is exposed.
Step (5): A step of putting a solder bump forming material into the soldering opening.
Step (6): A step of heating and melting the solder bump forming material to fix the solder bumps to the soldered portion.
Step (7): A step of peeling off the dry film resist layer.

<4> 前記液体状の有機物成分の250℃30分静置下での重量変化が、好ましくは3.5%以下、より好ましくは3.0%以下、更に好ましくは2.0%以下、更に好ましくは1.5%以下、さらにより好ましくは1.3%以下であるである、<1>から<3>のいずれかに記載の製造方法。
<5> 前記液体状の有機物成分の25℃における動粘度が、好ましくは90mm2/s以上、より好ましくは100mm2/s以上である、<1>から<4>のいずれかに記載の製造方法。
<6> 前記液体状の有機物成分の25℃における動粘度が、好ましくは100000mm2/s以下、より好ましくは12000mm2/s以下、更に好ましくは11000mm2/s以下、更により好ましくは10000mm2/s以下である、<1>から<5>のいずれかに記載の製造方法。
<7> 前記液体状の有機物成分の25℃における動粘度が、80mm2/s以上120000mm2/s以下、好ましくは80mm2/s以上100000mm2/s以下、より好ましくは80mm2/s以上12000mm2/s以下、更に好ましくは90mm2/s以上11000mm2/s以下、より好ましくは100mm2/s以上10000mm2/s以下である、<1>から<6>のいずれかに記載の製造方法。
<8> 前記液体状の有機物成分がシリコーンオイルである、<1>から<7>のいずれかに記載の製造方法。
<9> 前記液体状の有機物成分がメチルフェニルシリコーンオイル、ジメチルシリコーンオイル及びHLBが11以上17以下のポリエーテル変性シリコーンからなる群より選ばれる1種以上である、<8>に記載の製造方法。
<10> 前記ポリエーテル変性シリコーンのHLBが、好ましくは8以上、より好ましくは10以上、更に好ましくは11以上、更により好ましくは12以上である、<9>に記載の製造方法。
<11> 前記ポリエーテル変性シリコーンのHLBが、好ましくは18以下、より好ましくは17以下、更に好ましくは16以下である、<9>又は<10>に記載の製造方法。
<12> 前記ポリエーテル変性シリコーンのHLBが、好ましくは8以上18以下、より好ましくは10以上18以下、更に好ましくは11以上17以下、更に好ましくは12以上16以下である、<9>から<11>のいずれかに記載の製造方法。
<13> 前記液体状の有機物成分の層の厚みが、好ましくは0.1μm以上50μm以下、より好ましくは0.3μm以上20μm以下、更に好ましくは0.5μm以上10μm以下、更により好ましくは0.8μm以上5μm以下、更により好ましくは約1μmである、<1>から<12>のいずれかに記載の製造方法。
<14> ドライフィルムレジスト層を剥離させる工程にアルカリ溶液を使う、<2>から<13>のいずれかに記載の製造方法。
<15> 前記有機物成分の層を形成する方法が、ソルダレジスト層表面に前記液体状の有機物成分を塗布する方法である、<1>から<14>のいずれかに記載の製造方法。
<4> The weight change of the liquid organic component after standing at 250 ° C. for 30 minutes is preferably 3.5% or less, more preferably 3.0% or less, still more preferably 2.0% or less, and further The production method according to any one of <1> to <3>, which is preferably 1.5% or less, and more preferably 1.3% or less.
<5> The production according to any one of <1> to <4>, wherein the liquid organic component has a kinematic viscosity at 25 ° C. of preferably 90 mm 2 / s or more, more preferably 100 mm 2 / s or more. Method.
<6> a kinematic viscosity at 25 ° C. of the liquid organic components, preferably 100,000 mm 2 / s or less, more preferably 12000 mm 2 / s or less, more preferably 11000mm 2 / s or less, even more preferably 10000 mm 2 / The production method according to any one of <1> to <5>, which is s or less.
<7> a kinematic viscosity at 25 ° C. of the liquid organic components, 80 mm 2 / s or more 120000mm 2 / s or less, preferably 80 mm 2 / s or more 100,000 mm 2 / s or less, more preferably 80 mm 2 / s or more 12000mm 2 / s or less, more preferably 90 mm 2 / s or more 11000Mm 2 / s or less, and more preferably not more than 100 mm 2 / s or more 10000 mm 2 / s, a process according to any one of <6><1> .
<8> The method according to any one of <1> to <7>, wherein the liquid organic component is silicone oil.
<9> The method according to <8>, wherein the liquid organic component is at least one selected from the group consisting of methylphenyl silicone oil, dimethyl silicone oil, and polyether-modified silicone having an HLB of 11 to 17. .
<10> The method according to <9>, wherein the polyether-modified silicone has an HLB of preferably 8 or more, more preferably 10 or more, still more preferably 11 or more, and even more preferably 12 or more.
<11> The method according to <9> or <10>, wherein the polyether-modified silicone has an HLB of preferably 18 or less, more preferably 17 or less, and still more preferably 16 or less.
<12> The HLB of the polyether-modified silicone is preferably 8 or more and 18 or less, more preferably 10 or more and 18 or less, further preferably 11 or more and 17 or less, and further preferably 12 or more and 16 or less, from <9> to <11> The manufacturing method in any one of.
<13> The liquid organic component layer preferably has a thickness of 0.1 μm to 50 μm, more preferably 0.3 μm to 20 μm, still more preferably 0.5 μm to 10 μm, and still more preferably 0.8 μm. The production method according to any one of <1> to <12>, which is 8 μm or more and 5 μm or less, and more preferably about 1 μm.
<14> The production method according to any one of <2> to <13>, wherein an alkaline solution is used in the step of peeling the dry film resist layer.
<15> The method according to any one of <1> to <14>, wherein the method of forming the organic component layer is a method of applying the liquid organic component to a solder resist layer surface.

以下の実施例は本開示の例示を目的とし、本開示をいかなる意味でも制限する意図はない。実施例中、%は特に指定しない限り質量%である。   The following examples are intended to illustrate the present disclosure and are not intended to limit the present disclosure in any way. In Examples,% is% by mass unless otherwise specified.

(実施例1)
<評価基板の作成法>
ハンダ付け部にソルダレジスト層の開口が形成されたソルダレジスト基板(ソルダレジスト:太陽インキ社製AUS SR−1、基材:FR−4)を準備した。この基板に理論的に1μm厚さとなる量のメチルフェニルシリコーンオイル(25℃動粘度100mm2/s)(信越化学社製KF−50−100cs)オクタン1%溶液を塗布した。その上にカバーフィルムを剥がしたドライフィルムレジスト(DuPont社製)を100℃に加熱したミニローラーで圧着した。基板上に開口パターンを置いて露光し(1000mJ照射)、現像した(1wt% 炭酸ナトリウム水溶液 30秒濯ぎ2回)。
この後、実際の回路基板の製造法では、開口部にはんだバンプ形成材料を入れ、加熱することで溶融させて、開口部にはんだバンプを固定させる。ここではモデル実験として、はんだバンプ形成材料は用いず、はんだ溶融温度を想定し、240℃の電気炉中に5分間静置した。
Example 1
<Evaluation board creation method>
A solder resist substrate (solder resist: AUS SR-1, manufactured by Taiyo Ink Co., Ltd., base material: FR-4) in which an opening of a solder resist layer was formed in a soldered portion was prepared. A 1% solution of methyl phenyl silicone oil (25 ° C. kinematic viscosity 100 mm 2 / s) (KF-50-100cs, manufactured by Shin-Etsu Chemical Co., Ltd.) in a theoretical amount of 1 μm in thickness was applied to this substrate. A dry film resist (manufactured by DuPont) from which the cover film had been peeled was pressure bonded with a mini roller heated to 100 ° C. An opening pattern was placed on the substrate, exposed (irradiated with 1000 mJ), and developed (1 wt% sodium carbonate aqueous solution, 30 seconds rinse twice).
Thereafter, in an actual circuit board manufacturing method, a solder bump forming material is put into the opening and melted by heating to fix the solder bump in the opening. Here, as a model experiment, a solder bump forming material was not used, and a solder melting temperature was assumed, and this was left in an electric furnace at 240 ° C. for 5 minutes.

<動粘度の測定>
JIS Z 8803の方法により、ウッベローデ粘度計にて測定した。
<Measurement of kinematic viscosity>
It measured with the Ubbelohde viscometer by the method of JISZ8803.

<密着性の評価>
室温で半日静置した評価基板について、ドライフィルムレジストの剥離状態を目視で観察し密着性を評価した(以下同様)。
○:良好・・ドライフィルムレジストの剥離部分無し
×:不良・・ドライフィルムレジストの剥離部分有り
<Evaluation of adhesion>
About the evaluation board | substrate which left still at room temperature for half a day, the peeling state of the dry film resist was observed visually, and adhesiveness was evaluated (the following is the same).
○: Good ・ ・ No dry film resist peeling part × : Bad ・ ・ Dry film resist peeling part

<剥離性の評価>
50℃の剥離液(TMAHとモノエタノールアミンの混合水溶液)中で8分間超音波処理(38kHz)した後、ドライフィルムレジスト面を40℃のイオン交換水で5分間シャワー処理し、次に室温のイオン交換水1分間シャワー処理し、窒素ブローを使って水切り乾燥を行った。乾燥後の基板を写真撮影し、残存するドライフィルムレジストの面積を判定して剥離性の評価を行った(以下同様)。
○:良好・・残存面積1%以下
△:良好と不良の間:残存面積1%超10%以下
×:不良・・残存面積10%超
<Evaluation of peelability>
After sonication (38 kHz) for 8 minutes in a 50 ° C. stripping solution (mixed aqueous solution of TMAH and monoethanolamine), the dry film resist surface was showered with ion-exchanged water at 40 ° C. for 5 minutes, and then at room temperature. Ion-exchanged water was showered for 1 minute, and drained and dried using a nitrogen blow. The substrate after drying was photographed, and the area of the remaining dry film resist was judged to evaluate the peelability (the same applies hereinafter).
○: Good ・ ・ Residual area 1% or less △: Between good and bad: Residual area>1%> 10% or less ×: Defective ・ ・ Residual area> 10%

<第3の層の耐熱性の評価>
メチルフェニルシリコーンオイル(100mm2/s、25℃動粘度、以下同様)(信越化学社製KF−50−100cs)を定温乾燥機(アドバンテック東洋社製DRS420DA)内に大気圧下250℃で30分間静置させ、加熱前後の重量変化を電子天秤により測定して耐熱性を評価した(以下同様)。
○:良好・・重量変化が4%以下
×:不良・・重量変化が4%を超える
<Evaluation of heat resistance of third layer>
Methyl phenyl silicone oil (100 mm 2 / s, 25 ° C. kinematic viscosity, the same applies hereinafter) (KF-50-100cs, manufactured by Shin-Etsu Chemical Co., Ltd.) is placed in a constant temperature dryer (DRS420DA, manufactured by Advantech Toyo Co., Ltd.) at 250 ° C. under atmospheric pressure for 30 minutes. The sample was allowed to stand and the change in weight before and after heating was measured with an electronic balance to evaluate the heat resistance (the same applies hereinafter).
○: Good ・ ・ Change in weight is 4% or less × : Defective ・ ・ Change in weight exceeds 4%

(実施例2)
実施例1においてメチルフェニルシリコーンオイル(100mm2/s)(信越化学社製KF−50−100cs)オクタン1%溶液をジメチルシリコーンオイル(1000mm2/s)(信越化学社製KF−96−1000cs)オクタン1%溶液に変えて、ドライフィルムレジストの密着性と剥離性の評価を行った。また、メチルフェニルシリコーンオイル(100mm2/s)(信越化学社製KF−50−100cs)をジメチルシリコーンオイル(1000mm2/s)(信越化学社製KF−96−1000cs)に変えて、耐熱性の評価を行った。
(Example 2)
In Example 1, methylphenyl silicone oil (100 mm 2 / s) (KF-50-100cs manufactured by Shin-Etsu Chemical Co.) octane 1% solution was added to dimethyl silicone oil (1000 mm 2 / s) (KF-96-1000 cs manufactured by Shin-Etsu Chemical Co., Ltd.). The adhesiveness and peelability of the dry film resist were evaluated by changing to a 1% octane solution. Further, methylphenyl silicone oil (100 mm 2 / s) (KF-50-100cs made by Shin-Etsu Chemical Co., Ltd.) was changed to dimethyl silicone oil (1000 mm 2 / s) (KF-96-1000 cs made by Shin-Etsu Chemical Co., Ltd.), and heat resistance was improved. Was evaluated.

(実施例3)
実施例1においてメチルフェニルシリコーンオイル(100mm2/s)(信越化学社製KF−50−100cs)オクタン1%溶液をジメチルシリコーンオイル(1万mm2/s)(信越化学社製KF−96−1万cs)オクタン1%溶液に変えて、ドライフィルムレジストの密着性と剥離性の評価を行った。また、メチルフェニルシリコーンオイル(100mm2/s)(信越化学社製KF−50−100cs)をジメチルシリコーンオイル(1万mm2/s)(信越化学社製KF−96−1万cs)に変えて、耐熱性の評価を行った。
(Example 3)
In Example 1, a 1% solution of methyl phenyl silicone oil (100 mm 2 / s) (KF-50-100cs manufactured by Shin-Etsu Chemical Co.) octane was added to dimethyl silicone oil (10,000 mm 2 / s) (KF-96- manufactured by Shin-Etsu Chemical Co., Ltd.). The change was made to a 10,000 cs) 1% octane solution, and the adhesion and peelability of the dry film resist were evaluated. Further, methylphenyl silicone oil (100 mm 2 / s) (KF-50-100cs manufactured by Shin-Etsu Chemical Co., Ltd.) is changed to dimethyl silicone oil (10,000 mm 2 / s) (KF-96-10,000 cs manufactured by Shin-Etsu Chemical Co., Ltd.). The heat resistance was evaluated.

(実施例4)
実施例1においてメチルフェニルシリコーンオイル(100mm2/s)(信越化学社製KF−50−100cs)オクタン1%溶液をジメチルシリコーンオイル(10万mm2/s)(信越化学社製KF−96−10万cs)オクタン1%溶液に変えて、ドライフィルムレジストの密着性と剥離性の評価を行った。また、メチルフェニルシリコーンオイル(100mm2/s)(信越化学社製KF−50−100cs)をジメチルシリコーンオイル(10万mm2/s)(信越化学社製KF−96−10万cs)に変えて、耐熱性の評価を行った。
Example 4
In Example 1, methyl phenyl silicone oil (100 mm 2 / s) (KF-50-100cs manufactured by Shin-Etsu Chemical Co.) octane 1% solution was added to dimethyl silicone oil (100,000 mm 2 / s) (KF-96- manufactured by Shin-Etsu Chemical Co., Ltd.). In addition to a 100,000 cs) 1% octane solution, the adhesion and peelability of the dry film resist were evaluated. Further, methylphenyl silicone oil (100 mm 2 / s) (KF-50-100cs manufactured by Shin-Etsu Chemical Co., Ltd.) is changed to dimethyl silicone oil (100,000 mm 2 / s) (KF-96-100,000 cs manufactured by Shin-Etsu Chemical Co., Ltd.). The heat resistance was evaluated.

(参考例1)
実施例1においてメチルフェニルシリコーンオイル(100mm2/s)(信越化学社製KF−50−100cs)オクタン1%溶液をポリビニルアルコール(市販文具水のり)1%水溶液に変えて、ドライフィルムレジストの密着性と剥離性の評価を行った。また、メチルフェニルシリコーンオイル(100mm2/s)(信越化学社製KF−50−100cs)をポリビニルアルコール(和光純薬 特級)に変えて、耐熱性の評価を行った。ここでの耐熱性の評価が不良であったため、ポリビニルアルコール(市販文具水のり)1%水溶液の動粘度の測定は行わなかった。
(Reference Example 1)
In Example 1, methyl phenyl silicone oil (100 mm 2 / s) (KF-50-100cs manufactured by Shin-Etsu Chemical Co., Ltd.) octane 1% solution was changed to polyvinyl alcohol (commercial stationery water) 1% aqueous solution, and dry film resist adhesion And peelability were evaluated. Further, the methylphenyl silicone oil (100 mm 2 / s) (KF-50-100cs manufactured by Shin-Etsu Chemical Co., Ltd.) was changed to polyvinyl alcohol (special grade of Wako Pure Chemical Industries), and the heat resistance was evaluated. Since the evaluation of heat resistance here was poor, the kinematic viscosity of a 1% aqueous solution of polyvinyl alcohol (commercial stationery water paste) was not measured.

(比較例1)
実施例1においてメチルフェニルシリコーンオイル(100mm2/s)(信越化学社製KF−50−100cs)オクタン1%溶液を使わずに、ドライフィルムレジストの密着性と剥離性の評価を行った。
(Comparative Example 1)
In Example 1, the adhesion and peelability of the dry film resist were evaluated without using a methylphenyl silicone oil (100 mm 2 / s) (KF-50-100cs, manufactured by Shin-Etsu Chemical Co., Ltd.) octane 1% solution.

実施例1〜4、参考例1、及び比較例1における第3の層の粘度と耐熱性、及びドライフィルムレジストの密着性および剥離性の結果を表1に示す。   Table 1 shows the results of the viscosity and heat resistance of the third layer in Examples 1 to 4, Reference Example 1 and Comparative Example 1, and the adhesion and peelability of the dry film resist.

Figure 2016111094
Figure 2016111094

表1のとおり、実施例1〜4は、参考例1及び比較例1と比較して、ドライフィルムレジストの剥離性が優れていた。また、実施例1〜3は、実施例4に比べて剥離性がさらに優れていることが判った。   As shown in Table 1, Examples 1 to 4 were superior in releasability of the dry film resist as compared to Reference Example 1 and Comparative Example 1. Moreover, it turned out that Examples 1-3 are further excellent in peelability compared with Example 4. FIG.

(実施例5)
実施例1においてメチルフェニルシリコーンオイル(100mm2/s)(信越化学社製KF−50−100cs)オクタン1%溶液をポリエーテル変性シリコーン(180mm2/s、HLB 4)(信越化学社製KF−6020)IPA1%に変えて、ドライフィルムレジストの密着性と剥離性の評価を行った。また、メチルフェニルシリコーンオイル(100mm2/s)(信越化学社製KF−50−100cs)をポリエーテル変性シリコーン(180mm2/s、HLB 4)(信越化学社製KF−6020)に変えて、耐熱性の評価を行った。
(Example 5)
In Example 1, methyl phenyl silicone oil (100 mm 2 / s) (KF-50-100cs manufactured by Shin-Etsu Chemical Co.) octane 1% solution was converted to polyether-modified silicone (180 mm 2 / s, HLB 4) (KF- manufactured by Shin-Etsu Chemical Co., Ltd.) 6020) The adhesion and peelability of the dry film resist were evaluated in place of IPA 1%. Further, methylphenyl silicone oil (100 mm 2 / s) (KF-50-100cs manufactured by Shin-Etsu Chemical Co., Ltd.) was changed to polyether-modified silicone (180 mm 2 / s, HLB 4) (KF-6020 manufactured by Shin-Etsu Chemical Co., Ltd.) The heat resistance was evaluated.

(実施例6)
実施例1においてメチルフェニルシリコーンオイル(100mm2/s)(信越化学社製KF−50−100cs)オクタン1%溶液をポリエーテル変性シリコーン(150mm2/s、HLB 12)(信越化学社製KF−355A)IPA1%に変えて、ドライフィルムレジストの密着性と剥離性の評価を行った。また、メチルフェニルシリコーンオイル(100mm2/s)(信越化学社製KF−50−100cs)をポリエーテル変性シリコーン(150mm2/s、HLB 12)(信越化学社製KF−355A)に変えて、耐熱性の評価を行った。
(Example 6)
In Example 1, methyl phenyl silicone oil (100 mm 2 / s) (KF-50-100cs manufactured by Shin-Etsu Chemical Co., Ltd.) 1% octane solution was changed to polyether-modified silicone (150 mm 2 / s, HLB 12) (KF- manufactured by Shin-Etsu Chemical Co., Ltd.) 355A) The dry film resist was evaluated for adhesion and peelability by changing to IPA 1%. Further, methyl phenyl silicone oil (100 mm 2 / s) (KF-50-100cs manufactured by Shin-Etsu Chemical Co., Ltd.) was changed to polyether-modified silicone (150 mm 2 / s, HLB 12) (KF-355A manufactured by Shin-Etsu Chemical Co., Ltd.) The heat resistance was evaluated.

(実施例7)
実施例1においてメチルフェニルシリコーンオイル(100mm2/s)(信越化学社製KF−50−100cs)オクタン1%溶液をポリエーテル変性シリコーン(200mm2/s、HLB 16)(信越化学社製KF−354L)オクタン1%溶液に変えて、ドライフィルムレジストの密着性と剥離性の評価を行った。また、メチルフェニルシリコーンオイル(100mm2/s)(信越化学社製KF−50−100cs)をポリエーテル変性シリコーン(200mm2/s、HLB 16)(信越化学社製KF−354L)に変えて、耐熱性の評価を行った。
(Example 7)
In Example 1, methyl phenyl silicone oil (100 mm 2 / s) (KF-50-100cs manufactured by Shin-Etsu Chemical Co., Ltd.) 1% solution of octane was changed to polyether-modified silicone (200 mm 2 / s, HLB 16) (KF- manufactured by Shin-Etsu Chemical Co., Ltd.). 354L) The adhesiveness and peelability of the dry film resist were evaluated by changing to a 1% octane solution. Further, methylphenyl silicone oil (100 mm 2 / s) (KF-50-100cs manufactured by Shin-Etsu Chemical Co., Ltd.) was changed to polyether-modified silicone (200 mm 2 / s, HLB 16) (KF-354L manufactured by Shin-Etsu Chemical Co., Ltd.) The heat resistance was evaluated.

実施例5〜7における第3の層のHLBと粘度と耐熱性、及びドライフィルムレジストの密着性および剥離性の結果を表2に示す。   Table 2 shows the results of HLB, viscosity, heat resistance, and adhesion and peelability of the dry film resist of the third layer in Examples 5 to 7.

Figure 2016111094
Figure 2016111094

表2のとおり、実施例5〜7は、参考例1及び比較例1と比較して、ドライフィルムレジストの剥離性が優れていた。また、実施例6及び7は、実施例5に比べて密着性が優れていることが判った。   As shown in Table 2, Examples 5 to 7 were excellent in the peelability of the dry film resist as compared with Reference Example 1 and Comparative Example 1. Moreover, it turned out that Example 6 and 7 are excellent in adhesiveness compared with Example 5. FIG.

1 ソルダレジスト層
2 ドライフィルムレジスト層
3 有機物成分の層
4 はんだボール
5 はんだ形成材料
6 はんだバンプ
7 開口部
10 回路基板
11 電極部
DESCRIPTION OF SYMBOLS 1 Solder resist layer 2 Dry film resist layer 3 Organic component layer 4 Solder ball 5 Solder forming material 6 Solder bump 7 Opening part 10 Circuit board 11 Electrode part

Claims (7)

回路基板の製造方法であって、基板表面上に形成するソルダレジスト層とドライフィルムレジスト層との間に、250℃30分静置下での重量変化が4.0%以下の液体状の有機物成分であって、動粘度が80mm2/s以上120000mm2/s以下である液体状の有機物成分の層を形成することを含む、製造方法。 A method for producing a circuit board, which is a liquid organic substance having a weight change of not more than 4.0% after standing at 250 ° C. for 30 minutes between a solder resist layer and a dry film resist layer formed on the substrate surface. a component, kinematic viscosity comprises forming a layer of liquid organic component is less than 80 mm 2 / s or more 120000mm 2 / s, the production method. 下記の工程(1)〜(7)を含む回路基板の製造方法。
工程(1):はんだ付け部が設けられた基板表面にソルダレジスト層を形成し、前記はんだ付け部が露出するようにはんだ付け用開口部を形成する工程。
工程(2):前記ソルダレジスト層上に250℃30分静置下での重量変化が4.0%以下の液体状の有機物成分であって、動粘度が80mm2/s以上120000mm2/s以下である液体状の有機物成分の層を形成する工程。
工程(3):前記有機物成分の層上にドライフィルムレジスト層を形成する工程。
工程(4):前記ドライフィルムレジスト層及び前記有機物成分の層に、前記はんだ付け部が露出するように、工程(1)の開口部と連通するはんだ付け用開口部を形成する工程。
工程(5):前記はんだ付け用開口部にはんだバンプ形成材料を入れる工程。
工程(6):加熱して前記はんだバンプ形成材料を溶融させて前記はんだ付け部にはんだバンプを固定させる工程。
工程(7):前記ドライフィルムレジスト層を剥離する工程。
A circuit board manufacturing method including the following steps (1) to (7).
Step (1): A step of forming a solder resist layer on the surface of the substrate on which the soldering portion is provided, and forming a soldering opening so that the soldering portion is exposed.
Step (2): A liquid organic component having a weight change of 4.0% or less on standing at 250 ° C. for 30 minutes on the solder resist layer, and having a kinematic viscosity of 80 mm 2 / s to 120,000 mm 2 / s. The process of forming the layer of the liquid organic substance component which is the following.
Step (3): A step of forming a dry film resist layer on the organic component layer.
Step (4): A step of forming a soldering opening communicating with the opening in the step (1) so that the soldering portion is exposed in the dry film resist layer and the organic component layer.
Step (5): A step of putting a solder bump forming material into the soldering opening.
Step (6): A step of heating and melting the solder bump forming material to fix the solder bumps to the soldered portion.
Step (7): A step of peeling off the dry film resist layer.
下記の工程(1’)、(2’)、及び(5)〜(7)を含む回路基板の製造方法。
工程(1’):はんだ付け部が設けられた基板表面にソルダレジスト層を形成し、前記ソルダレジスト層上に250℃30分静置下での重量変化が4.0%以下の液体状の有機物成分であって、動粘度が80mm2/s以上120000mm2/s以下である液体状の有機物成分の層を形成し、前記有機物成分の層上にドライフィルムレジスト層を形成する工程。
工程(2’):前記ソルダレジスト層、有機物成分の層、及びドライフィルムレジスト層に、前記はんだ付け部が露出するように、はんだ付け用開口部を形成する工程。
工程(5):前記はんだ付け用開口部にはんだバンプ形成材料を入れる工程。
工程(6):加熱して前記はんだバンプ形成材料を溶融させて前記はんだ付け部にはんだバンプを固定させる工程。
工程(7):前記ドライフィルムレジスト層を剥離する工程。
A circuit board manufacturing method including the following steps (1 ′), (2 ′), and (5) to (7).
Step (1 ′): A solder resist layer is formed on the surface of the substrate on which the soldering portion is provided, and a liquid state having a weight change of 4.0% or less after standing at 250 ° C. for 30 minutes on the solder resist layer. be organic component, the step of kinematic viscosity 80 mm 2 / s or more 120000mm 2 / s to form a layer of liquid organic component or less, to form a dry film resist layer on the layer of the organic components.
Step (2 ′): a step of forming a soldering opening in the solder resist layer, the organic component layer, and the dry film resist layer so that the soldering portion is exposed.
Step (5): A step of putting a solder bump forming material into the soldering opening.
Step (6): A step of heating and melting the solder bump forming material to fix the solder bumps to the soldered portion.
Step (7): A step of peeling off the dry film resist layer.
前記液体状の有機物成分がシリコーンオイルである、請求項1から3のいずれかに記載の製造方法。   The manufacturing method in any one of Claim 1 to 3 whose said liquid organic substance component is silicone oil. 前記液体状の有機物成分がメチルフェニルシリコーンオイル、ジメチルシリコーンオイル及びHLBが11以上17以下のポリエーテル変性シリコーンからなる群より選ばれる1種以上である、請求項4に記載の製造方法。   The manufacturing method according to claim 4, wherein the liquid organic component is at least one selected from the group consisting of methylphenyl silicone oil, dimethyl silicone oil, and polyether-modified silicone having an HLB of 11 to 17. ドライフィルムレジスト層を剥離させる工程にアルカリ溶液を使う、請求項2から5のいずれかに記載の製造方法。   The manufacturing method according to any one of claims 2 to 5, wherein an alkaline solution is used in the step of peeling the dry film resist layer. 前記有機物成分の層を形成する方法が、ソルダレジスト層表面に前記液体状の有機物成分を塗布する方法である、請求項1から6のいずれかに記載の製造方法。   The manufacturing method according to any one of claims 1 to 6, wherein the method of forming the organic component layer is a method of applying the liquid organic component on a solder resist layer surface.
JP2014245247A 2014-12-03 2014-12-03 Method of manufacturing circuit board Active JP6426453B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014245247A JP6426453B2 (en) 2014-12-03 2014-12-03 Method of manufacturing circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014245247A JP6426453B2 (en) 2014-12-03 2014-12-03 Method of manufacturing circuit board

Publications (2)

Publication Number Publication Date
JP2016111094A true JP2016111094A (en) 2016-06-20
JP6426453B2 JP6426453B2 (en) 2018-11-21

Family

ID=56124714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014245247A Active JP6426453B2 (en) 2014-12-03 2014-12-03 Method of manufacturing circuit board

Country Status (1)

Country Link
JP (1) JP6426453B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103928A (en) * 2002-09-11 2004-04-02 Fujitsu Ltd Substrate, forming method of solder ball, and mounting structure thereof
JP2007079550A (en) * 2005-08-19 2007-03-29 Jsr Corp Resin composition, two-layer laminated film using the same and method for forming bump
JP2007123558A (en) * 2005-10-28 2007-05-17 Harima Chem Inc Solder bump forming method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103928A (en) * 2002-09-11 2004-04-02 Fujitsu Ltd Substrate, forming method of solder ball, and mounting structure thereof
JP2007079550A (en) * 2005-08-19 2007-03-29 Jsr Corp Resin composition, two-layer laminated film using the same and method for forming bump
JP2007123558A (en) * 2005-10-28 2007-05-17 Harima Chem Inc Solder bump forming method

Also Published As

Publication number Publication date
JP6426453B2 (en) 2018-11-21

Similar Documents

Publication Publication Date Title
JP5422826B2 (en) Lead-free solder connection structure and solder ball
JP6009350B2 (en) Circuit board manufacturing method with electronic components joined
JP4200325B2 (en) Solder bonding paste and solder bonding method
JP2007134476A (en) Soldering method and soldering structure of electronic component
JP4211828B2 (en) Mounting structure
WO2015178374A1 (en) Method for forming solder bump, and solder paste for fixing solder ball
JP4142680B2 (en) Solder bump formation method
US7473476B2 (en) Soldering method, component to be joined by the soldering method, and joining structure
JP2014179430A (en) Multilayer printed wiring board for mounting semiconductor element
JP2007234930A (en) Electronic component incorporating module and manufacturing method therefor
JP2009277777A (en) Solder ball loading method and member for mounting electronic component
JP2006237573A (en) Manufacturing process of circuit device
JP6426453B2 (en) Method of manufacturing circuit board
US6818988B2 (en) Method of making a circuitized substrate and the resultant circuitized substrate
JP6274341B2 (en) Solder bump formation method
JP4047251B2 (en) Wiring board and method for manufacturing wiring board
JPWO2006134891A1 (en) Module board soldering method
JP6267427B2 (en) Soldering method and mounting board
TWI338548B (en)
JP4409356B2 (en) Manufacturing method of surface-treated Al plate for heat sink
JP2013077726A (en) Method of manufacturing semiconductor package
JP2023173215A (en) Method for manufacturing printed circuit board, and printed circuit board
JP2023183071A (en) Manufacturing method of printed circuit board and printed circuit board
JP2000176678A (en) Cream solder and packaging product using it
JP3468876B2 (en) Printed wiring board and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181025

R151 Written notification of patent or utility model registration

Ref document number: 6426453

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250