JP2012124427A - Manufacturing method of electronic component and manufacturing method of semiconductor device - Google Patents
Manufacturing method of electronic component and manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP2012124427A JP2012124427A JP2010276050A JP2010276050A JP2012124427A JP 2012124427 A JP2012124427 A JP 2012124427A JP 2010276050 A JP2010276050 A JP 2010276050A JP 2010276050 A JP2010276050 A JP 2010276050A JP 2012124427 A JP2012124427 A JP 2012124427A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- semiconductor device
- manufacturing
- opening
- resist film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
本発明は、基板に形成された電極端子に他の回路基板等に接続される接続用端子が形成された電子部品の製造方法、および、電子部品である半導体装置を他の半導体装置に積層する積層型の半導体装置の製造方法に関し、特に、電極端子面積が縮小しても、電気的接続が確保され固着強度が向上された接続用端子を備えた電子部品の製造方法および半導体装置の製造方法に関する。 The present invention relates to a method of manufacturing an electronic component in which a connection terminal connected to another circuit board or the like is formed on an electrode terminal formed on a substrate, and a semiconductor device which is an electronic component is stacked on another semiconductor device. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a stacked type semiconductor device, and more particularly, a method for manufacturing an electronic component and a method for manufacturing a semiconductor device provided with a connection terminal with which electrical connection is ensured and fixing strength is improved even when the electrode terminal area is reduced. About.
表面実装型の半導体装置、例えばボールグリッドアレイ(BGA)やチップサイズパッケージ(CSP)では、半導体素子とパッケージを構成する基板との接続用端子として半田ボールがよく用いられている。 In a surface-mount type semiconductor device such as a ball grid array (BGA) or a chip size package (CSP), solder balls are often used as connection terminals between a semiconductor element and a substrate constituting the package.
ここで、半導体素子の表面に形成された電極端子に、半田ボールからなる接続用端子を形成する従来の半導体装置の製造方法について、図22から図30を用いて説明する。 Here, a conventional method for manufacturing a semiconductor device in which connection terminals made of solder balls are formed on electrode terminals formed on the surface of a semiconductor element will be described with reference to FIGS.
まず、一般の半導体技術によって形成された図示しない各種の素子や回路配線を備える半導体素子111の電極端子112が形成されている表面に、電極端子112が形成されている位置に開口部114を有する、半田レジスト膜113が形成された、図22に示す半導体装置本体101を得る。
First, an
次に、半導体装置本体101の、半田レジスト膜113に形成された開口部114により露出している電極端子112上に、フラックス118を供給する。フラックス118の供給は、例えば図22に示すような、半田レジスト膜113の開口部114位置に対応して貫通孔116が形成されているスクリーン115と、スキージ117を用いたスクリーン印刷法を用いることができる。
Next, a
また、例えば図23に示すように、先端にフラックス118が転写された転写ピン122を複数本備えた転写装置121を上下させて、開口部114の位置にフラックス118を供給するという方法を採用する場合もある。
Further, for example, as shown in FIG. 23, a method is adopted in which the
このようにして、図24に示すように、半田レジスト膜113に形成された開口部114部分に、電極端子112を覆うようにフラックス118が塗布された半導体装置本体101が得られる。
In this way, as shown in FIG. 24, the
その後、フラックス118が形成されている、電極端子112上の半田レジスト膜113の開口部114位置にそれぞれ対応させて、半田ボール124を配置する。
After that,
半田ボール124の配置は、例えば図25に示すように、半導体基板101上の電極112の配置間隔に対応して複数個の半田ボール124を吸着する半田ボール吸着ジグ123を用いて行う。半田ボール吸着123ジグは、多数の半田ボール124を収容した図示しない容器内から必要な数の半田ボール124を拾い上げ、それぞれの半田ボール124が対応するフラックス118形成位置に重なるように位置させた状態で半田ボール124の保持を解除し、フラックス118の形成位置上にそれぞれの半田ボール124を落下させる。
For example, as shown in FIG. 25, the
また、図26に示すように、半田レジスト膜113の開口部114に相当する位置が開口したマスク125を半導体装置本体101の上側に設置し、多数の半田ボール124を載せた状態でマスク125を揺動させて、マスク125の開口部から半田レジスト膜113の開口部114の位置に半田ボール124を落下させ、所望の位置に半田ボール124を搭載するなどの方法を用いることができる。
Further, as shown in FIG. 26, a
このようにして、半導体装置本体101のそれぞれの電極端子112上にフラックス118を介して、半田ボール124が搭載される。この状態を図27に示す。
In this way, the
次に、半田ボール124が一部溶解する温度でのリフロー工程を経ることで、図28に示すように、半田ボール124と電極端子112とが半田接合され、電極端子112にそれぞれ半田ボール124からなる接続端子が形成された半導体装置本体500が得られる。
Next, through a reflow process at a temperature at which part of the
その後、図29に示すように、半導体装置本体500を、例えば、容器126に入った有機溶剤または純水などの洗浄液127中に浸漬させて、半田ボール124の周囲に付着しているフラックス118の残渣を除去する。
Thereafter, as shown in FIG. 29, the semiconductor device
このようにして、図30に示す、半導体基板の電極端子に接続端子としての半田ボールが配置された従来の半導体装置本体500を得る。
In this way, a conventional
近年、半導体装置の高密度実装の要求に伴って、半導体素子の端子数の増加や端子ピッチの縮小が進んだ結果、半導体素子に形成される電極端子の幅が狭くなり、これに対応して、接続用端子に用いられる半田ボールの直径も縮小されてきている。さらに、半導体装置内の配線の引き回しも困難さが増しており、半田ボールを介して半導体装置本体が接続されるパッケージ基板などの外部基板の配線電極の面積も縮小されてきている。 In recent years, with the demand for high-density mounting of semiconductor devices, the number of terminals of semiconductor elements has increased and the terminal pitch has been reduced. As a result, the width of electrode terminals formed on semiconductor elements has been reduced. The diameter of solder balls used for connection terminals has also been reduced. Furthermore, the wiring of the semiconductor device is becoming more difficult, and the area of the wiring electrode of the external substrate such as a package substrate to which the semiconductor device main body is connected via the solder ball has been reduced.
このような、電極端子ピッチの狭小化や半田ボールの小径化によって生じる半田ボールの搭載不良に対応するために、樹脂製の被服層で覆われた半田ボールを用い、リフロー工程で被覆層を一旦溶融させた後に固化して半田ボールを補強することで、その落下を防止するという電子部品の接続用端子に関する技術が提案されている(特許文献1参照)。 In order to cope with such poor mounting of solder balls caused by narrowing of the electrode terminal pitch or solder ball diameter, solder balls covered with a resin coating layer are used, and the coating layer is temporarily formed in a reflow process. A technique relating to a connection terminal for an electronic component has been proposed in which the solder ball is solidified after being melted to reinforce the solder ball, thereby preventing the drop (see Patent Document 1).
上記従来の半導体装置の製造方法では、半導体素子に形成される電極端子幅の狭小化や、これに伴う半田ボール径の小経化に十分対応することができない。特に、半導体素子に形成される電極端子の幅が狭くなると、半田レジスト膜の開口部部分で、電極端子の幅に対応して形成された開口部部分の幅に対する半田レジスト膜の厚さの比であるアスペクト比が大きくなり、半田ボールが電極端子に接触しない場合が生じる。 The conventional method for manufacturing a semiconductor device cannot sufficiently cope with the narrowing of the width of the electrode terminal formed in the semiconductor element and the accompanying decrease in the solder ball diameter. In particular, when the width of the electrode terminal formed in the semiconductor element is reduced, the ratio of the thickness of the solder resist film to the width of the opening portion corresponding to the width of the electrode terminal at the opening portion of the solder resist film. As a result, the aspect ratio becomes large, and the solder ball may not contact the electrode terminal.
このような、半田ボールと電極端子との接触不良を解消するためには半田ボール径をさらに小さくすることが考えられるが、半田ボール径が小さくなりすぎた場合には、半田ボールが接続される外部基板側の配線電極との接触面積が小さくなり、十分に電気的導通を得ることが困難となる場合が想定される。また、半田ボール径が小さくなった場合には、複数の半導体装置が積層される積層型半導体装置の場合に、2つの半導体装置間の間隔が狭くなってしまい、両者が不所望に接触してしまうなどの不都合が生じることになる。 In order to eliminate such poor contact between the solder ball and the electrode terminal, it is conceivable to further reduce the solder ball diameter. However, when the solder ball diameter becomes too small, the solder ball is connected. It is assumed that the contact area with the wiring electrode on the external substrate side becomes small and it is difficult to obtain sufficient electrical continuity. In addition, when the solder ball diameter is reduced, in the case of a stacked semiconductor device in which a plurality of semiconductor devices are stacked, the interval between the two semiconductor devices becomes narrow, and both of them are undesirably in contact with each other. Inconvenience such as end will occur.
また、上記した半田レジスト膜の開口部のアスペクト比が大きくなることにより生じる不都合は、上記特許文献1に記載された、半田ボールに被覆した樹脂膜で半田ボールの固着を補強するという技術を用いても解消することはできない。 Further, the disadvantage caused by the increase in the aspect ratio of the opening of the solder resist film described above is the use of the technique described in Patent Document 1 for reinforcing the fixation of the solder ball with a resin film coated on the solder ball. However, it cannot be resolved.
そこで本発明は上記課題に鑑みて、電子回路表面に形成される電極端子の幅が狭くなって、半田レジスト膜の開口部のアスペクト比が大きくなった場合でも、電極端子との良好な電気的接続を確保することができ、外部の回路基板との良好な接続が実現できる接続用端子を備えた電子回路の製造方法を提供することを目的とする。さらには、積層型半導体装置に用いた場合にも不都合が生じない高さを有する接続用電極が形成された半導体装置の製造方法を提供することを目的とする。 Therefore, in view of the above problems, the present invention provides a good electrical connection with the electrode terminal even when the width of the electrode terminal formed on the surface of the electronic circuit is reduced and the aspect ratio of the opening of the solder resist film is increased. It is an object of the present invention to provide a method for manufacturing an electronic circuit having a connection terminal that can secure a connection and realize a good connection with an external circuit board. It is another object of the present invention to provide a method for manufacturing a semiconductor device in which a connection electrode having a height that does not cause inconvenience even when used in a stacked semiconductor device.
上記の課題を解決するために、本発明の電子回路の製造方法は、表面に電極端子が形成された基板の前記表面に、前記電極端子部分に開口部を有する半田レジスト膜を形成するレジスト膜形成工程と、前記半田レジスト膜の前記開口部が形成された部分に半田ペーストを塗布するペースト塗布工程と、塗布された前記半田ペーストを溶融させるリフロー工程とを備え、前記半田ペーストが、前記半田レジスト膜の前記開口部よりも小さな粒径を有する半田粒子と、前記リフロー工程後に固化して補強層となる補強樹脂成分とを含むことを特徴とする。 In order to solve the above-described problems, an electronic circuit manufacturing method according to the present invention includes a resist film in which a solder resist film having an opening in the electrode terminal portion is formed on the surface of a substrate on which an electrode terminal is formed. A forming step; a paste applying step of applying a solder paste to a portion where the opening of the solder resist film is formed; and a reflow step of melting the applied solder paste, wherein the solder paste includes the solder It contains solder particles having a particle size smaller than the opening of the resist film, and a reinforcing resin component that solidifies after the reflow step and becomes a reinforcing layer.
また、本発明の半導体装置の製造方法は、本発明にかかる電子部品の製造方法により製造された電子部品である半導体装置を、他の半導体装置に積層して積層型半導体装置を製造することを特徴とする。 According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device by stacking a semiconductor device, which is an electronic component manufactured by the method of manufacturing an electronic component according to the present invention, on another semiconductor device. Features.
本発明の電子部品の製造方法は、半田レジスト膜の開口部に、開口部よりも小さな粒径の半田粒子を含む半田ペーストを塗布するため、半田粒子が半田レジスト膜の開口部内に入り込んで、電極端子と接触することができる。また、半田ペーストに、リフロー工程後に補強層となる補強樹脂成分を含むため、電極端子と電気的に良好な接続が確保され、かつ、強固に固着された接続用端子を備えた電子部品を製造することができる。 In the manufacturing method of the electronic component of the present invention, since the solder paste containing solder particles having a particle size smaller than the opening is applied to the opening of the solder resist film, the solder particles enter the opening of the solder resist film, It can be in contact with the electrode terminal. In addition, since the solder paste contains a reinforcing resin component that becomes a reinforcing layer after the reflow process, an electrical component having a connection terminal firmly secured and securely connected to the electrode terminal is manufactured. can do.
また、本発明の半導体装置の製造方法は、本発明にかかる電子部品である半導体装置を他の半導体装置に積層することで、電極端子の幅が狭くても所定の高さを備えた接続用端子を形成することができ、積層された半導体装置同士が不所望に接触するなどして生じる不都合を、効果的に回避することができる。 In addition, the semiconductor device manufacturing method of the present invention is a connection device having a predetermined height even when the width of the electrode terminal is narrow by stacking the semiconductor device, which is an electronic component according to the present invention, on another semiconductor device. Terminals can be formed, and problems caused by undesired contact between stacked semiconductor devices can be effectively avoided.
本発明の電子部品の製造方法は、表面に電極端子が形成された基板の前記表面に、前記電極端子部分に開口部を有する半田レジスト膜を形成するレジスト膜形成工程と、前記半田レジスト膜の前記開口部が形成された部分に半田ペーストを塗布するペースト塗布工程と、塗布された前記半田ペーストを溶融させるリフロー工程とを備え、前記半田ペーストが、前記半田レジスト膜の前記開口部の大きさよりも小さな粒径を有する半田粒子と、前記リフロー工程後に固化して補強層となる補強樹脂成分とを含む。 The method of manufacturing an electronic component according to the present invention includes a resist film forming step of forming a solder resist film having an opening in the electrode terminal portion on the surface of the substrate having electrode terminals formed on the surface; A paste applying step of applying a solder paste to a portion where the opening is formed; and a reflow step of melting the applied solder paste, wherein the solder paste is larger than the size of the opening of the solder resist film. Also includes solder particles having a small particle size and a reinforcing resin component that solidifies after the reflow step and becomes a reinforcing layer.
上記本発明の電子部品の製造方法は、半田ペースト塗布工程で半田レジスト膜の開口部に塗布される半田ペーストが、半田レジスト膜の開口部の大きさよりも小さな粒径の半田粒子を含んでいる。このため、電極端子の幅が狭く、半田レジスト膜の開口部のアスペクト比が大きい場合でも、半田粒子が開口部内部に入り込んで、電極端子と確実に接触することができる。また、半田ペーストに、リフロー工程後に補強層となる補強樹脂成分を含むため、リフロー工程後に形成される接続端子を、電子部品表面に強固に固着することができる。このため、電子部品の表面に形成される電極端子の幅が狭くなった場合でも、電気的に良好な接続が確保され、かつ、強固に固着された接続用端子を備えた電子部品を製造することができる。 In the method of manufacturing an electronic component according to the present invention, the solder paste applied to the opening of the solder resist film in the solder paste applying step includes solder particles having a particle size smaller than the size of the opening of the solder resist film. . For this reason, even when the width of the electrode terminal is narrow and the aspect ratio of the opening of the solder resist film is large, the solder particles can enter the opening and reliably contact with the electrode terminal. Moreover, since the solder paste contains a reinforcing resin component that becomes a reinforcing layer after the reflow process, the connection terminals formed after the reflow process can be firmly fixed to the surface of the electronic component. For this reason, even when the width of the electrode terminal formed on the surface of the electronic component is narrowed, an electronic component having a connection terminal firmly secured and firmly fixed is manufactured. be able to.
前記電子部品の製造方法において、前記リフロー工程により、半田ペースト中の前記半田粒子が凝集して接続用端子を形成することが好ましい。このようにすることで、半田ボールを所定位置に配置する必要が無くなり、製造工程を簡略化することができるとともに、電極端子と電気的に接続された接続用端子を有する電子部品を容易かつ確実に製造することができる。 In the method for manufacturing an electronic component, it is preferable that the solder particles in the solder paste aggregate to form a connection terminal by the reflow step. In this way, it is not necessary to arrange the solder balls at predetermined positions, the manufacturing process can be simplified, and an electronic component having a connection terminal electrically connected to the electrode terminal can be easily and reliably obtained. Can be manufactured.
また、前記ペースト塗布工程と前記リフロー工程の間に、前記半田レジストの前記開口部に接続用端子を形成する金属ボールを配置するボール配置工程を備えることが好ましい。このようにすることで、電極端子との電気的接続が確保された半田ボールを有する接続用端子を得ることができる。 Moreover, it is preferable to provide the ball | bowl arrangement | positioning process of arrange | positioning the metal ball which forms the terminal for a connection in the said opening part of the said solder resist between the said paste application | coating process and the said reflow process. By doing in this way, the connection terminal which has the solder ball with which the electrical connection with the electrode terminal was ensured can be obtained.
さらに、前記半田レジストの前記開口部における、前記開口部部分の幅に対する前記半田レジスト膜の厚さの比であるアスペクト比が0.20以上であることが好ましい。半田ボールと電極端子との電気的接続を得ることが困難な狭い幅の電極端子に対しても、確実に電気的な接続を得ることができる。 Furthermore, it is preferable that an aspect ratio which is a ratio of a thickness of the solder resist film to a width of the opening portion in the opening of the solder resist is 0.20 or more. An electrical connection can be reliably obtained even for an electrode terminal having a narrow width where it is difficult to obtain an electrical connection between the solder ball and the electrode terminal.
また、上記本発明の製造方法により製造された電子部品である半導体装置を、他の半導体装置に積層して積層型半導体装置を製造することが好ましい。このようにすることで、積層される半導体装置と、積層する半導体装置が接触することを回避することができる半導体装置の製造方法を得ることができる。 In addition, it is preferable to manufacture a stacked semiconductor device by stacking a semiconductor device, which is an electronic component manufactured by the manufacturing method of the present invention, on another semiconductor device. By doing in this way, the manufacturing method of the semiconductor device which can avoid that the semiconductor device laminated | stacked and the semiconductor device laminated | stacked contact can be obtained.
以下、本発明の電子部品の製造方法について、図面を参照して説明する。 Hereinafter, an electronic component manufacturing method of the present invention will be described with reference to the drawings.
なお、以下で参照する各図は、説明の便宜上、本発明の製造方法で製造される電子部品を構成する部材のうち、本発明を説明するために必要な主要部材のみを簡略化して示したものである。従って、本発明の製造方法で製造される電子部品は、参照する各図に示されていない任意の構成部材を備えることができる。 In addition, each figure referred below demonstrates only the main member required in order to demonstrate this invention simplified, among the members which comprise the electronic component manufactured with the manufacturing method of this invention for convenience of explanation. Is. Therefore, the electronic component manufactured by the manufacturing method of the present invention can include arbitrary constituent members that are not shown in the referenced drawings.
また、各図中の部材の寸法は、実際の構成部材の寸法および各部材の寸法比率等を必ずしも忠実に表したものではない。 Moreover, the dimension of the member in each figure does not necessarily faithfully represent the dimension of the actual component member, the dimension ratio of each member, and the like.
(第1の実施形態)
本発明の電子部品の製造方法の第1の実施形態として、電子部品が半導体装置である場合を例示して説明する。第1の実施形態では、電子部品である半導体装置を外部の基板と接続する接続用端子を、半田粒子と補強樹脂成分とを含む半田ペーストを用いて形成する方法について説明する。
(First embodiment)
As a first embodiment of the electronic component manufacturing method of the present invention, a case where the electronic component is a semiconductor device will be described as an example. In the first embodiment, a method for forming a connection terminal for connecting a semiconductor device as an electronic component to an external substrate using a solder paste containing solder particles and a reinforcing resin component will be described.
図1は、本実施形態にかかる半導体装置の製造方法におけるペースト塗布工程の状況を示す概略断面図である。 FIG. 1 is a schematic cross-sectional view illustrating a state of a paste application process in the method for manufacturing a semiconductor device according to the present embodiment.
本実施形態の半導体装置の製造方法は、まず、通常の半導体素子製造技術である、薄膜形成工程や注入・拡散工程などを経て、図示しない各種の素子や配線を含む電子回路が形成された基板である半導体基板11の表面に、半田レジスト膜13を塗布するレジスト膜塗布工程を有する。このレジスト膜形成工程は、半導体素子11の表面に形成されている半導体素子11に形成された電子回路とパッケージ基板などの外部の基板とを接続する端子である電極端子12部分に、電極端子12の大部分を露出させる開口部14が形成された半田レジスト膜13を塗布形成された半導体装置本体1を得るものであり、開口部14の形成には、一般的なフォトリソグラフィー技術を用いることができることから、本明細書での図示を含めた詳細な説明は省略する。
The semiconductor device manufacturing method of the present embodiment is a substrate on which electronic circuits including various elements and wirings (not shown) are formed through a thin film forming process, an implantation / diffusion process, etc., which are normal semiconductor element manufacturing techniques. A resist film coating step of coating a solder resist
なお、半田レジスト膜13を形成する半田レジストとしては、熱硬化性エポキシ樹脂、感光性エポキシ樹脂などを用いることができ、半田レジスト膜13の厚さは、一例として40μmである。
As the solder resist for forming the solder resist
図1は、電極端子12部分に開口部14が形成された半田レジスト膜13を備えた半導体装置本体1の、半田レジスト膜13の開口部14部分に、半田粒子と補強樹脂成分とを含んだ半田ペースト5を塗布する様子を示している。
In FIG. 1, the semiconductor device body 1 including the solder resist
半田ペースト5は、図1に示すように、半田ペースト5が塗布される部分、すなわち、電極端子12の上部でありレジスト膜13の開口部14に相当する部分に所定の貫通孔3が形成されたスクリーン2と、スキージ4とを用いたスクリーン印刷法によって、所定の位置に塗布される。
As shown in FIG. 1, the
半田ペースト5は、半田粒子と補強樹脂成分とを含んでいる。
The
本実施形態の半導体装置の製造方法で用いる半田ペースト5に含まれる半田粒子は、半田ペースト5が塗布される半田レジスト膜13に形成された開口部14の大きさである開口径よりも小さな粒径を有している。また、半田ペースト5には、半田粒子とともに金属成分を含むことができ、フラックス成分を含ませることができる。
Solder particles contained in the
具体的には、半田ペースト5は、半田粒子を含む金属成分を補強樹脂成分としての熱硬化型の接着剤に混入したものとすることができる。
Specifically, the
本実施形態では、熱硬化型の接着剤として熱硬化性樹脂および固形樹脂を含有し、半田酸化膜を除去する活性作用を備えた熱硬化型のフラックスが用いられている。固形樹脂は、常温において固体であり加熱により液状に変化する性質を有しており、後のリフロー工程時に加熱されたときに、接着剤成分の流動性を高め、冷却後には固化して樹脂補強部の強度を高める機能を有する可塑剤として用いられている。 In this embodiment, a thermosetting flux containing a thermosetting resin and a solid resin as a thermosetting adhesive and having an active action of removing the solder oxide film is used. Solid resin is solid at normal temperature and has the property of changing to a liquid state upon heating. When heated during the subsequent reflow process, it improves the fluidity of the adhesive component and solidifies after cooling to reinforce the resin. It is used as a plasticizer having a function of increasing the strength of the part.
半田ペースト5の半田粒子としては、鉛成分を含まないいわゆる鉛フリー半田が採用されている。また、リフロー工程での加熱温度が低く設定されることを望まれるような半導体素子を用いることを想定して、例えば、Sn(錫)−Bi(ビスマス)系の半田、液相線温度139℃のものなどが選定される。また、本実施形態に用いられている半田ペースト5の半田粒子の径は、一例として、5μmから30μm程度のものである。
As the solder particles of the
Sn−Bi系の半田粒子には、Ag(銀)を1wt%〜3wt%の配合比で加えることにより、半田強度を向上させることができる。半田粒子の半田ペースト5全体に占める割合は、一例として70wt%〜92wt%の範囲である。
Solder strength can be improved by adding Ag (silver) to the Sn-Bi solder particles at a blending ratio of 1 wt% to 3 wt%. The ratio of the solder particles to the
なお、半田ペースト5に含まれる半田粒子以外の金属成分としては、Ag(銀)の他にも、Pd(パラジウム)、Au(金)などを用いることができ、これらの金属を箔状にした金属粉を、0.5wt%〜10wt%の配合比で混入することにより、半田接合性を向上させることができる。
In addition to Ag (silver), Pd (palladium), Au (gold), or the like can be used as the metal component other than the solder particles contained in the
これら、半田ペースト5に含ませることのできる金属成分は、使用される半田の融点よりも高温の融点を有し、大気中で酸化膜を生成しないものである。また、半田の粒子が溶融した流動状態において、半田成分が表面に沿って濡れやすい材質であることから、リフロー工程での半田接合過程において、これら含有される金属粉が核となって溶融半田を凝集させ、半田の濡れ性を向上させるという効果を有している。
These metal components that can be included in the
また、半田ペースト5に含まれる固形樹脂としては、半田の液相線温度が固形樹脂の軟化温度以上となるような組み合わせで選定される。このような組み合わせを選定することにより、リフロー工程において溶融半田の流動が、半田ペースト5中の樹脂成分によって妨げられる度合いが少なくなり、良好な半田接合を行うことができるという利点がある。
The solid resin contained in the
本実施形態の半導体装置の製造方法に用いられる半田ペースト5に含まれる熱硬化性の接着剤成分は、基本組成として、エポキシを成分とする主剤、この主剤を熱硬化させる硬化剤および硬化促進剤、半田の酸化膜を除去する活性剤、熱可塑性の固形樹脂より成る可塑剤および溶剤を含んだ構成となっている。
The thermosetting adhesive component contained in the
各成分の種類および配合比の具体例としては、まず主剤として、水添ビスフェノールA型エポキシ樹脂(30wt%〜45wt%) 、硬化剤として、メチルテトラヒドロ無水フタル酸(30wt%〜45wt%) 、硬化促進剤として、2−フェニル4−メチル5−ヒドロキシメチルイミダゾール(1wt%〜2wt%)、活性剤として、m−ヒドロキシ安息香酸(3wt%〜10wt%)、可塑剤として、アルキルフェノール変性キシレン樹脂(2wt%〜20wt%)、そして溶剤として、ブチルカルビトール(0wt%〜5wt%)を用いることができる。 As specific examples of the types and blending ratios of each component, first, as a main agent, hydrogenated bisphenol A type epoxy resin (30 wt% to 45 wt%), as a curing agent, methyltetrahydrophthalic anhydride (30 wt% to 45 wt%), curing As an accelerator, 2-phenyl 4-methyl 5-hydroxymethylimidazole (1 wt% to 2 wt%), as an activator, m-hydroxybenzoic acid (3 wt% to 10 wt%), and as a plasticizer, an alkylphenol-modified xylene resin (2 wt%). % To 20 wt%), and butyl carbitol (0 wt% to 5 wt%) can be used as a solvent.
上述の各成分として、以下の物質が代替物質として選択可能である。 As each component described above, the following substances can be selected as alternative substances.
まず、主剤としては、水添ビスフェノールA型エポキシ樹脂に替えて、3,4エポキシシクロヘキセニルメチル−3,’4’エポキシシクロヘキセンカルボキシレート、ビスフェノールF型エポキシ樹脂またはビスフェノールA型エポキシ樹脂が選択可能である。 First, as the main agent, in place of the hydrogenated bisphenol A type epoxy resin, 3,4 epoxy cyclohexenylmethyl-3, '4' epoxy cyclohexene carboxylate, bisphenol F type epoxy resin or bisphenol A type epoxy resin can be selected. is there.
硬化剤としては、メチルテトラヒドロ無水フタル酸に替えて、メチルヘキサヒドロ無水フタル酸が、硬化促進剤としては、2−フェニル4−メチル5−ヒドロキシメチルイミダゾールに替えて、2−フェニル4 、5ジヒドロキシメチルイミダゾールが選定できる。 As the curing agent, methylhexahydrophthalic anhydride is used instead of methyltetrahydrophthalic anhydride, and as the curing accelerator, 2-phenyl-4-methyl-5-hydroxymethylimidazole is used instead of 2-phenyl-4,5-dihydroxy. Methylimidazole can be selected.
活性剤としては、m−ヒドロキシ安息香酸に替えて、メサコン酸が、また可塑剤としては、アルキルフェノール変性キシレン樹脂に替えて、脂肪酸アマイドもしくは高重合ロジンが、そして溶剤としては、ブチルカルビトールに替えて、メチルカルビトールを選択することが可能である。 As the activator, mesaconic acid is used instead of m-hydroxybenzoic acid, as the plasticizer, it replaces with alkylphenol-modified xylene resin, as a fatty acid amide or highly polymerized rosin, and as the solvent, replaces with butyl carbitol. Thus, methyl carbitol can be selected.
これら、各成分として代替可能な物質を用いた場合でも、それぞれの配合比は、上記した具体例の配合例に示す数値と同じとすることができる。 Even when these substitutable substances are used as the respective components, the respective compounding ratios can be the same as the numerical values shown in the above-described specific examples.
また硬化剤として用いられる酸無水物は、それ自体で酸化膜を除去する活性作用を有していることから、活性剤の配合を省略してもよい。 Moreover, since the acid anhydride used as a curing agent has an active action of removing the oxide film by itself, the blending of the activator may be omitted.
熱硬化性樹脂としては、主剤として、エポキシ系以外にも、アクリル系、ウレタン
系、フェノール系、尿素系、メラミン系、不飽和ポリエステル系、アミン系、ケイ素系の
いずれか1つを含む材質を選定することができる。
As a thermosetting resin, a material containing any one of acrylic, urethane, phenol, urea, melamine, unsaturated polyester, amine, and silicon as the main agent, as well as epoxy. Can be selected.
可塑剤として用いられる固形樹脂としては、テルペン樹脂、フェノール樹脂、キシレン樹脂、ユリア樹脂、メラニン樹脂、非結晶性ロジン、イミド樹脂、オレフィン樹脂、アクリル樹脂、アミド樹脂、ポリエステル樹脂、スチレン、ポリイミド、脂肪酸誘導体から選ばれた少なくとも1 つが熱硬化性樹脂中に混入される。 Solid resins used as plasticizers include terpene resin, phenol resin, xylene resin, urea resin, melanin resin, amorphous rosin, imide resin, olefin resin, acrylic resin, amide resin, polyester resin, styrene, polyimide, fatty acid At least one selected from the derivatives is mixed in the thermosetting resin.
なお、これらの固形樹脂を選定する際には、主剤の成分との関連で主剤に対して相溶性を有する固形樹脂を選定することにより、固形樹脂を主剤中に混入させる際に、気化性のガス分を含む溶剤を使用することなく流動性を備えた液状の樹脂を実現することが可能となる。このようにすることで、溶剤から気化するガスによるリフロー装置内へのガス成分の付着や工場内の作業環境の汚染など、溶剤使用による環境負荷を低減することが可能となる。 When selecting these solid resins, by selecting a solid resin that is compatible with the main agent in relation to the components of the main agent, when mixing the solid resin into the main agent, A liquid resin having fluidity can be realized without using a solvent containing a gas component. By doing in this way, it becomes possible to reduce the environmental load by use of a solvent, such as adhesion of the gas component in the reflow apparatus by the gas vaporized from a solvent, and contamination of the working environment in a factory.
図1に示すスクリーン印刷法により、半田レジスト膜13に形成された開口部14上に半田ペースト5が塗布された状態を図2に示す。本実施形態の半導体装置の製造方法では、半田ペースト5によって、半導体装置本体1をパッケージ基板などの外部基板と接続する接続用端子を形成するため、半田ペースト5の塗布高さを高くすることが好ましく、半田レジスト膜13に形成された開口部14の開口幅に対して、その1〜3倍程度とすることが好ましい。例えば、開口部14の開口幅が150μmである場合には、塗布後の半田ペースト5の高さは、150μmから450μm程度とすることが好ましい。
FIG. 2 shows a state in which the
もしくは、マスク2の開口サイズを大きくして半田ペースト5の塗布幅を大きくすることが好ましく、半田レジスト膜13に形成された開口部14の開口幅に対して、その1〜3倍程度とすることが好ましい。例えば、開口部14の開口幅が150μmである場合には、塗布後の半田ペースト5の塗布幅は、150μmから450μm程度とすることが好ましい。
Alternatively, it is preferable that the opening size of the
その後、半田ペースト5が塗布された半導体装置本体1を150〜250℃程度に加熱するリフロー工程を経ることで、図3に示すように、半田ペースト5が一旦溶融した後に、半田粒子を凝縮させ、接続用端子6が形成される。接続用端子6の主な成分は半田であり、好ましい条件のリフロー工程を経ることにより、接続用端子6をボール状に近づけることができる。
Thereafter, the semiconductor device body 1 to which the
リフロー工程において、半田ペースト5中に含まれていた補強樹脂成分が接続用端子6の周囲に広がり、半田レジスト膜13と接続用端子6とを固着して、接続用端子6の接合部の補強層7となる。
In the reflow process, the reinforcing resin component contained in the
リフロー工程後の半田装置本体部1は、図4に示すように、接続用端子6に相当する位置に電極パッド16が形成された、パッケージ基板などの外部基板15に接続されて、半導体装置100が得られる。
As shown in FIG. 4, the solder device main body 1 after the reflow process is connected to an
本実施形態にかかる半導体装置の製造方法によれば、ペースト塗布工程によって、半田粒子と補強樹脂成分を含んだ半田ペースト5を電極部12上方の半田レジスト膜13の開口部14に塗布し、これをリフロー工程で溶融・凝縮することにより、半導体装置本体1の電極端子12と外部基板15の電極パッド16とを接続する接続用端子6を形成している。このため、半田レジスト膜13に形成された開口部14の開口径が小さい場合でも、この開口径よりも小さな粒径を有する半田ペースト5中の半田粒子が電極端子12に接触し、接合不良の発生を抑制することができる。また、半田ペースト5に含まれる、補強樹脂成分が接続用端子6の周辺に残って補強層7となるため、接続用端子6の強度を向上させることができる。
According to the method of manufacturing a semiconductor device according to the present embodiment, the
このように、本実施形態の半導体装置の製造方法によれば、半導体素子11に形成される電極端子12の幅が狭くなった場合でも、外部基板15に形成された電極パッド16と半導体素子11の電極端子12との良好な電気的接続を確保することができる半導体装置100を得ることができる。
Thus, according to the manufacturing method of the semiconductor device of the present embodiment, even when the width of the
(第2の実施形態)
次に本発明の電子部品の製造方法の第2の実施形態として、上記第1の実施形態と同様に電子部品が半導体装置である場合を例示して説明する。第2の実施形態では、電子部品である半導体装置を外部基板と接続する接続用端子を、半田粒子と補強樹脂成分とを含む半田ペーストと半田ボールとを用いて形成する方法について説明する。
(Second Embodiment)
Next, as a second embodiment of the electronic component manufacturing method of the present invention, a case where the electronic component is a semiconductor device will be described by way of example as in the first embodiment. In the second embodiment, a method for forming a connection terminal for connecting a semiconductor device, which is an electronic component, to an external substrate using a solder paste containing solder particles and a reinforcing resin component and a solder ball will be described.
図5は、本実施形態の半導体装置の製造方法におけるペースト塗布工程の状況を示す概略断面図である。 FIG. 5 is a schematic cross-sectional view showing a state of a paste application process in the method for manufacturing a semiconductor device of this embodiment.
図5に示すように、本実施形態の半導体装置の製造方法においても、上記した第1の実施形態の製造方法と同様に、図示しないレジスト膜形成工程によって、半導体素子11の表面に、電極端子部12に開口部14を設けた半田レジスト膜13が形成されている。
As shown in FIG. 5, in the manufacturing method of the semiconductor device of this embodiment, as in the manufacturing method of the first embodiment described above, an electrode terminal is formed on the surface of the
そして、半田レジスト膜13の開口部14部分に、開口部14部分に貫通孔22が形成されたスクリーン21とスキージ23とを用いたスクリーン印刷法によって、開口部14の開口径よりも小さな粒径を有する半田粒子と、補強樹脂成分とを含んだ半田ペースト24が塗布される。
Then, the particle diameter smaller than the opening diameter of the
本実施形態の半導体装置の製造方法において使用される半田ペースト24は、第1の実施形態において説明した半田ペースト5と同じものを用いることができる。
The
図6は、本実施形態の半導体装置の製造方法における、ペースト塗布工程の別の方法を示す図である。図6に示すように、半田レジスト膜13の開口部14に、半田ペースト24を塗布する別の方法として、先端部に半田ペースト24を塗布した多数の転写ピン26を有する転写装置25を用いた、ピン転写法を用いることができる。
FIG. 6 is a diagram showing another method of the paste application process in the method for manufacturing the semiconductor device of the present embodiment. As shown in FIG. 6, as another method of applying the
図5に示したスクリーン印刷法、または、図6に示したピン転写法により、半田レジスト膜13の開口部14に、開口部14の開口径よりも小さな粒径を有する半田粒子と、補強樹脂成分とを含んだ半田ペースト24が塗布された状態を図7に示す。
The screen printing method shown in FIG. 5 or the pin transfer method shown in FIG. 6, solder particles having a particle diameter smaller than the opening diameter of the opening
なお、本実施形態の半導体装置の製造方法では、半導体素子11の電極端子12を外部の回路基板と接続するための接続用端子を、半田ボールを供給して形成するものであるため、図7で示した、半田ペースト24塗布工程後の半導体装置本体1における半田ペースト24の厚さは、第1の実施形態において、図2に示した半田ペースト5の塗布膜の厚さよりも小さく、例えば、同じサイズの電極幅150μmの場合で、60〜150μm程度となっている。
In the semiconductor device manufacturing method of the present embodiment, the connection terminals for connecting the
このため、本実施形態におけるペースト塗布工程で用いられるスクリーン21の厚さは、第1の実施形態におけるペースト塗布工程で用いられるスクリーン2の厚さよりも薄いものが用いられる。
For this reason, the thickness of the
次に、半導体素子11の電極端子12の配置位置に対応した位置に、それぞれ一つずつの半田ボールを吸着するように形成された半田ボール吸着ジグ27を用いて、多数の半田ボール28を収容した図示しない容器から、半導体装置本体部の接続端子に用いる半田ボール28を拾い上げる。そして、図8に示すように、半田ボール吸着ジグ27と半導体装置本体1との位置あわせを行った後、半田ボール吸着ジグ27が保持していた半田ボール28を、半導体素子11の電極端子12が形成された位置であり、半田レジスト13の開口部14に相当し、ペースト塗布工程で半田ペースト24が形成された位置に、それぞれ落下させるボール配置工程が行われる。
Next, a large number of
半導体装置本体部1の所定位置に半田ボール28を供給するボール配置工程としては、図8に示した、半田ボール吸着ジグ27を用いる方法の他に、図9に示すように、半田ボール28を供給すべき所定の位置に開口部が形成されたマスク29を半導体装置本体部1の上方に配置し、マスク29上に搭載した半田ボール28を、マスク29を揺動させて落下させる方法を用いることもできる。
In addition to the method using the solder
なお、本実施形態の半導体装置の製造方法で用いた半田ボール28としては、従来より通常用いられてきた半田ボールをそのまま用いることができる。その直径は例えば250μmであり、成分としては、錫を96.5%、銀を3%、銅が0.5%を含む半田、もしくは、錫を42%、ビスマスを58%含む半田、もしくは錫を42%、ビスマスを57%、銀を1%含む半田などである。
As the
このように、ペースト塗布工程で半田レジスト膜13の開口部14位置に形成された半田ペースト24上に、半田ボール28が配置された状態を図10に示す。
FIG. 10 shows a state in which the
その後、図10に示した、半田ボール28が搭載された半導体装置本体1を、一例として150〜250度などの所定温度で加熱するリフロー工程を経ることで、半田ペースト24が溶融、その後凝集して、半田ボール28が半導体素子11の電極端子12と電気的に接続された、半田ボール28を含んだ接続用端子が形成された半導体装置本体200を得ることができる。このとき、半田ペースト24に含まれていた補強樹脂成分が固化して補強膜30となることで、半田ボール28は、強固に電極端子12と半田レジスト膜13に固着される。この状態を、図11に示す。
Thereafter, the
なお、必要に応じて、図12に示すように、半田ボール28を含む接続用端子が固着された半導体装置本体200を容器41内に収容された有機溶剤、もしくは、純水などの洗浄液42に浸して、余剰成分であるフラックス残渣などを除去する。
If necessary, as shown in FIG. 12, the
この後、本実施形態では図示しないが、第1の実施形態において図4に示したように半導体装置本体200を外部基板15と接続して半導体装置を得ることができる。
Thereafter, although not shown in the present embodiment, the
このように、本実施形態にかかる半導体装置の製造方法によれば、ペースト塗布工程において、半導体素子11の電極端子12上に半田レジスト膜13の開口部14の開口径よりも小さな粒径の半田粒子を含んだ半田ペースト24を塗布した後、ボール配置工程で、半田ペースト24が形成された部分に半田ボール28を供給する。このため、接続用端子を構成する半田ボール28と電極端子12との確実な電気的接続が図れるとともに、半田ペースト24に含まれる補強樹脂成分によって補強層30を形成することができ、半田ボール28を強固に固着することができる。このようにして、本実施形態の半導体装置の製造方法によれば、半田ボール28を含むことで所定の厚さと径とを有する接続用端子を備えた半導体装置本体200を、接続不良の発生を抑制して、容易にかつ安定して製造することができる。
Thus, according to the manufacturing method of the semiconductor device according to the present embodiment, in the paste application process, the solder having a particle diameter smaller than the opening diameter of the
ここで、従来の方法で半田ボールを用いた接続端子を形成した半導体装置において、電気的な接続不良が生じる原因とその条件について実験により検討した。 Here, in the semiconductor device in which the connection terminal using the solder ball is formed by the conventional method, the cause and the condition of the electrical connection failure were examined by experiments.
図13は、図22から図30を用いて説明した、従来の半導体装置の製造方法を用いて製造された半導体装置の、接続端子を構成する半田ボールが搭載された部分の部分拡大断面図である。 FIG. 13 is a partially enlarged cross-sectional view of a portion on which a solder ball constituting a connection terminal is mounted in a semiconductor device manufactured using the conventional method for manufacturing a semiconductor device described with reference to FIGS. is there.
実験では、半田ボール124として、Sn−3Ag−0.5Cu(数値の単位はwt%)のものを用い、半田ボール124の直径2rとして、2r=0.25mmのものと、2r=0.20mmのものとの2種類のサイズを用いた。
In the experiment, Sn-3Ag-0.5Cu (the unit of numerical value is wt%) is used as the
また、半田レジスト膜113の電極端子112表面からの厚さhが0.03mm、半田レジスト膜113に形成された開口部114の大きさである開口幅wが、w=0.15mm、w=0.20mm、w=0.25mmの3種類のものを用意した。
Further, the thickness h of the solder resist
そして、同じ条件で半田ボール124を供給した後、同じ条件でのリフロー工程を経た結果、半田ボール124が電極端子112に固着せずに落下してしまう半田ボール124の接合不良発生を目視で確認し、全ての半田ボール124に対する落下した個数で表す半田ボール接合不良発生率としてカウントした。
Then, after supplying the
実験結果を、図14に示す。 The experimental results are shown in FIG.
図14に示すとおり、半田ボール124の直径2rが半田レジスト膜113の開口部114の開口部幅w以上である場合において、開口部114におけるレジスト膜113の開口部幅wに対する厚さhの比として表されるアスペクト比(h/w)が0.20となると、半田ボール124の接合不良が発生していることがわかった。
As shown in FIG. 14, when the
図13において、半田ボール124の直径2rを0.25mm、半田レジスト膜の開口部幅wを0.15mm、すなわち、h=0.03mmであるからアスペクト比h/wが0.20である場合とし、半田ボール124は、その中心Oが半田レジスト膜113の開口部114の中央部分の直上に位置しているとする。
In FIG. 13, when the
このとき、図13に示す、半田ボール124の中心Oと半田レジスト膜113の開口部114端部とが接している点Sとの距離OS、半田ボール124の中心Oと最も下の部分Bとの距離OBは、いずれも半径rで0.125mmであり、半田レジスト膜113の表面の高さに位置する半田ボール124の半径OB上の点をAとすると、距離ASが0.75mmとなる。
At this time, as shown in FIG. 13, the distance OS between the center O of the
この場合、距離OAは0.10mmと求められるから、距離ABは、距離OB−距離OAより0.025mmとなる。 In this case, since the distance OA is determined to be 0.10 mm, the distance AB is 0.025 mm from the distance OB−the distance OA.
一方、半田レジスト膜113の電極端子112上の厚みhが0.03mmであるから、OBの延長線が電極端子112の表面に到達した点をCとすると、距離ACが0.03mmであり、距離ABは距離ACよりも小さくなる。このことは、半田レジスト膜113の厚さが原因となって、理論上、半田レジスト膜113の開口部114上に配置された半田ボール124は、電極端子112の表面と接触しないことを示している。
On the other hand, since the thickness h of the solder resist
実際には、リフロー工程で半田ボールが溶融するため、図13における距離ABが距離ACよりも小さい場合であっても、半田ボール124が電極端子112と接触する場合もあると考えられる。しかし、半田ボール124の搭載位置が、図13に示したように開口部114の中央の直上には位置せずに、図13における左右方向にずれることも考えられる。このように半田ボール124の中心位置ずれが生じれば、半田ボール124と電極端子112との接触はより困難となることから、アスペクト比が0.20以上の場合には、半田ボール124の接続不良が一定以上の割合で発生すると考えることができる。このことは、図14に示す実験結果において、半田ボール124の直径2rが、0.25mmの場合でも、0.20mmの場合でも、半田レジスト膜113の開口部114におけるアスペクト比h/wが0.20以上の場合には、半田ボール124の接続不良が発生していることからも裏付けられていると考えられる。
Actually, since the solder ball melts in the reflow process, it is considered that the
本実施形態における半導体装置の製造方法によれば、半導体素子11の電極端子12上に、半田レジスト膜13の開口部14の大きさよりも小さな粒径を有する半田粒子を含んだ半田ペースト24を用いることで、従来の製造方法によれば半田ボール124の接合不良が生じる、半田レジスト膜13の開口部14におけるアスペクト比が0.20以上の場合であっても、半田ボール28と半導体素子11の接続電極12との電気的接続を行うことができ、また、半田ペースト24に含まれた補強樹脂成分により半田ボール28を強行に固着できるので、半田ボール28の接合不良の発生を大幅に抑制することができる。
According to the method for manufacturing a semiconductor device in the present embodiment, the
このため、本実施形態に示した半導体装置の製造方法は、半導体素子11に形成された電極端子12の幅が小さく、半田レジスト膜13の開口部14におけるアスペクト比が0.20以上と大きくなった場合に、特に、その効果を発揮するということができる。
For this reason, in the manufacturing method of the semiconductor device shown in this embodiment, the width of the
(第3の実施形態)
次に、第3の実施形態として、半導体装置上に別の半導体装置が積層された、積層型半導体装置の製造方法について、図面を用いて説明する。
(Third embodiment)
Next, as a third embodiment, a manufacturing method of a stacked semiconductor device in which another semiconductor device is stacked on the semiconductor device will be described with reference to the drawings.
積層型半導体装置の製造方法としては、プリスタック方式とオンボードスタック方式とが知られている。 As a method for manufacturing a stacked semiconductor device, a pre-stack method and an on-board stack method are known.
プリスタック方式では、まず、図15に示すように、積層ジグ59に、下側に位置することとなる半導体装置50を搭載する。下側の半導体装置50は、従来の半導体装置の製造方法で形成することができるものであり、例えば、パッケージ基板などの樹脂基板51上に半導体素子52が搭載され、樹脂基板51の半導体素子52が搭載されていない側の表面には、マザーボードなどの外部の回路基板と接続されるための接続電極53が形成され、半田レジスト55から露出している接続電極53に半田ボール54が接続されている。また、半導体素子52が搭載され、その上に別の半導体装置が積層される図15における上側の表面には、端子電極56と、端子電極56部分に開口部58が形成された半田レジスト膜57が塗布形成されている。
In the prestack method, first, as shown in FIG. 15, the
続いて、図16に示すように、下側の半導体装置50の上面に上側の半導体装置である、半導体装置本体200が積層される。上側の半導体装置本体200は、上記第2の実施形態にかかる半導体装置の製造方法によって製造されたものであり、下側の半導体装置50の接続電極56と対応する位置に、半田レジスト膜13の開口部14を介して電極端子12と接合された半田ボール28を含んだ接続用電極を有している。
Subsequently, as shown in FIG. 16, a
続いて、図17に示すように、積層ジグ59に搭載された状態で、下側の半導体装置50と上側の半導体装置本体200とをリフローにより接合して、積層型の半導体装置300を得る。
Next, as shown in FIG. 17, the
最後に、図18に示すように、積層接続された状態の積層型の半導体装置300を、マザーボードなどの外部回路基板61に搭載する。このとき、外部回路基板61の表面には、スクリーン印刷法などにより図示しない半田ペーストが塗布されている。
Finally, as shown in FIG. 18, the
オンボードスタック方式の場合は、図19に示すように、マザーボードなどの外部回路基板61に、下側の半導体装置50を積層する。ここで、下側の半導体装置50は、図15に示したプリスタック方式で下側の半導体装置として用いたものと同じである。なお、外部基板61には、図示しない半田ペーストがスクリーン印刷法などにより塗布形成されている。
In the case of the on-board stack method, as shown in FIG. 19, the
続いて、図20に示すように、下側の半導体装置50の上に、第2の実施形態で作成した半導体装置本体200を搭載する。
Subsequently, as shown in FIG. 20, the
次に、外部回路基板61に下側の半導体装置50、および、上側の半導体装置200が順次積層搭載された状態で、リフローによりこれらを固着、電気的な接続を得て図21に示す積層型の半導体装置300を得る。
Next, in a state where the
上記第1の実施形態および第2の実施形態として説明した、本発明の半導体装置の製造方法により製造された半導体装置もしくは半導体装置本体は、半導体素子の電極端子が形成された表面に塗布される半田レジスト膜の開口部に、開口部の大きさよりも小さな粒径を有する半田粒子と、補強樹脂成分とを含む半田ペーストが塗布されているため、半導体素子に形成される電極端子の幅が狭くなった場合でも、半導体装置本体に形成された接続用端子の大きさを一定以上のものとすることができる。 The semiconductor device or the semiconductor device body manufactured by the method for manufacturing a semiconductor device of the present invention described as the first embodiment and the second embodiment is applied to the surface on which the electrode terminals of the semiconductor elements are formed. Since the solder paste containing solder particles having a particle size smaller than the size of the opening and the reinforcing resin component is applied to the opening of the solder resist film, the width of the electrode terminal formed in the semiconductor element is narrow. Even in such a case, the size of the connection terminal formed in the semiconductor device body can be set to a certain level or more.
図15から図21を用いて説明したように、半導体装置50と半導体装置本体200とが2層に積層された積層型半導体装置300において、上記、本発明にかかる電子部品の製造方法によって製造された電子部品である半導体装置を、他の半導体装置50に積層される半導体装置、もしくは、半導体装置本体として用いることで、2つの半導体装置の間隔を所定以上に保つことができる。したがって、他の半導体装置に積層される半導体装置として、小さな半田ボールを用いざるを得ないために高さの低い接続用端子しか形成できない従来の半導体装置の製造方法に係る従来の半導体装置を用いた場合に、積層過程もしくは積層後に生じていた、下側の半導体装置の半導体素子と、上側の半導体装置本体の半田レジスト膜などが接触することによって生じる、半導体装置に搭載された半導体素子に不良が発生するという課題を解決することができる。
As described with reference to FIGS. 15 to 21, in the stacked
すなわち、積層型半導体装置において、積層される半導体装置間の間隔を規定することとなる、上側に積層される半導体装置の接続用端子の高さを所望の高さとして形成できるため、下側の半導体装置に搭載される半導体素子の搭載高さに応じて、接続用端子の高さをそれ以上の高さに自由に形成することができ、積層型半導体装置の生産性および実装後の信頼性を向上させることができる。 That is, in the stacked semiconductor device, the height of the connection terminal of the semiconductor device stacked on the upper side that defines the interval between the stacked semiconductor devices can be formed as a desired height. Depending on the mounting height of the semiconductor elements mounted on the semiconductor device, the height of the connection terminal can be freely formed higher than that, and the productivity of the stacked semiconductor device and the reliability after mounting Can be improved.
以上、本発明の電子部品の製造方法および半導体装置の製造方法として、実施形態を用いて説明してきたが、本発明の電子部品の製造方法及び半導体装置の製造方法は、上記の実施の形態に限定されず、種々の変更が可能である。 As described above, the electronic component manufacturing method and the semiconductor device manufacturing method of the present invention have been described using the embodiments. However, the electronic component manufacturing method and the semiconductor device manufacturing method of the present invention are the same as those described in the above embodiments. It is not limited and various changes are possible.
まず、電子部品の製造方法として、半導体装置の製造方法を例示して説明したが、本発明の電子部品の製造方法は、他の回路基板などと接続される接続用端子を備えた各種の電子部品に適用することができ、例えば、表面に電子回路が搭載される各種の回路基板などの製造方法として適用することができる。 First, as a method for manufacturing an electronic component, the method for manufacturing a semiconductor device has been described as an example. However, the method for manufacturing an electronic component according to the present invention includes various electronic devices having connection terminals connected to other circuit boards and the like. For example, it can be applied as a method for manufacturing various circuit boards on which electronic circuits are mounted on the surface.
また、積層型半導体装置として、下側の半導体装置の半導体素子はモールド樹脂により覆われていても良いし、モールド樹脂内の半導体素子はワイヤボンドにより電気・物理的に接続されていてもよい。さらに、モールド樹脂のない、フリップチップ接続の半導体装置を用いることもできる。 In the stacked semiconductor device, the semiconductor element of the lower semiconductor device may be covered with a mold resin, or the semiconductor elements in the mold resin may be electrically and physically connected by wire bonding. Further, a flip-chip connected semiconductor device without mold resin can be used.
また、積層型半導体装置は、2つの半導体装置が積層された2層構造のものに限らず、3層以上の多層積層型の半導体装置であってもよい。多層積層型の半導体装置の場合には、最も下の層以外の第2層目以上のより上側に配置される半導体装置に、本発明の電子部品の製造方法により接続用端子が形成された半導体装置、または、半導体装置本体を用いた場合に、特にその利点が発揮されることになる。 The stacked semiconductor device is not limited to a two-layer structure in which two semiconductor devices are stacked, and may be a multilayer stacked semiconductor device having three or more layers. In the case of a multi-layered semiconductor device, a semiconductor device in which a connection terminal is formed on a semiconductor device arranged above the second layer or more other than the lowest layer by the electronic component manufacturing method of the present invention When the apparatus or the semiconductor device main body is used, the advantage is particularly exhibited.
なお、上記の実施形態では、半田粒子および半田ボールを用いた場合の説明をしたが、半田および半田ボールに代替できるものとして、半田以外の金属粒子および金属ボールを用いることが可能である場合が考えられ、さらに、形状としも、例示したボール状(球状)以外の例えば燐片状のものを用いることができる場合もある。 In the above embodiment, the case where the solder particles and the solder balls are used has been described. However, as a substitute for the solder and the solder balls, it may be possible to use metal particles and metal balls other than the solder. In addition, for example, a shape other than the illustrated ball shape (spherical shape), for example, a flake shape may be used.
以上説明したように、本発明の電子部品の製造方法は、ボールグリッドアレイ(BGA)やチップサイズパッケージ(CSP)などの表面実装型の半導体装置をはじめとして、他の回路基板等に接続される接続端子を備えた電子部品の製造方法として、適用することができる。 As described above, the method of manufacturing an electronic component according to the present invention is connected to other circuit boards and the like including a surface mount type semiconductor device such as a ball grid array (BGA) and a chip size package (CSP). The present invention can be applied as a method for manufacturing an electronic component having a connection terminal.
また、本発明の半導体装置の製造方法は、パッケージオンパッケージ(POP)などの積層型半導体装置の製造方法として、特に有用である。 The method for manufacturing a semiconductor device according to the present invention is particularly useful as a method for manufacturing a stacked semiconductor device such as a package on package (POP).
1 半導体装置本体(半導体装置)
6 接続用電極
7 補強層
11 半導体基板(基板)
12 接続電極
13 半田レジスト膜
14 開口部
1 Semiconductor device body (semiconductor device)
6 Electrode for connection 7 Reinforcing
12
Claims (5)
前記半田レジスト膜の前記開口部が形成された部分に半田ペーストを塗布するペースト塗布工程と、
塗布された前記半田ペーストを溶融させるリフロー工程とを備え、
前記半田ペーストが、前記半田レジスト膜の前記開口部の大きさよりも小さな粒径を有する半田粒子と、前記リフロー工程後に固化して補強層となる補強樹脂成分とを含むことを特徴とする電子部品の製造方法。 A resist film forming step of forming a solder resist film having an opening in the electrode terminal portion on the surface of the substrate having electrode terminals formed on the surface;
A paste application step of applying a solder paste to a portion where the opening of the solder resist film is formed;
A reflow step of melting the applied solder paste,
The electronic component, wherein the solder paste includes solder particles having a particle size smaller than the size of the opening of the solder resist film, and a reinforcing resin component that solidifies after the reflow step and becomes a reinforcing layer Manufacturing method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010276050A JP2012124427A (en) | 2010-12-10 | 2010-12-10 | Manufacturing method of electronic component and manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010276050A JP2012124427A (en) | 2010-12-10 | 2010-12-10 | Manufacturing method of electronic component and manufacturing method of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012124427A true JP2012124427A (en) | 2012-06-28 |
Family
ID=46505549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010276050A Withdrawn JP2012124427A (en) | 2010-12-10 | 2010-12-10 | Manufacturing method of electronic component and manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012124427A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015178374A1 (en) * | 2014-05-20 | 2015-11-26 | 三菱マテリアル株式会社 | Method for forming solder bump, and solder paste for fixing solder ball |
JP2018045950A (en) * | 2016-09-16 | 2018-03-22 | 日立化成株式会社 | Connection structure and method for manufacturing the same, method for manufacturing electrode with terminal, and conductive particles, kit and transfer mold used for the same |
JP2020120083A (en) * | 2019-01-28 | 2020-08-06 | 日立化成株式会社 | Method of manufacturing electronic component device |
-
2010
- 2010-12-10 JP JP2010276050A patent/JP2012124427A/en not_active Withdrawn
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015178374A1 (en) * | 2014-05-20 | 2015-11-26 | 三菱マテリアル株式会社 | Method for forming solder bump, and solder paste for fixing solder ball |
JP2015220396A (en) * | 2014-05-20 | 2015-12-07 | 三菱マテリアル株式会社 | Method for forming solder bumps and solder paste for solder ball fixing |
CN105900224A (en) * | 2014-05-20 | 2016-08-24 | 三菱综合材料株式会社 | Method for forming solder bump, and solder paste for fixing solder ball |
TWI636140B (en) * | 2014-05-20 | 2018-09-21 | 日商三菱綜合材料股份有限公司 | Method for forming solder bumps and solder paste for fixing solder balls |
CN105900224B (en) * | 2014-05-20 | 2019-04-02 | 三菱综合材料株式会社 | The fixed soldering paste of forming method and soldered ball of pedestal |
JP2018045950A (en) * | 2016-09-16 | 2018-03-22 | 日立化成株式会社 | Connection structure and method for manufacturing the same, method for manufacturing electrode with terminal, and conductive particles, kit and transfer mold used for the same |
JP2020120083A (en) * | 2019-01-28 | 2020-08-06 | 日立化成株式会社 | Method of manufacturing electronic component device |
JP7314515B2 (en) | 2019-01-28 | 2023-07-26 | 株式会社レゾナック | Method for manufacturing electronic component equipment |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100545008B1 (en) | Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same | |
US8952271B2 (en) | Circuit board, semiconductor device, and method of manufacturing semiconductor device | |
TWI549204B (en) | Manufacturing method of semiconductor device | |
KR101140518B1 (en) | Wiring b0ard and semic0nduct0r device | |
US8581403B2 (en) | Electronic component mounting structure, electronic component mounting method, and electronic component mounting board | |
US20040177997A1 (en) | Electronic apparatus | |
WO2005093817A1 (en) | Semiconductor device and process for manufacturing the same | |
JP2007115858A (en) | Manufacturing method of electronic component | |
JP2006279062A (en) | Semiconductor element and semiconductor device | |
TW200839968A (en) | Conductive ball-or pin-mounted semiconductor packaging substrate, method for manufacturing the same and conductive bonding material | |
JP4661122B2 (en) | Component mounting wiring board and mounting method of components on wiring board | |
WO2007096946A1 (en) | Package and method for producing same | |
KR100636364B1 (en) | Bonding method for solder-pad in flip-chip package | |
US20110079926A1 (en) | Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same | |
KR102006637B1 (en) | Method Of Forming Bump And Semiconductor device including The Same | |
TWI427720B (en) | Solder bump forming method | |
JP2004349487A (en) | Conductive ball and method for forming electrode of electronic component, and electronic component and electronic equipment | |
JP4115306B2 (en) | Manufacturing method of semiconductor device | |
JP2009099669A (en) | Mounting structure of electronic component, and mounting method thereof | |
JP2012124427A (en) | Manufacturing method of electronic component and manufacturing method of semiconductor device | |
JP5560713B2 (en) | Electronic component mounting method, etc. | |
JP4366838B2 (en) | Method for manufacturing electronic circuit module | |
TW201104767A (en) | Semiconductor package with NSMD type solder mask and method for manufacturing the same | |
JP4904710B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP2011071259A (en) | Method of mounting semiconductor device and method of manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140304 |