JP2011071259A - Method of mounting semiconductor device and method of manufacturing semiconductor device - Google Patents

Method of mounting semiconductor device and method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2011071259A
JP2011071259A JP2009220231A JP2009220231A JP2011071259A JP 2011071259 A JP2011071259 A JP 2011071259A JP 2009220231 A JP2009220231 A JP 2009220231A JP 2009220231 A JP2009220231 A JP 2009220231A JP 2011071259 A JP2011071259 A JP 2011071259A
Authority
JP
Japan
Prior art keywords
semiconductor device
solder
terminals
mounting
land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009220231A
Other languages
Japanese (ja)
Other versions
JP5420361B2 (en
Inventor
Satoshi Yamada
聡 山田
Yumi Yanari
由美 矢鳴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009220231A priority Critical patent/JP5420361B2/en
Publication of JP2011071259A publication Critical patent/JP2011071259A/en
Application granted granted Critical
Publication of JP5420361B2 publication Critical patent/JP5420361B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To improve the connection reliability of a semiconductor device and a mounting substrate. <P>SOLUTION: A groove 22c is formed on the surface 22a of a land (second terminal) 22 of a mounting substrate (wiring substrate) 20 formed of non-SMD structure in such a manner that it may be oriented toward a side surface 22b from the center of the surface 22a. In the mounting step, flux (flux component) 24a can be accumulated around the center of the surface 22a, so that the contact quantity of a solder ball 4 and the flux 24a is increased, thus securing the join of the solder ball 4 with a melted solder material (solder component) 24b. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は半導体装置の実装技術および半導体装置の製造技術に関し、実装基板あるいは半導体装置に形成されるランドと半田ボールを接合する工程に適用して有効な技術に関するものである。   The present invention relates to a semiconductor device mounting technique and a semiconductor device manufacturing technique, and more particularly to a technique that is effective when applied to a process of joining a land formed on a mounting substrate or a semiconductor device and a solder ball.

半導体装置をマザーボードなどの実装基板上に実装する技術として、実装基板上にランドを形成し、該ランドに半導体装置に取り付けられた半田ボールを接合して電気的に接続する技術がある（例えば、特許文献１参照）。   As a technology for mounting a semiconductor device on a mounting substrate such as a mother board, there is a technology in which a land is formed on the mounting substrate, and solder balls attached to the semiconductor device are joined to the land to be electrically connected (for example, Patent Document 1).

また、半導体装置の裏面に形成された外部端子であるランドと半田ボールとを接合し、半田ボールを半導体装置の外部端子として用いる技術がある（例えば特許文献２参照）。   In addition, there is a technique in which a land which is an external terminal formed on the back surface of a semiconductor device is bonded to a solder ball, and the solder ball is used as an external terminal of the semiconductor device (see, for example, Patent Document 2).

特開２０００−２５２６１４号公報JP 2000-252614 A 特開２０００−４０７６４号公報Japanese Patent Laid-Open No. 2000-40764

一般に配線基板のランド形成面は、ソルダレジスト膜と呼ばれる絶縁膜で覆われ、ランドの接合面が絶縁膜に形成される開口部において露出した構造となっている。このランドの接合面を露出させる開口部の構造は、ＳＭＤ（Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ）構造と呼ばれる構造と、Ｎｏｎ−ＳＭＤ構造と呼ばれる構造に大別される。ＳＭＤ構造ではランドの表面の一部および側面がソルダレジスト膜に覆われ、表面の一部が開口部から露出している。一方、Ｎｏｎ−ＳＭＤ構造ではランドの表面よりも広い面積の開口部が形成され、ランドの表面全体および側面は開口部において、ソルダレジスト膜から露出している。   In general, the land forming surface of the wiring board is covered with an insulating film called a solder resist film, and the land bonding surface is exposed in an opening formed in the insulating film. The structure of the opening that exposes the bonding surface of the land is roughly divided into a structure called an SMD (Solder Mask Defined) structure and a structure called a Non-SMD structure. In the SMD structure, a part of the surface and side surfaces of the land are covered with the solder resist film, and a part of the surface is exposed from the opening. On the other hand, in the non-SMD structure, an opening having an area wider than the surface of the land is formed, and the entire surface and side surfaces of the land are exposed from the solder resist film in the opening.

本願発明者は、半田ボールを用いて実装基板上に形成されたＮｏｎ−ＳＭＤ構造のランドに接合する技術について検討を行い、以下の課題を見出した。   The inventor of the present application has studied a technique for bonding to a land having a non-SMD structure formed on a mounting substrate using solder balls, and has found the following problems.

半田ボールと金属性のランドを接合するには、被接合対象物であるランドに対する半田の濡れ性を向上させることが重要である。半田の濡れ性を向上させる手段としては、接合箇所に予めフラックスを配置して、ランドの表面や半田ボールの表面の接合特性を向上させる技術が有効である。フラックスは半田同士、あるいは半田と他の金属材料の接合特性を向上させる有機化合物である。例えば、接合すべき金属の酸化膜を除去し、金属表面の再酸化を防止する機能、あるいは半田の表面活性を向上させる機能を有し、半田の濡れ性（接合特性）を向上させることができる。このフラックスは、例えばクリーム半田と呼ばれるフラックス成分と半田成分を含むペーストをランド上に配置することで同じ効果を得ることが出来る。   In order to join the solder ball and the metallic land, it is important to improve the wettability of the solder with respect to the land to be joined. As a means for improving the wettability of the solder, a technique for improving the bonding characteristics of the surface of the land or the surface of the solder ball by arranging a flux in advance at the bonding location is effective. Flux is an organic compound that improves the bonding characteristics between solders or between solder and other metal materials. For example, it has a function of removing a metal oxide film to be bonded and preventing reoxidation of the metal surface, or a function of improving the surface activity of the solder, and can improve the wettability (bonding characteristics) of the solder. . This flux can achieve the same effect by, for example, disposing a paste containing a flux component called cream solder and a solder component on the land.

ここで、近年の半導体装置に対する高機能化、高集積化の要求に伴い、限られた実装スペース内に多くの端子を配置する技術（狭ピッチ多ピン化技術と呼ぶ）が必要となっている。このため、クリーム半田の配置量を多くすると隣り合って配置されるランドにそれぞれ配置されるクリーム半田が一体化して短絡してしまう場合がある。したがって、狭ピッチ多ピン化技術を進める場合には、少ないクリーム半田からのフラックスの量で確実に半田ボールとランドを接合する技術が必要となる。   Here, with the recent demand for higher functionality and higher integration of semiconductor devices, a technique for arranging a large number of terminals in a limited mounting space (referred to as a narrow pitch multi-pin technique) is required. . For this reason, when the amount of the cream solder is increased, the cream solder disposed on the lands disposed adjacent to each other may be integrated and short-circuited. Therefore, when a narrow pitch multi-pin technology is advanced, a technology for reliably joining the solder ball and the land with a small amount of flux from the cream solder is required.

ところが、Ｎｏｎ−ＳＭＤ構造のランドにおいては、加熱接合する時に溶融したフラックスがランドの側面側に流れ出てしまうため、半田ボールとランドとの接合箇所に十分な量のフラックスを供給することができず、結果として、半田ボールとランドの接合特性を十分に向上させることができないという課題が生じる。   However, in the land having the Non-SMD structure, the melted flux flows out to the side surface side of the land when the heat bonding is performed, so that a sufficient amount of flux cannot be supplied to the bonding portion between the solder ball and the land. As a result, there arises a problem that the bonding characteristics between the solder ball and the land cannot be sufficiently improved.

特に、半田ボールを接合する際には、半田ボールの頂点がランドの中央領域に位置するように配置して接合するが、この中央領域のフラックスの量が少ないと、半田ボールとフラックスの接触量が少なくなるため、半田ボールの接合特性を向上させることができなくなる。   In particular, when solder balls are joined, the solder balls are placed so that the apex of the solder balls is located in the center area of the land, and if the amount of flux in this center area is small, the contact amount between the solder balls and the flux Therefore, it becomes impossible to improve the solder ball bonding characteristics.

このように、半田ボールとランドの接合特性が十分に向上させることができない状態で半導体装置を実装基板に実装すると、半田ボールとランドの接合強度不足、あるいは電気的接続不良が発生する原因となる。すなわち、半導体装置と実装基板の接続信頼性が低下してしまう。   As described above, when the semiconductor device is mounted on the mounting substrate in a state where the bonding characteristics between the solder balls and the lands cannot be sufficiently improved, the bonding strength between the solder balls and the lands is insufficient or an electrical connection failure occurs. . That is, the connection reliability between the semiconductor device and the mounting substrate is lowered.

本発明は、上記課題に鑑みてなされたものであり、その目的は、半導体装置と実装基板の接続信頼性を向上させることができる技術を提供することにある。   The present invention has been made in view of the above problems, and an object thereof is to provide a technique capable of improving the connection reliability between a semiconductor device and a mounting substrate.

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。   Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.

すなわち、本発明の一つの実施の形態における半導体装置の実装方法は、以下の工程を有するものである。すなわち、（ａ）半導体チップが搭載され、前記半導体チップと電気的に接続される複数の第１端子、および前記複数の第１端子に接合される複数の半田ボールを有する半導体装置を準備する工程を有している。また、（ｂ）第２主面、前記第２主面を覆うように形成され複数の開口部が形成された絶縁膜、および前記第２主面上に形成され前記複数の開口部において前記絶縁膜からそれぞれ露出する複数の第２端子、を有する配線基板を準備する工程を有している。また、（ｃ）フラックス成分を含む接合用部材を用いて、前記半導体装置の前記複数の第１端子と、前記配線基板の前記複数の第２端子を、前記複数の半田ボールを介してそれぞれ電気的に接続する工程を有している。ここで、前記複数の第２端子は、前記半導体装置の第２裏面と対向する表面、および前記表面と前記第２主面との間に位置し前記絶縁膜から露出する側面をそれぞれ有し、前記表面には、前記表面の中央から前記第２端子の側面に向かって溝部が形成されているものである。   That is, a semiconductor device mounting method according to an embodiment of the present invention includes the following steps. (A) A step of preparing a semiconductor device having a plurality of first terminals mounted with a semiconductor chip and electrically connected to the semiconductor chip, and a plurality of solder balls joined to the plurality of first terminals. have. And (b) a second main surface, an insulating film formed so as to cover the second main surface and having a plurality of openings, and the insulation formed on the second main surface in the plurality of openings. A step of preparing a wiring board having a plurality of second terminals exposed from the film. Further, (c) using a bonding member including a flux component, the plurality of first terminals of the semiconductor device and the plurality of second terminals of the wiring board are electrically connected to each other through the plurality of solder balls. A step of automatically connecting. Here, each of the plurality of second terminals has a surface facing the second back surface of the semiconductor device and a side surface located between the surface and the second main surface and exposed from the insulating film, A groove is formed on the surface from the center of the surface toward the side surface of the second terminal.

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。   Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.

すなわち、半導体装置と実装基板の接続信頼性を向上させることができる。   That is, the connection reliability between the semiconductor device and the mounting substrate can be improved.

本発明の一実施の形態である半導体装置の主面側の内部構造を示す透視平面図である。1 is a perspective plan view showing an internal structure of a main surface side of a semiconductor device according to an embodiment of the present invention. 図１に示す半導体装置の裏面側の構造を示す平面図である。FIG. 2 is a plan view showing a structure on the back side of the semiconductor device shown in FIG. 1. 図１および図２に示す半導体装置の断面図である。FIG. 3 is a cross-sectional view of the semiconductor device shown in FIGS. 1 and 2. 図１〜図３に示す半導体装置を実装する実装基板の主面側の一部を拡大して示す要部拡大平面図である。It is a principal part enlarged plan view which expands and shows a part of the main surface side of the mounting substrate which mounts the semiconductor device shown in FIGS. 図４に示す端子周辺をさらに拡大して示す要部拡大平面図である。FIG. 5 is an enlarged plan view of a main part showing the terminal periphery shown in FIG. 4 further enlarged. 図５に示すＡ−Ａ線に沿った要部拡大断面図である。It is a principal part expanded sectional view along the AA line shown in FIG. 図４に示すランドの表面に接合用部材を配置した状態を示す要部拡大断面図である。It is a principal part expanded sectional view which shows the state which has arrange | positioned the member for joining to the surface of the land shown in FIG. 図７に示すランドを拡大して示す要部拡大平面図である。It is a principal part enlarged plan view which expands and shows the land shown in FIG. 図８に示すＢ−Ｂ線に沿った要部拡大断面図である。It is a principal part expanded sectional view along the BB line shown in FIG. 図７に示す接合用材料に半田ボールを当接させた状態を示す要部拡大断面図である。It is a principal part expanded sectional view which shows the state which contacted the solder ball to the material for joining shown in FIG. 図１０に示すランド周辺を拡大して示す要部拡大断面図である。It is a principal part expanded sectional view which expands and shows the land periphery shown in FIG. 図１１に示す半田ボールおよび接合用部材を加熱してフラックス成分が溶出した状態を示す要部拡大断面図である。It is a principal part expanded sectional view which shows the state which heated the solder ball and joining member shown in FIG. 11, and the flux component eluted. 図１２に示す半田ボールおよび接合用部材をさらに加熱して接合用部材中の半田成分が溶融した状態を示す要部拡大断面図である。It is a principal part expanded sectional view which shows the state which heated the solder ball and joining member shown in FIG. 12, and the solder component in a joining member was fuse | melted. 図１３に示す半田ボールおよび接合用部材をさらに加熱して半田ボールが溶融した後に溶融した接合部材と接合した状態を示す要部拡大断面図である。It is a principal part expanded sectional view which shows the state joined with the fuse | melted joining member, after further heating the solder ball and the joining member shown in FIG. 13, and melting the solder ball. 図１４に示す半田材と配線基板の絶縁膜に形成された開口部の間のフラックス成分を取り除いた状態を示す要部拡大断面図である。It is a principal part expanded sectional view which shows the state which removed the flux component between the solder material shown in FIG. 14, and the opening part formed in the insulating film of a wiring board. ランドに形成する溝部の変形例を示す要部拡大平面図である。It is a principal part enlarged plan view which shows the modification of the groove part formed in a land. 図１６に示すＢ−Ｂ線に沿った要部拡大断面図である。It is a principal part expanded sectional view along the BB line shown in FIG. 本発明の他の実施の形態である実装基板に形成されたランドの表面を示す要部拡大平面図である。It is a principal part enlarged plan view which shows the surface of the land formed in the mounting board | substrate which is other embodiment of this invention. 図１８に示すＢ−Ｂ線に沿った要部拡大断面図である。It is a principal part expanded sectional view along the BB line shown in FIG. 本発明の他の実施の形態である半導体装置の全体構造を示す断面図である。It is sectional drawing which shows the whole structure of the semiconductor device which is other embodiment of this invention. 図２０に示すランドの構造を示す要部拡大断面図である。It is a principal part expanded sectional view which shows the structure of the land shown in FIG. 図１３に示すランドの比較例であるランド周辺を示す要部拡大断面図である。It is a principal part expanded sectional view which shows the land periphery which is a comparative example of the land shown in FIG. 図１４に示すランドの比較例であるランド周辺を示す要部拡大断面図である。It is a principal part expanded sectional view which shows the land periphery which is a comparative example of the land shown in FIG.

（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。 (Description format, basic terms, usage in this application)
In the present application, the description of the embodiment will be divided into a plurality of sections for convenience, if necessary, but these are not independent from each other unless otherwise specified. Regardless of the front and rear, each part of a single example, one is a part of the other, or a part or all of the modifications. In principle, repeated description of similar parts is omitted. In addition, each component in the embodiment is not indispensable unless specifically stated otherwise, unless it is theoretically limited to the number, and obviously not in context.

同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。   Similarly, in the description of the embodiment, etc., regarding the material, composition, etc., “X consisting of A” etc. is an element other than A unless specifically stated otherwise and clearly not in context. It is not excluded that one of the main components. For example, as for the component, it means “X containing A as a main component”. For example, “silicon member” is not limited to pure silicon, but includes a SiGe (silicon-germanium) alloy, other multi-component alloys containing silicon as a main component, and other additives. Needless to say, it is also included. Moreover, even if it says gold plating, Cu layer, nickel / plating, etc., unless otherwise specified, not only pure materials but also members mainly composed of gold, Cu, nickel, etc. Shall be included.

さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。   In addition, when a specific number or quantity is mentioned, a numerical value exceeding that specific number will be used unless specifically stated otherwise, unless theoretically limited to that number, or unless otherwise clearly indicated by the context. There may be a numerical value less than the specific numerical value.

（実施の形態１）
＜半導体装置＞
図１は本発明の一実施の形態である半導体装置の主面側の内部構造を示す透視平面図、図２は、図１に示す半導体装置の裏面側の構造を示す平面図、図３は図１および図２に示す半導体装置の断面図である。なお、図１では、インタポーザ基板の主面側の内部構造を示すため、封止樹脂９内に配置される半導体チップ１なども実線で示している。 (Embodiment 1)
<Semiconductor device>
1 is a perspective plan view showing the internal structure of the main surface side of the semiconductor device according to one embodiment of the present invention, FIG. 2 is a plan view showing the structure of the back surface side of the semiconductor device shown in FIG. 1, and FIG. FIG. 3 is a cross-sectional view of the semiconductor device shown in FIGS. 1 and 2. In FIG. 1, in order to show the internal structure of the main surface side of the interposer substrate, the semiconductor chip 1 and the like disposed in the sealing resin 9 are also shown by solid lines.

本実施の形態の半導体装置は、配線基板上に半導体チップ１が搭載された樹脂封止型の小型の半導体パッケージであり、本実施の形態ではその一例として、図１〜図３に示すＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ、半導体装置）１０を取り上げて説明する。ＢＧＡ１０は、半導体チップ１が搭載された主面（上面）２ａ、主面２ａと反対側に位置する裏面（下面）２ｂを有するインタポーザ基板（配線基板、パッケージ基板）２を有している。インタポーザ基板２の裏面２ｂには複数のランド（端子）３が形成されている。また、複数のランド３には、複数の半田ボール４がそれぞれ接合（搭載）されている。半田ボール４は、例えば、図３に示すように、裏面２ｂに行列状（マトリクス状）に配置されている。半田ボール４が接合するランド３も同様に、行列状に配置されている。つまり、ＢＧＡ１０は、外部接続端子であるランド３（半田ボール４）をインタポーザ基板２の裏面２ｂに行列状に配置する、所謂、エリアアレイ型の半導体装置である。このようなエリアアレイ型の半導体装置は、配線基板の裏面側を、端子配置スペースとして有効活用することができるので、外部端子数が増大しても半導体装置の実装面積の増大を抑制することが出来る点で好ましい。つまり、高機能化、高集積化に伴って、端子数が増大する半導体装置を省スペースで実装することができる。なお、図１〜図３では、見易さのため、端子数を少なく（例えば図１および図３では３６個）示しているが、端子数はこれに限定されない。   The semiconductor device according to the present embodiment is a resin-sealed small semiconductor package in which a semiconductor chip 1 is mounted on a wiring board. In the present embodiment, as an example, a BGA (BGA) shown in FIGS. (Ball Grid Array, semiconductor device) 10 will be described. The BGA 10 has an interposer substrate (wiring substrate, package substrate) 2 having a main surface (upper surface) 2a on which the semiconductor chip 1 is mounted and a back surface (lower surface) 2b located on the opposite side of the main surface 2a. A plurality of lands (terminals) 3 are formed on the back surface 2 b of the interposer substrate 2. A plurality of solder balls 4 are bonded (mounted) to the plurality of lands 3. For example, as shown in FIG. 3, the solder balls 4 are arranged in a matrix (matrix) on the back surface 2b. Similarly, the lands 3 to which the solder balls 4 are joined are arranged in a matrix. That is, the BGA 10 is a so-called area array type semiconductor device in which lands 3 (solder balls 4) as external connection terminals are arranged in a matrix on the back surface 2 b of the interposer substrate 2. In such an area array type semiconductor device, the back side of the wiring board can be effectively used as a terminal arrangement space, so that an increase in the mounting area of the semiconductor device can be suppressed even if the number of external terminals increases. It is preferable in that it can be done. That is, a semiconductor device with an increased number of terminals with higher functionality and higher integration can be mounted in a space-saving manner. 1 to 3 show a small number of terminals (for example, 36 in FIGS. 1 and 3) for ease of viewing, the number of terminals is not limited to this.

半導体チップ１は、例えば、シリコンなどから成り、例えば、半導体素子を含む集積回路が形成される主面１ａとその反対側に位置する裏面１ｂを有している。また、半導体チップ１の主面１ａの平面形状は四角形であり、図１に示す半導体チップ１は例えば正方形となっている。また、主面１ａには例えば複数の半導体素子とこれらを接続する配線により構成される集積回路が形成され、主面１ａ上の周縁部には集積回路と電気的に接続される複数のパッド（電極パッド）１ｃが形成されている。また、半導体チップ１は、インタポーザ基板２の主面２ａ上に、裏面１ｂと主面２ａとを対向させた状態で、図示しない接着材を介して接着固定されている。   The semiconductor chip 1 is made of, for example, silicon, and has, for example, a main surface 1a on which an integrated circuit including a semiconductor element is formed and a back surface 1b located on the opposite side. The planar shape of the main surface 1a of the semiconductor chip 1 is a quadrangle, and the semiconductor chip 1 shown in FIG. 1 is, for example, a square. Further, an integrated circuit composed of, for example, a plurality of semiconductor elements and wirings connecting them is formed on the main surface 1a, and a plurality of pads (which are electrically connected to the integrated circuit) are formed on the peripheral portion on the main surface 1a. Electrode pad) 1c is formed. The semiconductor chip 1 is bonded and fixed to the main surface 2a of the interposer substrate 2 with an adhesive (not shown) in a state where the back surface 1b and the main surface 2a face each other.

また、インタポーザ基板２は半導体チップ１の搭載面である主面２ａおよび主面２ａの反対側に位置する裏面２ｂを有している。主面２ａには、半導体チップ１の周囲に主面２ａの各辺に沿って配置される複数の端子（ボンディングリード）５が形成されている。この複数の端子５は半導体チップ１の複数のパッド１ｃと、複数のワイヤ（導電性部材）６を介してそれぞれ電気的に接続されている。また、複数の端子５はインタポーザ基板２の主面２ａ、裏面２ｂおよび内部に形成された図示しない配線やビア（層間導電路）などの導電経路を介して、裏面２ｂに形成された複数のランド３と電気的に接続されている。すなわち、複数のランド３は、それぞれ半導体チップ１と電気的接続されている。   The interposer substrate 2 has a main surface 2a that is a mounting surface of the semiconductor chip 1 and a back surface 2b located on the opposite side of the main surface 2a. On the main surface 2a, a plurality of terminals (bonding leads) 5 are formed around the semiconductor chip 1 along each side of the main surface 2a. The plurality of terminals 5 are electrically connected to the plurality of pads 1 c of the semiconductor chip 1 through the plurality of wires (conductive members) 6, respectively. Further, the plurality of terminals 5 are formed on the main surface 2a and the back surface 2b of the interposer substrate 2 and a plurality of lands formed on the back surface 2b through conductive paths such as wirings and vias (interlayer conductive paths) (not shown) formed therein. 3 is electrically connected. That is, each of the plurality of lands 3 is electrically connected to the semiconductor chip 1.

また、インタポーザ基板２の主面２ａおよび裏面２ｂは、それぞれ絶縁膜であるソルダレジスト膜７、８に覆われている。主面２ａを覆うソルダレジスト膜７には複数の開口部が形成され、複数の端子５はこの各開口部において、それぞれソルダレジスト膜７から露出している。また、裏面２ｂを覆うソルダレジスト膜８には、複数の開口部が形成され、複数のランド３はこの各開口部において、それぞれソルダレジスト膜８から露出している。詳しくは、本実施の形態のランド３はランド３の側面および表面の周縁部がソルダレジスト膜８により覆われている。また、ランド３は、例えば、銅（Ｃｕ）からなる金属膜であり、ソルダレジスト膜８の開口部から露出する領域の表面にニッケル（Ｎｉ）、金（Ａｕ）のめっき膜が積層された積層金属膜である。つまり、本実施の形態のランド３はＳＭＤ構造で形成されている。   The main surface 2a and the back surface 2b of the interposer substrate 2 are covered with solder resist films 7 and 8, which are insulating films, respectively. A plurality of openings are formed in the solder resist film 7 covering the main surface 2a, and the plurality of terminals 5 are exposed from the solder resist film 7 in the respective openings. Further, a plurality of openings are formed in the solder resist film 8 covering the back surface 2b, and the plurality of lands 3 are exposed from the solder resist film 8 in the respective openings. Specifically, in the land 3 of the present embodiment, the side surface and the peripheral edge portion of the land 3 are covered with the solder resist film 8. The land 3 is a metal film made of, for example, copper (Cu), and is a laminate in which a plating film of nickel (Ni) and gold (Au) is laminated on the surface of the region exposed from the opening of the solder resist film 8. It is a metal film. That is, the land 3 of the present embodiment is formed with an SMD structure.

また、インタポーザ基板２の主面２ａ側には、封止体（封止樹脂）９が形成され、半導体チップ１およびパッド１ｃに接続される複数のワイヤ６は、この封止樹脂９に封止（樹脂封止）されている。封止樹脂９は、例えば、エポキシ系の樹脂からなり、半導体チップ１の主面およびワイヤ６を樹脂封止することによりこれらを保護している。   Further, a sealing body (sealing resin) 9 is formed on the main surface 2 a side of the interposer substrate 2, and a plurality of wires 6 connected to the semiconductor chip 1 and the pads 1 c are sealed in the sealing resin 9. (Resin sealed). The sealing resin 9 is made of, for example, epoxy resin, and protects the main surface of the semiconductor chip 1 and the wires 6 by resin sealing.

また、各ランド３の表面に接合する複数の半田ボール４は、本実施の形態では例えば、鉛（Ｐｂ）を実質的に含まない、所謂、鉛フリー半田である。鉛フリー半田は、例えば錫（Ｓｎ）のみ、Ｓｎ−ビスマス（Ｂｉ）、またはＳｎ−銀（Ａｇ）−Ｃｕなどである。ここで、鉛フリー半田とは、Ｐｂの含有量が０．１ｗｔ％以下のものを意味し、この含有量は、ＲｏＨｓ（Restriction of Hazardous Substances）指令の基準として定められている。   The plurality of solder balls 4 bonded to the surface of each land 3 is so-called lead-free solder that does not substantially contain lead (Pb) in the present embodiment, for example. The lead-free solder is, for example, tin (Sn) only, Sn-bismuth (Bi), Sn-silver (Ag) -Cu, or the like. Here, the lead-free solder means a Pb content of 0.1 wt% or less, and this content is defined as a standard of the RoHs (Restriction of Hazardous Substances) directive.

なお、図１〜図３では、エリアアレイ型の半導体装置の例として、１個の半導体チップ１が、所謂フェイスアップ実装方式によりインタポーザ基板２に搭載された例を示しているが、半導体チップの数や実装方式はこれに限定されない。例えば、複数枚の半導体チップを積層、あるいは並べて配置することもできる。また例えば、半導体チップ１の主面１ａをインタポーザ基板２の主面２ａと対向させた状態で搭載する、所謂フェイスダウン実装（フリップチップ接続）方式により実装することもできる。この場合、半導体チップ１は、パッド１ｃの表面に形成されたバンプ電極（突起電極）を介して、インタポーザ基板２の主面２ａ（詳しくは、半導体チップ１のパッド１ｃと対向する領域）に形成された端子（ボンディングリード）と電気的に接続する。   1 to 3 show an example in which one semiconductor chip 1 is mounted on the interposer substrate 2 by a so-called face-up mounting method as an example of the area array type semiconductor device. The number and mounting method are not limited to this. For example, a plurality of semiconductor chips can be stacked or arranged side by side. Further, for example, the semiconductor chip 1 may be mounted by a so-called face-down mounting (flip chip connection) method in which the main surface 1a of the semiconductor chip 1 is mounted facing the main surface 2a of the interposer substrate 2. In this case, the semiconductor chip 1 is formed on the main surface 2a of the interposer substrate 2 (specifically, a region facing the pad 1c of the semiconductor chip 1) via bump electrodes (projection electrodes) formed on the surface of the pad 1c. It is electrically connected to the connected terminal (bonding lead).

＜実装基板＞
次に、本実施の形態において、図１〜図３に示すＢＧＡ１０を搭載するための実装基板について説明する。図４は、図１〜図３に示す半導体装置を実装する実装基板の主面側の一部を拡大して示す要部拡大平面図、図５は図４に示す端子周辺をさらに拡大して示す要部拡大平面図、図６は図５に示すＡ−Ａ線に沿った要部拡大断面図である。 <Mounting board>
Next, in the present embodiment, a mounting substrate for mounting the BGA 10 shown in FIGS. 1 to 3 will be described. 4 is an enlarged plan view of a main part showing a part of the main surface side of the mounting board on which the semiconductor device shown in FIGS. 1 to 3 is mounted, and FIG. FIG. 6 is an enlarged plan view of an essential part taken along line AA shown in FIG.

実装基板（配線基板、マザーボード）２０は、前記したＢＧＡ１０（図１参照）の搭載面である主面２０ａを有している。また、主面２０ａ上は、複数の開口部２１ａが形成された絶縁膜であるソルダレジスト膜２１に覆われている。また、主面２０ａ上には、複数の開口部２１ａにおいて、ソルダレジスト膜２１からそれぞれ露出する複数のランド（端子）２２が形成されている。   The mounting substrate (wiring substrate, motherboard) 20 has a main surface 20a that is a mounting surface of the BGA 10 (see FIG. 1). Further, the main surface 20a is covered with a solder resist film 21, which is an insulating film in which a plurality of openings 21a are formed. On the main surface 20a, a plurality of lands (terminals) 22 that are respectively exposed from the solder resist film 21 are formed in a plurality of openings 21a.

ランド２２は、実装基板２０とＢＧＡ１０とを電気的に接続するための端子であって、ＢＧＡ１０の端子配置（図２に示す半田ボール４の配置）に対応して、例えば半田ボール４（図２参照）と同じ数のランド２２が、行列状（マトリクス状）に配置されている。   The land 22 is a terminal for electrically connecting the mounting substrate 20 and the BGA 10 and corresponds to the terminal arrangement of the BGA 10 (the arrangement of the solder balls 4 shown in FIG. 2), for example, the solder balls 4 (FIG. 2). The same number of lands 22 as the reference) are arranged in a matrix (matrix).

また、実装基板２０は主面２０ａ上に複数の配線２３が形成され、各ランド２２は配線２３と電気的に接続されている。この配線２３は、例えば、実装基板２０の内層（主面２０ａよりも内側の配線層）に形成された配線２３を介して半導体装置搭載領域２０ｂよりも外側に引き出される。半導体装置搭載領域２０ｂの外側には、例えば外部機器（図示は省略）が搭載され、複数のランド２２は配線２３を介して該外部機器と電気的に接続される。   The mounting substrate 20 has a plurality of wirings 23 formed on the main surface 20 a, and each land 22 is electrically connected to the wirings 23. For example, the wiring 23 is drawn outside the semiconductor device mounting region 20b via the wiring 23 formed in the inner layer (wiring layer inside the main surface 20a) of the mounting substrate 20. For example, an external device (not shown) is mounted outside the semiconductor device mounting region 20 b, and the plurality of lands 22 are electrically connected to the external device via the wiring 23.

ここで、本実施の形態のランド２２は、表面２２ａおよび表面２２ａと主面２０ａとの間に位置する側面２２ｂを有している。この側面２２ｂは、開口部２１ａ内に配置され、ソルダレジスト膜２１から露出している。換言すればランド２２の表面２２ａは全体がソルダレジスト膜２１から露出している。このように、ランド２２の表面２２ａの全体をソルダレジスト膜２１から露出させるランドの構造は、Ｎｏｎ−ＳＭＤ構造と呼ばれる。Ｎｏｎ−ＳＭＤ構造は、側面２２ｂを露出させることにより、後述する実装工程において、側面２２ｂにも接合材である半田を回り込ませることができる。このため、ＳＭＤ構造と比較して接合面積が広く、接続部の内部応力を分散する機能を有するので、接合強度を向上させることができる。   Here, the land 22 of the present embodiment has a surface 22a and a side surface 22b located between the surface 22a and the main surface 20a. The side surface 22 b is disposed in the opening 21 a and is exposed from the solder resist film 21. In other words, the entire surface 22 a of the land 22 is exposed from the solder resist film 21. As described above, the land structure in which the entire surface 22a of the land 22 is exposed from the solder resist film 21 is called a Non-SMD structure. In the non-SMD structure, by exposing the side surface 22b, solder as a bonding material can be wound around the side surface 22b in a mounting process described later. For this reason, since the bonding area is larger than that of the SMD structure and has a function of dispersing the internal stress of the connecting portion, the bonding strength can be improved.

また、本実施の形態のランド２２は、例えば銅膜からなり、銅膜を覆うめっき膜などは形成されず、銅膜が露出している。このように、銅膜が露出しているランド２２の場合、製造工程や実装工程中に表面に酸化膜が形成される場合がある。また、例えば有機皮膜等による表面保護膜を銅膜上に形成しても、銅膜の酸化膜抑制にはつながるが酸化膜形成を阻止するほどの効果は持っていないため、接合部材間での酸化膜の除去は接合には必要不可欠となる。   Moreover, the land 22 of this Embodiment consists of a copper film, for example, the plating film etc. which cover a copper film are not formed, but the copper film is exposed. Thus, in the case of the land 22 where the copper film is exposed, an oxide film may be formed on the surface during the manufacturing process or the mounting process. In addition, even if a surface protective film such as an organic film is formed on the copper film, it leads to the suppression of the oxide film of the copper film, but does not have an effect of preventing the formation of the oxide film. Removal of the oxide film is indispensable for bonding.

また、酸化膜を取り除いた状態で半田との接合が完了すれば、めっき膜の剥離などの不具合が発生しないため、耐久性を向上させることができる点で好ましい。   Further, if the bonding with the solder is completed in a state where the oxide film is removed, it is preferable in that the durability can be improved since problems such as peeling of the plating film do not occur.

一方、図３に示すランド３のようなＳＭＤ構造は、多数の端子（ランド）を狭いピッチで配置する、所謂ファインピッチ接続において、よく使われる構造となる。ファインピッチの場合は端子間の短絡を抑制するために少ない接合部材の供給しか出来ないため、各々の端子表面の酸化膜を除去する効果が低減することになる。このため、例えば銅（Ｃｕ）からなる金属膜の表面にニッケル（Ｎｉ）、金（Ａｕ）のめっき膜を積層し、最表面には銅よりも酸化し難く、また、半田との接合性が良好な金からなる膜を形成している。また、半田ボール４をランド３と接合する工程では、半田ボール４の表面に酸化膜が形成されることを防止するため、窒素雰囲気中で半田ボール４を加熱溶融させて金、ニッケルからなるめっき膜と接合している。   On the other hand, the SMD structure such as the land 3 shown in FIG. 3 is a structure often used in so-called fine pitch connection in which a large number of terminals (lands) are arranged at a narrow pitch. In the case of the fine pitch, only a small number of joining members can be supplied to suppress a short circuit between the terminals, so that the effect of removing the oxide film on the surface of each terminal is reduced. For this reason, for example, a plating film of nickel (Ni) and gold (Au) is laminated on the surface of a metal film made of copper (Cu), and is harder to oxidize than copper on the outermost surface. A film made of good gold is formed. Further, in the step of joining the solder balls 4 to the lands 3, in order to prevent the formation of an oxide film on the surface of the solder balls 4, the solder balls 4 are heated and melted in a nitrogen atmosphere to be plated with gold or nickel. It is joined to the membrane.

なお、本実施の形態のランド２２は、図５および図６に示すように表面２２ａの中央から側面２ｂに向かって溝部２２ｃを形成している。この溝部２２ｃの詳細な構造および溝部２２ｃを形成することによる効果については、後で詳細に説明する。   In addition, the land 22 of this Embodiment forms the groove part 22c toward the side surface 2b from the center of the surface 22a, as shown in FIG.5 and FIG.6. The detailed structure of the groove 22c and the effect of forming the groove 22c will be described later in detail.

＜半導体装置の実装方法＞
次に図１〜図３を用いて説明したＢＧＡ１０を図４〜図６に示す実装基板２０に実装する実装方法について説明する。 <Method of mounting semiconductor device>
Next, a mounting method for mounting the BGA 10 described with reference to FIGS. 1 to 3 on the mounting substrate 20 shown in FIGS. 4 to 6 will be described.

本実施の形態の半導体装置の実装方法では、図１〜図３を用いて説明したＢＧＡ１０を準備する半導体装置準備工程、および図３〜図６に示す実装基板２０を準備する実装基板準備工程を有している。また、ＢＧＡ１０の裏面２ｂと、実装基板２０の主面２０ａとを対向配置した状態で、複数のランド３と複数のランド２２を、複数の半田ボール４を介してそれぞれ電気的に接続する実装工程を有している。   In the semiconductor device mounting method of the present embodiment, the semiconductor device preparation step for preparing the BGA 10 described with reference to FIGS. 1 to 3 and the mounting substrate preparation step for preparing the mounting substrate 20 shown in FIGS. Have. Also, a mounting step of electrically connecting the plurality of lands 3 and the plurality of lands 22 via the plurality of solder balls 4 with the back surface 2b of the BGA 10 and the main surface 20a of the mounting substrate 20 facing each other. have.

実装工程には、ランド２２の表面にフラックス成分を含む接合用部材を配置する接合用部材配置工程が含まれる。図７は図４に示すランドの表面に接合用部材を配置した状態を示す要部拡大断面図、図８は図７に示すランドを拡大して示す要部拡大平面図、図９は図８に示すＢ−Ｂ線に沿った要部拡大断面図である。   The mounting process includes a bonding member arrangement process in which a bonding member including a flux component is arranged on the surface of the land 22. 7 is an enlarged cross-sectional view of the main part showing a state where the bonding member is arranged on the surface of the land shown in FIG. 4, FIG. 8 is an enlarged plan view of the main part showing the land shown in FIG. 7, and FIG. It is a principal part expanded sectional view along the BB line shown in FIG.

この接合用部材配置工程では、複数のランド２２の表面２２ａ上に複数のクリーム半田（接合用部材）２４を配置する。このクリーム半田２４は、金属粒子（半田成分）およびフラックス成分を含むペーストであって、半田ボール４（図３参照）とランド２２を接合するための接合用部材である。   In this joining member arranging step, a plurality of cream solders (joining members) 24 are arranged on the surfaces 22 a of the plurality of lands 22. The cream solder 24 is a paste containing metal particles (solder component) and a flux component, and is a joining member for joining the solder ball 4 (see FIG. 3) and the land 22.

フラックスは半田同士、あるいは半田と他の金属材料の接合特性を向上させる有機化合物である。例えば、接合すべき金属の酸化膜を除去し、金属表面の再酸化を防止する機能、あるいは半田の表面活性を向上させる機能を有し、半田の濡れ性（接合特性）を向上させることができる。   Flux is an organic compound that improves the bonding characteristics between solders or between solder and other metal materials. For example, it has a function of removing a metal oxide film to be bonded and preventing reoxidation of the metal surface, or a function of improving the surface activity of the solder, and can improve the wettability (bonding characteristics) of the solder. .

このようにフラックス成分を含むクリーム半田２４を予めランド２２の表面２２ａに配置しておくことにより、半田ボール４（図３参照）とランド２２の接合特性を向上させることができる。また、本実施の形態のように、半田材としてＳｎ−Ｐｂ半田よりも接合特性（濡れ性）が低い鉛フリー半田を用いる場合にはフラックス成分を用いて接合特性を向上させることが重要である。   As described above, by arranging the cream solder 24 containing the flux component on the surface 22a of the land 22 in advance, the bonding characteristics between the solder ball 4 (see FIG. 3) and the land 22 can be improved. Further, as in the present embodiment, when lead-free solder having a lower bonding characteristic (wetting property) than Sn—Pb solder is used as the solder material, it is important to improve the bonding characteristic by using a flux component. .

クリーム半田２４を配置する方法は特に限定されないが、例えば、ペースト状のクリーム半田２４を印刷法により、各ランド２２の表面２２ａ上に塗布する方法を用いることができる。   Although the method for disposing the cream solder 24 is not particularly limited, for example, a method of applying the paste-like cream solder 24 onto the surface 22a of each land 22 by a printing method can be used.

また、確実に半田ボール４とクリーム半田２４を接続するためには、例えば、クリーム半田２４の高さを高くすることにより、クリーム半田２４が保有している表面活性力を向上させることが望ましい。図９に示すように、本実施の形態ではクリーム半田２４の高さＨａは、ランド２２の表面２２ａからソルダレジスト膜２１の表面までの高さＨｂよりも高くなるように配置している。   In order to securely connect the solder ball 4 and the cream solder 24, it is desirable to improve the surface activation force possessed by the cream solder 24 by increasing the height of the cream solder 24, for example. As shown in FIG. 9, in this embodiment, the height Ha of the cream solder 24 is arranged to be higher than the height Hb from the surface 22 a of the land 22 to the surface of the solder resist film 21.

一方、クリーム半田２４の高さＨｂを極端に高くし過ぎると、別の問題が生じる。すなわち、クリーム半田２４に含まれる半田の量が過剰に多くなって、隣に配置されるランド２２に向かって余剰の半田が流れだし、隣り合うランド２２同士が短絡してしまう問題である。特に、半導体装置の高機能化、高集積化に伴って少ない実装面積に多くの端子を配置する場合には、この問題が顕在化する。   On the other hand, when the height Hb of the cream solder 24 is excessively increased, another problem occurs. That is, there is a problem that the amount of solder contained in the cream solder 24 increases excessively, excess solder flows toward the land 22 arranged next to each other, and the adjacent lands 22 are short-circuited. In particular, this problem becomes apparent when a large number of terminals are arranged in a small mounting area as the semiconductor device has higher functionality and higher integration.

上記のような観点から本実施の形態では、例えば、ランド２２の表面２２ａからソルダレジスト膜２１の表面までの高さＨｂが１０〜２０μｍ程度であるのに対して、クリーム半田２４の高さＨａは１００〜１５０μｍ程度としている。   From the above viewpoint, in the present embodiment, for example, the height Hb from the surface 22a of the land 22 to the surface of the solder resist film 21 is about 10 to 20 μm, whereas the height Ha of the cream solder 24 is Is about 100 to 150 μm.

次に、実装工程には、複数の半田ボール４を複数のクリーム半田２４に当接する半導体装置配置工程を有している。図１０は図７に示す接合用材料に半田ボールを当接させた状態を示す要部拡大断面図である。また、図１１は、図１０に示すランド周辺を拡大して示す要部拡大断面図である。   Next, the mounting process includes a semiconductor device arrangement process in which the plurality of solder balls 4 are brought into contact with the plurality of cream solders 24. FIG. 10 is an enlarged cross-sectional view of a main part showing a state in which a solder ball is brought into contact with the bonding material shown in FIG. FIG. 11 is an enlarged cross-sectional view of a main part showing the periphery of the land shown in FIG.

この半導体装置配置工程では、図１０に示すように、ＢＧＡ１０の裏面２ｂと、実装基板２０の主面２０ａとを対向配置した状態で、ＢＧＡ１０を実装基板２０上に配置する。ここで、実装基板２０の複数のランド２２は、ＢＧＡ１０の複数のランド３および複数の半田ボール４と厚さ方向に重なる位置にそれぞれ形成されている。このため、ＢＧＡ１０を位置合わせして実装基板２０上に配置すると、複数の半田ボール４と複数のクリーム半田２４とをそれぞれ当接させることができる。この時、各半田ボール４が確実にクリーム半田２４と接触するように、ＢＧＡ１０を実装基板２０の主面２０ａに向かって押しこむ。これにより、各半田ボール４の先端（頂点）が各クリーム半田２４に食い込んで、クリーム半田２４は半田ボール４の形状に倣って変形する。   In this semiconductor device arrangement step, the BGA 10 is arranged on the mounting substrate 20 with the back surface 2b of the BGA 10 and the main surface 20a of the mounting substrate 20 facing each other as shown in FIG. Here, the plurality of lands 22 of the mounting substrate 20 are respectively formed at positions overlapping the plurality of lands 3 and the plurality of solder balls 4 of the BGA 10 in the thickness direction. For this reason, when the BGA 10 is aligned and arranged on the mounting substrate 20, the plurality of solder balls 4 and the plurality of cream solders 24 can be brought into contact with each other. At this time, the BGA 10 is pushed toward the main surface 20a of the mounting substrate 20 so that each solder ball 4 is surely in contact with the cream solder 24. As a result, the tip (vertex) of each solder ball 4 bites into each cream solder 24, and the cream solder 24 deforms following the shape of the solder ball 4.

次に、実装工程には、複数の半田ボール４および複数のクリーム半田２４を加熱溶融させて接合するリフロー工程が含まれる。図１２は図１１に示す半田ボールおよび接合用部材を加熱してフラックス成分が溶出した状態を示す要部拡大断面図である。また、図１３は図１２に示す半田ボールおよび接合用部材をさらに加熱して接合用部材中の半田成分が溶融した状態を示す要部拡大断面図である。また、図１４は図１３に示す半田ボールおよび接合用部材をさらに加熱して半田ボールが溶融した後に溶融した接合部材と接合した状態を示す要部拡大断面図である。また、図２２および図２３は、それぞれ本実施の形態の比較例である実装基板に形成されたランド周辺を示す要部拡大断面図であって、それぞれ図１３、図１４に対応している。   Next, the mounting process includes a reflow process in which a plurality of solder balls 4 and a plurality of cream solders 24 are heated and melted and joined. FIG. 12 is an enlarged cross-sectional view of a main part showing a state in which a flux component is eluted by heating the solder ball and the bonding member shown in FIG. FIG. 13 is an enlarged cross-sectional view of a main part showing a state where the solder ball and the bonding member shown in FIG. 12 are further heated to melt the solder component in the bonding member. FIG. 14 is an enlarged cross-sectional view of a main part showing a state in which the solder ball and the bonding member shown in FIG. 13 are further heated and the solder ball is melted and bonded to the molten bonding member. 22 and 23 are enlarged cross-sectional views of the main part showing the periphery of the land formed on the mounting substrate, which is a comparative example of the present embodiment, and correspond to FIGS. 13 and 14, respectively.

リフロー工程では、例えば実装基板２０を加熱炉内に配置する、あるいはヒータなどの加熱手段を備える加熱ステージ上に配置することにより、クリーム半田２４および半田ボール４を加熱する。加熱を開始すると、まず、図１２に示すようにクリーム半田２４に含まれるフラックス（フラックス成分）２４ａが溶融し、その一部がランド２２の周囲に溶出する。この時、フラックス２４ａよりも融点の高い金属粒子である半田成分は、溶融していない。また、クリーム半田２４に含まれるフラックス成分の一部が溶出するので、他の一部はクリーム半田２４中に保持されている。ランド２２は銅膜からなり、ランド２２の表面２２ａおよび側面２２ｂには銅の酸化膜が形成されているが、この酸化膜は、フラックス２４ａと反応することにより除去される。また、本実施の形態では、ランド２２の表面２２ａに表面２２ａの中央から側面２２ｂに向かって溝部２２ｃが形成されている。フラックス２４ａはこの溝部２２ｃ内にも溶出し、溝部２２ｃの内面に形成された酸化膜も除去する。   In the reflow process, the cream solder 24 and the solder balls 4 are heated, for example, by placing the mounting substrate 20 in a heating furnace or on a heating stage equipped with a heating means such as a heater. When heating is started, first, as shown in FIG. 12, the flux (flux component) 24 a included in the cream solder 24 is melted, and a part thereof is eluted around the land 22. At this time, the solder component which is a metal particle having a melting point higher than that of the flux 24a is not melted. In addition, since a part of the flux component contained in the cream solder 24 is eluted, the other part is held in the cream solder 24. The land 22 is made of a copper film, and a copper oxide film is formed on the surface 22a and the side surface 22b of the land 22. This oxide film is removed by reacting with the flux 24a. In the present embodiment, a groove 22c is formed on the surface 22a of the land 22 from the center of the surface 22a toward the side surface 22b. The flux 24a is also eluted into the groove 22c, and removes the oxide film formed on the inner surface of the groove 22c.

フラックス２４ａが溶出を開始した後もさらに加熱すると、クリーム半田２４に含まれる金属粒子、すなわち図１３に示す半田材（半田成分）２４ｂの融点に到達する。本実施の形態では、クリーム半田２４に含まれる半田材２４ｂには、半田ボール４と同様に、所謂鉛フリー半田を用いている。したがって、半田材２４ｂの融点はＳｎ−Ｐｂ半田よりも高く、例えば２２０℃程度である。   When the flux 24a is further heated even after the elution has started, it reaches the melting point of the metal particles contained in the cream solder 24, that is, the solder material (solder component) 24b shown in FIG. In the present embodiment, so-called lead-free solder is used for the solder material 24 b included in the cream solder 24, similarly to the solder balls 4. Therefore, the melting point of the solder material 24b is higher than that of Sn—Pb solder, and is about 220 ° C., for example.

ここで、本願発明者の検討によれば、半田材２４ｂと半田ボール４に同じ材料を用いた場合であっても、半田ボール４よりも先に半田材２４ｂが溶融する。すなわち、図１３に示すように、半田材２４ｂが溶融し、半田ボール４はまだ溶融していない状態となる。溶融した半田材２４ｂは、表面張力の影響によりランド２２の表面２２ａの周縁部の形状に沿ってドーム状に形成される。   Here, according to the study of the present inventors, even when the same material is used for the solder material 24 b and the solder ball 4, the solder material 24 b melts before the solder ball 4. That is, as shown in FIG. 13, the solder material 24b is melted and the solder balls 4 are not yet melted. The melted solder material 24b is formed in a dome shape along the shape of the peripheral edge of the surface 22a of the land 22 due to the influence of surface tension.

ところが、図２２に示す、比較例の実装基板４０が有するランド４１では、ランド４１の表面４１ａには、図１３に示すような溝部２２ｃは形成されず、略平坦面となっているため半楕円球形状の半田材２４ｂが表面４１ａ全体を覆うこととなる。すると、クリーム半田２４から溶出したフラックス２４ａは半田材２４ｂの表面に沿ってランド４１の側面４１ｂに向かって大部分が流れ出てしまう。この結果、半田ボール４とフラックス２４ａの接触量が少なくなるので、フラックス２４ａは半田ボール４の表面を十分に反応させることができなくなる。   However, in the land 41 included in the mounting board 40 of the comparative example shown in FIG. 22, the groove portion 22 c as shown in FIG. 13 is not formed on the surface 41 a of the land 41, and is a semi-elliptical surface. The spherical solder material 24b covers the entire surface 41a. Then, most of the flux 24a eluted from the cream solder 24 flows out toward the side surface 41b of the land 41 along the surface of the solder material 24b. As a result, the amount of contact between the solder ball 4 and the flux 24a is reduced, and the flux 24a cannot sufficiently react with the surface of the solder ball 4.

フラックス２４ａは、前記したように、金属の表面を活性化して酸化膜を除去し、金属表面の再酸化を防止する機能を有しているが、半田ボール４とフラックス２４ａの接触量が少ない場合、半田ボール４の表面の酸化膜を除去しきれない、あるいは表面に酸化膜が形成され易くなるという問題が発生する。半田ボール４に酸化膜が形成された状態では半田ボール４を溶融させても、半田ボール４と半田材２４ｂは接合（一体化）し難い。例えば、図２３に示すように、半田ボール４と半田材２４ｂが接触していても、それぞれが別体として構成され、一体化していない場合には、半田ボール４と半田材２４ｂの接合強度は極めて低い。したがって、酸化膜が十分に除去できない場合には接合不良の原因となる。この半田ボール４に酸化膜が形成される問題は、例えば実装工程を窒素雰囲気中で行うことにより防止ないしは抑制することができるが、窒素雰囲気中で実装工程を行う場合、実装装置の複雑化、あるいは実装工程を行う作業場所に制約が発生するなど、新たな課題が生じる。   As described above, the flux 24a has a function of activating the metal surface to remove the oxide film and preventing reoxidation of the metal surface, but the contact amount between the solder ball 4 and the flux 24a is small. This causes a problem that the oxide film on the surface of the solder ball 4 cannot be completely removed or an oxide film is easily formed on the surface. In a state where the oxide film is formed on the solder ball 4, even if the solder ball 4 is melted, the solder ball 4 and the solder material 24b are difficult to be joined (integrated). For example, as shown in FIG. 23, even if the solder ball 4 and the solder material 24b are in contact with each other, they are configured as separate bodies, and when they are not integrated, the bonding strength between the solder ball 4 and the solder material 24b is Very low. Therefore, when the oxide film cannot be removed sufficiently, it causes a bonding failure. The problem of forming an oxide film on the solder ball 4 can be prevented or suppressed by performing the mounting process in a nitrogen atmosphere, for example. Or a new subject arises, such as restrictions in the work place which performs a mounting process.

そこで、本実施の形態では、ランド２２の表面２２ａに表面２２ａの中央（中心）から側面２２ｂに向かって溝部２２ｃを形成している。本実施の形態では、図５に示すように、溝部２２ｃは円形の平面形状を成すように形成している。つまり、表面２２ａから主面２ａに向かって円柱形状の溝部２２ｃを表面２２ａの中央に形成している。換言すれば、ランド２２の表面２２ａは円環状を成すように形成されている。また、溝部２２ｃの周囲は、ランド２２により囲まれている。   Therefore, in the present embodiment, the groove 22c is formed on the surface 22a of the land 22 from the center (center) of the surface 22a toward the side surface 22b. In the present embodiment, as shown in FIG. 5, the groove 22c is formed to have a circular planar shape. That is, a cylindrical groove 22c is formed at the center of the surface 22a from the surface 22a toward the main surface 2a. In other words, the surface 22a of the land 22 is formed in an annular shape. Further, the periphery of the groove 22 c is surrounded by the land 22.

このように表面２２ａの中央から側面２２ｂに向かって溝部２２ｃを形成することにより、図１３に示すように、半田材２４ｂが溶融した時に、ランド２２およびランド２２上に配置される半田材２４ｂによって周囲を囲まれた空間１１が形成され、この空間１１に溶融したフラックス２４ａを溜めることができる。また、半田ボール４は、このランド２２と溶融した半田材２４ｂとで囲まれる空間１１内に頂点が位置するように配置する。したがって、半田ボール４の頂点が位置するランド２２の中央付近に、フラックス２４ａを溜める空間１１を形成することとなる。このため、この空間１１に溜ったフラックス２４ａは溶融前の半田ボール４の表面に沿って広がり易くなる。つまり、図２２に示す比較例よりも半田ボール４とフラックス２４ａの接触量を増大させることができる。この結果、例えば、本実施の形態の実装工程を大気（空気）雰囲気中で実施した場合であっても、半田ボール４の表面に形成された酸化膜を効率的に除去することができる。また、半田ボール４の表面が再酸化することを効果的に防止ないしは抑制することができる。すなわち、半田ボール４の濡れ性（接合特性）を十分に向上させることができる。   By forming the groove 22c from the center of the surface 22a to the side surface 22b in this manner, as shown in FIG. 13, when the solder material 24b is melted, the land 22 and the solder material 24b disposed on the land 22 are used. A space 11 surrounded by the periphery is formed, and the melted flux 24 a can be stored in the space 11. Further, the solder balls 4 are arranged so that their vertices are located in the space 11 surrounded by the lands 22 and the molten solder material 24b. Therefore, the space 11 for storing the flux 24a is formed near the center of the land 22 where the apex of the solder ball 4 is located. For this reason, the flux 24a accumulated in the space 11 is likely to spread along the surface of the solder ball 4 before melting. That is, the contact amount between the solder ball 4 and the flux 24a can be increased as compared with the comparative example shown in FIG. As a result, for example, even when the mounting process of the present embodiment is performed in the atmosphere (air) atmosphere, the oxide film formed on the surface of the solder ball 4 can be efficiently removed. Further, it is possible to effectively prevent or suppress the surface of the solder ball 4 from being reoxidized. That is, the wettability (bonding characteristics) of the solder ball 4 can be sufficiently improved.

このため、本実施の形態によれば、半田材２４ｂが溶融した後、半田ボール４が溶融すると、図１３に示す半田ボール４と半田材２４ｂが一体化して、図１４に示す半田材（半田ボール）２５が形成される。このように、本実施の形態によれば、半田ボール４と半田材２４ｂを確実に一体化させることができるので、図２３に示すような半田ボール４と半田材２４ｂの接合界面は形成されない。また、半田材２５とランド２２の接合界面については、フラックス２４ａが十分に供給されるため、ランド２２の表面２２ａあるいは側面２２ｂに銅が露出していても接合特性（濡れ性）を向上させることができる。したがって、図２３に示す比較例よりも接合強度を大幅に向上させることができる。   Therefore, according to the present embodiment, when the solder ball 4 is melted after the solder material 24b is melted, the solder ball 4 and the solder material 24b shown in FIG. 13 are integrated, and the solder material (solder) shown in FIG. Ball) 25 is formed. As described above, according to the present embodiment, the solder ball 4 and the solder material 24b can be reliably integrated, so that the bonding interface between the solder ball 4 and the solder material 24b as shown in FIG. 23 is not formed. Further, since the flux 24a is sufficiently supplied to the bonding interface between the solder material 25 and the land 22, the bonding characteristics (wetting property) can be improved even if copper is exposed on the surface 22a or the side surface 22b of the land 22. Can do. Therefore, the bonding strength can be significantly improved as compared with the comparative example shown in FIG.

また、本実施の形態によれば、ランド２２およびランド２２上に配置される半田材２４ｂによって囲まれた空間１１にフラックス２４ａを溜めることができるので、図２２に示す比較例よりもランド２２の側面２２ｂ側に流れ出るフラックス２４ａの量を低減することができる。つまり、実装工程において使用するフラックス２４ａの量を低減することができる。フラックス２４ａの量を低減すれば、前記した接合用材料配置工程において配置する接合用材料、すなわちクリーム半田２４の高さを、半田ボール４と接触させる観点から必要な最低限の高さ、もしくは量に留めることができる。   Further, according to the present embodiment, since the flux 24a can be stored in the space 11 surrounded by the land 22 and the solder material 24b disposed on the land 22, the land 22 is more than the comparative example shown in FIG. The amount of flux 24a flowing out to the side surface 22b side can be reduced. That is, the amount of flux 24a used in the mounting process can be reduced. If the amount of the flux 24a is reduced, the minimum height or amount necessary from the viewpoint of bringing the height of the bonding material to be arranged in the above-described bonding material arrangement step, that is, the cream solder 24, into contact with the solder balls 4. Can be stopped.

前記したように、クリーム半田２４の高さを高くすれば、隣に配置されるランド２２と短絡してしまう可能性が上昇する。特に、端子数の増加に伴い、隣り合うランド２２の中心間距離（配置ピッチ）が短くなれば、この可能性は大幅に上昇する。しかし、本実施の形態によれば、クリーム半田２４の高さを低く抑えることができるので、これを防止することができる。すなわち、ＢＧＡ１０を実装基板２０に実装した半導体装置実装構造体の信頼性を向上することができる。   As described above, if the height of the cream solder 24 is increased, the possibility of a short circuit with the land 22 arranged next to the cream solder 24 increases. In particular, if the distance between the centers of adjacent lands 22 (arrangement pitch) becomes shorter as the number of terminals increases, this possibility increases significantly. However, according to the present embodiment, the height of the cream solder 24 can be kept low, which can be prevented. That is, the reliability of the semiconductor device mounting structure in which the BGA 10 is mounted on the mounting substrate 20 can be improved.

また、本実施の形態では、半田ボール４および半田材２４ｂとして、Ｓｎ−Ｐｂ半田と比較して酸化膜が形成され易い鉛フリー半田を用いている。しかし、本実施の形態によれば、鉛フリー半田を用いた場合であっても、フラックス２４ａと半田ボール４の接触量を増大させることができるので、例えば、大気（空気）雰囲気中で実装工程を行うことができる。このため、実装装置を短縮化することができる。また、実装工程を行う作業場所の自由度を向上させることができる。   Further, in the present embodiment, as the solder ball 4 and the solder material 24b, lead-free solder that is easier to form an oxide film than Sn—Pb solder is used. However, according to the present embodiment, even when lead-free solder is used, the amount of contact between the flux 24a and the solder ball 4 can be increased. For example, the mounting process is performed in an air (air) atmosphere. It can be performed. For this reason, a mounting apparatus can be shortened. Moreover, the freedom degree of the work place which performs a mounting process can be improved.

また、鉛フリー半田（例えば融点は約２２０℃）はＳｎ−Ｐｂ半田（例えば融点は約１８０℃）と比較して融点が高い。リフロー工程において、半田を確実に溶融させて一体化する観点からは、複数の半田ボール４の温度のバラツキも考慮して、加熱温度（実装温度）を半田ボール４の融点よりも十分に高い温度に設定することが好ましい。しかし、ＢＧＡ１０や実装基板２０の構成部品、あるいは実装基板２０に搭載される別の部品の耐熱温度よりも高温にすることはできない。例えば、設定可能なリフロー温度は２４５℃程度である。このため、鉛フリー半田を用いる場合には、Ｓｎ−Ｐｂ半田と比較してリフロー温度と半田ボール４の融点の差が小さい。このため、大型基板、大型部品などでは、リフロー工程における温度分布発生要因となるために十分なる加熱ができないことにより適正な接続ができなくなることもある。   Further, lead-free solder (for example, the melting point is about 220 ° C.) has a higher melting point than Sn—Pb solder (for example, the melting point is about 180 ° C.). From the viewpoint of reliably melting and integrating the solder in the reflow process, the heating temperature (mounting temperature) is a temperature sufficiently higher than the melting point of the solder balls 4 in consideration of the temperature variation of the plurality of solder balls 4. It is preferable to set to. However, the temperature cannot be higher than the heat resistance temperature of the component parts of the BGA 10 and the mounting board 20 or other parts mounted on the mounting board 20. For example, the settable reflow temperature is about 245 ° C. For this reason, when lead-free solder is used, the difference between the reflow temperature and the melting point of the solder ball 4 is smaller than that of Sn—Pb solder. For this reason, large substrates, large components, and the like may cause temperature distribution in the reflow process, and may not be properly connected due to insufficient heating.

しかし、本実施の形態によれば、フラックス２４ａと半田ボール４の接触量を増大させることができるので、半田ボール４の表面を短時間で活性化することができる。この結果、図２２に示す比較例よりも低温で接続することができる。この結果、リフロー工程におけるＢＧＡ１０を実装基板２０に実装した半導体装置実装構造体の過加熱による損傷を防止し、信頼性を向上することができる。   However, according to the present embodiment, the contact amount between the flux 24a and the solder ball 4 can be increased, so that the surface of the solder ball 4 can be activated in a short time. As a result, it is possible to connect at a lower temperature than the comparative example shown in FIG. As a result, damage due to overheating of the semiconductor device mounting structure in which the BGA 10 is mounted on the mounting substrate 20 in the reflow process can be prevented, and the reliability can be improved.

なお、図１３に示すように半田ボール４が溶融し、半田材２４ｂと一体化する前に、ランド２２およびランド２２上に配置される半田材２４ｂによって囲まれた空間１１内に溜っているフラックス２４ａは、図１４に示すようにこれらが一体化して半田材２５が形成される際に、ランド２２の側面２２ｂ側に押し出される。また、一部のフラックス２４ａは、リフロー工程において加熱されることにより、気化して取り除かれる。このため、半田材２５が形成された段階では、ランド２２の溝部２２ｃには、半田材２５が埋め込まれた状態となる。   As shown in FIG. 13, before the solder balls 4 are melted and integrated with the solder material 24b, the flux accumulated in the land 11 and the space 11 surrounded by the solder material 24b disposed on the land 22 is collected. As shown in FIG. 14, 24 a is pushed out to the side surface 22 b side of the land 22 when they are integrated to form the solder material 25. A part of the flux 24a is vaporized and removed by being heated in the reflow process. For this reason, when the solder material 25 is formed, the solder material 25 is embedded in the groove portion 22 c of the land 22.

次に、実装工程には、図１４に示す半田材２５と実装基板２０のソルダレジスト膜２１に形成された開口部２１ａの間のフラックス２４ａを取り除く洗浄工程が含まれる。図１５は図１４に示す半田材と配線基板の絶縁膜に形成された開口部の間のフラックス成分を取り除いた状態を示す要部拡大断面図である。   Next, the mounting step includes a cleaning step of removing the flux 24a between the solder material 25 and the opening 21a formed in the solder resist film 21 of the mounting substrate 20 shown in FIG. 15 is an enlarged cross-sectional view of a main part showing a state where a flux component between the solder material shown in FIG. 14 and the opening formed in the insulating film of the wiring board is removed.

洗浄工程では、例えば図１４に示すフラックス２４ａの残渣を溶解させる成分が含まれる洗浄液を半田材２５と開口部２１ａの隙間に供給して図１４に示すフラックス２４ａの残渣を取り除く。その後、リンス工程として隙間内に水を供給して洗浄液を洗い流すと、図１５に示すように半田材２５と実装基板２０のソルダレジスト膜２１に形成された開口部２１ａの間に隙間が形成された半導体装置実装構造体が得られる。   In the cleaning step, for example, a cleaning liquid containing a component that dissolves the residue of the flux 24a shown in FIG. 14 is supplied to the gap between the solder material 25 and the opening 21a to remove the residue of the flux 24a shown in FIG. Thereafter, when a cleaning process is performed by supplying water into the gap as a rinsing step, a gap is formed between the solder material 25 and the opening 21a formed in the solder resist film 21 of the mounting substrate 20 as shown in FIG. A semiconductor device mounting structure can be obtained.

＜変形例＞
本実施の形態では、ランド２２の表面に形成する溝部２２ｃとして、表面２２ａの中央部において、表面２２ａから実装基板２０の主面２０ａに向かってランド２２を貫通する円柱形状の溝部（孔部、貫通孔）２２ｃについて説明した。このように円柱状の溝部２２ｃを形成し、その周囲をランド２２で取り囲むことにより、ランド２２および半田材２４ｂが円環状に形成される。したがって、表面２２ａの中央にフラックス２４ａを溜める観点からは、ランド２２および半田材２４ｂを円環状に形成することは特に好ましい。しかし、溝部２２ｃの形状はこれに限定されず、種々の変形例を適用することができる。以下、溝部の変形例について説明する。図１６は、本実施の形態のランドに形成する溝部の変形例を示す要部拡大平面図、図１７は図１６に示すＢ−Ｂ線に沿った要部拡大断面図である。なお、図１７では、図１６に示すランド２２の表面２２ａ上に配置した接合用部材に含まれる半田成分が溶融した状態を示している。 <Modification>
In the present embodiment, as the groove portion 22c formed on the surface of the land 22, a cylindrical groove portion (hole portion) that penetrates the land 22 from the surface 22a toward the main surface 20a of the mounting substrate 20 at the center of the surface 22a. The through hole 22c has been described. By forming the cylindrical groove 22c in this way and surrounding the periphery with the land 22, the land 22 and the solder material 24b are formed in an annular shape. Therefore, from the viewpoint of accumulating the flux 24a at the center of the surface 22a, it is particularly preferable to form the land 22 and the solder material 24b in an annular shape. However, the shape of the groove 22c is not limited to this, and various modifications can be applied. Hereinafter, modifications of the groove will be described. FIG. 16 is an essential part enlarged plan view showing a modification of the groove part formed in the land of the present embodiment, and FIG. 17 is an essential part enlarged sectional view taken along line BB shown in FIG. Note that FIG. 17 shows a state in which the solder component contained in the joining member disposed on the surface 22a of the land 22 shown in FIG. 16 is melted.

まず、図１６に示す溝部２２ｄのように、複数（図１６では３本）の溝部２２ｄをそれぞれ表面２２ａの中央から側面２２ｂ（図１７参照）に向かって延在するように形成しても良い。前記したように、クリーム半田２４に含まれる半田材２４ｂは、溶融すると表面張力の影響により、表面２２ａの形状に倣ってドーム状に形成される。したがって、ランド２２の表面２２ａの中央には、図１７に示すようにランド２２と半田材２４ｂによって囲まれた空間が形成され、該空間にクリーム半田２４から溶出したフラックス２４ａを溜めることができる。   First, as in the groove portion 22d shown in FIG. 16, a plurality (three in FIG. 16) of groove portions 22d may be formed so as to extend from the center of the surface 22a toward the side surface 22b (see FIG. 17). . As described above, the solder material 24b included in the cream solder 24 is formed in a dome shape following the shape of the surface 22a due to the influence of the surface tension when melted. Accordingly, a space surrounded by the land 22 and the solder material 24b is formed at the center of the surface 22a of the land 22 as shown in FIG. 17, and the flux 24a eluted from the cream solder 24 can be stored in the space.

このように、ランド２２の表面２２ａに形成する溝部は、表面２２ａの中央にフラックス２４ａを溜めるための空間を形成することができれば種々の変形例を適用することができる。   As described above, various modifications can be applied to the groove formed on the surface 22a of the land 22 as long as a space for storing the flux 24a can be formed at the center of the surface 22a.

（実施の形態２）
前記実施の形態１では、ランド２２の表面２２ａに溝部２２ｃ、２２ｄを形成し、溶融した半田材２４ｂがランド２２の表面２２ａの形状に倣って変形する特性を利用して、フラックス２４ａを溜める空間を形成する構成について説明した。本実施の形態２では、ランド２２の表面２２ａの形状によりフラックス２４ａを溜める実施態様について説明する。なお、本実施の形態では、前記実施の形態１との相違点を中心に説明し、前記実施の形態１と重複する説明は原則として省略する。 (Embodiment 2)
In the first embodiment, the grooves 22c and 22d are formed on the surface 22a of the land 22, and the space in which the flux 24a is accumulated is obtained by utilizing the property that the molten solder material 24b deforms following the shape of the surface 22a of the land 22. The configuration for forming the above has been described. In the second embodiment, an embodiment in which the flux 24a is accumulated by the shape of the surface 22a of the land 22 will be described. In the present embodiment, differences from the first embodiment will be mainly described, and a description overlapping with the first embodiment will be omitted in principle.

図１８は本実施の形態２の実装基板に形成されたランドの表面を示す要部拡大平面図、図１９は図１８に示すＢ−Ｂ線に沿った要部拡大断面図である。なお、図１９では、図１８に示すランド２２の表面２２ａ上に配置した接合用部材に含まれる半田成分が溶融した状態を示している。   18 is an enlarged plan view of a main part showing the surface of a land formed on the mounting substrate of the second embodiment, and FIG. 19 is an enlarged cross-sectional view of the main part along the line BB shown in FIG. FIG. 19 shows a state in which the solder component contained in the joining member disposed on the surface 22a of the land 22 shown in FIG. 18 is melted.

本実施の形態２の半導体装置の実装方法と前記実施の形態１で説明した半導体装置の実装方法の相違点は、実装基板に形成されるランドの形状である。まず、本実施の形態２のランド２６は、表面２６ａがすり鉢状に形成されている。つまり、ランド２６は、表面２６ａの中央（中心）の高さが最も低く、側面２６ｂに向かって徐々に高くなる斜面を有している。換言すれば、ランド２６の表面２６ａには側面２６ｂと交差する位置から中央（中心）に向かって高さが低くなるように窪んでいる。   The difference between the mounting method of the semiconductor device of the second embodiment and the mounting method of the semiconductor device described in the first embodiment is the shape of the land formed on the mounting substrate. First, the land 26 of the second embodiment has a surface 26a formed in a mortar shape. That is, the land 26 has a slope whose height at the center (center) of the surface 26a is the lowest and gradually increases toward the side surface 26b. In other words, the surface 26a of the land 26 is recessed so that the height decreases from the position intersecting the side surface 26b toward the center (center).

前記実施の形態１で説明したように、クリーム半田２４から溶融した半田材２４ｂは、ランド２６の表面２６ａの形状に倣って形成されるので、図１９に示すように、表面２６ａの中央に窪みが形成される。つまり、本実施の形態２では、前記実施の形態１で説明した溝部２２ｃ、２２ｄに代えて、ランド２６の表面２６ａの中央に窪みを形成することにより表面２６ａの中央周辺にフラックス２４ａを溜める空間を形成している。   As described in the first embodiment, since the solder material 24b melted from the cream solder 24 is formed following the shape of the surface 26a of the land 26, as shown in FIG. 19, a depression is formed in the center of the surface 26a. Is formed. That is, in the second embodiment, instead of the grooves 22c and 22d described in the first embodiment, a space is formed in which the flux 24a is accumulated around the center of the surface 26a by forming a recess in the center of the surface 26a of the land 26. Is forming.

このため、本実施の形態２のランド２６においても、前記実施の形態１で説明した実装工程において、半田ボール４およびランド２６の濡れ性（接合特性）を向上させることができる。   For this reason, also in the land 26 of the second embodiment, the wettability (bonding characteristics) of the solder ball 4 and the land 26 can be improved in the mounting process described in the first embodiment.

また、本実施の形態２によれば、溶融した半田材２４ｂは、ランド２６の表面２６ａに倣って形成されるので、図１９に示すようにランド２６の表面２６ａは溶融した半田材２４ｂに覆われる。したがって、半田ボール４（図１３参照）と半田材２４ｂが一体化すると、フラックス２４ａを確実に側面２６ｂ側に排出することができる。したがって、ランド２６内にフラックス２４ａが残留することを確実に防止することができる。   Further, according to the second embodiment, the melted solder material 24b is formed following the surface 26a of the land 26, so that the surface 26a of the land 26 is covered with the melted solder material 24b as shown in FIG. Is called. Therefore, when the solder ball 4 (see FIG. 13) and the solder material 24b are integrated, the flux 24a can be reliably discharged to the side surface 26b side. Therefore, it is possible to reliably prevent the flux 24a from remaining in the land 26.

ただし、フラックス２４ａを溜める空間の体積は前記実施の形態１で説明したランド２２のように、溶融した半田材２４ｂが空間を囲むように配置した方が広くなる。このため、より多くのフラックス２４ａを溜めることができる点で、前記したようにランド２２の表面２２ａの中央に溝部２２ｃ、２２ｄを形成して、その周囲をランド２２で取り囲む構造の方がより好ましい。   However, the volume of the space in which the flux 24a is accumulated is larger when the molten solder material 24b is disposed so as to surround the space, like the land 22 described in the first embodiment. For this reason, the structure which forms the groove parts 22c and 22d in the center of the surface 22a of the land 22 as mentioned above, and surrounds the circumference | surroundings with the land 22 is more preferable at the point which can accumulate more flux 24a. .

（実施の形態３）
前記実施の形態１、２では、Ｎｏｎ−ＳＭＤ構造で形成された実装基板２０に適用した場合の例について説明した。本実施の形態では、半導体装置の裏面に形成されるランドをＮｏｎ−ＳＭＤ構造で形成する場合の実施態様について説明する。図２０は本実施の形態３の半導体装置の全体構造を示す断面図、図２１は、図２０に示すランドの構造を示す要部拡大断面図である。なお、本実施の形態では、前記実施の形態１、２で説明した実装基板２０に形成されたランド２２、２６の構造を半導体装置の裏面側に適用した例であり、前記実施の形態１、２と重複する説明は原則として省略する。 (Embodiment 3)
In the first and second embodiments, the example in which the present invention is applied to the mounting substrate 20 formed with the Non-SMD structure has been described. In this embodiment, an embodiment in the case where a land formed on the back surface of a semiconductor device is formed with a non-SMD structure will be described. FIG. 20 is a cross-sectional view showing the overall structure of the semiconductor device of the third embodiment, and FIG. The present embodiment is an example in which the structure of the lands 22 and 26 formed on the mounting substrate 20 described in the first and second embodiments is applied to the back side of the semiconductor device. In principle, explanations that overlap with 2 are omitted.

図２０に示す本実施の形態３のＢＧＡ（半導体装置）３０と前記実施の形態１で説明したＢＧＡ１０の相違点は、裏面２ｂに形成されたランド３１の構造である。前記実施の形態１で説明したＢＧＡ１０のランド３は、ＳＭＤ構造で形成されていたが、本実施の形態３のランド３１は、Ｎｏｎ―ＳＭＤ構造で形成されている。   The difference between the BGA (semiconductor device) 30 of the third embodiment shown in FIG. 20 and the BGA 10 described in the first embodiment is the structure of the land 31 formed on the back surface 2b. Although the land 3 of the BGA 10 described in the first embodiment is formed with an SMD structure, the land 31 of the third embodiment is formed with a non-SMD structure.

詳しくは、図２１に示すように、ＢＧＡ１０の裏面２ｂは、複数の開口部８ａが形成された絶縁膜であるソルダレジスト膜８に覆われている。また、裏面２ｂには、複数の開口部８ａにおいて、ソルダレジスト膜８からそれぞれ露出する複数のランド（端子）３１が形成されている。また、ランド３１は、表面３１ａおよび表面３１ａと裏面２ｂとの間に位置する側面３１ｂを有している。この側面３１ｂは、開口部８ａ内に配置され、ソルダレジスト膜８から露出している。換言すればランド３１の表面３１ａは全体がソルダレジスト膜８から露出している。また、ランド３１は例えば銅膜からなり、その表面には、ニッケル膜や金膜などのめっき膜は形成されず銅膜が露出している。つまり、ランド３１は前記実施の形態１で説明した実装基板２０に形成されたランド２２あるいは前記実施の形態２で説明したランド２６と同様にＮｏｎ―ＳＭＤ構造で形成されている。   Specifically, as shown in FIG. 21, the back surface 2b of the BGA 10 is covered with a solder resist film 8 that is an insulating film in which a plurality of openings 8a are formed. Further, a plurality of lands (terminals) 31 that are respectively exposed from the solder resist film 8 are formed on the back surface 2b in the plurality of openings 8a. Moreover, the land 31 has the surface 31a and the side surface 31b located between the surface 31a and the back surface 2b. The side surface 31 b is disposed in the opening 8 a and is exposed from the solder resist film 8. In other words, the entire surface 31 a of the land 31 is exposed from the solder resist film 8. Further, the land 31 is made of, for example, a copper film, and a plating film such as a nickel film or a gold film is not formed on the surface, and the copper film is exposed. That is, the land 31 is formed in a non-SMD structure like the land 22 formed on the mounting substrate 20 described in the first embodiment or the land 26 described in the second embodiment.

このように、Ｎｏｎ―ＳＭＤ構造のランド３１を有するＢＧＡ３０の場合、ランド３１と、半田ボール４とを電気的に接続する、ボールマウント工程において、前記実施の形態１、２で説明した実装工程の技術を応用して適用することができる。   As described above, in the case of the BGA 30 having the land 31 having the Non-SMD structure, the mounting process described in the first and second embodiments is performed in the ball mounting process in which the land 31 and the solder ball 4 are electrically connected. It can be applied by applying technology.

以下、本実施の形態３の半導体装置の製造方法について説明する。本実施の形態３の半導体装置の製造方法は、主面２ａ、主面２ａの反対側に位置する裏面２ｂを有するインタポーザ基板（配線基板）２を準備する基板準備工程を有している。本工程で準備するインタポーザ基板２は、主面２ａに半導体チップ１を搭載するためのチップ搭載領域を有し、このチップ搭載領域の周囲には、複数の端子（ボンディングリード）５が形成されている。また、裏面２ｂには複数のランド（端子）３１が形成され、複数のランド３１はインタポーザ基板２に形成された配線２３を介して主面２ａ上に形成された複数の端子５と電気的に接続されている。   Hereinafter, a method for manufacturing the semiconductor device according to the third embodiment will be described. The method for manufacturing a semiconductor device according to the third embodiment includes a substrate preparation step of preparing an interposer substrate (wiring substrate) 2 having a main surface 2a and a back surface 2b located on the opposite side of the main surface 2a. The interposer substrate 2 prepared in this process has a chip mounting area for mounting the semiconductor chip 1 on the main surface 2a, and a plurality of terminals (bonding leads) 5 are formed around the chip mounting area. Yes. A plurality of lands (terminals) 31 are formed on the back surface 2b, and the plurality of lands 31 are electrically connected to the plurality of terminals 5 formed on the main surface 2a via the wirings 23 formed on the interposer substrate 2. It is connected.

また、本実施の形態３の半導体装置の製造方法は、主面１ａ、主面１ａの反対側に位置する裏面１ｂを有する半導体チップ１を準備する半導体チップ準備工程を有している。半導体チップ１の主面１ａには、例えば集積回路が形成され、主面１ａ上には集積回路と電気的に接続される複数のパッド（電極パッド）１ｃが形成されている。   In addition, the method for manufacturing a semiconductor device according to the third embodiment includes a semiconductor chip preparation step of preparing a semiconductor chip 1 having a main surface 1a and a back surface 1b located on the opposite side of the main surface 1a. For example, an integrated circuit is formed on the main surface 1a of the semiconductor chip 1, and a plurality of pads (electrode pads) 1c that are electrically connected to the integrated circuit are formed on the main surface 1a.

また、本実施の形態３の半導体装置の製造方法は、半導体チップ１をインタポーザ基板２の主面２ａ上に搭載するチップ搭載工程を有している。本実施の形態３では半導体チップ１の裏面１ｂをインタポーザ基板２の主面２ａと対向させた状態で、主面２ａ上に接着固定する、所謂、フェイスアップ実装法により搭載する例を示している。   In addition, the semiconductor device manufacturing method of the third embodiment includes a chip mounting step of mounting the semiconductor chip 1 on the main surface 2 a of the interposer substrate 2. The third embodiment shows an example of mounting by the so-called face-up mounting method in which the back surface 1b of the semiconductor chip 1 is opposed to the main surface 2a of the interposer substrate 2 and is bonded and fixed onto the main surface 2a. .

また、本実施の形態３の半導体装置の製造方法は、半導体チップ１の複数のパッド１ｃとインタポーザ基板２の複数の端子５を、複数のワイヤ６を介してそれぞれ電気的に接続するワイヤボンディング工程を有している。本工程により、半導体チップ１と端子５は電気的に接続されるので、半導体チップ１は、インタポーザ基板２の裏面２ｂに形成される複数のランド３１と電気的に接続される。   Further, in the method of manufacturing the semiconductor device according to the third embodiment, the wire bonding step of electrically connecting the plurality of pads 1c of the semiconductor chip 1 and the plurality of terminals 5 of the interposer substrate 2 through the plurality of wires 6, respectively. have. Since the semiconductor chip 1 and the terminal 5 are electrically connected by this process, the semiconductor chip 1 is electrically connected to the plurality of lands 31 formed on the back surface 2 b of the interposer substrate 2.

また、本実施の形態３の半導体装置の製造方法は、インタポーザ基板２の主面２ａ側に封止用の樹脂を供給し、半導体チップ１および複数のワイヤ６を樹脂封止する封止工程を有している。本工程により封止樹脂９が形成される。   Further, the manufacturing method of the semiconductor device according to the third embodiment includes a sealing step of supplying a sealing resin to the main surface 2a side of the interposer substrate 2 and sealing the semiconductor chip 1 and the plurality of wires 6 with the resin. Have. The sealing resin 9 is formed by this process.

また、本実施の形態３の半導体装置の製造方法は、複数の半田ボール４を準備して、複数のランド３１とそれぞれ電気的に接続するボールマウント工程を有している。   In addition, the method for manufacturing a semiconductor device according to the third embodiment includes a ball mounting process in which a plurality of solder balls 4 are prepared and electrically connected to the plurality of lands 31 respectively.

本工程には、前記実施の形態１で説明した実装工程と同様に、ランド３１の表面にフラックス成分を含む接合用部材を配置する接合用部材配置工程が含まれる。なお、接合用部材配置工程の詳細は、前記実施の形態１で説明した接合部材配置工程において説明した、ランド２２をランド３１、表面２２ａを表面３１ａ、側面２２ｂを側面３１ｂに読み替えて適用することができるので、重複する説明は省略する。   Similar to the mounting process described in the first embodiment, this process includes a bonding member arrangement process in which a bonding member including a flux component is arranged on the surface of the land 31. The details of the joining member arranging step are applied by replacing the land 22 with the land 31, the surface 22a with the surface 31a, and the side surface 22b with the side surface 31b described in the joining member arranging step described in the first embodiment. Therefore, the duplicated explanation is omitted.

次に、ボールマウント工程には、複数の半田ボール４を複数のクリーム半田２４に当接する半田ボール配置工程を有している。なお、半田ボール配置工程の詳細は、前記実施の形態１で説明した半導体装置配置工程において説明した、ランド２２をランド３１、表面２２ａを表面３１ａ、側面２２ｂを側面３１ｂに読み替えて適用することができるので、重複する説明は省略する。   Next, the ball mounting process includes a solder ball arrangement process in which the plurality of solder balls 4 are brought into contact with the plurality of cream solders 24. The details of the solder ball placement process may be applied by replacing the land 22 with the land 31, the surface 22a with the surface 31a, and the side face 22b with the side face 31b described in the semiconductor device placement process described in the first embodiment. Since it can do, the overlapping description is omitted.

次に、ボールマウント工程には、複数の半田ボール４および複数のクリーム半田２４を加熱溶融させて接合するリフロー工程が含まれる。リフロー工程は前記実施の形態１で説明したリフロー工程において説明した、ランド２２をランド３１、表面２２ａを表面３１ａ、側面２２ｂを側面３１ｂに読み替えて適用することができる。代表的な構成および効果について説明すると、ランド３１の表面３１ａに表面３１ａの中央から側面３１ｂに向かって溝部２２ｃを形成する。これより、ランド３１およびランド３１上の溶融した半田材２４ｂで囲まれた空間にフラックス２４ａを溜めることができる。換言すれば側面３１ｂ側へのフラックス２４ａの流出を抑制することができる。この結果、半田ボール４とフラックス２４ａの接触量を増大させることができるので、半田ボール４およびランド３１の接合特性を十分に向上させることができる。したがって、例えば大気（空気）雰囲気中でボールマウント工程を行った場合であっても、ランド３１と半田ボール４をしっかりと接合することができる。半田ボール４はランド３１と前記実施の形態１で説明した実装基板２０のランド２２を接続する導電性部材なので、これをしっかりと接合することにより、半導体装置（ＢＧＡ３０）と実装基板２０の接続信頼性を向上させることができる。   Next, the ball mounting process includes a reflow process in which a plurality of solder balls 4 and a plurality of cream solders 24 are heated and melted and joined. The reflow process described in the reflow process described in the first embodiment can be applied by replacing the land 22 with the land 31, the surface 22a with the surface 31a, and the side surface 22b with the side surface 31b. A typical configuration and effect will be described. A groove 22c is formed on the surface 31a of the land 31 from the center of the surface 31a toward the side surface 31b. Thus, the flux 24a can be stored in the space surrounded by the land 31 and the melted solder material 24b on the land 31. In other words, the outflow of the flux 24a to the side surface 31b side can be suppressed. As a result, the contact amount between the solder ball 4 and the flux 24a can be increased, so that the bonding characteristics between the solder ball 4 and the land 31 can be sufficiently improved. Therefore, for example, even when the ball mounting process is performed in the air (air) atmosphere, the land 31 and the solder ball 4 can be firmly bonded. Since the solder ball 4 is a conductive member that connects the land 31 and the land 22 of the mounting board 20 described in the first embodiment, the connection reliability between the semiconductor device (BGA 30) and the mounting board 20 can be obtained by firmly bonding the solder ball 4 to the mounting board 20. Can be improved.

以上、本願発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。   Although the invention made by the inventors of the present application has been specifically described above based on the embodiments, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say.

例えば、実施の形態１で説明したランド形状と実施の形態２で説明したランド形状を組み合わせることもできる。すなわち、実施の形態１のランド２２の表面２２ａは、実装基板２０の主面２ａに沿った略平坦な面としたが、実施の形態２で説明したように、表面２２ａの中央から側面２２ｂに向かって徐々に表面２２ａの高さが高くなる斜面となるように形成することもできる。この場合、ランド２２に囲まれる空間の体積は実施の形態１と比較してさらに増大するので、より多くのフラックス２４ａを溜めることができる。   For example, the land shape described in the first embodiment can be combined with the land shape described in the second embodiment. That is, the surface 22a of the land 22 of the first embodiment is a substantially flat surface along the main surface 2a of the mounting substrate 20, but as described in the second embodiment, the surface 22a extends from the center of the surface 22a to the side surface 22b. It can also be formed so as to be a slope where the height of the surface 22a gradually increases. In this case, the volume of the space surrounded by the lands 22 is further increased as compared with the first embodiment, so that more flux 24a can be stored.

また、例えば、実施の形態３では、半導体装置のボールマウント工程に適用する実施態様として実施の形態１で説明した溝部２２ｃの形状を適用した例を説明したが、実施の形態１で説明した溝部２２ｄや、実施の形態２で説明したランド２６、あるいはこれらの組み合わせを適用しても良い。   For example, in the third embodiment, the example in which the shape of the groove 22c described in the first embodiment is applied as an embodiment applied to the ball mounting process of the semiconductor device has been described. However, the groove described in the first embodiment is described. 22d, the land 26 described in the second embodiment, or a combination thereof may be applied.

本発明は、実装基板あるいは半導体装置に形成されるランドと半田ボールを接合する工程を有する半導体装置、あるいは半導体装置の実装構造体に利用可能である。   INDUSTRIAL APPLICABILITY The present invention can be used for a semiconductor device having a step of bonding a solder ball and a land formed on a mounting substrate or a semiconductor device, or a mounting structure of a semiconductor device.

１ 半導体チップ
１ａ 主面（上面）
１ｂ 裏面（下面）
１ｃ パッド（電極パッド）
２ インタポーザ基板（配線基板、パッケージ基板）
２ａ 主面（上面）
２ｂ 裏面（下面）
３ ランド（端子）
４ 半田ボール（半田材）
５ 端子（ボンディングリード）
６ ワイヤ（導電性部材）
７、８ ソルダレジスト膜（絶縁膜）
８ａ 開口部
９ 封止樹脂（封止体）
１０、３０ ＢＧＡ（半導体装置）
１１ 空間
２０ 実装基板（配線基板、マザーボード）
２０ａ 主面（上面）
２０ｂ 半導体装置搭載領域
２１ ソルダレジスト膜（絶縁膜）
２１ａ 開口部
２２ ランド（端子）
２２ａ 表面
２２ｂ 側面
２２ｃ 溝部
２２ｄ 溝部
２３ 配線
２４ クリーム半田（接合用部材）
２４ａ フラックス（フラックス成分）
２４ｂ 半田材（半田成分）
２５ 半田材（半田ボール）
２６ ランド
２６ａ 表面
２６ｂ 側面
３１ ランド
３１ａ 表面
３１ｂ 側面
４０ 実装基板
４１ ランド
４１ａ 表面
４１ｂ 側面 1 Semiconductor chip 1a main surface (upper surface)
1b Back side (lower side)
1c Pad (electrode pad)
2 Interposer board (wiring board, package board)
2a Main surface (upper surface)
2b Back side (lower side)
3 Land (terminal)
4 Solder balls (solder material)
5 terminals (bonding leads)
6 Wire (conductive member)
7, 8 Solder resist film (insulating film)
8a Opening 9 Sealing resin (sealing body)
10, 30 BGA (semiconductor device)
11 Space 20 Mounting board (wiring board, motherboard)
20a Main surface (upper surface)
20b Semiconductor device mounting region 21 Solder resist film (insulating film)
21a Opening 22 Land (terminal)
22a Surface 22b Side 22c Groove 22d Groove 23 Wiring 24 Cream solder (joining member)
24a Flux (flux component)
24b Solder material (solder component)
25 Solder material (solder ball)
26 Land 26a Surface 26b Side surface 31 Land 31a Surface 31b Side surface 40 Mounting board 41 Land 41a Surface 41b Side surface

Claims (19)

（ａ）半導体チップが搭載された第１主面、前記第１主面と反対側に位置する第１裏面、前記第１裏面に配置され前記半導体チップと電気的に接続される複数の第１端子、および前記複数の第１端子に接合される複数の半田ボールを有する半導体装置を準備する工程、
（ｂ）第２主面、前記第２主面を覆うように形成され複数の開口部が形成された絶縁膜、および前記第２主面上に形成され前記複数の開口部において前記絶縁膜からそれぞれ露出する複数の第２端子、を有する配線基板を準備する工程、
（ｃ）前記半導体装置の前記第１裏面と、前記配線基板の前記第２主面とを対向配置した状態で、前記半導体装置の前記複数の第１端子と、前記配線基板の前記複数の第２端子を、前記複数の半田ボールを介してそれぞれ電気的に接続する工程、を含み、
前記（ｃ）工程には、
（ｃ１）前記複数の第２端子の表面に、フラックス成分を含む複数の接合用部材をそれぞれ配置する工程、
（ｃ２）前記（ｃ１）工程の後、前記複数の半田ボールを前記複数の接合用部材にそれぞれ当接させる工程、
（ｃ３）前記（ｃ２）工程の後、前記複数の半田ボールおよび前記複数の接合用部材を加熱溶融させて接合する工程、が含まれ、
前記複数の第２端子は、前記半導体装置の第２裏面と対向する前記表面、および前記表面と前記第２主面との間に位置し前記絶縁膜から露出する側面をそれぞれ有し、
前記表面には、前記表面の中央から前記第２端子の側面に向かって溝部が形成されていることを特徴とする半導体装置の実装方法。 (A) A first main surface on which a semiconductor chip is mounted, a first back surface located on the opposite side of the first main surface, and a plurality of first electrodes disposed on the first back surface and electrically connected to the semiconductor chip. Preparing a semiconductor device having a terminal and a plurality of solder balls bonded to the plurality of first terminals;
(B) a second main surface, an insulating film formed to cover the second main surface and having a plurality of openings, and formed on the second main surface from the insulating film in the plurality of openings. Preparing a wiring board having a plurality of second terminals exposed;
(C) With the first back surface of the semiconductor device and the second main surface of the wiring board facing each other, the plurality of first terminals of the semiconductor device and the plurality of first terminals of the wiring board. Electrically connecting two terminals via each of the plurality of solder balls,
In the step (c),
(C1) A step of arranging a plurality of joining members including a flux component on the surfaces of the plurality of second terminals,
(C2) After the step (c1), the step of bringing the plurality of solder balls into contact with the plurality of joining members,
(C3) After the step (c2), a step of heating and melting the plurality of solder balls and the plurality of bonding members to join is included.
The plurality of second terminals respectively have the front surface facing the second back surface of the semiconductor device, and side surfaces located between the front surface and the second main surface and exposed from the insulating film,
A method of mounting a semiconductor device, wherein a groove is formed on the surface from the center of the surface toward a side surface of the second terminal. 請求項１において、
前記（ｃ）工程は、空気雰囲気中で行うことを特徴とする半導体装置の実装方法。 In claim 1,
The method of mounting a semiconductor device, wherein the step (c) is performed in an air atmosphere. 請求項２において、
前記溝部の周囲は前記第２端子に囲まれていることを特徴とする半導体装置の実装方法。 In claim 2,
A method for mounting a semiconductor device, wherein the periphery of the groove is surrounded by the second terminal. 請求項３において、
前記（ｃ３）工程では、前記半田ボールの頂点が、前記第２端子と溶融した前記接合用部材に含まれる半田成分とで囲まれる空間内に位置するように配置されていることを特徴とする半導体装置の実装方法。 In claim 3,
In the step (c3), the apex of the solder ball is disposed so as to be positioned in a space surrounded by the second terminal and the solder component contained in the molten joining member. Semiconductor device mounting method. 請求項４において、
前記複数の第２端子は銅からなる銅膜であり、
前記（ｃ）工程の前には、前記銅膜が露出していることを特徴とする半導体装置の実装方法。 In claim 4,
The plurality of second terminals are copper films made of copper,
The method of mounting a semiconductor device, wherein the copper film is exposed before the step (c). 請求項５において、
前記溝部は、前記第２端子の前記表面から前記配線基板の前記主面に向かって円柱状に形成されていることを特徴とする半導体装置の実装方法。 In claim 5,
The semiconductor device mounting method, wherein the groove is formed in a columnar shape from the surface of the second terminal toward the main surface of the wiring board. 請求項１において、
前記複数の半田ボールは、鉛フリー半田からなることを特徴とする半導体装置の実装方法。 In claim 1,
The semiconductor device mounting method, wherein the plurality of solder balls are made of lead-free solder. （ａ）半導体チップが搭載された第１主面、前記第１主面と反対側に位置する第１裏面、前記第１裏面に配置され前記半導体チップと電気的に接続される複数の第１端子、および前記複数の第１端子に接合される複数の半田ボールを有する半導体装置を準備する工程、
（ｂ）第２主面、前記第２主面を覆うように形成され複数の開口部が形成された絶縁膜、および前記第２主面上に形成され前記複数の開口部において前記絶縁膜からそれぞれ露出する複数の第２端子、を有する配線基板を準備する工程、
（ｃ）前記半導体装置の前記第１裏面と、前記配線基板の前記第２主面とを対向配置した状態で、前記半導体装置の前記複数の第１端子と、前記配線基板の前記複数の第２端子を、前記複数の半田ボールを介してそれぞれ電気的に接続する工程、を含み、
前記（ｃ）工程には、
（ｃ１）前記複数の第２端子の表面に、フラックス成分を含む複数の接合用部材をそれぞれ配置する工程、
（ｃ２）前記（ｃ１）工程の後、前記複数の半田ボールを前記複数の接合用部材にそれぞれ当接させる工程、
（ｃ３）前記（ｃ２）工程の後、前記複数の半田ボールおよび前記複数の接合用部材を加熱溶融させて接合する工程、が含まれ、
前記複数の第２端子は、前記半導体装置の第２裏面と対向する前記表面、および前記表面と前記第２主面との間に位置し前記絶縁膜から露出する側面をそれぞれ有し、
前記表面は、前記表面の中央の高さが最も低く、前記側面に向かって徐々に高くなる斜面となっていることを特徴とする半導体装置の実装方法。 (A) A first main surface on which a semiconductor chip is mounted, a first back surface located on the opposite side of the first main surface, and a plurality of first electrodes disposed on the first back surface and electrically connected to the semiconductor chip. Preparing a semiconductor device having a terminal and a plurality of solder balls bonded to the plurality of first terminals;
(B) a second main surface, an insulating film formed to cover the second main surface and having a plurality of openings, and formed on the second main surface from the insulating film in the plurality of openings. Preparing a wiring board having a plurality of second terminals exposed;
(C) With the first back surface of the semiconductor device and the second main surface of the wiring board facing each other, the plurality of first terminals of the semiconductor device and the plurality of first terminals of the wiring board. Electrically connecting two terminals via each of the plurality of solder balls,
In the step (c),
(C1) A step of arranging a plurality of joining members including a flux component on the surfaces of the plurality of second terminals,
(C2) After the step (c1), the step of bringing the plurality of solder balls into contact with the plurality of joining members,
(C3) After the step (c2), a step of heating and melting the plurality of solder balls and the plurality of bonding members to join is included.
The plurality of second terminals respectively have the front surface facing the second back surface of the semiconductor device, and side surfaces located between the front surface and the second main surface and exposed from the insulating film,
The method of mounting a semiconductor device, wherein the surface has a slope with the lowest center height of the surface and gradually increasing toward the side surface. 請求項８において、
前記（ｃ）工程は、空気雰囲気中で行うことを特徴とする半導体装置の実装方法。 In claim 8,
The method of mounting a semiconductor device, wherein the step (c) is performed in an air atmosphere. 請求項９において、
前記（ｃ３）工程では、前記半田ボールの頂点が、前記第２端子の中央に位置するように配置されていることを特徴とする半導体装置の実装方法。 In claim 9,
In the step (c3), the method for mounting a semiconductor device is characterized in that the solder balls are arranged so that apexes of the solder balls are located at the center of the second terminals. 請求項１０において、
前記複数の第２端子は銅からなる銅膜であり、
前記（ｃ）工程の前には、前記銅膜が露出していることを特徴とする半導体装置の実装方法。 In claim 10,
The plurality of second terminals are copper films made of copper,
The method of mounting a semiconductor device, wherein the copper film is exposed before the step (c). 請求項８において、
前記複数の半田ボールは、鉛フリー半田からなることを特徴とする半導体装置の実装方法。 In claim 8,
The semiconductor device mounting method, wherein the plurality of solder balls are made of lead-free solder. （ａ）主面、前記主面と反対側に位置する裏面、前記裏面を覆うように形成され複数の開口部が形成された絶縁膜、および前記裏面に形成され前記複数の開口部において前記絶縁膜からそれぞれ露出する複数の端子を有する配線基板の前記主面上に半導体チップを搭載し、前記複数の端子と前記半導体チップを電気的に接続する工程、
（ｂ）複数の半田ボールを準備して、前記複数の端子とそれぞれ電気的に接続する工程、を含み、
前記（ｂ）工程には、
（ｂ１）前記複数の端子の表面に、フラックス成分を含む複数の接合用部材をそれぞれ配置する工程、
（ｂ２）前記（ｂ１）工程の後、前記複数の半田ボールを前記複数の接合用部材にそれぞれ当接させる工程、
（ｂ３）前記（ｂ２）工程の後、前記複数の半田ボールおよび前記複数の接合用部材を加熱溶融させて接合する工程、が含まれ、
前記複数の端子は、前記配線基板の前記裏面との対向面、前記対向面の反対側に位置する前記表面、および前記表面と前記対向面との間に位置し前記絶縁膜から露出する側面をそれぞれ有し、
前記表面には、前記表面の中央から前記端子の側面に向かって溝部が形成されていることを特徴とする半導体装置の製造方法。 (A) a main surface, a back surface located on the opposite side of the main surface, an insulating film formed so as to cover the back surface and having a plurality of openings, and the insulation formed in the back surface and the plurality of openings. Mounting a semiconductor chip on the main surface of the wiring board having a plurality of terminals each exposed from the film, and electrically connecting the plurality of terminals and the semiconductor chip;
(B) preparing a plurality of solder balls and electrically connecting each of the plurality of terminals,
In the step (b),
(B1) A step of arranging a plurality of joining members including a flux component on the surfaces of the plurality of terminals,
(B2) After the step (b1), the step of bringing the plurality of solder balls into contact with the plurality of joining members,
(B3) After the step (b2), a step of heating and melting the plurality of solder balls and the plurality of bonding members to join is included.
The plurality of terminals includes a surface facing the back surface of the wiring board, the surface located on the opposite side of the facing surface, and a side surface located between the surface and the facing surface and exposed from the insulating film. Each has
A groove is formed on the surface from the center of the surface toward the side surface of the terminal. 請求項１３において、
前記（ｂ）工程は、空気雰囲気中で行うことを特徴とする半導体装置の製造方法。 In claim 13,
The step (b) is performed in an air atmosphere. 請求項１４において、
前記溝部の周囲は前記端子に囲まれていることを特徴とする半導体装置の製造方法。 In claim 14,
A method for manufacturing a semiconductor device, wherein the periphery of the groove is surrounded by the terminals. 請求項１５において、
前記（ｂ３）工程では、前記半田ボールの頂点が、前記端子と溶融した前記接合用部材に含まれる半田成分とで囲まれる空間内に位置するように配置されていることを特徴とする半導体装置の製造方法。 In claim 15,
In the step (b3), the solder ball is disposed so that the apex of the solder ball is located in a space surrounded by the terminal and the solder component contained in the molten joining member. Manufacturing method. 請求項１６において、
前記複数の端子は銅からなる銅膜であり、
前記（ｂ）工程の前には、前記銅膜が露出していることを特徴とする半導体装置の製造方法。 In claim 16,
The plurality of terminals are copper films made of copper,
The method for manufacturing a semiconductor device, wherein the copper film is exposed before the step (b). 請求項１７において、
前記溝部は、前記端子の前記表面から前記配線基板の前記裏面に向かって円柱状に形成されていることを特徴とする半導体装置の製造方法。 In claim 17,
The groove is formed in a columnar shape from the front surface of the terminal toward the back surface of the wiring board. 請求項１３において、
前記複数の半田ボールは、鉛フリー半田からなることを特徴とする半導体装置の製造方法。 In claim 13,
The method for manufacturing a semiconductor device, wherein the plurality of solder balls are made of lead-free solder.
JP2009220231A 2009-09-25 2009-09-25 Semiconductor device mounting method and semiconductor device manufacturing method Expired - Fee Related JP5420361B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009220231A JP5420361B2 (en) 2009-09-25 2009-09-25 Semiconductor device mounting method and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009220231A JP5420361B2 (en) 2009-09-25 2009-09-25 Semiconductor device mounting method and semiconductor device manufacturing method

Publications (2)

Publication Number Publication Date
JP2011071259A true JP2011071259A (en) 2011-04-07
JP5420361B2 JP5420361B2 (en) 2014-02-19

Family

ID=44016256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009220231A Expired - Fee Related JP5420361B2 (en) 2009-09-25 2009-09-25 Semiconductor device mounting method and semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP5420361B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110471219A (en) * 2019-07-31 2019-11-19 厦门天马微电子有限公司 LED substrate and display device
CN112687629A (en) * 2020-12-25 2021-04-20 上海易卜半导体有限公司 Semiconductor packaging method, semiconductor assembly and electronic equipment comprising semiconductor assembly
CN113613408A (en) * 2021-08-16 2021-11-05 重庆金美通信有限责任公司 Technological method applied to BGA (ball grid array) packaged device
CN114501853A (en) * 2020-10-26 2022-05-13 宏恒胜电子科技（淮安）有限公司 Circuit board and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000188469A (en) * 1998-12-22 2000-07-04 Nec Corp Mounting structure for semiconductor device
JP2000269271A (en) * 1999-03-16 2000-09-29 Toshiba Corp Semiconductor device and manufacture thereof
JP2002232128A (en) * 2001-01-31 2002-08-16 Yokogawa Electric Corp Printed wiring board and packaging method of ic component to the board
JP2006326598A (en) * 2005-05-23 2006-12-07 Harima Chem Inc Leadless solder paste composition, soldering method, and method for stabilizing joining of electronic component

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000188469A (en) * 1998-12-22 2000-07-04 Nec Corp Mounting structure for semiconductor device
JP2000269271A (en) * 1999-03-16 2000-09-29 Toshiba Corp Semiconductor device and manufacture thereof
JP2002232128A (en) * 2001-01-31 2002-08-16 Yokogawa Electric Corp Printed wiring board and packaging method of ic component to the board
JP2006326598A (en) * 2005-05-23 2006-12-07 Harima Chem Inc Leadless solder paste composition, soldering method, and method for stabilizing joining of electronic component

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110471219A (en) * 2019-07-31 2019-11-19 厦门天马微电子有限公司 LED substrate and display device
CN114501853A (en) * 2020-10-26 2022-05-13 宏恒胜电子科技（淮安）有限公司 Circuit board and manufacturing method thereof
CN114501853B (en) * 2020-10-26 2023-08-11 宏恒胜电子科技（淮安）有限公司 Circuit board and manufacturing method thereof
CN112687629A (en) * 2020-12-25 2021-04-20 上海易卜半导体有限公司 Semiconductor packaging method, semiconductor assembly and electronic equipment comprising semiconductor assembly
CN112687629B (en) * 2020-12-25 2024-02-23 上海易卜半导体有限公司 Semiconductor packaging method, semiconductor assembly and electronic device comprising semiconductor assembly
CN113613408A (en) * 2021-08-16 2021-11-05 重庆金美通信有限责任公司 Technological method applied to BGA (ball grid array) packaged device

Also Published As

Publication number Publication date
JP5420361B2 (en) 2014-02-19

Similar Documents

Publication Publication Date Title
JP5435849B2 (en) Fusible input / output interconnect system and method for flip chip packaging with stud bumps attached to a substrate
JP5789431B2 (en) Manufacturing method of semiconductor device
JP5991915B2 (en) Manufacturing method of semiconductor device
KR101594220B1 (en) Electronic component, electronic apparatus including the same, and manufacturing method of the electronic apparatus
WO2010047006A1 (en) Semiconductor device and method for manufacturing the same
JP2006279062A (en) Semiconductor element and semiconductor device
JP2012204631A (en) Semiconductor device, semiconductor device manufacturing method and electronic apparatus
JP2013115336A (en) Semiconductor device and manufacturing method of the same
US10304767B2 (en) Semiconductor device
JP5420361B2 (en) Semiconductor device mounting method and semiconductor device manufacturing method
KR20100054602A (en) Semiconductor package and manufacturing method thereof
TWI502666B (en) Electronic parts mounting body, electronic parts, substrate
JP2008153536A (en) Substrate having built-in electronic component and manufacturing method of same
JP4777692B2 (en) Semiconductor device
JP5113793B2 (en) Semiconductor device and manufacturing method thereof
JP3847602B2 (en) Stacked semiconductor device, method for manufacturing the same, motherboard mounted with semiconductor device, and method for manufacturing motherboard mounted with semiconductor device
JP2005340450A (en) Semiconductor device, its manufacturing method, circuit board, and electronic apparatus
US9601374B2 (en) Semiconductor die assembly
JP2004047537A (en) Semiconductor device and method of manufacturing the same
JP5992078B2 (en) Semiconductor device
JP2001094004A (en) Semiconductor device, external connecting terminal body structure and method for producing semiconductor device
WO2013051182A1 (en) Semiconductor device and method for manufacturing same
JP2006310415A (en) Module
JP2021022604A (en) Electronic equipment and manufacturing method of electronic equipment
JP2002217232A (en) Method for manufacturing semiconductor drive

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120501

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130528

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130813

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131010

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131120

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees