JP2006310415A - Module - Google Patents
Module Download PDFInfo
- Publication number
- JP2006310415A JP2006310415A JP2005128805A JP2005128805A JP2006310415A JP 2006310415 A JP2006310415 A JP 2006310415A JP 2005128805 A JP2005128805 A JP 2005128805A JP 2005128805 A JP2005128805 A JP 2005128805A JP 2006310415 A JP2006310415 A JP 2006310415A
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- solder
- wiring board
- resin
- passive component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Abstract
Description
本発明は、モジュールの技術に関し、特に、受動部品が配線基板に搭載されたモジュールの構造およびモジュールの製造方法に適用して有効な技術に関する。 The present invention relates to a module technique, and more particularly, to a technique effective when applied to a module structure in which passive components are mounted on a wiring board and a module manufacturing method.
一般に、一つ以上および複数個の半導体、コンデンサ、抵抗、リアクタンス等の受動部品およびその他の電子部品を、一つの配線基板にはんだや導電性接着剤等を用いて実装し、ある機能を持たせたものをモジュールと呼ぶ。この搭載部品の中にハイパワーアンプチップを含むものをハイパワーアンプモジュールと呼ぶ。チップは、SiまたはGaAsであり、チップと基板を接続する配線はAuワイヤーまたはAu、Cu、はんだなどのバンプで行われている。また、モジュールは信頼性の観点から、樹脂や金属キャップによって封止されているが、量産性やコストの点で樹脂封止されるものが多い。 In general, one or more semiconductors, passive components such as capacitors, resistors, reactances, and other electronic components are mounted on a single wiring board using solder, conductive adhesive, etc., to have a certain function. This is called a module. A component including a high power amplifier chip among the mounted components is called a high power amplifier module. The chip is made of Si or GaAs, and the wiring connecting the chip and the substrate is made of Au wires or bumps such as Au, Cu, and solder. In addition, the module is sealed with a resin or a metal cap from the viewpoint of reliability, but many are sealed with a resin in terms of mass productivity and cost.
ハイパワーアンプモジュールは、顧客にてマザーボードと呼ばれる基板にはんだを用いて実装される(以下、この顧客での実装を2次実装と呼ぶ)。モジュールの2次実装用はんだには融点183℃のSn37Pb共晶はんだを、モジュール内部の部品接続には、Sn37Pb共晶はんだのリフロー温度よりも融点の高いはんだ、たとえばSn−Ag系のはんだを用い、2次実装する際のリフロー加熱で内部のはんだが溶融しないように温度階層がつけられていた。しかし、近年のはんだの鉛フリー化に伴い、2次実装用のはんだも、SnAgCu系、SnSb系、SnBi系、SnZn系などのはんだが使用されるようになってきた。このため、モジュール内部のはんだの融点は、2次実装に用いるはんだの融点と十分な温度差を確保できず、2次実装時にモジュール内で溶融する。 The high power amplifier module is mounted on a board called a mother board by a customer using solder (hereinafter, this customer mounting is called secondary mounting). Sn37Pb eutectic solder having a melting point of 183 ° C. is used for the secondary mounting solder of the module, and solder having a melting point higher than the reflow temperature of Sn37Pb eutectic solder, for example, Sn-Ag solder, is used for connecting the components inside the module. The temperature level was set so that the internal solder would not melt by reflow heating during secondary mounting. However, with the recent lead-free solder, SnAgCu, SnSb, SnBi, SnZn, and other solders are used for secondary mounting. For this reason, the melting point of the solder inside the module cannot secure a sufficient temperature difference from the melting point of the solder used for the secondary mounting and melts in the module during the secondary mounting.
また、接着剤の中にAgのフィラーを充填させたAgペーストとよばれる導電性接着剤も電子部品接続のためのモジュール内部接続用はんだの代替材として使用されはじめている。Agペーストは電極間を、接着剤の硬化収縮によるAgフレークの密着や、他の金属粒子の溶融により部分的にAgの電気的導通をとる材料である。しかし、Agペーストをチップダイボンディング部分に用いた際の欠点として、環境から吸湿した場合に基板電極への密着性が劣化する点、微細接続に対応不十分な点、プロセス管理が困難な点、コストが高い点がある。 Also, a conductive adhesive called Ag paste in which an Ag filler is filled in an adhesive is beginning to be used as an alternative to solder for connecting modules inside for connecting electronic components. The Ag paste is a material that partially establishes electrical conduction of Ag between electrodes by adhesion of Ag flakes due to curing shrinkage of the adhesive or melting of other metal particles. However, as a drawback when using the Ag paste in the chip die bonding part, the adhesiveness to the substrate electrode deteriorates when moisture is absorbed from the environment, the point that the fine connection is insufficient, the process management is difficult, There is a high cost.
本発明では、上述のようなモジュール接続および、内部接続はんだにPbフリーはんだを用いた場合について、モジュールの2次実装時で内部のはんだが溶融しても、受動部品電極間のはんだショートが発生しない構造を提案する。 In the present invention, when Pb-free solder is used for the module connection and the internal connection solder as described above, even if the internal solder melts during the secondary mounting of the module, a solder short between the passive component electrodes occurs. Propose a structure that does not.
例えば、特許文献1や特許文献2には、モジュール内部の部品の接合に、2次実装で溶融する低融点はんだを用いている例が記載されている。両者とも、2次実装により溶融したモジュール内はんだが電極間ショートを起こすことを防ぐ構造が記載されている。 For example, Patent Document 1 and Patent Document 2 describe examples in which low-melting-point solder that is melted by secondary mounting is used for joining components inside a module. In both cases, a structure is described in which the solder in the module melted by the secondary mounting is prevented from causing a short circuit between the electrodes.
特許文献1では、受動部品下の実装基板表面のソルダーレジストを一部除去することにより、封止樹脂の充填を良好にしてはんだ流出を防止し、電極間ショートを防ぐ方法が記載されている。 Patent Document 1 describes a method in which a part of the solder resist on the surface of the mounting substrate under the passive component is removed to improve the filling of the sealing resin to prevent the solder from flowing out and to prevent the short circuit between the electrodes.
また、特許文献2には、部品下の実装基板との間に、ショート防止樹脂を注入することによってはんだ流出を防止し、電極間ショートをなくす方法が記載されている。この例では、受動部品を実装する基板電極の端部にはソルダーレジストを形成しているが、受動部品電極間の焼結体と相対する部品下の位置にはソルダーレジストは形成されていない。また、受動部品電極間の焼結体と実装基板とが対向する面以外の受動部品表面の電極部上にもショート防止樹脂を形成している。
ところで、前記のようなモジュールにおいて、樹脂封止を行うハイパワーアンプモジュールの部品接合に2次実装用はんだと同様のSnAgCu系、SnSb系、SnBi系、SnZn系などのはんだを用いた場合、2次実装時にモジュール内部で再溶融するという問題が発生する。 By the way, in the module as described above, when a solder such as SnAgCu-based, SnSb-based, SnBi-based, SnZn-based, etc., similar to the solder for secondary mounting is used for component bonding of the high-power amplifier module for resin sealing, 2 The problem of remelting inside the module occurs at the next mounting.
例えば、Sn−3Ag−0.5Cuはんだの場合、溶融時の体積膨張を見積もると約3%である。樹脂封止を行った密閉された空間では、この体積膨張分のはんだの逃げ場がなく、図12に示すように、溶融したはんだ20が受動部品13と封止した樹脂40の間を割って、はんだ20が流れ込む現象(X部)が発生する。この流れ込んだはんだ20が二つの電極間をつなぐ場合、電気的なショート不良となり、モジュールの信頼性が低下する原因となる。
For example, in the case of Sn-3Ag-0.5Cu solder, the volume expansion upon melting is estimated to be about 3%. In the sealed space where resin sealing is performed, there is no escape space for this volume expansion solder, and as shown in FIG. 12, the melted
他にも、図13に示すように、受動部品13下の配線基板30の表面との間の隙間に封止した樹脂40が完全に充填されない箇所がある場合(Y部)は、膨張分のはんだ20がその未充填部に流れ込む現象が発生する。前記図12の場合と同様に、この樹脂40の未充填部が二つの電極間にまたがっている場合、2電極間が電気的にショートして不良となり、信頼性を損なう原因となる。
In addition, as shown in FIG. 13, when there is a portion where the
特に、環境から水分を取り込み吸湿したモジュールは、樹脂と部品の界面の接着力が低下し、その後の2次実装時に水が水蒸気になるときの体積膨張、またはモジュールの熱変形、またははんだの溶融膨張、あるいはその組み合わせにより、樹脂と部品または樹脂と基板の界面が剥離し、その隙間にはんだが流入するショート不良の発生率が高くなる。 In particular, a module that has absorbed moisture from the environment and absorbed moisture reduces the adhesive force at the interface between the resin and the component, and the subsequent volume expansion when water becomes water vapor during secondary mounting, or thermal deformation of the module, or melting of the solder Due to the expansion or a combination thereof, the interface between the resin and the component or the resin and the substrate is peeled off, and the occurrence rate of short circuit failure in which solder flows into the gap increases.
上述のような、樹脂封止を行うモジュール内部にSnAgCu系、SnSb系、SnBi系、SnZn系などのはんだを用いた構造について、2次実装で発生するはんだの流出によるショート不良を防止する実装構造に関して、前記特許文献1では、部品下のソルダーレジストを除く構造が示されている。しかしながら、この構造では封止樹脂の未充填部が全てなくなることを保証できない。また、十分に封止樹脂が隙間に充填された場合でも、部品の表面状態によっては部品底部の部品表面と封止樹脂の接着面が弱く、はんだ膨張により界面が剥離してはんだが流れ込むことが実験により確認されている。また、前記特許文献2では、樹脂封止前に別のショート防止樹脂を塗布して硬化させるという方法が記載されているが、プロセスが複雑になることが懸念される。 Mounting structure for preventing short-circuit failure due to outflow of solder that occurs in secondary mounting in a structure using SnAgCu-based, SnSb-based, SnBi-based, SnZn-based, etc. solder inside the module for resin sealing as described above With regard to the above, Patent Document 1 discloses a structure excluding a solder resist under a part. However, this structure cannot guarantee that all the unfilled portions of the sealing resin are eliminated. Also, even when the sealing resin is sufficiently filled in the gap, depending on the surface condition of the component, the surface of the component at the bottom of the component and the bonding surface of the sealing resin may be weak, and the interface may be peeled off due to the expansion of the solder. It has been confirmed by experiments. Moreover, in the said patent document 2, although the method of apply | coating and hardening another anti-shorting resin before resin sealing is described, we are anxious about a process becoming complicated.
そこで、本発明では、これまでの基板の製造プロセス、および樹脂封止工程を含むモジュールの組み立てプロセスの工程数を増やすことなく、溶融はんだの流れ込みによる電極間ショート不良が起きない構造を実現するモジュールを提供することにある。 Therefore, in the present invention, a module that realizes a structure in which short-circuit failure between electrodes due to the flow of molten solder does not occur without increasing the number of steps of the assembly process of the module including the conventional board manufacturing process and resin sealing process. Is to provide.
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。 Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.
本発明は、受動部品を含む複数の電子部品が配線基板にはんだで電気的に接続され、樹脂で複数の電子部品が封止されているモジュールに適用されるものである。特に、受動部品は、焼結体の両端に電極が形成された構造や、単に両端に電極が形成された構造などに適用可能である。 The present invention is applied to a module in which a plurality of electronic components including passive components are electrically connected to a wiring board with solder and the plurality of electronic components are sealed with resin. In particular, the passive component can be applied to a structure in which electrodes are formed at both ends of a sintered body, or a structure in which electrodes are simply formed at both ends.
このようなモジュールにおいて、受動部品と配線基板との間には、受動部品の電極と配線基板の電極とを接続するはんだと、はんだ間に形成されている樹脂層とを有する。この樹脂層は、配線基板上に形成された第1の樹脂層と、受動部品と第1の樹脂層とを接着する、第1の樹脂層の樹脂よりも熱膨張係数の低い樹脂で構成された第2の樹脂層とを備えている。 In such a module, between the passive component and the wiring board, there is a solder connecting the electrode of the passive component and the electrode of the wiring board, and a resin layer formed between the solders. This resin layer is made of a resin having a lower thermal expansion coefficient than the resin of the first resin layer, which bonds the first resin layer formed on the wiring board, the passive component, and the first resin layer. And a second resin layer.
あるいは、第2の樹脂層は、受動部品と第1の樹脂層とに挟まれた空間に充填された構造や、第1の樹脂層とはんだとの間に配置されて、第1の樹脂層と受動部品に接着されている構造、第1の樹脂層と受動部品との間を充填している構造、第1の樹脂層を側方から挟み込む位置に形成された構造などに適用可能である。 Alternatively, the second resin layer is disposed in a space between the passive component and the first resin layer, or disposed between the first resin layer and the solder, and the first resin layer And a structure that is bonded to the passive component, a structure that is filled between the first resin layer and the passive component, and a structure that is formed at a position where the first resin layer is sandwiched from the side. .
すなわち、本発明においては、ショート不良を防止するために、受動部品下に第1の樹脂層(ソルダーレジスト)を形成し、部品搭載後の第2の樹脂層(封止樹脂)による封止はトランスファーモールド法を用いて細い隙間まで樹脂を充填させたモジュール構造を採用する。このモジュールの作製方法は、たとえば以下のとおりである。 That is, in the present invention, in order to prevent short circuit failure, a first resin layer (solder resist) is formed under the passive component, and sealing with the second resin layer (sealing resin) after mounting the component is performed. Uses a module structure in which resin is filled into narrow gaps using the transfer mold method. A method for manufacturing this module is, for example, as follows.
まず、配線基板上の基板電極に対応する位置にはんだのペーストを印刷し、半導体、受動部品、その他の電子部品を搭載する。次に、部品を搭載した配線基板を所定の温度に加熱してはんだを溶融させて、部品の接続を行う。必要であれば、このはんだ接続部周辺に残ったフラックスを洗浄し、その後、部品を搭載した配線基板全体を脱湿ベーク、プラズマ洗浄する。プラズマ洗浄後に、ワイヤーボンディングを行って配線作業を完了し、最後にトランスファーモールド法により部品周りの細かい隙間まで樹脂を充填して封止を行う。このトランスファーモールドにより、微細な隙間まで封止樹脂を充填することが、ショート防止構造として非常に大切である。特に、減圧トランスファーモールド法を行うと、高い充填性が得られる。トランスファーモールドの直前に、再度、プラズマ洗浄を行っても良い。なお、ワイヤーボンディングの他に、フリップチップボンディングを行う構造もある。 First, a solder paste is printed at a position corresponding to the substrate electrode on the wiring board, and semiconductors, passive components, and other electronic components are mounted. Next, the wiring board on which the component is mounted is heated to a predetermined temperature to melt the solder, and the component is connected. If necessary, the flux remaining around the solder connection portion is cleaned, and then the entire wiring board on which the component is mounted is dehumidified and plasma cleaned. After the plasma cleaning, wire bonding is performed to complete the wiring work, and finally, resin is filled up to a fine gap around the component by a transfer molding method to perform sealing. It is very important for the short-circuit prevention structure to fill the sealing resin with a fine gap by this transfer mold. In particular, when a reduced pressure transfer molding method is performed, a high filling property can be obtained. Plasma cleaning may be performed again immediately before the transfer mold. In addition to wire bonding, there is a structure for performing flip chip bonding.
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。 Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.
本発明によれば、樹脂封止を行うモジュール中の部品接続に鉛フリーはんだを用いた場合でも、2次実装時のはんだ溶融による電極間ショートの発生を防ぐことができる。 According to the present invention, even when lead-free solder is used for connecting components in a module for resin sealing, it is possible to prevent the occurrence of a short circuit between electrodes due to solder melting during secondary mounting.
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted.
本発明の実施の形態においては、モジュールの一例として、ハイパワーアンプモジュールを例に説明するが、これに限定されるものではなく、受動部品を含む複数の電子部品が配線基板にはんだ等で電気的に接続され、樹脂で複数の電子部品が封止されているモジュール全般に広く適用可能である。 In the embodiment of the present invention, a high power amplifier module will be described as an example of a module. However, the present invention is not limited to this, and a plurality of electronic components including passive components are electrically connected to a wiring board with solder or the like. Can be widely applied to all modules that are connected to each other and in which a plurality of electronic components are sealed with resin.
(ハイパワーアンプモジュールの構成)
図1〜図4により、本発明の実施の形態によるハイパワーアンプモジュールの構成の一例を説明する。図1および図2はワイヤボンディング方式によるモジュール、図3および図4はフリップチップボンディング方式によるモジュールを示し、また、図1および図3はモジュールの平面図(封止樹脂を除いた状態)、図2および図4はモジュールの断面図(主要部品を切断した部分)を示す。
(Configuration of high power amplifier module)
An example of the configuration of the high power amplifier module according to the embodiment of the present invention will be described with reference to FIGS. 1 and 2 show a module by a wire bonding method, FIGS. 3 and 4 show a module by a flip chip bonding method, and FIGS. 1 and 3 are plan views of the module (with the sealing resin removed), FIG. 2 and 4 show cross-sectional views of the module (parts where main components are cut).
図1および図2に示すように、本実施の形態のワイヤボンディング方式によるハイパワーアンプモジュールは、受動部品を含む複数の電子部品10と、複数の電子部品10がはんだ20で電気的に接続された配線基板30と、配線基板30に接続された複数の電子部品10を封止した樹脂40などから構成される。
As shown in FIGS. 1 and 2, the high-power amplifier module using the wire bonding method according to the present embodiment includes a plurality of
複数の電子部品10には、ハイパワーアンプが形成されているアンプチップ11と、モジュールを制御する制御チップ12と、コンデンサや抵抗などの受動部品13が含まれる。アンプチップ11は、Siや、GaAsなどの化合物半導体である。受動部品13は、詳細は後述(図5)するが、焼結体の両端に電極が形成された構造からなる。
The plurality of
このハイパワーアンプモジュールにおいては、特に、配線基板30の主面上に受動部品13が搭載され、受動部品13の電極13aと配線基板30の電極30aとがはんだ20で電気的に接続され、この電極13a,30aを接続したはんだ20の間の構造については後述する(図6または図9)。
In this high power amplifier module, in particular, the
また、配線基板30の主面上には、アンプチップ11および制御チップ12がはんだまたはAgペースト50で搭載され、配線基板30の電極とアンプチップ11および制御チップ12の電極とがAuワイヤー60で電気的に接続されている。
The
図3および図4に示すように、本実施の形態のフリップチップボンディング方式によるハイパワーアンプモジュールは、前記ワイヤボンディング方式によるハイパワーアンプモジュールと同様に、アンプチップ11、制御チップ12、コンデンサや抵抗などの受動部品13を含む複数の電子部品10と、複数の電子部品10がはんだ20で電気的に接続された配線基板30と、配線基板30に接続された複数の電子部品10を封止した樹脂40などから構成される。
As shown in FIGS. 3 and 4, the high-power amplifier module using the flip chip bonding method according to the present embodiment is similar to the high-power amplifier module using the wire bonding method in that the
このハイパワーアンプモジュールにおいては、配線基板30の電極とアンプチップ11および制御チップ12の電極とがAu、Cu、はんだなどのボール状、円柱状、角柱状などのバンプ70、または金ワイヤーバンプ(葱坊主型形状)で電気的に接続されており、それ以外はワイヤボンディング方式によるハイパワーアンプモジュールと同様の接続形態となっている。
In this high power amplifier module, the electrodes of the
(実施の形態1)
<受動部品の接続構造>
図5〜図7により、実施の形態1のハイパワーアンプモジュールにおいて、受動部品の構造、受動部品の接続構造の一例を説明する。図5は受動部品の斜視図(はんだが接続された状態)の一例を示す。図6および図7は受動部品の電極と配線基板の電極とを接続したはんだ間の構造において、はんだ間に隙間を空けてソルダーレジストを設ける場合を示し、また、図6は接続構造の断面図、図7は接続前の基板の平面図(ソルダーレジストを形成した状態)示す。
(Embodiment 1)
<Connection structure of passive components>
An example of the structure of the passive component and the connection structure of the passive component in the high power amplifier module of the first embodiment will be described with reference to FIGS. FIG. 5 shows an example of a perspective view of a passive component (a state where solder is connected). 6 and 7 show a case where a solder resist is provided with a gap between the solders in the structure between the solders in which the electrodes of the passive component and the electrodes of the wiring board are connected, and FIG. 6 is a sectional view of the connection structure. FIG. 7 is a plan view of the substrate before connection (a state where a solder resist is formed).
ここでは、受動部品13に、たとえば図5に示すような、積層セラミックコンデンサを用いた場合について説明する。このセラミックコンデンサは、いわゆる0603サイズのもので、セラミック誘電体からなる六面体(縦0.6mm×横0.3mm、高さ0.3mm)の焼結体の内部に、例えばAg、Ag−Pt、Ag−Pd導体からなる複数枚ずつの内層電極が交互に積層状に配置されている。内層電極が露出する側面(対向する2面)には、Sn(Pbを含む場合もある)からなる薄膜状の外部端子となる電極13aが内層電極と導通した状態で形成されている。この電極13aのサイズは、0.3mm×(0.1〜0.2mm)である。図5の受動部品には、この電極13aに、部品を配線基板30へ実装する時の状態ではんだ20が接続されている。
Here, a case where a multilayer ceramic capacitor as shown in FIG. 5 is used as the
このセラミックコンデンサを実装する配線基板30は、例えば、コア層とビルドアップ層、ソルダーレジスト、銅配線からなるPCB基板で、Cu電極の表面はNi、Auめっきが形成されている場合もある。セラミックコンデンサを搭載するために用いる1対の電極30aの大きさは、例えばそれぞれ0.35mm×0.24mmで、電極間のピッチは0.42mmである。この電極間には、図6に示すように、たとえば0.1mmの幅、厚さ0.045mmで樹脂などによる絶縁材料からなるソルダーレジスト80が形成されている。図6に示すように、ソルダーレジスト80は、必要部分を開口するように作成する。部品下に形成されたソルダーレジスト80は、図6において手前と奥で周りのソルダーレジスト80とつながっている(図7)。
The
このように、本実施の形態における受動部品13の接続構造は、図6(図7)に示すように、セラミックコンデンサ等の受動部品13と配線基板30との間に、受動部品13の電極13aと配線基板30の電極30aとを接続するはんだ20と、このはんだ20間に形成されている樹脂層とを有し、この樹脂層が、第1の樹脂層であるソルダーレジスト80と、このソルダーレジスト80よりも熱膨張係数が低く、ソルダーレジスト80を側方から挟み込む位置に形成された第2の樹脂層である樹脂40とを備えている。この樹脂40は、電子部品10を封止するプロセスで電子部品10を封止した樹脂の一部として形成され、フィラーが含有されている。
As described above, the connection structure of the
<ハイパワーアンプモジュールの製造方法>
図8により、実施の形態1のハイパワーアンプモジュールの製造方法の一例を説明する。図8はハイパワーアンプモジュールの組み立て工程の製造フローを示す。ここでは、主に、受動部品13であるセラミックコンデンサを配線基板30にはんだ20で実装する場合を説明する。
<Manufacturing method of high power amplifier module>
An example of the manufacturing method of the high power amplifier module according to the first embodiment will be described with reference to FIG. FIG. 8 shows a manufacturing flow of the assembly process of the high power amplifier module. Here, the case where the ceramic capacitor which is the
まず、はんだペーストを配線基板30上の電極30aに対応する位置に印刷する(S1)。はんだペーストは、例えばSnAgCu系、SnSb系、SnBi系、SnZn系などのはんだ粉にロジン、溶剤、チキソ剤、活性剤などからなるフラックスを10〜20wt%加えたものである。この印刷は、印刷面積の開口部を持つマスクを配線基板30上に設置し、その上からスキージではんだペーストを塗布することにより行い、印刷厚は例えば70μmで、印刷サイズは例えば0.35mm×0.24mmである。
First, a solder paste is printed at a position corresponding to the
そして、この印刷したはんだペーストの上に、セラミックコンデンサ等の受動部品13を自動搭載機等で搭載する(S2)。次に、受動部品13を搭載した配線基板30を所定の温度条件に設定したリフロー炉の中もしくはホットプレートの上に置き、加熱によってはんだ20を溶融し、その後、冷却してはんだ20を凝固させて受動部品13と配線基板30の電極13a,30a間の接続を行う(S3)。搭載時に発生する受動部品13の配線基板30の電極30aに対する微小なずれは、はんだ20の溶融時に発生するはんだ自身のセルフアライメント効果により大部分は修正される。
Then, the
さらに、受動部品13をはんだ20で接続した配線基板30は、はんだ20の接続部付近に残ったフラックスを洗浄する(S4)。その後、脱湿ベークを例えば100〜200℃で1h〜12h行う(S5)。脱湿ベークを終了した配線基板30は、プラズマ洗浄を例えば10〜300秒行う(S6)。
Furthermore, the
続いて、プラズマ洗浄を行った配線基板30は、減圧トランスファーモールド法により樹脂40による封止を行う(S9)。この封止する樹脂40は、例えばエポキシ系樹脂を主体とした樹脂からなり、熱膨張率の調整のためにセラミックのフィラーを例えば60〜97%含有させたものである。減圧トランスファーモールド法は、一般的なトランスファーモールドと同様に金型に樹脂40を流し込むことにより封止樹脂を形成する方法であるが、樹脂40を流し込む際、金型の中が減圧状態に保たれている特徴がある。金型の中を減圧状態にすることにより、受動部品13下の例えば数μmの狭い隙間にも封止した樹脂40が充填される。受動部品13下の、受動部品13の底部とソルダーレジスト80の上部間の数μmの隙間にも封止した樹脂40が充填されることが、実験により確認されている。
Subsequently, the
その後、減圧トランスファーモールド法により樹脂40により封止した配線基板30は、例えば100〜200℃で30分〜9時間ベークし、樹脂40の硬化を行う(S10)。1枚の基板には、一般的に複数個のモジュールを取れる配線パターンが作り込まれている。このため、樹脂40が硬化したモジュール基板を、モジュール毎に個片に分離する(S11)。これにより、モジュールが完成する。モールド法による樹脂封止方法は、前記の方法(複数個のモジュールが取れる配線パターンが作り込まれた基板全体を封止する方法)以外にも、個片に分けられたモジュールを複数個並べて一括で封止する方法や、モジュールを1つ1つ個別に封止する方法などを含む。
Thereafter, the
例えば、複数個のモジュールを取れる配線パターンが作り込まれた1枚の基板上に、前記図1に示したワイヤボンディング方式によるモジュールが2次元的に複数個形成された基板の主面を示した図が図14であり、また、前記図3に示したフリップチップボンディング方式によるモジュールが2次元的に複数個形成された基板の主面を示した図が図15である。 For example, the main surface of the substrate in which a plurality of modules by the wire bonding method shown in FIG. 1 are two-dimensionally formed on one substrate on which a wiring pattern capable of taking a plurality of modules is formed is shown. FIG. 14 is a diagram, and FIG. 15 is a diagram showing a main surface of a substrate on which a plurality of modules by the flip chip bonding method shown in FIG. 3 are two-dimensionally formed.
なお、以上においては、セラミックコンデンサの受動部品13を搭載することを主に説明したが、抵抗等の他の受動部品の搭載についても同様に行われる。また、ハイパワーアンプモジュールには、受動部品の他に、アンプチップ11および制御チップ12などが搭載されるので、これらの電子部品は、S6のプラズマ洗浄後に、アンプチップ11および制御チップ12上の電極と配線基板30上の電極とをAuワイヤーまたはバンプ、あるいはその併用で接続し(S7)、プラズマ洗浄を行った後に(S8)、S9のトランスファーモールドに移行する。
In the above description, the ceramic capacitor
このようにして完成したモジュールは、顧客にて2次実装が行われる。この2次実装により、受動部品13の接続用のはんだ20は再溶融し、はんだ20の体積は約3%膨張する。はんだ30の膨張は、封止した樹脂40に囲まれた密閉空間で起きるため、膨張時の圧力により周りの樹脂40は変形するが、同時に、従来は、この圧力により受動部品13の底部とその下に充填された樹脂40の間の接着力が弱い場合、そこに剥離が発生し、溶融したはんだ20が流れ込むことにより、ショート不良となっていた(図12)。
The module thus completed is secondarily mounted by the customer. By this secondary mounting, the
これに対して、本実施の形態の、ソルダーレジスト80を図6のように形成した場合では、はんだ20が流れ込むことはなく、ショート不良は発生しないことが実験により判明した(後述する図11)。また、従来は、受動部品13の下に封止した樹脂40の未充填の隙間がある場合(図13)には、この未充填空間に、2次実装時の加熱で溶融したはんだ20が流れ込み、電極間のショート不良となることも確認されていることから、本実施の形態では、減圧トランスファーモールド法により封止する樹脂40を隙間なく充填し、はんだ20の流れ出しを防止する。
On the other hand, when the solder resist 80 of the present embodiment is formed as shown in FIG. 6, it has been experimentally found that the
このようにして、本実施の形態によるハイパワーアンプモジュールの構造では、樹脂40による封止を行うモジュール中の部品接続に鉛フリーのはんだ20を用いた場合でも、2次実装時のはんだ20の溶融による電極間ショートの発生を防ぐことができる。
As described above, in the structure of the high power amplifier module according to the present embodiment, even when the lead-
(実施の形態2)
<受動部品の接続構造>
図9,図10により、実施の形態2のハイパワーアンプモジュールにおいて、受動部品の接続構造の一例を説明する。図9および図10は受動部品の電極と配線基板の電極とを接続したはんだ間の構造において、はんだ間に隙間を空けずにソルダーレジストを設ける場合を示し、また、図9は接続構造の断面図、図10は接続前の基板の平面図(ソルダーレジストを形成した状態)示す。
(Embodiment 2)
<Connection structure of passive components>
An example of a passive component connection structure in the high power amplifier module of the second embodiment will be described with reference to FIGS. 9 and 10 show a case where a solder resist is provided without leaving a gap between the solders in the structure between the solders in which the electrodes of the passive component and the electrodes of the wiring board are connected, and FIG. 9 is a sectional view of the connection structure. FIG. 10 and FIG. 10 show a plan view of a substrate before connection (a state where a solder resist is formed).
本実施の形態は、前記実施の形態1における、セラミックコンデンサ等の受動部品下のソルダーレジストの形状を変えて、前記実施の形態1と同様のはんだの流れ出し防止効果を与えたものである。以下、本実施の形態の実装構造について説明するが、本実施の形態は前記実施の形態1の実装構造および実装プロセスと同様の方法を採用するため、前記実施の形態1と異なる点についてのみ説明する。 In the present embodiment, the shape of the solder resist under the passive component such as the ceramic capacitor in the first embodiment is changed to provide the same solder flow prevention effect as in the first embodiment. Hereinafter, the mounting structure of the present embodiment will be described. However, since the present embodiment employs the same method as the mounting structure and mounting process of the first embodiment, only differences from the first embodiment will be described. To do.
図9,図10に示すように、セラミックコンデンサ等の受動部品13を搭載するための配線基板30上の銅による電極30aは、金めっきが施されている。この配線基板30の最表面には、樹脂などによる絶縁材料からなる保護膜のソルダーレジスト80が形成されており、このソルダーレジスト80は各電極30a上に電極サイズより一回り小さい開口部を持つ。この開口部は、例えば0.32mm×0.22mmの大きさである。この開口部から電極30aの表面が部分的に露出した状態となっている。
As shown in FIGS. 9 and 10, the
この電極30a上にはんだペーストを塗布し、受動部品13を搭載した後にリフローを行い、受動部品13と配線基板30側の電極30aを接続する。配線基板30の電極30a上のソルダーレジスト80を形成した部分には、はんだ20は濡れ広がらず、図9のような接続部形状となる。この後、トランスファーモールド法により、樹脂40による封止を行い、同時に受動部品13下などの空間にも樹脂40を充填させる。封止した樹脂40はベークすることによって硬化させる。受動部品13の周りの最終形状は、図9のような構造になる。受動部品13の中央部(電極でない部分)の下は、配線基板30側にソルダーレジスト80、受動部品13側に封止した樹脂40が充填された構造となる。
A solder paste is applied on the
このように、配線基板30の最表面のソルダーレジスト80が配線基板30の電極30a上に及ぶ範囲に形成されている場合も、受動部品13のセラミック表出部分下にソルダーレジスト80が存在する場合は、前記実施の形態1と同様にはんだ20の流れ込み防止の効果が得られる。さらに、本実施の形態では、配線基板30の電極30aをソルダーレジスト80で覆うことが出来るため、配線基板30の電極自体の形状が制約を受けないという効果も得られる。
As described above, even when the solder resist 80 on the outermost surface of the
(ショート不良率実験結果)
図11により、前記実施の形態1および2における受動部品の接続構造を採用したモジュール、従来の受動部品の接続構造を採用したモジュールについて行った、ショート不良率の実験結果を説明する。図11はショート不良率の実験結果を示す。
(Short defect rate test results)
With reference to FIG. 11, the short-circuit failure rate experimental results performed on the module employing the passive component connection structure in Embodiments 1 and 2 and the module employing the conventional passive component connection structure will be described. FIG. 11 shows the experimental result of the short defect rate.
今回、本発明者による実験では、図12(従来構造)、図6(実施の形態1の構造)、図9(実施の形態2の構造)で作製したモジュールを、高温高湿条件に放置した後、2次実装を想定したリフローを行い、不良が発生するか否かを調べた。例えば、温度30℃、湿度70%の条件で一週間放置した後に、2次実装を想定したリフローを行って不良が発生しなければ、そのモジュールは信頼性においてJEDEC規格のLevel3に相当する。
In this experiment, the module produced in FIG. 12 (conventional structure), FIG. 6 (structure of the first embodiment), and FIG. 9 (structure of the second embodiment) was left under high temperature and high humidity conditions. Thereafter, reflow was performed assuming secondary mounting, and it was examined whether or not a defect occurred. For example, if the module is left for one week under the conditions of a temperature of 30 ° C. and a humidity of 70% and reflow is performed assuming secondary mounting and no defect occurs, the module corresponds to
図12に示すように、受動部品13下にはソルダーレジスト80が存在せず、封止用の樹脂40のみが充填されている場合では、ショート不良が発生(3/700)したのに比べて、図6のように、受動部品13下に一部ソルダーレジスト80が形成されている場合にはショート不良が発生しなかった(0/700)。同様に、図9のように、受動部品13下の全面および配線基板30の電極30a上の一部にまたがってソルダーレジスト80が形成されている場合にも、ショート不良が発生しなかった(0/1400)。
As shown in FIG. 12, when the solder resist 80 does not exist under the
受動部品13下にソルダーレジスト80を形成することにより、ショート不良を防止する効果が得られた理由は、ソルダーレジスト80の高い熱膨張率があげられる。2次実装を想定したリフロー時の、内部のはんだ20が溶融している250℃〜275℃付近では、ソルダーレジスト80の熱膨張率は、一般的には150ppm程度である。それに対して、部品周りに充填している封止用の樹脂40の熱膨張率は、一般的に30〜40ppm程度である。封止用の樹脂40の熱膨張率が低い理由は、セラミックのフィラーなどを添加して熱膨張率が5〜20ppmである配線基板30の熱膨張率との差を小さくして、温度サイクル試験での破壊を防ぐために熱膨張率を調整しているからである。
The reason why the effect of preventing the short-circuit failure is obtained by forming the solder resist 80 under the
この熱膨張率の低い部品周りの樹脂40に比べて、受動部品13下に形成されたソルダーレジスト80の熱膨張率が大きいことにより、はんだ20の溶融温度付近では、受動部品13の底面には下からソルダーレジスト80の熱膨張起因の押し上げ力が働いている。また、はんだ20の溶融温度での部品周りの樹脂40の弾性率は、熱膨張率を下げるためにセラミックのフィラーを添加したことなどにより0.1〜10GPa程度であり、ソルダーレジスト80の弾性率0.01〜1GPaよりも高い。このため、受動部品13は下から上方向に力が働いてもあまり移動せずに、ソルダーレジスト80の膨張による押上げる応力を受動部品13の底面が受ける状態となる。
Since the thermal expansion coefficient of the solder resist 80 formed under the
上記のメカニズムにより、受動部品13下の樹脂40は受動部品13の底面に押し付けられ、溶融したはんだ20が受動部品13の底面と樹脂40との間に入り込むことを防止していると考えられる。
It is considered that the
上記のように、受動部品13下の配線基板30上にソルダーレジスト80を形成している場合にも、受動部品13下に樹脂40の未充填空間があれば、その空間にはんだ20は流入し、ショート不良となる。このような微小な未充填部分を形成しないため、トランスファーモールド法により、樹脂40による封止を行う。トランスファーモールド法は減圧トランスファーモールド法を含む。減圧トランスファーモールド法は、トランスファーモールド用の金型の中を減圧下に置くことにより、封止する樹脂40の高い充填性を得ることが容易である。
As described above, even when the solder resist 80 is formed on the
以上述べてきたように、受動部品13下に熱膨張率の大きいソルダーレジスト80を形成し、このソルダーレジスト80と受動部品13の底面の間の微細な隙間にまで封止する樹脂40を充填させることにより、2次実装におけるモジュール内のはんだ20の溶融原因のショート不良を防止することが可能である。
As described above, the solder resist 80 having a large thermal expansion coefficient is formed under the
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。 As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.
本発明は、モジュールの技術に関し、特に、受動部品が配線基板に搭載されたハイパワーアンプモジュールなどのモジュールの構造およびモジュールの製造方法に適用して有効である。 The present invention relates to a module technology, and is particularly effective when applied to a structure of a module such as a high power amplifier module in which passive components are mounted on a wiring board and a method for manufacturing the module.
10…電子部品、11…アンプチップ、12…制御チップ、13…受動部品、13a…電極、20…はんだ、30…配線基板、30a…電極、40…樹脂、50…はんだまたはAgペースト、60…Auワイヤー、70…バンプ、80…ソルダーレジスト。
DESCRIPTION OF
Claims (11)
前記受動部品と前記配線基板との間に、前記受動部品の電極と前記配線基板の電極とを接続するはんだと、前記はんだ間に形成されている樹脂層とを有し、
前記樹脂層は、前記配線基板上に形成された第1の樹脂層と、前記受動部品と前記第1の樹脂層とを接着する、前記第1の樹脂層の樹脂よりも熱膨張係数の低い樹脂で構成された第2の樹脂層とを備えていることを特徴とするモジュール。 A plurality of electronic components including passive components, a wiring substrate in which the plurality of electronic components are electrically connected with solder, and a resin that seals the plurality of electronic components connected to the wiring substrate,
Between the passive component and the wiring board, the solder connecting the electrode of the passive component and the electrode of the wiring board, and a resin layer formed between the solder,
The resin layer has a lower thermal expansion coefficient than the resin of the first resin layer, which bonds the first resin layer formed on the wiring board, the passive component, and the first resin layer. A module comprising: a second resin layer made of resin.
前記受動部品と前記配線基板との間に、前記受動部品の電極と前記配線基板の電極とを接続するはんだと、前記はんだ間に形成されている樹脂層とを有し、
前記樹脂層は、前記配線基板上に形成された第1の樹脂層と、前記受動部品と前記第1の樹脂層とに挟まれた空間に充填された、前記第1の樹脂層よりも熱膨張係数が低い第2の樹脂層とを備えていることを特徴とするモジュール。 A plurality of electronic components including passive components, a wiring substrate in which the plurality of electronic components are electrically connected with solder, and a resin that seals the plurality of electronic components connected to the wiring substrate,
Between the passive component and the wiring board, the solder connecting the electrode of the passive component and the electrode of the wiring board, and a resin layer formed between the solder,
The resin layer is more heated than the first resin layer filled in a space sandwiched between the first resin layer formed on the wiring board, the passive component, and the first resin layer. And a second resin layer having a low expansion coefficient.
前記受動部品の焼結体と前記配線基板との間に、前記受動部品の電極と前記配線基板の電極とを接続するはんだと、前記焼結体と前記配線基板との間に形成されている樹脂層とを有し、
前記樹脂層は、前記配線基板上に形成された第1の樹脂層と、前記受動部品と前記第1の樹脂層とを接着する、前記第1の樹脂層の樹脂よりも熱膨張係数の低い樹脂で構成された第2の樹脂層とを備えていることを特徴とするモジュール。 A plurality of electronic components including passive components in which electrodes are formed at both ends of the sintered body, a wiring board in which the plurality of electronic components are electrically connected by solder, and the plurality of electrons connected to the wiring board With resin sealing the parts,
Between the sintered body of the passive component and the wiring board, it is formed between the solder that connects the electrode of the passive component and the electrode of the wiring board, and between the sintered body and the wiring board. A resin layer,
The resin layer has a lower thermal expansion coefficient than the resin of the first resin layer, which bonds the first resin layer formed on the wiring board, the passive component, and the first resin layer. A module comprising: a second resin layer made of resin.
前記受動部品の焼結体と前記配線基板との間に、前記受動部品の電極と前記配線基板の電極とを接続するはんだと、前記焼結体と前記配線基板との間に形成されている樹脂層とを有し、
前記樹脂層は、前記配線基板上に形成された第1の樹脂層と、前記焼結体と前記第1の樹脂層とに挟まれた空間に充填された、前記第1の樹脂層よりも熱膨張係数が低い第2の樹脂層とを備えていることを特徴とするモジュール。 A plurality of electronic components including passive components in which electrodes are formed at both ends of the sintered body, a wiring board in which the plurality of electronic components are electrically connected by solder, and the plurality of electrons connected to the wiring board With resin sealing the parts,
Between the sintered body of the passive component and the wiring board, it is formed between the solder that connects the electrode of the passive component and the electrode of the wiring board, and between the sintered body and the wiring board. A resin layer,
The resin layer is more than the first resin layer filled in a space sandwiched between the first resin layer formed on the wiring board and the sintered body and the first resin layer. And a second resin layer having a low coefficient of thermal expansion.
前記複数の電子部品を封止した樹脂と前記第2の樹脂層の樹脂とが同じ樹脂であることを特徴とするモジュール。 The module according to any one of claims 1 to 4,
The module characterized in that the resin encapsulating the plurality of electronic components and the resin of the second resin layer are the same resin.
前記複数の電子部品を封止した樹脂は、フィラーが含有されているか、または前記第2の樹脂層の樹脂よりも多くのフィラーが含有されていることを特徴とするモジュール。 The module of claim 5, wherein
The module in which the resin encapsulating the plurality of electronic components contains a filler or contains more filler than the resin of the second resin layer.
前記第2の樹脂層の樹脂が、前記複数の電子部品を封止するプロセスで前記複数の電子部品を封止した樹脂の一部として形成されたことを特徴とするモジュール。 The module of claim 6, wherein
A module, wherein the resin of the second resin layer is formed as a part of a resin that seals the plurality of electronic components in a process of sealing the plurality of electronic components.
前記複数の電子部品を封止するプロセスは、減圧トランスファーモールド法であることを特徴とするモジュール。 The module of claim 7, wherein
The module characterized in that the process of sealing the plurality of electronic components is a reduced pressure transfer molding method.
前記受動部品と前記配線基板との間に、前記受動部品の電極と前記配線基板の電極とを接続するはんだと、前記はんだ間に形成されている樹脂層とを有し、
前記樹脂層は、第1の樹脂層と、前記第1の樹脂層と前記はんだとの間に配置された、前記第1の樹脂層よりも熱膨張係数の低い第2の樹脂層とを備え、
前記第2の樹脂層が、前記第1の樹脂層と前記受動部品に接着されていることを特徴とするモジュール。 Sealing a plurality of electronic components including passive components having electrodes formed at both ends, a wiring board in which the plurality of electronic components are electrically connected by solder, and the plurality of electronic components connected to the wiring board With resin,
Between the passive component and the wiring board, the solder connecting the electrode of the passive component and the electrode of the wiring board, and a resin layer formed between the solder,
The resin layer includes a first resin layer and a second resin layer disposed between the first resin layer and the solder and having a lower thermal expansion coefficient than the first resin layer. ,
The module, wherein the second resin layer is bonded to the first resin layer and the passive component.
前記受動部品と前記配線基板との間に、前記受動部品の電極と前記配線基板の電極とを接続するはんだと、前記はんだ間に形成されている樹脂層とを有し、
前記樹脂層は、第1の樹脂層と、前記第1の樹脂層と前記はんだとの間に配置された、前記第1の樹脂層よりも熱膨張係数の低い第2の樹脂層とを備え、
前記第2の樹脂層は、前記第1の樹脂層と前記受動部品との間を充填していることを特徴とするモジュール。 Sealing a plurality of electronic components including passive components having electrodes formed at both ends, a wiring board in which the plurality of electronic components are electrically connected by solder, and the plurality of electronic components connected to the wiring board With resin,
Between the passive component and the wiring board, the solder connecting the electrode of the passive component and the electrode of the wiring board, and a resin layer formed between the solder,
The resin layer includes a first resin layer and a second resin layer disposed between the first resin layer and the solder and having a lower thermal expansion coefficient than the first resin layer. ,
The module, wherein the second resin layer is filled between the first resin layer and the passive component.
前記受動部品と前記配線基板との間に、前記受動部品の電極と前記配線基板の電極とを接続するはんだと、前記はんだ間に形成されている樹脂層とを有し、
前記樹脂層は、第1の樹脂層と、前記第1の樹脂層よりも熱膨張係数が低く、前記第1の樹脂層を側方から挟み込む位置に形成された第2の樹脂層とを備えていることを特徴とするモジュール。 Sealing a plurality of electronic components including passive components having electrodes formed at both ends, a wiring board in which the plurality of electronic components are electrically connected by solder, and the plurality of electronic components connected to the wiring board With resin,
Between the passive component and the wiring board, the solder connecting the electrode of the passive component and the electrode of the wiring board, and a resin layer formed between the solder,
The resin layer includes a first resin layer and a second resin layer having a thermal expansion coefficient lower than that of the first resin layer and formed at a position sandwiching the first resin layer from the side. A module characterized by
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005128805A JP2006310415A (en) | 2005-04-27 | 2005-04-27 | Module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005128805A JP2006310415A (en) | 2005-04-27 | 2005-04-27 | Module |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006310415A true JP2006310415A (en) | 2006-11-09 |
Family
ID=37476991
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005128805A Withdrawn JP2006310415A (en) | 2005-04-27 | 2005-04-27 | Module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006310415A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008241566A (en) * | 2007-03-28 | 2008-10-09 | Ishizuka Electronics Corp | Thin-film temperature sensor, and outgoing line connection method thereof |
CN102054793A (en) * | 2009-10-30 | 2011-05-11 | 夏普株式会社 | Substrate member, module, electric equipment, and manufacturing method of modules |
-
2005
- 2005-04-27 JP JP2005128805A patent/JP2006310415A/en not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008241566A (en) * | 2007-03-28 | 2008-10-09 | Ishizuka Electronics Corp | Thin-film temperature sensor, and outgoing line connection method thereof |
CN102054793A (en) * | 2009-10-30 | 2011-05-11 | 夏普株式会社 | Substrate member, module, electric equipment, and manufacturing method of modules |
JP2011096865A (en) * | 2009-10-30 | 2011-05-12 | Sharp Corp | Substrate member, module, electric equipment, and manufacturing method of modules |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100399558C (en) | Semiconductor device and manufacturing method of the same | |
JP5649805B2 (en) | Manufacturing method of semiconductor device | |
CN107872922B (en) | Printed circuit board, electronic device, and method for manufacturing printed circuit board | |
JP4864810B2 (en) | Manufacturing method of chip embedded substrate | |
JP2012204631A (en) | Semiconductor device, semiconductor device manufacturing method and electronic apparatus | |
JP4559777B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2006245189A (en) | Flip-chip mounting method and mounting structure of semiconductor device | |
US7928559B2 (en) | Semiconductor device, electronic component module, and method for manufacturing semiconductor device | |
JP2006303392A (en) | Printed circuit board and electronic circuit substrate and manufacturing method thereof | |
US20020089836A1 (en) | Injection molded underfill package and method of assembly | |
JP2018137276A (en) | Printed circuit board and manufacturing method thereof, and electronic device | |
JP4051570B2 (en) | Manufacturing method of semiconductor device | |
JP2005129886A (en) | Semiconductor device and its manufacturing method | |
JP2006310415A (en) | Module | |
US7944051B2 (en) | Semiconductor device having external connection terminals and method of manufacturing the same | |
WO2023095447A1 (en) | Electronic component package, circuit module and method for producing electronic component package | |
JP2000151086A (en) | Printed circuit unit and its manufacture | |
JP2001168224A (en) | Semiconductor device, electronic circuit device, and its manufacturing method | |
JP2008270846A (en) | Method for manufacturing semiconductor device | |
JP3078781B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP2008071792A (en) | Method of manufacturing semiconductor device | |
JP2017022190A (en) | Mounting structure | |
JP5817893B1 (en) | Component mounting wiring board and manufacturing method thereof | |
KR101133126B1 (en) | Semiconductor package and manufacturing method thereof | |
JPH11317487A (en) | Electronic device and mounting method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20071016 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080331 |
|
A761 | Written withdrawal of application |
Effective date: 20100420 Free format text: JAPANESE INTERMEDIATE CODE: A761 |