JP2007114183A - 絶縁薄膜上にナノ構造体を含むヘイズノイズ標準の製造方法 - Google Patents

絶縁薄膜上にナノ構造体を含むヘイズノイズ標準の製造方法 Download PDF

Info

Publication number
JP2007114183A
JP2007114183A JP2006200027A JP2006200027A JP2007114183A JP 2007114183 A JP2007114183 A JP 2007114183A JP 2006200027 A JP2006200027 A JP 2006200027A JP 2006200027 A JP2006200027 A JP 2006200027A JP 2007114183 A JP2007114183 A JP 2007114183A
Authority
JP
Japan
Prior art keywords
standard
nanostructures
haze
size
semiconductor material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006200027A
Other languages
English (en)
Other versions
JP5090683B2 (ja
Inventor
Emmanuel Nolot
エマニュエル・ノロ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of JP2007114183A publication Critical patent/JP2007114183A/ja
Application granted granted Critical
Publication of JP5090683B2 publication Critical patent/JP5090683B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B29/00Generation of noise currents and voltages
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/93Detection standards; Calibrating baseline adjustment, drift correction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y15/00Nanotechnology for interacting, sensing or actuating, e.g. quantum dots as markers in protein assays or molecular motors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Automation & Control Theory (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Sampling And Sample Adjustment (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】粒子汚染測定装置と欠陥検出装置の全体の動作範囲をカバーすることを可能にする新しいノイズ標準を提供する。
【解決手段】本発明は、絶縁薄膜(102、202)と、前記絶縁薄膜上に形成された半球状の複数のナノ構造体(114、116、214、216)と、をそれぞれ有するヘイズノイズ標準の製造方法に関し、前記それぞれの標準は、第1半導体材料のための第1前駆体ガス(104)を用いた化学蒸着によって、前記第1半導体材料からなるシード(106、107)の少なくとも1つの絶縁膜(102、202)への形成と、第2半導体材料のための第2前駆体ガス(119)を用いた化学蒸着によって、前記第2半導体材料からなる安定なシードから、前記第2半導体材料に配置され、半球状に形成されたナノ構造体(114、116、214、214、214、214)の前記絶縁層(102、202)への形成と、によって製造される。
【選択図】図3

Description

本発明はマイクロ電子技術の分野に係り、特に、絶縁薄膜上に配置されている複数のナノ構造体をそれぞれ有するヘイズノイズ標準の製造方法に関する。また、本発明は、ヘイズノイズ情報を測定及び/又は使用することを目的とする装置における、いくつかの標準を使用した較正方法に関する。
チップ、集積回路またはMEMS(Micro−ElectroMechanical System)のようなマイクロ電子装置の製造中に、その装置の品質を保証するために、1つ又はそれ以上の、粒子汚染を確認するためのステップ及び/又は欠陥検出ステップが通常実施される。これらの確認及び/又は検出ステップは準系統的であり、薄膜上の欠陥を光学的に位置特定及び/又は計数するために設計された装置を用いて実行されてもよく、例えば、画像または光電子増倍管信号を用いて実行される。薄膜の品質を確認するために、そのような装置は、例えば二次粗度または相関長のような、この薄膜の表面の特性因子の測定を実行してもよい。
薄膜の解析の実施において、前述の装置は、1つ又はそれ以上の光源を使用して薄膜を照射し、この薄膜によって拡散及び回折された光の測定を実施し、“拡散バックグラウンドノイズ”、“ヘイズノイズ”、または、“ヘイズ”と呼ばれる、その拡散及び回折された光の信号の低周波要素から得られる情報を使用することを含む方法を使用してもよい。
図1は、粒子汚染測定装置で実施された測定による信号10を示し、例えば、KLA−Tencor社(KLA Tencor company)製のSP1DLS装置のDWOチャネル(Dark Wide Field Channel Open Oblique Incidence)を使用して得られたものである。この信号10は、3つの要素で構成されている。
(1)検出限界16よりも大きい強度ピーク18。
これらのピークは、粒子、結晶性欠陥、スクラッチなどのような薄膜の欠陥上における入射レーザー光の回折によるものである。
(2)測定ノイズ(“12”で示される振幅の準ランダム変化)。
(3)“ヘイズノイズ”または“ヘイズ”と呼ばれる低周波数要素14。
ヘイズノイズ情報を使用する装置は、薄膜内の欠陥を模倣または再現することを目的として所定のサイズのパターンが形成された基板または“ウエハー”の形態の1つ又はそれ以上の標準を用いて較正されてもよい。
米国特許第5198869号明細書(特許文献1)は、薄膜検査システムにおいて特に光学スキャナーの較正に使用されるように設計されたヘイズノイズ標準装置を示す。この標準は基板を含み、その基板の上には、準ランダム方式で配置された窪み(ピット)の形態で網目状のパターン上が形成されている。
同様に、米国特許第5599464号明細書(特許文献2)は、フォトリソグラフィ、エッチングまたは薬品侵食を使用して形成されたヘイズノイズ標準の様々なタイプを示す。これらの標準は、例えば10オングストロームのオーダーの非常に小さい寸法のパターンを有するシリコン基板の形態であり、特に研磨後にシリコン基板の粗さを再現するために、凸状の隆起部(バンプ)または溝(グルーブ)の形態である。
米国特許第5198869号明細書 米国特許第5599464号明細書 米国特許第6201601号明細書 米国特許第6271916号明細書 Monitoring and qualification using comprehensive surface haze information、Holysteyns et al, IEEE International Symposium on Semiconductor Fabrication, 2003, p378-381
前述の標準は、一般に、狭いヘイズノイズレベル範囲を得ることのみを可能にし、例えば、それは、SP1DLS装置のDWOチャネルにおいて0.1ppmより小さい。そのような標準の製造方法を見つけることと同様に、粒子汚染測定装置と欠陥検出装置の全体の動作範囲をカバーすることを可能にする新しいノイズ標準を見つけることが課題である。
本発明は、少なくとも1つの絶縁薄膜と、前記絶縁薄膜上に形成された半球状を有する複数のナノ構造体と、を有する少なくとも1つのヘイズノイズ標準の製造方法に関し、
(a)第1半導体材料のための前駆体として作用する第1ガスを用いた化学蒸着によって、前記第1半導体材料のシードを少なくとも1つの絶縁薄膜上に形成する段階と、
(b)第2半導体材料のための前駆体として作用する第2ガスを用いた化学蒸着によって、前記第1半導体材料の前記安定したシードから前記絶縁膜上に第2半導体材料が配置されたナノ構造体を形成する段階と、を含む。
そのような方法は、標準が、絶縁膜上に規則的に配置されているナノ構造体を有して得られることを可能にする。また、そのような方法は、標準が、同一の、または、均一のサイズを有するナノ構造体を含んで得られることを可能にする。さらに、そのような方法は、これらの標準がそれぞれ含むナノ構造体のサイズに関して大きく範囲が異なる標準が得られることを可能にし、この広い範囲によって、使用または測定できる拡張されたヘイズノイズ範囲の使用を提供する。
1つの可能性によれば、段階(a)は、前記絶縁膜上に形成されることが望まれる前記所定密度のシードを与えるように選択される前記第1前駆体ガスに露出される期間にわたって行われるかもしれない。
前記ナノ構造体の密度は、例えば、1010ナノ構造体/cmと5×1011ナノ構造体/cmの間にあるかもしれない。
1つの製造方法によれば、段階(b)は、所望のサイズまたはサイズ範囲のナノ構造体を与えるように選択される前記第2前駆体ガスに露出される期間にわたって行われるかもしれない。
前記ナノ構造体は、2〜50ナノメートルのサイズを有してもよい。
1つの変形例で、前記第2前駆体は、前記第1前駆体と異なっていてもよい。
1つの特定の用途において、前記第1半導体材料と前記第2半導体材料は同一であってもよい。
段階(b)中に、前記第1標準と前記第2標準は、それぞれ第1期間及び第2期間にわたって前記第2ガスに露出されてもよく、前記第1期間は、前記第1標準が測定しようとする、少なくとも1つの所定の第1ヘイズノイズ値、または、少なくとも1つの所定の第1ヘイズノイズ範囲を与えるように選択され、前記第2期間は、前記第2標準が測定しようとする、少なくとも1つの所定の第2ヘイズノイズ値、または、少なくとも1つの所定の第2ヘイズノイズ範囲を与えるように選択される。
また、本発明は、いくつかのヘイズノイズ標準の製造方法に関し、少なくとも1つの第1標準の製造と、少なくとも1つの第2標準の製造と、を含み、前記第1標準と前記第2標準は同一密度のナノ構造体を有し、前記第1標準は第1サイズまたは第1サイズ範囲に関連するナノ構造体を含み、前記第2標準は前記第1サイズと異なる第2サイズまたは前記第1サイズ範囲と異なる第2サイズ範囲に関連するナノ構造体を含む。
段階(a)中に、前記第1標準と前記第2標準は、前記同一反応器内、または、同一蒸着チャンバー内に、同時に同一期間にわたって配置され、段階(b)において、前記第1標準は、第1期間にわたって前記第2前駆体ガスに露出され、前記第2標準は、前記第1期間と異なる第2期間にわたって前記第2前駆体ガスに露出されることによってそれぞれ形成される。
また、本発明は、上述のような較正方法を用いて得られる幾つかの標準を使用してヘイズノイズ値を使用及び/又は測定するために設計された装置における較正方法に関する。
また、本発明は、上記に定義された標準の製造方法を用いて得られる少なくとも1つの標準を提供する段階と、少なくとも1つの前記標準のナノ構造体に対して少なくとも1つのタイプの放射光線を照射する段階と、この照射後に、前記標準によって回折または拡散される少なくとも1つの光線を用いて少なくとも1つのヘイズノイズ値を測定する段階とからなる、ヘイズノイズ値を使用及び/又は測定するために設計された装置における較正方法に関する。
また、本発明は、少なくとも1つの絶縁薄膜と、前記絶縁薄膜上に規則的に配置され、半球状または凸状隆起形状を有する複数のナノ構造体と、を含むヘイズノイズ標準装置に関する。
本発明は、添付された図面を参照して製造の例の記述を読むことによってより理解されるものであり、その例は、純粋に参考的な目的のために与えられるものであって、限定的なものではない。図1は、ヘイズノイズ測定信号を示す。図2Aから図2Eは、ヘイズノイズ標準マイクロ電子デバイスを製造する本発明による方法の各ステップを示す。図3は、絶縁膜上に規則的に配置されたナノ構造体を含む幾つかのヘイズノイズ標準の組立体を示し、前記ナノ構造体は、ある標準と他の標準では異なるサイズを有し、同じ標準内では同一又は実質的に同一のサイズを有する。図4は、本発明に従って使用され、絶縁膜の上に規則的に配置されるナノ構造体を含む標準を用いた較正方法を示す。図5Aは、本発明による方法を用いて形成されたヘイズノイズ標準において、これらのそれぞれの標準における第2蒸着段階または成長段階が行われる期間と、これらのそれぞれの標準を使用して測定可能または使用可能なヘイズノイズレベルとの間の関係を説明する。図5Bは、本発明による方法を用いて形成されたヘイズノイズ標準において、これらのそれぞれの標準における第2蒸着段階または成長段階が行われる期間と、これらのそれぞれの標準を使用して測定可能または使用可能な二次粗度のレベルとの間の関係を説明する。各図の同一、類似、均等の構成は、ある図から他の図への移動を容易にするために、同一の参照符号を有する。図をさらに読みやすくするために、図に示された種々の部材は、均等目盛で示される必要はない。
本発明によるヘイズノイズ標準の製造方法の一例が図2A−2Eと共にここに記載されるであろう。
本方法のための出発物質は、絶縁薄膜、例えばトンネル誘電体の層で覆われている支持体であってもよい。この出発物質は基板100から形成されてもよく、それは半導体、例えばシリコンベースの半導体であってもよく、その絶縁薄膜102を形成するために、その厚さを成長させるために形成される熱酸化物の厚さは、例えば1から10ナノメートルである(図2A)。その基板100は、例えば、7から10Ω・mの抵抗率とドープされたリンとを有するシリコン<100>であってもよい。
基板100及び/又は絶縁薄膜102の表面粗度が確認される段階がおそらく含まれる。この確認は、AFM(原子間力顕微鏡)測定を使用して実施されてもよい。その基板100は、好ましくは、0.5ナノメートル未満の二次粗度を有する。その絶縁薄膜102は、好ましくは、0.5ナノメート未満の二次粗度を有する。それから、その層102の清掃段階は、有機汚染物質の形成を取り去り、及び/又は、妨げるために実施されてもよい。この段階は、例えば、純水中で水洗することによって後続される水中オゾン浴の手段、または、230℃前後の温度で、例えば約4分間、オーブンを通過させる方法によって化学洗浄を使用して実施されてもよい。
それから、2つの期間にわたって、あるいは2つの別のステップとして、複数のナノ構造体が絶縁膜102上に形成される。
「ナノ構造体」という用語は、そのサイズが50ナノメートルより小さい要素、例えば、2から50ナノメートルのサイズを有する要素を意味するために使用される。そのナノ構造体は、凸状の隆起部(バンプ)または半球形状を有していてもよい。そのナノ構造体の“大きさ(サイズ)”とは、その半球の底面の直径を意味する。そのナノ構造体は、例えば、少なくとも1つの半導体材料上に配置され、形成されてもよい。そのナノ構造体は、例えば、結晶要素であってもよく、この場合、ナノ結晶として知られるだろう。
その絶縁薄膜102によって覆われた支持体または基板100は、第一に、LPCVD(低圧化学気相蒸着)反応器に配置される。
それから、最初の化学蒸着またはCVD段階が第一に実行され、それは、“核形成段階”として知られている。この核形成段階の終わりに、第1半導体材料の安定した“シード”がその絶縁膜102上に配置されている島(アイランド)の形態に形成され、この層102を覆って規則的に配置される。“安定したシード”という用語は、それらが成長を受けていない、または成長が停止されていることを意味する。
この第一段階の間に、第1の前駆体ガス104は、反応器の内部を通って誘電層102で覆われている基板100に到達し、このガスは絶縁層102上にシード106、107が形成されることを可能にする。そのシード106、107は、第1の半導体材料に置かれてもよい。“シード”という用語は、数十から数千の原子の集合体を意味する。その集合体の大きさは、得られることが望まれる最終的なナノ構造体のそれに対応して非常に小さくてもよい。第1前駆体104は、絶縁材料102がシード106、107の形成を受け入れることができるように選択される。第1前駆体104は、シリコン上に配置されるシード106、107を形成するために、例えば、シランであってもよい(図2B)。第1前駆体104は、ベクトルガス中で希釈されるかもしれない。
優先的に、その層102中の誘電材料は、第1半導体層の第1前駆体104に対して可能な限り反応的であるように、また、層102中の誘電材料の表面を覆うその前駆体の拡散よりむしろシードの形成を好むように選択される。その誘電材料は、例えば、SiOであってもよい。第1前駆体ガスに対するその誘電膜102の露出は、シリコンの前駆体が分離され、結晶シード106、107の形成を生じさせることを可能にするために十分な温度で実施される。また、蒸着温度は、そのシードの成長速度を制限するために可能な限り低くなるように選択される。例えば、シリコン前駆体としてシランを用いた場合、シリコンシードの形成は、550℃から650℃の間の温度で実行されてもよい。シード106、107の成長速度が遅くなるように、低分圧のシリコン前駆体が選択されてもよい。シリコン前駆体として使用されるシランの場合、シランの分圧は、35mTorrから200mTorrの間であってもよく、例えば、40mTorrから80mTorrの間であってもよい。
蒸着時間は、標準マイクロ電子装置における所望のシードの密度によって選択されてもよい。シード106、107の遅い成長は、シードの大きさに関する改善された制御を得るために使用されてもよい。その膜102が第1前駆体ガスに露出されている間の期間は、例えば、40秒から200秒の間であってもよい。第1前駆体ガスへの露出期間は、シードの低い表面密度を得るために短くてもよく、例えば、40秒から80秒であってもよい。
また、シード密度は、酸化膜102の表面の化学特性によって制御されてもよい。第1段階において形成されたシードの密度は、ナノ構造体の最終密度を決定する。従って、層102に得られることが望まれるナノ構造体の最終空間密度は、第1段階において調整される。第1蒸着における条件は、層102上のシードの表面密度を得るために調整されてもよく、それは、1010シード/cmから1011シード/cmの間、例えば、5×1010シード/cmのオーダーであってもよい。第1前駆体104に対する膜102の露出期間が長くなればなるほど、シード106、107の密度も大きくなるので、第1半導体材料の安定なシードの形成に対する段階は、所望のシード密度によって選択される期間または露出期間にわたって実施される。
第1段階の終わりに、安定なシードが絶縁膜102の上に得られ、規則的に配置され、選択された密度を有する。
それから、第1段階と異なる、“成長段階”と呼ばれる第2段階中に、シード106、107は第2前駆体ガス110に露出される。半導体材料上に配置されるナノ構造体は、第1段階中に成長した原基(ジャーム)106、107の上に選択的に成長するだろう(図2C)。第1及び第2半導体材料は同一であり、例えば、シリコンの上に配置される。
第2前駆体110は、前記シード106、107の上のみに第2半導体材料の選択的な蒸着を生じさせるために選択される。第2前駆体ガス110は、好ましくは、第1前駆体ガス104とは異なる。第1及び第2段階において2つの異なる前駆体ガス104、110が使用される事実は、一方はナノ構造体の密度が制御されることができ、他方では均一のサイズのナノ構造体が得られることを意味する。第2前駆体ガス110は、特にシリコン上に配置されるナノ構造体の形成が望まれる場合は、例えば、ジクロロシランすなわちSiClであってもよい。
第2段階における蒸着時間は、得られることが望まれるナノ構造体のサイズに依存して選択される。第2段階中に、ナノ構造体のサイズは、第2蒸着段階の蒸着条件によって制御されることができ、特に、圧力、温度、継続時間によって制御されることができる。好ましくは選択されるその方法の条件は、前記ナノ構造体のサイズがより良い精度で制御されることを可能にするために、ナノ構造体の成長速度が遅く、例えば、1.2ナノメートル/分より遅くなるように選択される。誘電膜102の表面に生じる分離を可能にする、第1材料の第2前駆体の低分圧と低蒸着温度の少なくとも1つが選択される。第2蒸着の温度は、550℃から670℃の間であってもよく、例えば、630℃から670℃の間であってもよい。第2前駆体の分圧は、例えば、35mTorrから200mTorrの間であってもよく、例えば、40mTorrから80mTorrの間であってもよい。
第2段階の継続時間は、例えば、150から2000秒の間であってもよい。2つの異なる段階を含むこの方法を使用して、標準が得られ、それは誘電膜102を有する基材100からなり、その誘電膜102は、同一または事実上同一の様式で分散され、誘電膜102上の同一または事実上同一のサイズあるいは均一サイズのナノ構造体114、116の表面を有する(図2D)。本方法の核形成及び成長段階は上記に記載の2つの蒸着段階に分離されるので、この方法を使用して得られた絶縁膜102上のナノ構造体114、116の分布は非常に規則的であり、ナノ構造体114、116のサイズ分布は、非常に小さいかもしれず、例えば、30%未満であるかもしれない。第1段階のシランベースの第1の前駆体と、第2段階のジクロロシランベースの前駆体を用いることによって、このサイズ分布は、20%未満であるかもしれない。
その標準のナノ構造体114、116の密度は、例えば、1010ナノ構造体/cmから5×1011ナノ構造体/cmの間、例えば、5×1010ナノ構造体/cmのオーダーであってもよい。その標準のナノ構造体114、116は、例えば、2から30ナノメートルの間のサイズを有していてもよい。
また、ナノ構造体114、116に対して封入膜120が形成されてもよい(図2E)。その封入膜120は、好ましくは、光放射に対して透過性または低吸収の材料で形成される。その封入膜120は、ナノ構造体114、116を完全に覆うために形成される。その封入膜120は、例えば、3から50ナノメートルの厚さを有していてもよく、例えば、SiOまたはSiのような誘電材料で形成されてもよい。その封入膜120は、保護的な役割を有していてもよく、ナノ構造体114、116を摩耗や劣化から保護するのに役立つかもしない。封入膜120やこの封入膜120を形成する材料の厚さは、この層120がヘイズ測定に対して全く貢献しないように、及び/又は、容易に洗浄されるように選択される。封入膜120は、下層であるナノ構造体によって形成された表面の最終粗度を安定させるために使用されてもよい。
走査型電子顕微鏡を使用したナノ構造体の114、116の事実上の表面密度の確認は、第1蒸着段階における方法のパラメータを絞り込むために使用されてよい。同様に、走査型電子顕微鏡及び/又は透過型電子顕微鏡を使用したナノ結晶体のサイズの確認は、第2蒸着段階の継続時間が最適化されることを可能にするかもしれない。
前述したような方法を用いて、広範囲の異なった標準が得られるかもしれない。この方法は、いくつかの標準のセットまたは組立体を得るために使用されてもよく、ここで、それぞれの標準は、それぞれは異なっているが、同一のナノ構造体密度と同一のナノ構造体サイズを含む。
上記のような方法によって提供された幾つかのヘイズノイズ標準E1、E2、E3、E4、E5の組立体またはセットが図3に示される。これらの標準E1、E2、E3、E4、E5は、異なる支持体上に形成され、それぞれ半球状のナノ構造体214、214、214、214、214を有し、それぞれ第1絶縁薄膜202上に配置され、それぞれ第2絶縁薄膜220によってコーティングまたは封入される。相対的に、標準E1、E2、E3、E4、E5は、同一または実質的に同一のそれぞれのナノ構造体密度を有し、例えば、1×1010ナノ構造体/cmから5×1011ナノ構造体/cm、例えば、5×1010ナノ構造体/cmのオーダーを有する。それぞれ同一密度のナノ構造体214、214、214、214、214を有する標準E1、E2、E3、E4、E5を形成するために、核形成段階における蒸着条件、特に、核形成段階の継続時間は、全ての標準E1、E2、E3、E4、E5において同一になるように選択される。1つの可能性によれば、構造体E1、E2、E3、E4、E5の間に同一のそれぞれのナノ構造体を得るために、これらは、有利には、同一の核形成段階で、同一の反応器また同一の蒸着チャンバー内で、第1前駆体ガスに対する同一の露出の継続時間で形成される。
その標準のセットにおいて、第1標準E1は、第1サイズD1を有し、または、第1サイズ範囲と関連する第1の複数のナノ構造体214を含む。
第2の標準E2は、第1サイズD1とは異なる第2サイズD2を有し、または、第1範囲と異なる第2サイズ範囲と関連する第2の複数のナノ構造体214を含む。
第3の標準E3は、D1、D2と異なる第3サイズD3を有し、または、第1範囲、第2範囲と異なる第3サイズ範囲と関連する第3の複数のナノ構造体214を含む。
第4の標準E4は、D1、D2、D3と異なる第4サイズD4を有し、または、第1範囲、第2範囲、第3範囲と異なる第4サイズ範囲と関連する第4の複数のナノ構造体214を含む。
第5の標準E5は、D1、D2、D3、D4と異なる第5サイズD5を有し、または、第1範囲、第2範囲、第3範囲、第4範囲と異なる第5サイズ範囲と関連する第5の複数のナノ構造体214を含む。
それから、1つの可能性によれば、標準E1、E2、E3、E4、E5の間に異なるサイズのナノ構造体を得るために、成長段階中に、第1標準、第2標準、第3標準、第4標準および第5標準は、分離して、及び/又は、第2前駆体ガスに対する異なる実質的な露出時間を有して形成されてもよい。
このような標準E1、E2、E3、E4、E5のセットは、ヘイズノイズを測定するために設計された装置のアイテムのために、測定されたヘイズノイズ情報を使用する較正方法中に使用されてもよい。ナノ粒子サイズの範囲のために、それは、そのような標準のセットが、広い動作範囲またはヘイズノイズの広い範囲にわたって、例えば、SP1DLS装置のDWOチャネルにおいて0.03から300ppmの間にわたって、前述の装置を較正するために使用されることができることを含む。
図4は、図2に関連して以前に記載された標準のセットを使用して、少なくとも情報の1つのアイテムを測定し、または1つのヘイズノイズ測定を使用するために設計された装置における較正方法を示す。
この方法の実施中に、第1標準E1は、ソース300、例えば、レーザーソース(レーザー供給源)によって放射された光線302のビームの下に配置される。入射光線とナノ構造体の相対寸法は、標準E1のいくつかのナノ構造体が光線302によって照射されるようにする。その標準は、例えば、4000rpmの速度でそれ自身の回りを回転させられるかもしれない。その標準E1を照射する光線は、一方で、らせん状の軌道に沿って動くかもしれない。
光線302は、ナノ構造体214が配置された絶縁膜202の主要な面(図3の直交方向[0;iベクトル;jベクトル;kベクトル])の[0;iベクトル;kベクトル]に平行な方向によって定義された絶縁膜202の主要平面)の法線において、ゼロではない角度、例えば、0度から85度の角度を形成するかもしれない。ナノ構造体214によって拡散されるか、または回折される1つ又はそれ以上の光線304は、検出器350によって集められる。非特許文献1に記載されているように、検出器350によって受け取られた光信号から、ヘイズノイズまたは“ヘイズ”測定に相当する低周波数要素が抽出される。それから、この測定の結果は、第1基準値として使用される。
それから、多数の測定がその試料の異なる点または異なる領域で行われる。これらの多数のヘイズノイズ測定の分散は、30%か、それ未満であるかもしれない。
それから、その方法は、第2の標準E2、第3の標準E3、第4の標準E4と第5の標準E5を用いて、第2、第3、第4、第5の基準値を得るために繰り返されるかもしれない。
そのような測定は、薄膜中に形成された欠陥を検出するために、薄膜の表面粗度を測定するための装置、すなわち、粒子カウンター、原子間力顕微鏡、メカニカルプロファイルメーターのような、ヘイズノイズ及び/又は表面粗度情報を使用する装置の較正、モニタードリフトおよび比較測定性能を実行するために使用されてもよい。そのような測定は、米国特許第6201601号明細書(特許文献3)、米国特許第6271916号明細書(特許文献4)に記載されているような欠陥を検出するために使用される装置、例えばKLA−Tencor社製のSP1DLS装置の較正、モニタードリフトおよび比較測定性能を実行するために使用されてもよい。
図5Aにおいて、グラフ310は、その標準の製造方法における第2段階の継続時間の関数としてヘイズノイズレベルを表す。
このグラフ310は、特に、この標準における第2段階または成長段階の継続時間と、この標準を用いて測定可能または利用可能なバックグラウンドノイズとの間のそれぞれのヘイズノイズ標準における依存性または関係性を表す。このグラフ310の点311、313、315、317、319は、それぞれ、第1標準E1を用いた測定によって測定可能または利用可能なヘイズノイズ値、第2標準E2を用いた測定によって測定可能または利用可能なヘイズノイズ値、第3標準E3を用いた測定によって測定可能または利用可能なヘイズノイズ値、第4標準E4を用いた測定によって測定可能または利用可能なヘイズノイズ値、第5標準E5を用いた測定によって測定可能または利用可能なヘイズノイズ値を示す。
E1、E2、E3、E4、E5の所定の試料の製造中に、第2段階の継続時間は、所定のヘイズノイズ値またはヘイズ値の範囲の関数として選択されてもよく、その試料は測定のためのものである。第2段階の継続時間は、所定のヘイズノイズ値またはヘイズ値の範囲の関数として選択されてもよく、この所定の試料を用いた測定を通して利用されることが望まれる。
図5Bにおいて、グラフ320は、第2段階または成長段階の継続時間の関数として二次表面粗度値を表す。このグラフ320は、この標準における第2蒸着段階または成長段階の継続時間と、この標準を用いて測定可能または利用可能な二次表面粗度値との間のそれぞれのヘイズノイズ標準における依存性または関係性を表す。このグラフ320の点321、323、325、327、329は、それぞれ、第1標準E1を用いて測定可能または利用可能な二次表面粗度値、第2標準E2を用いて測定可能または利用可能な二次表面粗度値、第3標準E3を用いて測定可能または利用可能な二次表面粗度値、第4標準E4を用いて測定可能または利用可能な二次表面粗度値、第5標準E5を用いて測定可能または利用可能な二次表面粗度値を示す。
E1、E2、E3、E4、E5の所定の試料の製造中に、第2段階の継続時間は、所定のヘイズノイズ値または二次表面粗度値の範囲の関数として選択されてもよく、その試料は測定のためのものである。
グラフ310、320のヘイズノイズ値は、欠陥の検出のための装置、例えば、KLA−Tencor機構のSP1装置、特にDWOチャネル(Dark Field Wide Channel Oblique Incidence)を使用して得られてよい。
ヘイズノイズ測定信号を示す。 ヘイズノイズ標準マイクロ電子デバイスを製造する本発明による方法のステップを示す。 ヘイズノイズ標準マイクロ電子デバイスを製造する本発明による方法のステップを示す。 ヘイズノイズ標準マイクロ電子デバイスを製造する本発明による方法のステップを示す。 ヘイズノイズ標準マイクロ電子デバイスを製造する本発明による方法のステップを示す。 ヘイズノイズ標準マイクロ電子デバイスを製造する本発明による方法のステップを示す。 絶縁膜上に規則的に配置されたナノ構造体を含む幾つかのヘイズノイズ標準の組立体を示す。 本発明に従って使用され、絶縁膜上に規則的に配置されるナノ構造体を含む標準を用いた較正方法を示す。 本発明による方法を用いて形成されたヘイズノイズ標準において、これらのそれぞれの標準における第2蒸着段階または成長段階が行われる期間と、これらのそれぞれの標準を使用して測定可能または使用可能なヘイズノイズレベルとの間の関係を説明する。 本発明による方法を用いて形成されたヘイズノイズ標準において、これらのそれぞれの標準における第2蒸着段階または成長段階が行われる期間と、これらのそれぞれの標準を使用して測定可能または使用可能な二次粗度のレベルとの間の関係を説明する。
符号の説明
10 信号
12 測定ノイズ
14 低周波要素
16 検出限界
18 強度ピーク
100 基板
102、202、220 絶縁薄膜
104、120 第1前駆体ガス
106、107 シード
114、116 ナノ構造体
120 封入膜
214、214、214、214、214 ナノ構造体
300 ソース
302、304 光線
310、320 グラフ
311、313、315、317、319、321、323、325、327、329 点
350 検出器
D1、D2、D3、D4、D5 サイズ
E1、E2、E3、E4、E5 ヘイズノイズ標準

Claims (11)

  1. 少なくとも1つの絶縁薄膜と、
    前記絶縁膜上に規則的に配置され、それぞれ半球状または凸状隆起形状を有する複数のナノ構造体と、を含むヘイズノイズ標準装置。
  2. 絶縁薄膜と、前記絶縁膜上に規則的に配置され、それぞれ半球状または凸状隆起形状を有する複数のナノ構造体と、を含む少なくとも1つのヘイズ標準の製造方法であって、
    (a)第1半導体材料のための第1前駆体ガス(104)を用いた化学蒸着によって、前記第1半導体材料からなるシード(106、107)の少なくとも1つの絶縁膜(102、202)上への形成と、
    (b)第2半導体材料のための第2前駆体ガス(110)を用いた化学蒸着によって、前記第1半導体材料の安定なシードから前記第2半導体材料上に配置されるナノ構造体(114、116、214、214、214、214)の前記絶縁膜(102、202)上への形成と、を含む製造方法。
  3. 前記段階(a)は、前記絶縁膜上(102、202)に得られることが望まれる所定の密度のシードによって選択される前記第1前駆体ガスへの露出期間にわたって行われる請求項2に記載の方法。
  4. 前記段階(b)は、前記ナノ構造体の所望のサイズまたはサイズ範囲に依存して選択される前記第2前駆体ガスへの露出期間にわたって行われる請求項2または3に記載の方法。
  5. 前記第2前駆体は、前記第1前駆体と異なる請求項2から4の何れか一項に記載の方法。
  6. 前記第1半導体材料と前記第2半導体材料は同一である請求項2から5の何れか一項に記載の方法。
  7. 前記ナノ構造体は、2から50ナノメートルのサイズを有する請求項2から6の何れか一項に記載の方法。
  8. 同一密度のナノ構造体を有する第1標準と第2標準とを有する請求項2から7の何れか一項に記載の方法によって、少なくとも1つの前記第1標準と少なくとも1つの前記第2標準とをそれぞれ製造することを含み、
    前記第1標準は、第1サイズまたは第1サイズ範囲に関連するナノ構造体を含み、
    前記第2標準は、前記第1サイズと異なる第2サイズまたは前記第1サイズ範囲と異なるサイズ範囲に関連するナノ構造体を含む、いくつかのヘイズノイズ標準の製造方法。
  9. 段階(a)中に、前記第1標準と前記第2標準は、前記同一反応器内、または、同一蒸着チャンバー内に、同時に同一期間にわたって配置され、
    段階(b)において、前記第1標準は、第1期間にわたって前記第2前駆体ガスに露出され、前記第2標準は、前記第1期間と異なる第2期間にわたって前記第2前駆体ガスに露出されることによってそれぞれ形成される請求項8に記載の方法。
  10. 段階(b)中に、前記第1標準は、第1期間にわたって前記第2ガスに露出され、前記第2標準は、第2期間にわたって前記第2ガスに露出され、
    前記第1期間は、前記第1標準が測定しようとする、少なくとも1つの所定の第1ヘイズノイズ値、または、少なくとも1つの所定の第1ヘイズノイズ範囲に依存して選択され、
    前記第2期間は、前記第2標準が測定しようとする、少なくとも1つの所定の第2ヘイズノイズ値、または、少なくとも1つの所定の第2ヘイズノイズ範囲に依存して選択される請求項8または9に記載の方法。
  11. 少なくとも1つのヘイズノイズ値を使用及び/又は測定するために設計された装置における較正方法であって、
    請求項2から10の何れか一項に記載の方法を用いて得られる1つの標準を提供し、
    前記標準の前記ナノ構造体に対して少なくとも1つの光線を照射し、
    前記照射後に、前記標準によって回折または拡散される少なくとも1つの光線を用いて少なくとも1つのヘイズノイズ値を測定する方法。
JP2006200027A 2005-07-22 2006-07-21 絶縁薄膜上にナノ構造体を含むヘイズノイズ標準の製造方法 Expired - Fee Related JP5090683B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0552284 2005-07-22
FR0552284A FR2888833B1 (fr) 2005-07-22 2005-07-22 Procede de realisation d'etalons de bruit de fond diffus comportant des nano-structures sur une couche mince isolante

Publications (2)

Publication Number Publication Date
JP2007114183A true JP2007114183A (ja) 2007-05-10
JP5090683B2 JP5090683B2 (ja) 2012-12-05

Family

ID=36101509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006200027A Expired - Fee Related JP5090683B2 (ja) 2005-07-22 2006-07-21 絶縁薄膜上にナノ構造体を含むヘイズノイズ標準の製造方法

Country Status (5)

Country Link
US (1) US7692782B2 (ja)
EP (1) EP1746653A1 (ja)
JP (1) JP5090683B2 (ja)
CN (1) CN1912602B (ja)
FR (1) FR2888833B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9495326B2 (en) 2011-09-12 2016-11-15 Qualcomm Incorporated Providing communication path information in a hybrid communication network
WO2016181592A1 (ja) * 2015-05-13 2016-11-17 信越半導体株式会社 ヘイズの評価方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7859677B2 (en) * 2006-12-13 2010-12-28 Bausch & Lomb Incorporated Optical calibration system and method
JP2015049173A (ja) 2013-09-03 2015-03-16 株式会社東芝 標準試料およびその作製方法
CN104157675A (zh) * 2014-08-05 2014-11-19 京东方科技集团股份有限公司 一种oled显示器件及其制作方法、显示装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4636073A (en) * 1984-10-31 1987-01-13 International Business Machines Corporation Universal calibration standard for surface inspection systems
JPS63144242A (ja) * 1986-12-08 1988-06-16 Dainippon Printing Co Ltd キヤリブレ−シヨン用基板
JPH0242742A (ja) * 1988-04-27 1990-02-13 Hewlett Packard Co <Hp> 表面分析システムのための較正ターゲット及び分析対象物体の支持体及び光トラップ及び開口構造体
US5198869A (en) * 1990-10-15 1993-03-30 Vlsi Standards, Inc. Reference wafer for haze calibration
US5383018A (en) * 1992-12-28 1995-01-17 National Semiconductor Corporation Apparatus and method for calibration of patterned wafer scanners
JPH09152324A (ja) * 1995-10-06 1997-06-10 Vlsi Standards Inc 単一材料の校正目標を作成するための方法および器具を校正するための方法
JP2002039921A (ja) * 2000-05-11 2002-02-06 Wacker Siltronic G Fuer Halbleitermaterialien Ag ナノトポグラフィー装置を較正及び検査するための標準体及び該標準体の製造方法
JP2003240723A (ja) * 2002-02-19 2003-08-27 Mitsubishi Electric Corp 欠陥検査方法及び欠陥検査装置
JP2004179658A (ja) * 2002-11-22 2004-06-24 Commiss Energ Atom Cvd法によって誘電体材料上に均一でかつ制御されたサイズの半導体材料のナノ構造を形成する方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5076691A (en) * 1988-04-27 1991-12-31 Hewlett-Packard Company Non-reflecting structures for surface scanners
US6271916B1 (en) 1994-03-24 2001-08-07 Kla-Tencor Corporation Process and assembly for non-destructive surface inspections
US6201601B1 (en) 1997-09-19 2001-03-13 Kla-Tencor Corporation Sample inspection system
US6784103B1 (en) * 2003-05-21 2004-08-31 Freescale Semiconductor, Inc. Method of formation of nanocrystals on a semiconductor structure

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4636073A (en) * 1984-10-31 1987-01-13 International Business Machines Corporation Universal calibration standard for surface inspection systems
JPS63144242A (ja) * 1986-12-08 1988-06-16 Dainippon Printing Co Ltd キヤリブレ−シヨン用基板
JPH0242742A (ja) * 1988-04-27 1990-02-13 Hewlett Packard Co <Hp> 表面分析システムのための較正ターゲット及び分析対象物体の支持体及び光トラップ及び開口構造体
US5004340A (en) * 1988-04-27 1991-04-02 Hewlett-Packard Company Calibration target for surface analysis scanner systems
US5198869A (en) * 1990-10-15 1993-03-30 Vlsi Standards, Inc. Reference wafer for haze calibration
US5383018A (en) * 1992-12-28 1995-01-17 National Semiconductor Corporation Apparatus and method for calibration of patterned wafer scanners
JPH09152324A (ja) * 1995-10-06 1997-06-10 Vlsi Standards Inc 単一材料の校正目標を作成するための方法および器具を校正するための方法
JP2002039921A (ja) * 2000-05-11 2002-02-06 Wacker Siltronic G Fuer Halbleitermaterialien Ag ナノトポグラフィー装置を較正及び検査するための標準体及び該標準体の製造方法
JP2003240723A (ja) * 2002-02-19 2003-08-27 Mitsubishi Electric Corp 欠陥検査方法及び欠陥検査装置
JP2004179658A (ja) * 2002-11-22 2004-06-24 Commiss Energ Atom Cvd法によって誘電体材料上に均一でかつ制御されたサイズの半導体材料のナノ構造を形成する方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9495326B2 (en) 2011-09-12 2016-11-15 Qualcomm Incorporated Providing communication path information in a hybrid communication network
WO2016181592A1 (ja) * 2015-05-13 2016-11-17 信越半導体株式会社 ヘイズの評価方法
JP2016213411A (ja) * 2015-05-13 2016-12-15 信越半導体株式会社 ヘイズの評価方法
KR20180006912A (ko) * 2015-05-13 2018-01-19 신에쯔 한도타이 가부시키가이샤 헤이즈의 평가 방법
US10234281B2 (en) 2015-05-13 2019-03-19 Shin-Etsu Handotai Co., Ltd. Method for evaluating haze
KR102262072B1 (ko) * 2015-05-13 2021-06-09 신에쯔 한도타이 가부시키가이샤 헤이즈의 평가 방법

Also Published As

Publication number Publication date
EP1746653A1 (fr) 2007-01-24
CN1912602B (zh) 2011-03-23
FR2888833A1 (fr) 2007-01-26
FR2888833B1 (fr) 2007-08-24
JP5090683B2 (ja) 2012-12-05
US7692782B2 (en) 2010-04-06
US20070019188A1 (en) 2007-01-25
CN1912602A (zh) 2007-02-14

Similar Documents

Publication Publication Date Title
Claro et al. Wafer‐scale fabrication of 2D β‐In2Se3 photodetectors
JP5090683B2 (ja) 絶縁薄膜上にナノ構造体を含むヘイズノイズ標準の製造方法
US20090180188A1 (en) Broadband antireflective optical components with curved surfaces and their production
Rojas Delgado et al. Passivation of germanium by graphene
US10741705B2 (en) Optoelectronic device having an antireflective surface
Kim et al. Purcell-enhanced photoluminescence of few-layer MoS 2 transferred on gold nanostructure arrays with plasmonic resonance at the conduction band edge
JP5343721B2 (ja) シリコン基板の評価方法及び半導体デバイスの製造方法
Ualibek et al. Manipulating and probing the growth of plasmonic nanoparticle arrays using light
US20210164917A1 (en) Low-reflectivity back-illuminated image sensor
King et al. Nanowire-based photodetectors: growth and development of chalcogenide nanostructured detectors
Basalaeva et al. Reflection spectra of microarrays of silicon nanopillars
JP2007180266A (ja) 欠陥検査装置検査用の標準シリコンウェーハ、その製造方法および標準シリコンウェーハを用いた検査方法
JP4899120B2 (ja) 窒化酸化シリコン膜の組成評価方法及び物性評価方法
Sopori et al. High-speed mapping of grown-in defects and their influence in large-area silicon photovoltaic devices
Soman Optimizing fabrication techniques of materials and devices for integrated nanophotonics
WO2021176750A1 (ja) ヒ化ガリウム単結晶基板およびヒ化ガリウム単結晶基板の製造方法
McDowell Innovative Growth Techniques and Heterogeneous Structures for PbSe-Based MWIR Photodetectors
Krishnan Silicon nanocrystals: Structural, electrical and optical properties
McCabe Epitaxial growth of spatially and spectrally controlled quantum dots and quantum dot molecules
Chen et al. Lithography-less high-throughput manufacturing of anechoic silicon nanocone surface for antireflective solar wafer productions
Wilkes Fabrication and Measurement of Graphene Devices
Nokhwal et al. Studies on Iodine Based Polishing of HgCdTe Material
Wood Fabrication and Characterization of GaAsP Nanowire-on-Silicon Tandem Photovoltaic Cells
Diebold Metrology Requirements and the Limits of Measurement Technology for the Semiconductor Industry
Patchett Germanium-tin-silicon epitaxial structures grown on silicon by reduced pressure chemical vapour deposition

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090708

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111011

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120110

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120814

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120913

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees