JP2007113954A - トリガ信号発生装置 - Google Patents
トリガ信号発生装置 Download PDFInfo
- Publication number
- JP2007113954A JP2007113954A JP2005303341A JP2005303341A JP2007113954A JP 2007113954 A JP2007113954 A JP 2007113954A JP 2005303341 A JP2005303341 A JP 2005303341A JP 2005303341 A JP2005303341 A JP 2005303341A JP 2007113954 A JP2007113954 A JP 2007113954A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- circuit
- input
- trigger signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R13/00—Arrangements for displaying electric variables or waveforms
- G01R13/02—Arrangements for displaying electric variables or waveforms for displaying measured electric variables in digital form
- G01R13/0218—Circuits therefor
- G01R13/0254—Circuits therefor for triggering, synchronisation
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
Abstract
【解決手段】入力される入力信号よりも低い周波数のトリガ信号を出力するトリガ信号発生装置に改良を加えたものである。本装置は、入力信号を分周する分周回路と、この分周回路で分周された信号を入力信号に同期させる同期化手段を有する同期化回路とを設けたことを特徴とするものである。
【選択図】図1
Description
可変利得増幅器10が、入力端子Piに入力した入力信号を所定の振幅まで増幅し、増幅した信号を利得調整回路11、周波数検波回路12、スイッチSW1に出力する。そして、利得調整回路11が、増幅器10からの信号の振幅を測定し、所定の振幅となるように増幅器10の増幅率を調整する。
入力される入力信号よりも低い周波数のトリガ信号を出力するトリガ信号発生装置において、
入力信号を分周する分周回路と、
この分周回路で分周された信号を、前記入力信号に同期させる同期化手段を有する同期化回路と
を設けたことを特徴とするものである。
請求項2記載の発明は、請求項1記載の発明において、
前記分周回路で分周された後の信号の周波数を検波し、前記分周回路の分周比を制御する周波数検波回路を設けたことを特徴とするものである。
請求項3記載の発明は、請求項1または2記載の発明において、
同期化手段は、D型のフリップフロップであり、前記分周された信号がデータ入力端子に入力され、前記入力信号がクロック入力端子に入力されることを特徴とするものである。
請求項4記載の発明は、請求項1〜3のいずれかに記載の発明において、
同期化回路は、前記分周回路が分周した信号を遅延させて、前記同期化手段に出力する遅延手段を有することを特徴とするものである。
請求項5記載の発明は、請求項1〜4のいずれかに記載の発明において、
同期化回路は、前記分周信号を波形整形し、前記同期化手段に出力する波形整形手段を設けたことを特徴とするものである。
請求項6記載の発明は、請求項1〜5のいずれかに記載の発明において、
前記分周回路および前記同期化回路よりも前段に設けられ、前記入力信号の振幅を調整して出力する振幅調整部を設けたことを特徴とするものである。
請求項7記載の発明は、請求項1〜6のいずれかに記載の発明において、
波形測定装置のサンプラにサンプリングを開始させるためのトリガ信号を生成することを特徴とするものである。
請求項1〜7によれば、同期化回路が、分周回路で分周される前の高周波な入力信号を基準にして、分周回路で分周された信号の同期を図るので、分周回路で生じたジッタを除去したトリガ信号を生成することができる。これにより、入力信号に同期し、ジッタの少ないトリガ信号を生成できる。
請求項2によれば、周波数検波回路が、分周回路によって低周波に分周された信号によって周波数検波を行なうので、高周波な入力信号を検波する構成に比較して、技術的に容易に簡単な回路で構成でき、コストも低く抑えることができる。
請求項4によれば、遅延手段が、分周回路で分周された信号を、所定時間遅延させて同期化手段に出力するので、例えば、メタステーブルの発生を抑えることができ、波形品位のよいトリガ信号を出力することができる。
請求項5によれば、波形整形手段が、分周回路によって分周された信号の立ち上がりエッジ、立ち下がりエッジを高速化するので、例えば、メタステーブルの発生を抑えることができ、波形品位のよいトリガ信号を出力することができる。
請求項6によれば、振幅調整部が、入力信号の振幅を調整する。そして、振幅調整された入力信号が、分周回路、同期化回路に入力されるので、分周回路、同期化回路を最適かつ安定的に動作させることができる。これにより、分周回路、同期化回路で生ずるジッタを、より抑えることができる。従って、入力信号に同期し、ジッタの少ないトリガ信号を生成することができる。
請求項7によれば、ジッタの少ないトリガ信号によって波形測定装置が被測定信号のサンプリングを行なうので、被測定信号を精度よく測定することができる。
[第1の実施例]
図1は、本発明の第1の実施例を示した構成図である。ここで、図7と同一のものには同一符号を付し、説明を省略する。図1において、分配器20は、入力端子Piから入力信号が入力され、入力信号を2分岐して出力する。分周回路21は、分配器20で分岐された一方の信号が入力され、入力された信号を分周して出力する。周波数検波回路22は、分周回路21で分周された信号が入力され、入力された信号の周波数を検波し、分周回路21の分周比を制御する。
分配器20が、入力端子Piに入力した入力信号を同一の信号に2分岐し、一方の信号を分周回路21に出力し、他方の信号を同期化回路23のDFF23aのクロック入力端子に出力する。
図3は、本発明の第2の実施例を示した構成図である。ここで、図1と同一のものには同一符号を付し、説明を省略すると共に、同期化回路23以外の図示も省略する。図3において、同期化回路23に、可変遅延手段23bが新たに設けられる。可変遅延手段23bは、分周回路21とDFF23aのデータ入力端子との間に設けられ、分周回路21からの分周信号を所定時間だけ遅延させて、DFF23aのデータ入力端子に出力する。
図5は、本発明の第3の実施例を示した構成図である。ここで、図3と同一のものには同一符号を付し、説明を省略すると共に、同期化回路23以外の図示も省略する。図5において、同期化回路23に、波形整形手段23cが新たに設けられる。波形整形手段23cは、分周回路21と可変遅延手段23bとの間に設けられ、分周回路21からの分周信号を波形整形して、遅延手段23bに出力する。
図6は、本発明の第4の実施例を示した構成図である。ここで、図1、図3、図5と同一のものには同一符号を付し、説明を省略する。図6において、入力端子Piと分配器20の間に振幅調整部24が、新たに設けられる。
可変利得増幅器24aが、入力端子Piに入力した入力信号を所定の振幅まで増幅または減衰し、振幅調整した入力信号を利得調整回路24b、分配器20に出力する。そして、利得調整回路24bが、増幅器24aからの信号の振幅を測定し、所定の振幅となるように増幅器24aの増幅率や減衰率を調整する。なお、所定の振幅とは、分配器20以降の回路21〜23が正常に動作すると共に、トリガ信号のジッタが最も低減される振幅である。
図1、図3、図5、図6に示す装置において、被測定信号に同期した信号(例えば、クロック信号)を入力信号にする構成を示したが、被測定信号からクロック信号を再生するCDR(clock and data recovery)を設け、このCDRで再生したクロック信号を入力信号にしてもよく、または、所定の周波数の繰り返し信号を入力信号としてもよい。
22 周波数検波回路
23 同期化回路
23a DFF
23b 遅延手段
23c 波形整形手段
24 振幅調整部
Claims (7)
- 入力される入力信号よりも低い周波数のトリガ信号を出力するトリガ信号発生装置において、
入力信号を分周する分周回路と、
この分周回路で分周された信号を、前記入力信号に同期させる同期化手段を有する同期化回路と
を設けたことを特徴とするトリガ信号発生装置。 - 前記分周回路で分周された後の信号の周波数を検波し、前記分周回路の分周比を制御する周波数検波回路を設けたことを特徴とする請求項1記載のトリガ信号装置。
- 同期化手段は、D型のフリップフロップであり、前記分周された信号がデータ入力端子に入力され、前記入力信号がクロック入力端子に入力されることを特徴とする請求項1または2記載のトリガ信号発生装置。
- 同期化回路は、前記分周回路が分周した信号を遅延させて、前記同期化手段に出力する遅延手段を有することを特徴とする請求項1〜3のいずれかに記載のトリガ信号発生装置。
- 同期化回路は、前記分周信号を波形整形し、前記同期化手段に出力する波形整形手段を設けたことを特徴とする請求項1〜4のいずれかに記載のトリガ信号発生装置。
- 前記分周回路および前記同期化回路よりも前段に設けられ、前記入力信号の振幅を調整して出力する振幅調整部を設けたことを特徴とする請求項1〜5のいずれかに記載のトリガ信号発生回路。
- 波形測定装置のサンプラにサンプリングを開始させるためのトリガ信号を生成することを特徴とする請求項1〜6のいずれかに記載のトリガ信号発生装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005303341A JP4784254B2 (ja) | 2005-10-18 | 2005-10-18 | トリガ信号発生装置 |
US11/581,409 US20070085935A1 (en) | 2005-10-18 | 2006-10-17 | Trigger signal generator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005303341A JP4784254B2 (ja) | 2005-10-18 | 2005-10-18 | トリガ信号発生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007113954A true JP2007113954A (ja) | 2007-05-10 |
JP4784254B2 JP4784254B2 (ja) | 2011-10-05 |
Family
ID=37947801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005303341A Expired - Fee Related JP4784254B2 (ja) | 2005-10-18 | 2005-10-18 | トリガ信号発生装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20070085935A1 (ja) |
JP (1) | JP4784254B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011196924A (ja) * | 2010-03-23 | 2011-10-06 | Panasonic Electric Works Co Ltd | 障害物検知装置 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102053187B (zh) * | 2009-11-10 | 2013-11-27 | 北京普源精电科技有限公司 | 一种具有触发装置的数字示波器 |
US10481179B2 (en) * | 2015-06-30 | 2019-11-19 | Tektronix, Inc. | Automatic frequency prescaler |
CN110346625B (zh) * | 2019-07-08 | 2021-05-14 | 电子科技大学 | 一种可调分频器的触发信号产生方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55149881A (en) * | 1979-03-31 | 1980-11-21 | Shunichi Nozawa | Device for receiving digital data of wave form |
JPS6479666A (en) * | 1987-09-21 | 1989-03-24 | Iwatsu Electric Co Ltd | Trigger circuit |
JPH0238838A (ja) * | 1988-07-28 | 1990-02-08 | Nippon Steel Corp | 試験片の測定装置 |
JPH0954119A (ja) * | 1995-08-10 | 1997-02-25 | Hamamatsu Photonics Kk | トリガ回路および電界測定装置 |
JPH11108959A (ja) * | 1997-10-06 | 1999-04-23 | Ando Electric Co Ltd | 電気光学サンプリングオシロスコープ |
JP2002071724A (ja) * | 2000-08-31 | 2002-03-12 | Anritsu Corp | 波形測定装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6573761B1 (en) * | 2002-04-08 | 2003-06-03 | Agilent Technologies, Inc. | Timebase for sampling an applied signal having a synchronous trigger |
-
2005
- 2005-10-18 JP JP2005303341A patent/JP4784254B2/ja not_active Expired - Fee Related
-
2006
- 2006-10-17 US US11/581,409 patent/US20070085935A1/en not_active Abandoned
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55149881A (en) * | 1979-03-31 | 1980-11-21 | Shunichi Nozawa | Device for receiving digital data of wave form |
JPS6479666A (en) * | 1987-09-21 | 1989-03-24 | Iwatsu Electric Co Ltd | Trigger circuit |
JPH0238838A (ja) * | 1988-07-28 | 1990-02-08 | Nippon Steel Corp | 試験片の測定装置 |
JPH0954119A (ja) * | 1995-08-10 | 1997-02-25 | Hamamatsu Photonics Kk | トリガ回路および電界測定装置 |
JPH11108959A (ja) * | 1997-10-06 | 1999-04-23 | Ando Electric Co Ltd | 電気光学サンプリングオシロスコープ |
JP2002071724A (ja) * | 2000-08-31 | 2002-03-12 | Anritsu Corp | 波形測定装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011196924A (ja) * | 2010-03-23 | 2011-10-06 | Panasonic Electric Works Co Ltd | 障害物検知装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4784254B2 (ja) | 2011-10-05 |
US20070085935A1 (en) | 2007-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7777534B2 (en) | Fraction-N frequency divider and method thereof | |
KR100865662B1 (ko) | 노이즈 형성 디지털 주파수 합성 | |
JP5298382B2 (ja) | 回路、制御システム、制御方法及びプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
US8536911B1 (en) | PLL circuit, method of controlling PLL circuit, and digital circuit | |
JP4784254B2 (ja) | トリガ信号発生装置 | |
US8238505B2 (en) | Method and circuit for line-coupled clock generation | |
JP2007024657A (ja) | 標本化装置および標本化方法 | |
JP2008131560A (ja) | 分周回路 | |
JP2010028600A (ja) | Tdc回路、pll回路、並びに無線通信装置 | |
US7664166B2 (en) | Pleisiochronous repeater system and components thereof | |
US20220263515A1 (en) | Circuit for converting a signal between digital and analog | |
KR101885033B1 (ko) | 지연선로 위상 주파수 탐지를 이용한 디지털 클록 데이터 복원 장치 | |
JP7174557B2 (ja) | データ出力装置およびad変換装置 | |
JP6052877B2 (ja) | 位相同期回路、時刻同期装置、位相同期方法、および位相同期プログラム | |
JP2882385B2 (ja) | クロック位相同期回路 | |
JP4972907B2 (ja) | ドットクロック再生回路 | |
KR100460763B1 (ko) | 클럭스위칭회로 | |
JP2018074312A (ja) | 周波数検出器及びクロックデータリカバリ装置 | |
KR101052282B1 (ko) | 디지털 고주파 기억장치의 클럭 동기화 장치 | |
JPH03255743A (ja) | ビット同期回路 | |
JP5515920B2 (ja) | Dpll回路 | |
JPH06138184A (ja) | タイミングジェネレータ | |
JP2560516B2 (ja) | ディジタル信号処理装置 | |
JP3000712B2 (ja) | 位相制御回路 | |
KR20020017821A (ko) | 지연 고정 루프를 이용하여 수평동기신호에 동기된 픽셀클럭을 발생하기 위한 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080812 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110407 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110530 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110614 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110627 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140722 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |