JP2007110344A - 発振回路及び赤外線受信装置 - Google Patents
発振回路及び赤外線受信装置 Download PDFInfo
- Publication number
- JP2007110344A JP2007110344A JP2005298108A JP2005298108A JP2007110344A JP 2007110344 A JP2007110344 A JP 2007110344A JP 2005298108 A JP2005298108 A JP 2005298108A JP 2005298108 A JP2005298108 A JP 2005298108A JP 2007110344 A JP2007110344 A JP 2007110344A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- circuit
- period
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 86
- 239000003990 capacitor Substances 0.000 claims abstract description 47
- 238000007599 discharging Methods 0.000 claims abstract description 9
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 14
- 238000010586 diagram Methods 0.000 description 31
- 230000007423 decrease Effects 0.000 description 14
- 238000001514 detection method Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000005484 gravity Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G08—SIGNALLING
- G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
- G08C23/00—Non-electrical signal transmission systems, e.g. optical systems
- G08C23/04—Non-electrical signal transmission systems, e.g. optical systems using light waves, e.g. infrared
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
【課題】間欠動作時の消費電流を低減することができる発振回路を提供する。
【解決手段】発振回路2aは、コンデンサC0を充放電する充放電回路4aと、充放電回路4aによるコンデンサC0の充放電に応じて変化する充放電信号Xに基づいて、受信デバイスを間欠動作させるために、受信デバイスの間欠動作の周期を表すインターバル期間と間欠駆動する受信デバイスがオンしている期間を表すウォッチ期間とが設定された信号out1を生成する信号生成回路5aとを備え、信号生成回路5aは、基準電圧Vth1と基準電圧Vth2との間の電圧差に基づいてインターバル期間を信号out1に設定し、基準電圧Vth1と基準電圧Vth2との間の電位をそれぞれ有する基準電圧Vth3と基準電圧Vth4との間の電圧差に基づいてウォッチ期間を信号out1に設定する。
【選択図】図1
【解決手段】発振回路2aは、コンデンサC0を充放電する充放電回路4aと、充放電回路4aによるコンデンサC0の充放電に応じて変化する充放電信号Xに基づいて、受信デバイスを間欠動作させるために、受信デバイスの間欠動作の周期を表すインターバル期間と間欠駆動する受信デバイスがオンしている期間を表すウォッチ期間とが設定された信号out1を生成する信号生成回路5aとを備え、信号生成回路5aは、基準電圧Vth1と基準電圧Vth2との間の電圧差に基づいてインターバル期間を信号out1に設定し、基準電圧Vth1と基準電圧Vth2との間の電位をそれぞれ有する基準電圧Vth3と基準電圧Vth4との間の電圧差に基づいてウォッチ期間を信号out1に設定する。
【選択図】図1
Description
本発明は、コンデンサを充放電する充放電回路と、コンデンサの充放電に応じて変化する充放電信号に基づいて、受信デバイスを間欠動作させる信号を生成する信号生成回路とを備えた発振回路及び赤外線受信装置に関するものである。
電池駆動のデバイスにおいて、待機時消費電流を低減することは強く要望されている。そこで、デバイスを間欠動作させる発振回路を用いてデバイスの待機時消費電流を低減することは一般的である。このとき、デバイスの間欠動作の周期をインターバル期間(interval time)とし、デバイスをオンさせている期間をウォッチ期間(watch time)とすると、インターバル期間とウォッチ期間との時定数の比(インターバル期間/ウォッチ期間)を大きく設定すると、待機時消費電流を低減できる。発振回路はデバイスの間欠動作中も常に動作しているため、消費電流の小さい発振回路を構成することは、待機時消費電流を低減するために非常に重要である。
このような発振回路として、コンデンサの充放電に応じて変化する充放電信号に基づいて出力信号を生成する発振回路が知られている(例えば特許文献1を参照)。
図14は従来の赤外線受信装置91の要部構成を示すブロック図である。赤外線受信装置91は、入力信号を赤外線により受信する受信デバイス93と、受信デバイス93を間欠駆動するための出力信号out90を生成する発振回路92とを備えている。
図15は発振回路92の構成を示す回路図であり、図16はその動作を示す波形図である。発振回路92は、コンデンサC90を充放電する充放電回路94を備えている。充放電回路94は、ソース及びゲート同士が互いに接続されたトランジスタTr91・92を有している。トランジスタTr91のゲートとドレインとは互いに接続され、トランジスタTr91のドレインは電流源I91に接続されている。トランジスタTr92のドレインは、コンデンサC90に接続されている。
充放電回路94には、ゲート及びドレインが互いに接続されたトランジスタTr93・94が設けられている。トランジスタTr93のゲートとソースとは互いに接続され、トランジスタTr93のソースは電流源I92に接続されている。トランジスタTr94のソースは、コンデンサC90に接続されている。充放電回路94は、トランジスタTr93のソース及びドレインに、そのソース及びドレインが接続されたトランジスタTr95を有している。トランジスタTr95のソースは、コンデンサC90に接続されている。
発振回路92には、コンパレータ回路96が設けられている。コンパレータ回路96は、コンデンサC0を充放電する充放電電圧に基づく充放電信号Xを基準電圧Vth1と比較するコンパレータ97aと、充放電信号Xを基準電圧Vth2と比較するコンパレータ97bとを有している。
発振回路92は、論理回路95を有している。論理回路95には、排他的論理和素子(以下、NAND素子という)91a・91bが設けられている。NAND素子91aの一方の入力端子には、コンパレータ97aによる比較結果が2個のインバータを介して信号Sとして入力される。NAND素子91aの他方の入力端子は、NAND素子91bの出力端子に接続されている。NAND素子91bの一方の入力端子には、コンパレータ97bの比較結果が1個のインバータを介して信号Rとして入力される。NAND素子91bの他方の入力端子は、NAND素子91aの出力端子に接続されている。
NAND素子91aの出力端子は、NAND素子91bの他方の入力端子と、充放電回路94のトランジスタTr95のゲートとに接続されている。NAND素子91bの出力端子からは、2個のインバータを介して出力信号out90が出力される。
電流源I91によってコンデンサC90が充電され、充放電信号Xが基準電圧Vth1から上昇して基準電圧Vth2に到達すると、コンパレータ97bの出力がローからハイに反転し、従って、信号Rがハイからローに反転する。このため、NAND素子91bの出力信号−Qがローからハイに反転し、NAND素子91aの出力信号Q(=出力信号out90)はハイからローに反転する。その結果、充放電回路94のトランジスタTr95がオフになり、電流源I92がコンデンサC90の放電を始める。電流源I91は常にコンデンサC0を充電しているので、(電流源I92の電流値)>(電流源I91の電流値)と設定することにより、コンデンサC90は、((電流源I92の電流値)−(電流源I91の電流値))の電流により放電される。その結果、充放電信号Xは、基準電圧Vth2から減少を開始し、信号Rはローからハイに反転する。
充放電信号Xが減少して基準電圧Vth1に到達すると、コンパレータ97aの出力及び信号Sが、ハイからローに反転し、NAND素子91aから出力される信号Qはローからハイに反転する。その結果、トランジスタTr95がオンになって、電流源I92によるコンデンサC90の放電が停止し、コンデンサC90は、再び電流源I91により充電される。従って、充放電信号Xは、再び基準電圧Vth1から基準電圧Vth2に向かって上昇する。
コンデンサC90が充電され、充放電信号Xが基準電圧Vth1から基準電圧Vth2に上昇する時間は、信号Qがハイである時間t1に相当し、コンデンサC90が放電され、充放電信号Xが基準電圧Vth2から基準電圧Vth1に下降する時間は、信号Qがローである時間t2に相当する。時間t1及び時間t2は、下記の式により表される。
t1=C90×(Vth2−Vth1)/I91
t2=C90×(Vth2−Vth1)/(I92−I91)
ここで、インターバル期間t_int、ウォッチ期間t_watchは、
t_int=t1+t2
=C90×(Vth2−Vth1)/(I91/I92×(I92−I91)) ・・・・・(1)
t_watch=t2
=C90×(Vth2−Vth1)/(I92−I91)・・・(2)
となる。
t2=C90×(Vth2−Vth1)/(I92−I91)
ここで、インターバル期間t_int、ウォッチ期間t_watchは、
t_int=t1+t2
=C90×(Vth2−Vth1)/(I91/I92×(I92−I91)) ・・・・・(1)
t_watch=t2
=C90×(Vth2−Vth1)/(I92−I91)・・・(2)
となる。
よって、インターバル期間t_intとウォッチ期間t_watchとの時定数の比は、
t_int/t_watch=I92/I91 ・・・(3)
となる。
t_int/t_watch=I92/I91 ・・・(3)
となる。
受信デバイス93を発振回路92により間欠動作させる場合、この時定数の比を大きく設定することにより、即ち、ウォッチ期間t_watchに対するインターバル期間t_intの比が大きくなるように設定することにより、間欠動作時の消費電流を低減することができる。
特開昭63−237609号公報(昭和63年(1988)10月4日公開)
しかしながら、上記従来の構成では、インターバル期間t_intとウォッチ期間t_watchとの時定数の比を大きく設定することが困難であるという問題を生じる。以下、具体的に説明する。
ウォッチ期間は受信デバイスがオンになるため、消費電流は全消費電流Itotalになる。ウォッチ期間以外の期間は受信デバイスがオフになるため、消費電流はシャットダウン時の消費電流Isdになる。この消費電流Isdは発振回路92の消費電流に相当する。
ここで、間欠動作時1サイクルの消費電流の平均は、
Isd+Itotal×(t_watch/t_int) ・・・・・(4)
となる。
ここで、間欠動作時1サイクルの消費電流の平均は、
Isd+Itotal×(t_watch/t_int) ・・・・・(4)
となる。
このため、間欠動作時の消費電流を低減するためには、(t_watch/t_int)を小さく設定する必要があり、即ち、その逆数である時定数の比を大きく設定する必要がある。すなわち式(3)より、I91に対するI92の比を大きく設定する必要がある。
ここで、t_int=1sec(=1000msec)、t_watch=1msecであることが必要な場合(従って、I91:I92=1:1000であることが必要となる)の設定値の例を下記の表1に示す。
ここで、t_int=1sec(=1000msec)、t_watch=1msecであることが必要な場合(従って、I91:I92=1:1000であることが必要となる)の設定値の例を下記の表1に示す。
表1に示すように、I92を100nAに設定すると、I92を100μAに設定しなければならない。I92がこのように大きく設定されると、発振回路92の消費電流Isdが大きくなり、発振回路92の消費電力が増大するという問題が生じる。
I92を小さく設定すると、I91もこれに応じて小さく設定する必要が生じ、例えば、I92を1μAに小さく設定すると、I91は1nAに設定しなければならない。I91が、このように微小な数ナノアンペアオーダーの電流値になると、リーク電流の影響により、充放電回路94の動作が不安定になるという問題が生じる。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、インターバル期間t_intとウォッチ期間t_watchとの時定数の比を大きく設定することができ、間欠動作時の消費電流を低減することができる発振回路及び赤外線受信装置を実現することにある。
本発明の発振回路は、コンデンサを充放電する充放電回路と、前記充放電回路による前記コンデンサの充放電に応じて変化する充放電信号に基づいて、前記受信デバイスの間欠動作の周期を表すインターバル期間と前記間欠駆動する受信デバイスがオンしている期間を表すウォッチ期間とが設定された信号を生成する信号生成回路とを備え、前記信号生成回路は、第1電圧と第2電圧との間の電圧差に基づいて前記インターバル期間を前記信号に設定し、前記第1電圧と前記第2電圧との間の電位をそれぞれ有する第3電圧と第4電圧との間の電圧差に基づいて前記ウォッチ期間を前記信号に設定することを特徴とする。
この特徴により、ウォッチ期間とインターバル期間との比である時定数の比を、第1電圧と第2電圧との差及び第3電圧と第4電圧との差である電圧差の比と、充放電回路の電流源の電流値の比との両方によって設定することができる。したがって、従来技術の構成のように充放電回路の電流源の電流値の比のみによって時定数の比を設定する必要がない。このため、充放電回路の電流源の一方の電流値が過大になって発振回路の消費電流が過大になったり、電流源の他方の電流値が数μA程度に小さくなり、リーク電流の影響で回路動作が不安定になるという問題が生じない。その結果、インターバル期間とウォッチ期間との時定数の比を大きく設定することができ、間欠動作時の消費電流を低減することができる発振回路を提供することができる。
本発明の発振回路においては、前記第1電圧は、前記第2電圧よりも低く、前記信号生成回路は、前記第1電圧と前記第2電圧との間の範囲外にある第5電圧に基づいて、外部信号の入力に応じて前記受信デバイスの状態を保持する期間を表す保持期間を前記信号に設定することが好ましい。
上記構成によれば、受信デバイスの間欠動作時オン期間に外部信号が入力された場合、オン状態を保持することが可能となる。また、間欠動作時オフ期間に外部信号が入力された場合、オフ状態を保持することが可能となる。第5電圧は、第1電圧よりも低くてもよいし、第2電圧よりも高くてもよい。
本発明の発振回路においては、前記信号生成回路は、前記第5電圧に基づいて、電源電圧の投入に応じて電源電圧投入時の安定動作のための初期保持期間を前記信号に設定することが好ましい。
上記構成によれば、電源電圧投入時に発振回路を安定に動作させることができる。
本発明の発振回路においては、前記信号生成回路は、前記充放電信号を、前記第1電圧、前記第2電圧、前記第3電圧及び前記第4電圧と比較するコンパレータ回路と、前記コンパレータ回路による比較結果に基づいて前記インターバル期間と前記ウォッチ期間とを前記信号に設定する論理回路とを含むことが好ましい。
上記構成によれば、発振回路を集積回路化することが容易になる。
本発明の発振回路においては、前記論理回路は、外部入力に応じて前記受信デバイスの状態を強制的に保持する期間を前記信号に設定することが好ましい。
上記構成によれば、受信デバイスを間欠動作状態から強制的にオン状態またはオフ状態にすることができる。
本発明の発振回路においては、前記信号生成回路は、前記ウォッチ期間を前記受信デバイスの起動時間よりも長くなるように設定することが好ましい。
上記構成によれば、ウォッチ期間が受信デバイスの起動時間よりも長くなるので、ウォッチ期間に信号を受信デバイスが受信した場合、確実な動作が可能となる。
本発明の発振回路においては、前記第1電圧乃至前記第4電圧のうちの少なくとも2つの電圧は直列に設けられた複数の抵抗により生成することが好ましい。
上記構成によれば、基準電圧のプロセス変動を低減することができ、2つの基準電圧の間の所定の大小関係を確実に実現することができる。
本発明の発振回路においては、前記コンパレータ回路の入力段に設けられたトランジスタをコモンセントロイド構造に従って配置することが好ましい。
上記構成によれば、コンパレータ回路の入力オフセット電圧を低減することができる。
本発明の赤外線受信装置は、本発明の発振回路と、前記発振回路により生成された前記信号に基づいて間欠動作する前記受信デバイスとを備えたことを特徴とする。
この特徴によれば、発振回路により生成された信号のウォッチ期間とインターバル期間との比である時定数の比を大きく設定することにより、受信デバイスの待機時消費電流を低減することができる。
本発明に係る発振回路は、以上のように、信号生成回路が、第1電圧と第2電圧との間の電圧差に基づいてインターバル期間を信号に設定し、第1電圧と第2電圧との間の電位をそれぞれ有する第3電圧と第4電圧との間の電圧差に基づいてウォッチ期間を信号に設定する。
このため、ウォッチ期間とインターバル期間との比である時定数の比を、第1電圧と第2電圧との差及び第3電圧と第4電圧との差である電圧差の比と、充放電回路の電流源の電流値の比との両方によって設定することができる。したがって、従来技術の構成のように充放電回路の電流源の電流値の比のみによって時定数の比を設定する必要がない。このため、充放電回路の電流源の一方の電流値が過大になって発振回路の消費電流が過大になったり、電流源の他方の電流値が数μA程度に小さくなり、リーク電流の影響で回路動作が不安定になるという問題が生じない。
その結果、インターバル期間とウォッチ期間との時定数の比を大きく設定することができ、間欠動作時の消費電流を低減することができる発振回路を提供することができる。
本発明の一実施形態について図1ないし図13に基づいて説明すると以下の通りである。
(実施の形態1)
図1は実施形態1の発振回路2aの要部構成を示す回路図であり、図2は上記発振回路2aを備えた赤外線受信装置1のブロック図である。赤外線受信装置1は、入力信号を赤外線により受信する受信デバイス3と、受信デバイス3を間欠駆動するための出力信号out1を生成する発振回路2aとを備えている。
図1は実施形態1の発振回路2aの要部構成を示す回路図であり、図2は上記発振回路2aを備えた赤外線受信装置1のブロック図である。赤外線受信装置1は、入力信号を赤外線により受信する受信デバイス3と、受信デバイス3を間欠駆動するための出力信号out1を生成する発振回路2aとを備えている。
発振回路2は、コンデンサC0を充放電する充放電回路4aを備えている。充放電回路4aは、ソース及びゲート同士が互いに接続されたPMOSトランジスタTr1・2を有している。PMOSトランジスタTr1のゲートとドレインとは互いに接続され、PMOSトランジスタTr1のドレインは電流源I1に接続されている。PMOSトランジスタTr2のドレインは、コンデンサC0に接続されている。
充放電回路4aには、ゲート及びドレインが互いに接続されたNMOSトランジスタTr3・4が設けられている。NMOSトランジスタTr3のゲートとソースとは互いに接続され、NMOSトランジスタTr3のソースは電流源I2に接続されている。NMOSトランジスタTr4のソースは、コンデンサC0に接続されている。充放電回路4aは、NMOSトランジスタTr3のソース及びドレインに、そのソース及びドレインが接続されたNMOSトランジスタTr5を有している。
発振回路2aには、コンパレータ回路6aが設けられている。コンパレータ回路6aは、コンデンサC0を充放電する充放電電圧に基づく充放電信号Xを基準電圧Vth1と比較するコンパレータ7aと、充放電信号Xを基準電圧Vth2と比較するコンパレータ7bと、充放電信号Xを基準電圧Vth3と比較するコンパレータ7cと、充放電信号Xを基準電圧Vth4と比較するコンパレータ7dとを有している。
図3は、コンパレータ7aの構成を示す回路図である。コンパレータ回路7b・7c・7dもコンパレータ回路7aと同一の構成を有しているので、コンパレータ7aを例にして説明する。
コンパレータ7aは、PMOSトランジスタMP1・MP2を有している。PMOSトランジスタMP1・MP2のゲートは、互いに接続され、コンパレータ回路7aの非反転入力端子G1に入力された充放電信号Xを受け取る。PMOSトランジスタMP1・MP2のソースは、それぞれ端子S1を介して電流源Itailの一端に接続されている。電流源Itailの他端は、電源電圧Vccのラインに接続されている。PMOSトランジスタMP1・MP2のドレインは、それぞれ端子D1に接続されている。
コンパレータ7aは、さらにPMOSトランジスタMP3・MP4を有している。PMOSトランジスタMP3・MP4のゲートは、互いに接続され、コンパレータ7aの反転入力端子G2に入力された基準電圧Vth2を受け取る。PMOSトランジスタMP3・MP4のソースは、それぞれ端子S1を介して電流源Itailの一端に接続されている。PMOSトランジスタMP3・MP4のドレインは、それぞれ端子D2に接続されている。
コンパレータ7aの入力段に設けられたPMOSトランジスタMP1・MP2・MP3・MP4は、図4に示すように、コモンセントロイド構造に従って配置されている。ここでコモンセントロイド構造とは、入力段に設けられたMOSトランジスタを点対称に配置する構造をいう。帯状に形成された端子S1を挟んで、PMOSトランジスタMP1・MP3が互いに対向して配置され、PMOSトランジスタMP4・MP2が互いに対向して配置されている。PMOSトランジスタMP1・MP2の重心と、PMOSトランジスタMP3・MP4の重心とは、いずれも端子S1の中央の点P1に一致しており、MOSトランジスタMP1・MP2・MP3・MP4は、点P1に関して点対称に配置されている。端子D1は、PMOSトランジスタMP1を挟んで端子S1に対向する位置と、PMOSトランジスタMP2を挟んで端子S1に対向する位置とに形成されており、端子D2は、PMOSトランジスタMP3を挟んで端子S1に対向する位置と、PMOSトランジスタMP4を挟んで端子S1に対向する位置とに形成されている。端子D1・D2の両外側には、それぞれダミーパターンが形成されている。
コンパレータ7aには、ゲートが互いに接続されたNMOSトランジスタTr31・Tr32・Tr41・Tr42が設けられている。NMOSトランジスタTr31のゲート及びソースは互いに接続されている。NMOSトランジスタTr31のソースは、端子D1に接続されている。NMOSトランジスタTr32のソースは、端子D2に接続されている。
コンパレータ7aは、ゲートが互いに接続されたNMOSトランジスタTr33・Tr34・Tr40を有している。NMOSトランジスタTr33のソースは、端子D1に接続されている。NMOSトランジスタTr34のゲート及びソースは互いに接続されている。NMOSトランジスタTr34のソースは、端子D2に接続されている。NMOSトランジスタTr32のソースは、端子D2に接続されている。
コンパレータ7aには、ゲートが互いに接続されたPMOSトランジスタTr35・Tr36が設けられている。PMOSトランジスタTr35・Tr36のソースは、それぞれ電源電圧Vccが供給されるラインに接続されている。PMOSトランジスタTr35のソース及びドレインは互いに接続され、そのドレインはNMOSトランジスタTr41のソースに接続されている。PMOSトランジスタTr36のドレインは、NMOSトランジスタTr40のソースに接続されている。
コンパレータ7aは、ゲートが互いに接続されてソースがそれぞれ電源電圧Vccのラインに接続されたPMOSトランジスタTr37・Tr38・Tr39を有している。NMOSトランジスタTr33のソースは、端子D1に接続されている。NMOSトランジスタTr34のゲート及びソースは互いに接続されている。PMOSトランジスタTr37のドレインは、NMOSトランジスタTr41のソースに接続されている。PMOSトランジスタTr38のゲート及びドレインは、互いに接続されており、NMOSトランジスタTr40のソースに接続されている。PMOSトランジスタTr39のドレインは、NMOSトランジスタTr42のソース及びコンパレータ7aからの出力信号out2を出力する出力端子に接続されている。
図5は、コンパレータ回路6aの基準電圧Vth1・Vth2・Vth3・Vth4を生成するための抵抗R1・R2・R3・R4・R5の構成を示す図である。抵抗R1・R2・R3・R4・R5が直列に接続される。抵抗R1の抵抗R2と反対側は、所定の電圧が供給されるラインに接続され、抵抗R5の抵抗R4と反対側は、グランドに接続されている。抵抗R4と抵抗R5との間の端子から、コンパレータ7aの反転入力端子G2に基準電圧Vth1が供給される。抵抗R1と抵抗R2との間の端子からコンパレータ7bの反転入力端子に基準電圧Vth2が供給され、抵抗R3と抵抗R4との間の端子からコンパレータ7cの反転入力端子に基準電圧Vth3が供給され、抵抗R2と抵抗R3との間の端子からコンパレータ7dの反転入力端子に基準電圧Vth4が供給される。
発振回路2aは、論理回路5aを有している。論理回路5aには、NAND素子11a・11b・11cが設けられている。NAND素子11aの一方の入力端子には、コンパレータ7aによる比較結果(出力信号out2)が2個のインバータIvを介して信号Sとして入力される。NAND素子11aの他方の入力端子は、NAND素子11bの出力端子に接続されている。NAND素子11bの一方の入力端子には、コンパレータ7bの比較結果が1個のインバータIvを介して信号Rとして入力される。NAND素子11bの他方の入力端子は、NAND素子11aの出力端子に接続されている。NAND素子11a・11bは、SRラッチ回路を構成している。
NAND素子11aの出力端子は、充放電回路4aのNMOSトランジスタTr5のゲートに接続されている。NAND素子11bの出力端子は、NAND素子11cの入力端子に接続されている。NAND素子11cの他の入力端子には、コンパレータ7cによる比較結果が、互いに直列に接続された2個のインバータIvを介して信号Aとして入力される。NAND素子11cのさらに他の入力端子には、コンパレータ7dによる比較結果が、1個のインバータIvを介して信号Bとして入力される。NAND素子11cからの信号Cは、1個のインバータIvを介して出力信号out1として発振回路2aから出力される。
図6は、発振回路2aの動作を示す波形図である。電流源I1によってコンデンサC0が充電され、充放電信号Xが基準電圧Vth1から上昇して基準電圧Vth3に到達すると、コンパレータ7cの出力がローからハイに反転し、従って、信号Aもローからハイに反転する。充放電信号Xが基準電圧Vth3からさらに上昇して基準信号Vth4に到達すると、コンパレータ7dの出力がローからハイに反転し、従って、信号Bはハイからローに反転する。充放電信号Xが基準電圧Vth4からさらに上昇して基準信号Vth2に到達すると、コンパレータ7bの出力がローからハイに反転し、従って、信号Rがハイからローに反転する。このため、NAND素子11bの出力信号−Qがローからハイに反転し、NAND素子11aの出力信号Qはハイからローに反転する。その結果、充放電回路4aのNMOSトランジスタTr5がオフになり、電流源I2がコンデンサC0の放電を始める。電流源I1は常にコンデンサC0を充電しているので、(電流源I2の電流値)>(電流源I1の電流値)と設定することにより、コンデンサC0は、((電流源I2の電流値)−(電流源I1の電流値))の電流により放電される。その結果、充放電信号Xは、基準電圧Vth2から減少を開始し、信号Rはローからハイに反転する。
充放電信号Xが基準電圧Vth2から減少して基準電圧Vth4に到達すると、コンパレータ7dの出力がハイからローに反転し、従って、信号Bはローからハイに反転する。このため、NAND素子11cに入力される信号−Q・A・Bがいずれもハイになるので、NAND素子11cからの出力信号Cはローからハイに反転し、従って、論理回路8aからの出力信号out1はハイからローに反転する。
充放電信号Xが基準電圧Vth4からさらに減少して基準電圧Vth3に到達すると、コンパレータ7cの出力がハイからローに反転し、従って、信号Aもハイからローに反転する。NAND素子11cに入力される信号−Q・A・Bのうち信号Aがハイからローに反転するので、NAND素子11cからの出力信号Cは再びハイからローに反転し、従って、出力信号Cは再びローからハイに反転する。
充放電信号Xが基準電圧Vth3からさらに減少して基準電圧Vth1に到達すると、コンパレータ7aの出力信号out2がハイからローに反転し、従って、信号Sも、ハイからローに反転し、NAND素子11aから出力される信号Qはローからハイに反転する。その結果、NMOSトランジスタTr5がオンになって、電流源I2によるコンデンサC0の放電が停止し、コンデンサC0は、再び電流源I1により充電される。従って、充放電信号Xは、再び基準電圧Vth1から基準電圧Vth3に向かって上昇する。
コンデンサC0が充電され、充放電信号Xが基準電圧Vth1から基準電圧Vth2に上昇する時間は、信号Qがハイである時間t1に相当し、コンデンサC0が放電され、充放電信号Xが基準電圧Vth2から基準電圧Vth1に下降する時間は、信号Qがローである時間t2に相当する。時間t1及び時間t2は、下記の式により表される。
t1=C0×(Vth2−Vth1)/I1
t2=C0×(Vth2−Vth1)/(I2−I1)
本実施の形態では、基準電圧Vth3と基準電圧Vth4との差に基づいて、ウォッチ期間を設定する。充放電信号Xが基準電圧Vth4から減少して基準電圧Vth3に到達する時間t3は、下記の式により表される。
t2=C0×(Vth2−Vth1)/(I2−I1)
本実施の形態では、基準電圧Vth3と基準電圧Vth4との差に基づいて、ウォッチ期間を設定する。充放電信号Xが基準電圧Vth4から減少して基準電圧Vth3に到達する時間t3は、下記の式により表される。
t3=C0×(Vth4−Vth3)/(I2−I1)
ここで、インターバル期間t_int、ウォッチ期間t_watchは、
t_int=t1+t2
=C0×(Vth2−Vth1)/(I1/I2×(I2−I1))
・・・・・(5)
t_watch=t3
=C0×(Vth4−Vth3)/(I2−I1)
・・・・・(6)
とする。
ここで、インターバル期間t_int、ウォッチ期間t_watchは、
t_int=t1+t2
=C0×(Vth2−Vth1)/(I1/I2×(I2−I1))
・・・・・(5)
t_watch=t3
=C0×(Vth4−Vth3)/(I2−I1)
・・・・・(6)
とする。
よって、インターバル期間t_intとウォッチ期間t_watchとの時定数の比は、
t_int/t_watch=((Vth4−Vth3)/(Vth2−Vth1))×(I1/I2) ・・・・・(7)
となる。
t_int/t_watch=((Vth4−Vth3)/(Vth2−Vth1))×(I1/I2) ・・・・・(7)
となる。
この時定数の比は、(I1/I2)の電流値の比と((Vth4−Vth3)/(Vth2−Vth1))の電圧差の比との両方によって設定することができる。
インターバル期間t_int=1sec(=1000msec)、ウォッチ期間t_watch=1msecであることが必要な場合の設定値の例を下記表2に示す。
t_int:t_watch=1000:1の時定数差を、(Vth4−Vth3):(Vth2−Vth1)の電圧差とI1:I2の電流差との両方に分けて設定することが可能となる。前述した従来技術の構成では、I1:I2=1:1000に設定しなければならなかったが、本実施の形態では、Vth4−Vth3=0.1Vと設定すると、I1:I2=1:100に設定することができる。従って、従来例と比較して、発振回路の消費電流を増大させずに大きな時定数の比が得られる。
ウォッチ期間t_watchを受信デバイス3の起動時間よりも長く設定することにより、赤外線により入力信号を受信する受信デバイス3を好適に間欠駆動することができる。赤外線による受信デバイスとしては、IrDA(infrared data assosiation)デバイス,赤外線リモコン等がある。受信デバイス3の起動時間は、IrDAデバイスでは、SD(シャットダウン)復帰時間として、一般的に数百μsecオーダーである。赤外線リモコンでは、数百msecである。ウォッチ期間t_watchを受信デバイス3の起動時間より長く設定することにより、ウォッチ期間t_watchに入力信号を受信した場合、受信デバイス3の確実な動作が可能となる。
本実施の形態では、基準電圧Vth4−基準電圧Vth3の電位差を利用することにより、I1:I2の電流比を低減することができる。基準電圧Vth4−基準電圧Vth3の電位差をさらに小さくすると、I1:I2の電流比をさらに低減することができる。しかし、基準電圧Vth4−基準電圧Vth3の電圧差をさらに小さくすると、プロセス変動等によりVth4>Vth3が満たせない場合、回路は正常に動作しない。Vth4>Vth3が満たせない要因として、
(1)基準電圧Vth3・Vth4のバラツキ、
(2)コンパレータ回路の入力オフセット電圧、
が考えられる。
(1)基準電圧Vth3・Vth4のバラツキ、
(2)コンパレータ回路の入力オフセット電圧、
が考えられる。
上記(1)に対しては、図5に示すように、基準電圧Vth1〜基準電圧Vth4を抵抗によって構成することで、Vth4>Vth3を確実に実現できる。
上記(2)の入力オフセット電圧は、差動入力段のMOSトランジスタ素子のミスマッチが原因の1つとなっている。MOSトランジスタのミスマッチの原因として、下記(a)(b)が考えられる。
(a)ソース,ドレインへのイオン打ち込みの際の傾き(斜めイオン注入)
通常MOSトランジスタのプロセスでは、イオン注入は角度を持ってなされるため、ソース,ドレインは対称には形成されない。図4に示すように、コモンセントロイド構造(点対称)の配置とすることにより、イオン注入がどのような方向であっても差動入力段のMOSトランジスタに均等に影響することになり、MOSトランジスタ素子のミスマッチを低減できる。
通常MOSトランジスタのプロセスでは、イオン注入は角度を持ってなされるため、ソース,ドレインは対称には形成されない。図4に示すように、コモンセントロイド構造(点対称)の配置とすることにより、イオン注入がどのような方向であっても差動入力段のMOSトランジスタに均等に影響することになり、MOSトランジスタ素子のミスマッチを低減できる。
(b)MOSトランジスタ素子の面内におけるパラメータの勾配による影響
素子面内において素子のパラメータが勾配を有しているため、左右,上下の素子の間にミスマッチが生じるおそれがある。このパラメータとは、例えばチャネル不純物濃度nch、チャネルしきい値電圧 vt0である。図4に示すように、コモンセントロイド構造(点対称)の配置とすることにより、パラメータの勾配があっても差動入力段のMOSトランジスタに均等に影響することになり、MOSトランジスタ素子のミスマッチを低減できる。
素子面内において素子のパラメータが勾配を有しているため、左右,上下の素子の間にミスマッチが生じるおそれがある。このパラメータとは、例えばチャネル不純物濃度nch、チャネルしきい値電圧 vt0である。図4に示すように、コモンセントロイド構造(点対称)の配置とすることにより、パラメータの勾配があっても差動入力段のMOSトランジスタに均等に影響することになり、MOSトランジスタ素子のミスマッチを低減できる。
(実施の形態2)
図7は実施の形態2の発振回路2bの要部構成を示す回路図であり、図8は発振回路2bの動作を示す波形図である。実施の形態1で前述した構成要素と同一の構成要素には同一の参照符号を付し、その詳細な説明は省略する。
図7は実施の形態2の発振回路2bの要部構成を示す回路図であり、図8は発振回路2bの動作を示す波形図である。実施の形態1で前述した構成要素と同一の構成要素には同一の参照符号を付し、その詳細な説明は省略する。
発振回路2bは、充放電回路4bを備えている。充放電回路4bのPMOSトランジスタTr1のドレインは、電流源(I1−I3)の一端に接続されている。電流源(I1−I3)の他端は、グランドに接続されている。充放電回路4bは、ゲートとソースとが互いに接続されたPMOSトランジスタTr6・Tr7を有している。PMOSトランジスタTr7のゲートとドレインとは互いに接続されている。PMOSトランジスタTr7のドレインは、電流源I3の一端に接続されており、電流源I3の他端は接地されている。PMOSトランジスタTr6・Tr7のソースは、PMOSトランジスタTr7のソースとドレインとにそれぞれソースとドレインとが接続されたPMOSトランジスタTr8が設けられている。PMOSトランジスタTr6のドレインは、コンデンサC0に接続されている。充放電回路4bには、NMOSトランジスタTr3のソース及びドレインにそれぞれソース及びドレインが接続されたNMOSトランジスタTr9が設けられている。
発振回路2bは、信号入力検出回路9を備えている。信号入力検出回路9は、入力信号がインバータを介してゲートに入力されるNMOSトランジスタTr71を有している。トランジスタTr71のソースは電流源I4に接続され、そのドレインはグランドに接続されている。信号入力検出回路9には、一方の端子がNMOSトランジスタTr71のソースに接続され、他方の端子がNMOSトランジスタTr71のドレインに接続されたコンデンサC1が設けられている。信号入力検出回路9は、ゲートがインバータを介してNMOSトランジスタTr71のソースに接続されたNMOSトランジスタTr72を有している。NMOSトランジスタTr72のドレインはNMOSトランジスタTr71のドレインに接続され、そのソースは、充放電信号Xをコンパレータ回路6bに供給するためのラインに接続されている。
コンパレータ回路6bには、充放電信号Xを基準電圧Vth5と比較するコンパレータ7eが設けられている。発振回路2bは、論理回路8bを備えている。論理回路8bは、NAND回路11dを有している。NAND回路11dの一方の入力端子には、NAND回路11Cから出力された信号Cが入力され、他方の入力端子には、コンパレータ7eからの出力が、直列に設けられた2個のインバータIvを介して信号Dとして入力される。2個の直列のインバータIvのうちの前段のインバータIvからの出力は、充放電回路4bのNMOSトランジスタTr9のゲートに入力され、後段のインバータIvからの出力は、PMOSトランジスタTr8のゲートに入力される。NAND回路11dからは、出力信号out2が出力される。
充放電信号Xが基準電圧Vth2から減少して基準電圧Vth4に到達すると、コンパレータ7dの出力がハイからローに反転し、従って、信号Bはローからハイに反転する。このため、NAND素子11cに入力される信号−Q・A・Bがいずれもハイになるので、NAND素子11cからの出力信号Cはハイからローに反転する。信号Dはハイになっており、AND回路11dからの出力信号out2はハイからローに反転する。
充放電信号Xが基準電圧Vth4からさらに減少して基準電圧Vth3に到達する前に、信号入力検出回路9に入力信号が入力されると、充放電信号Xは基準電圧Vth5よりも低い電圧に急激に減少する。このため、コンパレータ7eの出力がハイからローに反転して、前段のインバータIvの出力がローからハイに反転してNチャネルMOSトランジスタTr9がオンになる。そして、後段のインバータIvの出力はハイからローに反転して、PチャネルMOSトランジスタTr8はオンになる。このため、(I2−I1)による放電は中止され、(I1−I3)による充電が始まる。
コンパレータ7aからの出力に基づく信号Sはハイからローに反転し、信号Qはローからハイに反転し、信号―Qはハイからローに反転する。コンパレータ7cからの出力に基づく信号Aはハイからローに反転し、NAND回路11cから出力される信号Cはローからハイに反転する。コンパレータ7eから出力される信号に基づく信号Dはハイからローに反転するので、AND回路11dからの出力信号out2はローに維持される。
そして、充放電信号Xが上昇して基準電圧Vth5に到達すると、コンパレータ7eの出力信号がローからハイに反転し、前段のインバータの出力がハイからローに反転してNチャネルMOSトランジスタTr9がオフになり、後段のインバータの出力がローからハイに反転してPチャネルMOSトランジスタTr8はオフになる。このため、(I1−I3)による充電は中止され、I1による充電が始まる。インバータ7eからの出力に基づく信号Dは、ローからハイに反転し、AND回路11dの出力信号out2はローからハイに反転する。
充放電信号Xが基準電圧Vth5から増大して基準電圧Vth1に到達すると、コンパレータ7aからの出力に基づく信号Sは、ローからハイに反転し、充放電信号Xは基準電圧Vth1から基準電圧Vth3に向かって増大する。
このようにして、基準電圧Vth5をコンパレータ7eに供給し、基準電圧Vth5により、外部信号の入力に応じて受信デバイス3のオン状態を保持する保持期間on_time(t_on)を設定する。
間欠動作時オン期間(ウォッチ期間t_watch(ON))に外部信号が入力された場合、受信デバイス3のオン状態を保持する必要があり、実施の形態2の構成とすることで可能となる。
t_on=C0×Vth5/(I1−I3)
なお、基準電圧Vth5が基準電圧Vth1よりも低い例を示したが、本発明はこれに限定されない。基準電圧Vth5を基準電圧Vth2よりも高く設定してもよい。また、基準電圧Vth5により、外部信号の入力に応じて受信デバイス3のオン状態を保持する構成を示したが、本発明はこれに限定されず、受信デバイス3のオフ状態を保持するように構成してもよい。
なお、基準電圧Vth5が基準電圧Vth1よりも低い例を示したが、本発明はこれに限定されない。基準電圧Vth5を基準電圧Vth2よりも高く設定してもよい。また、基準電圧Vth5により、外部信号の入力に応じて受信デバイス3のオン状態を保持する構成を示したが、本発明はこれに限定されず、受信デバイス3のオフ状態を保持するように構成してもよい。
(実施の形態3)
図9は実施の形態3の発振回路2cの要部構成を示す回路図であり、図10(a)は発振回路2cに設けられた初期設定回路10の構成を示す回路図であり、図10(b)はその動作を示す波形図である。実施の形態2で前述した構成要素と同一の構成要素には、同一の参照符号を付し、その詳細な説明は省略する。
図9は実施の形態3の発振回路2cの要部構成を示す回路図であり、図10(a)は発振回路2cに設けられた初期設定回路10の構成を示す回路図であり、図10(b)はその動作を示す波形図である。実施の形態2で前述した構成要素と同一の構成要素には、同一の参照符号を付し、その詳細な説明は省略する。
初期設定回路10は、ゲートが互いに接続されたNMOSトランジスタM2・M3を有している。NMOSトランジスタM2のソースは、端子Yを介してコンデンサC2の一方の端子に接続されており、コンデンサC2の他方の端子は電源電圧Vccが供給されるラインに接続されている。NMOSトランジスタM3のゲートとソースとは互いに接続されている。初期設定回路10には、ゲートが互いに接続されたNMOSトランジスタM1・M4が設けられている。NMOSトランジスタM1のゲートは端子Yに接続されており、そのソースは、充放電信号Xをコンパレータ回路6bに供給するラインに接続されている。初期設定回路10は、ゲートが互いに接続されたPMOSトランジスタM5・M6・M7を有している。PMOSトランジスタM5のドレインから電流IrefがNMOSトランジスタM3のソース及びゲートに供給される。PMOSトランジスタM7のゲート及びドレインは互いに接続されており、NMOSトランジスタM4のソースに接続されている。PMOSトランジスタM5・M6・M7の各ソースは、電源電圧Vccのラインに接続されている。初期設定回路10には、互いのゲートが接続されたNMOSトランジスタT1・T2が設けられている。NMOSトランジスタT1のゲート及びソースは、互いに接続されている。NMOSトランジスタT1のソースは、PMOSトランジスタM6のドレインに接続されている。NMOSトランジスタT2のソースは、PMOSトランジスタM7のドレインに接続されている。NMOSトランジスタT2のドレインは抵抗R0を介してグランドに接続されている。NMOSトランジスタT1・M4・M3・M2の各ドレインは、それぞれグランドに接続されている。
電源が投入されると、端子Yにおける電圧波形は、コンデンサC2によって電源電圧Vccのレベルまで上昇する。その後、定電流源が動作し始めると、定電流源によってコンデンサC2が放電され、端子Yにおける電圧波形はグランドレベルにまで下降する。このとき、NMOSトランジスタM1のソースに供給される電流Ioutは、電源電圧Vccを投入したときにのみ充放電回路4bから初期設定回路10に流れる。
従って、電源が投入されると、電流Ioutが充放電回路4bから初期設定回路10に流れ、充放電電圧Xは、基準電圧Vth5よりも低いローレベルからスタートする。そして、コンデンサC0は、(I3−I3)により充電される。充放電電圧Xが増大して基準電圧Vth5に到達すると、コンパレータ7eの出力信号がローからハイに反転し、前段のインバータの出力がハイからローに反転してNチャネルMOSトランジスタTr9がオフになり、後段のインバータの出力がローからハイに反転してPチャネルMOSトランジスタTr8はオフになる。このため、(I1−I3)による充電は中止され、I1による充電が始まる。インバータ7eからの出力に基づく信号Dは、ローからハイに反転し、AND回路11dの出力信号out3はローからハイに反転する。
発振回路では電源投入時の回路の初期状態によっては、回路の動作が不安定になる場合がある。たとえば、電源投入時に受信デバイスがオフ(ウォッチ期間以外の期間)の状態から発振が始まると、最大でインターバル期間t_intの時間が経過した後に始めて、受信デバイスのオンが可能となる。実施の形態3のように、電源投入時の初期設定機能を有する初期設定回路10を備えることにより、電源投入時に発振回路を安定に動作させることが可能となる。電源投入時に初期設定回路10により初期設定を与えることにより、出力信号out3がローであって、受信デバイスがオンしている期間t_on(ON)充放電回路2dの動作がスタートすることになり、受信デバイスがオンの状態から発振回路2dを起動することができるので、起動時における発振回路2dの動作が安定する。
(実施の形態4)
図12は実施の形態4の発振回路2dの要部構成を示す回路図であり、図13は発振回路2dの動作を示す波形図である。実施の形態1において前述した構成要素と同一の構成要素には同一の構成要素には同一の参照符号を付し、その詳細な説明は省略する。
図12は実施の形態4の発振回路2dの要部構成を示す回路図であり、図13は発振回路2dの動作を示す波形図である。実施の形態1において前述した構成要素と同一の構成要素には同一の構成要素には同一の参照符号を付し、その詳細な説明は省略する。
発振回路2dは、論理回路8dを有している。論理回路8dは、論理素子11eを有している。論理素子11eは、外部入力ExtとAND回路11cから出力された信号Cとに基づいて出力信号out4を出力する。
電流源I1によってコンデンサC0が充電され、充放電信号Xが基準電圧Vth1から上昇して基準電圧Vth3に到達すると、コンパレータ7cの出力がローからハイに反転し、従って、信号Aもローからハイに反転する。充放電信号Xが基準電圧Vth3からさらに上昇して基準信号Vth4に到達すると、コンパレータ7dの出力がローからハイに反転し、従って、信号Bはハイからローに反転する。充放電信号Xが基準電圧Vth4からさらに上昇して基準信号Vth2に到達すると、コンパレータ7bの出力がローからハイに反転し、従って、信号Rがハイからローに反転する。このため、NAND素子11bの出力信号−Qがローからハイに反転し、NAND素子11aの出力信号Qはハイからローに反転する。その結果、充放電回路4aのトランジスタTr5がオフになり、電流源I2がコンデンサC0の放電を始める。電流源I1は常にコンデンサC0を充電しているので、(電流源I2の電流値)>(電流源I1の電流値)と設定することにより、コンデンサC0は、((電流源I2の電流値)−(電流源I1の電流値))の電流により放電される。その結果、充放電信号Xは、基準電圧Vth2から減少を開始し、信号Rはローからハイに反転する。
充放電信号Xが基準電圧Vth2から減少して基準電圧Vth4に到達すると、コンパレータ7dの出力がハイからローに反転し、従って、信号Bはローからハイに反転する。このため、NAND素子11cに入力される信号−Q・A・Bがいずれもハイになるので、NAND素子11cからの出力信号Cはローからハイに反転し、従って、論理回路8aからの出力信号out1はハイからローに反転する。
充放電信号Xが基準電圧Vth4からさらに減少して基準電圧Vth3に到達すると、コンパレータ7cの出力がハイからローに反転し、従って、信号Aもハイからローに反転する。NAND素子11cに入力される信号−Q・A・Bのうち信号Aがハイからローに反転するので、NAND素子11cからの出力信号Cは再びハイからローに反転し、従って、出力信号Cは再びローからハイに反転する。
充放電信号Xが基準電圧Vth3からさらに減少して基準電圧Vth1に到達すると、コンパレータ7aの出力信号out2がハイからローに反転し、従って、信号Sも、ハイからローに反転し、NAND素子11aから出力される信号Qはローからハイに反転する。その結果、トランジスタTr5がオンになって、電流源I2によるコンデンサC0の放電が停止し、コンデンサC0は、再び電流源I1により充電される。従って、充放電信号Xは、再び基準電圧Vth1から基準電圧Vth3に向かって上昇する。
基準電圧Vth1が基準電圧Vth3を超えて基準電圧Vth4に向かって増加しているときに、外部信号Extがハイからローに反転すると、出力信号out4はハイに維持される。そして、充放電信号Xが基準電圧Vth2において反転して減少し、基準電圧Vth4に到達すると、信号Bがローからハイに反転して、信号Cがハイからローに反転するが、外部信号Extがローに維持されているため、論理素子11eからの出力信号out4は、ハイを維持する。
このように、論理回路8dを外部信号Extにより制御することで、受信デバイスを間欠動作から強制的にオン状態に設定することが可能となる。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、受信デバイスを間欠動作させる発振回路及び赤外線受信装置に適用できる。
1 赤外線受信装置
2 発振回路
3 受信デバイス
4 充放電回路
5 信号生成回路
6 コンパレータ回路
7a、7b、7c、7d、7e コンパレータ
8 論理回路
9 信号入力検出回路
10 初期設定回路
Vth1 基準電圧(第1電圧)
Vth2 基準電圧(第2電圧)
Vth3 基準電圧(第3電圧)
Vth4 基準電圧(第4電圧)
MP1、MP2、MP3、MP4 PMOSトランジスタ(トランジスタ)
2 発振回路
3 受信デバイス
4 充放電回路
5 信号生成回路
6 コンパレータ回路
7a、7b、7c、7d、7e コンパレータ
8 論理回路
9 信号入力検出回路
10 初期設定回路
Vth1 基準電圧(第1電圧)
Vth2 基準電圧(第2電圧)
Vth3 基準電圧(第3電圧)
Vth4 基準電圧(第4電圧)
MP1、MP2、MP3、MP4 PMOSトランジスタ(トランジスタ)
Claims (9)
- コンデンサを充放電する充放電回路と、
前記充放電回路による前記コンデンサの充放電に応じて変化する充放電信号に基づいて、前記受信デバイスの間欠動作の周期を表すインターバル期間と前記間欠駆動する受信デバイスがオンしている期間を表すウォッチ期間とが設定された信号を生成する信号生成回路とを備え、
前記信号生成回路は、第1電圧と第2電圧との間の電圧差に基づいて前記インターバル期間を前記信号に設定し、前記第1電圧と前記第2電圧との間の電位をそれぞれ有する第3電圧と第4電圧との間の電圧差に基づいて前記ウォッチ期間を前記信号に設定することを特徴とする発振回路。 - 前記第1電圧は、前記第2電圧よりも低く、
前記信号生成回路は、前記第1電圧と前記第2電圧との間の範囲外にある第5電圧に基づいて、外部信号の入力に応じて前記受信デバイスの状態を保持する期間を表す保持期間を前記信号に設定する請求項1記載の発振回路。 - 前記信号生成回路は、前記第5電圧に基づいて、電源電圧の投入に応じて電源電圧投入時の安定動作のための初期保持期間を前記信号に設定する請求項2記載の発振回路。
- 前記信号生成回路は、前記充放電信号を、前記第1電圧、前記第2電圧、前記第3電圧及び前記第4電圧と比較するコンパレータ回路と、
前記コンパレータ回路による比較結果に基づいて前記インターバル期間と前記ウォッチ期間とを前記信号に設定する論理回路とを含む請求項1記載の発振回路。 - 前記論理回路は、外部入力に応じて前記受信デバイスの状態を強制的に保持する期間を前記信号に設定する請求項4記載の発振回路。
- 前記信号生成回路は、前記ウォッチ期間を前記受信デバイスの起動時間よりも長くなるように設定する請求項1記載の発振回路。
- 前記第1電圧乃至前記第4電圧のうちの少なくとも2つの電圧は、直列に設けられた複数の抵抗により生成する請求項4記載の発振回路。
- 前記コンパレータ回路の入力段に設けられたトランジスタをコモンセントロイド構造に従って配置する請求項4記載の発振回路。
- 請求項1記載の発振回路と、
前記発振回路により生成された前記信号に基づいて間欠動作する前記受信デバイスとを備えたことを特徴とする赤外線受信装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005298108A JP2007110344A (ja) | 2005-10-12 | 2005-10-12 | 発振回路及び赤外線受信装置 |
CNA200610136113XA CN1949667A (zh) | 2005-10-12 | 2006-10-11 | 振荡电路及红外线接收装置 |
US11/545,580 US20070081083A1 (en) | 2005-10-12 | 2006-10-11 | Oscillator circuit and infrared receiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005298108A JP2007110344A (ja) | 2005-10-12 | 2005-10-12 | 発振回路及び赤外線受信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007110344A true JP2007110344A (ja) | 2007-04-26 |
Family
ID=37944887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005298108A Pending JP2007110344A (ja) | 2005-10-12 | 2005-10-12 | 発振回路及び赤外線受信装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20070081083A1 (ja) |
JP (1) | JP2007110344A (ja) |
CN (1) | CN1949667A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019186711A (ja) * | 2018-04-06 | 2019-10-24 | 国立大学法人名古屋大学 | 集積回路用低周波数信号発生回路素子 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH021966Y2 (ja) * | 1980-08-20 | 1990-01-18 | ||
US4590444A (en) * | 1984-10-11 | 1986-05-20 | National Semiconductor Corporation | Voltage controlled RC oscillator circuit |
JPH0334619A (ja) * | 1989-06-29 | 1991-02-14 | Nec Corp | Cr型発振回路 |
US6104794A (en) * | 1997-04-22 | 2000-08-15 | Silicon Laboratories, Inc. | Architecture for minimum loop current during ringing and caller ID |
US6373343B1 (en) * | 1999-09-03 | 2002-04-16 | Texas Instruments Incorporated | Oscillator and method |
US6400232B1 (en) * | 2000-05-10 | 2002-06-04 | Delphi Technologies, Inc. | Variable duty cycle oscillator circuit with fixed minimum and maximum duty cycles |
-
2005
- 2005-10-12 JP JP2005298108A patent/JP2007110344A/ja active Pending
-
2006
- 2006-10-11 CN CNA200610136113XA patent/CN1949667A/zh active Pending
- 2006-10-11 US US11/545,580 patent/US20070081083A1/en not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019186711A (ja) * | 2018-04-06 | 2019-10-24 | 国立大学法人名古屋大学 | 集積回路用低周波数信号発生回路素子 |
JP7042486B2 (ja) | 2018-04-06 | 2022-03-28 | 国立大学法人東海国立大学機構 | 集積回路用低周波数信号発生回路素子 |
Also Published As
Publication number | Publication date |
---|---|
CN1949667A (zh) | 2007-04-18 |
US20070081083A1 (en) | 2007-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4557577B2 (ja) | チャージポンプ回路 | |
EP1316871A2 (en) | Reduced potential generation circuit operable at low power-supply potential | |
JPH11161353A (ja) | 半導体集積回路装置 | |
JP2009140261A (ja) | 半導体集積回路 | |
KR100343380B1 (ko) | 전압 레벨 검출회로 및 이를 이용한 전압 발생회로 | |
US20160065132A1 (en) | Crystal oscillation circuit and electronic timepiece | |
US7167060B2 (en) | Oscillation circuits including latches for integrated circuit devices and related methods | |
JP2007110344A (ja) | 発振回路及び赤外線受信装置 | |
US7218162B2 (en) | Semiconductor integrated circuit having output circuit | |
JP4932322B2 (ja) | 発振回路 | |
US20120306549A1 (en) | Semiconductor integrated circuit | |
US9310775B2 (en) | Analog electronic timepiece | |
JP2006203960A (ja) | 半導体装置 | |
JP2729119B2 (ja) | 半導体装置 | |
JP2005044203A (ja) | 電源回路 | |
TW424358B (en) | Frequency control circuit for oscillator and method therefor | |
JP2007043892A (ja) | 過昇圧防止回路 | |
JP4641221B2 (ja) | 発振回路および電子機器 | |
JP2005092401A (ja) | 電源回路 | |
JPH05234390A (ja) | 半導体集積回路装置 | |
JP2005102007A (ja) | 発振回路 | |
US7119626B2 (en) | Oscillation circuit and operation method thereof | |
JP4268890B2 (ja) | 基準電圧発生回路 | |
JP6320048B2 (ja) | 発振回路 | |
JP2008052546A (ja) | 定電圧回路及びそれを用いた水晶発振回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090317 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090714 |