JP2007109325A - 半導体メモリデバイス - Google Patents
半導体メモリデバイス Download PDFInfo
- Publication number
- JP2007109325A JP2007109325A JP2005299895A JP2005299895A JP2007109325A JP 2007109325 A JP2007109325 A JP 2007109325A JP 2005299895 A JP2005299895 A JP 2005299895A JP 2005299895 A JP2005299895 A JP 2005299895A JP 2007109325 A JP2007109325 A JP 2007109325A
- Authority
- JP
- Japan
- Prior art keywords
- write
- bit line
- sense amplifier
- circuit
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dram (AREA)
Abstract
【課題】動作の時間短縮、効率化を図る。
【解決手段】メモリセルアレイ1を構成する複数のメモリセルMCを相互接続する線として、複数の書き込みワード線WWL、複数の読み出しワード線RWL、複数の書き込みビット線WBLおよび複数の読み出しビット線RBLを備え、複数の読み出しビット線RBLごとに接続され、隣接する所定数の読み出しビット線RBLを単位として電圧センシングを行う複数の第1センスアンプ回路(読み出し回路7に内蔵)と、同一メモリセルが接続されている書き込みビット線WBLと読み出しビット線とのビット線対ごとに、当該ビット線対間に接続され、一度に全てのビット線対を電圧センスする複数の第2センスアンプ回路20とを有する。
【選択図】図2
【解決手段】メモリセルアレイ1を構成する複数のメモリセルMCを相互接続する線として、複数の書き込みワード線WWL、複数の読み出しワード線RWL、複数の書き込みビット線WBLおよび複数の読み出しビット線RBLを備え、複数の読み出しビット線RBLごとに接続され、隣接する所定数の読み出しビット線RBLを単位として電圧センシングを行う複数の第1センスアンプ回路(読み出し回路7に内蔵)と、同一メモリセルが接続されている書き込みビット線WBLと読み出しビット線とのビット線対ごとに、当該ビット線対間に接続され、一度に全てのビット線対を電圧センスする複数の第2センスアンプ回路20とを有する。
【選択図】図2
Description
本発明は、メモリセルアレイを構成する複数のメモリセルを相互接続する線として、複数の書き込みワード線、複数の読み出しワード線、複数の書き込みビット線および複数の読み出しビット線を備える半導体メモリデバイスに関する。
ワード線とビット線のそれぞれが、書き込み用と読み出し用に分かれているメモリセルとしては、メモリセル内の素子が3つのトランジスタ(T)からなる3T型DRAMセルが知られている(たとえば特許文献1および2参照)。
この特許文献に記載されたメモリセルアレイは、書き込みワード線が、メモリセル行に共通なワード線(以下、グローバル書き込みワード線という)と、メモリセル行ごとに複数設けられているワード線(以下、ローカル書き込みワード線という)とからなる。グローバル書き込みワード線と、複数のローカル書き込みワード線との間に、各ローカル書き込みワード線を出力に接続し、上記共通のグローバル書き込みワード線が一方入力に接続されている2入力ANDゲート回路が複数設けられている。そして、ANDゲート回路の他方入力に列方向に配線されている選択線が接続され、これが行方向に間隔をおいて複数本設けられている。
複数の選択線はセレクタ回路により制御され、書き込み時に、その一部が活性化される。このため書き込みはメモリセル行の一部のセルに限定される。そして、この限定されるセル範囲を順次変えながら書き込みを行う。
複数の選択線はセレクタ回路により制御され、書き込み時に、その一部が活性化される。このため書き込みはメモリセル行の一部のセルに限定される。そして、この限定されるセル範囲を順次変えながら書き込みを行う。
通常、3T型DRAMセルでは、書き込み動作を行うと、同一ワード線に接続されている他のメモリセルの記憶データを破壊することがある。
そのため上記特許文献ではワード線を分割して書き込み対象のローカル書き込みワード線のみ活性化することによって、メモリセルへの書き込み動作時にデータ破壊が生じない。よって、破壊データを再書き込みするために事前に行うセル記憶データを読み出す動作が不要になり、メモリセルへの書き込み動作簡易化、高速化が可能である。
特開平10−134565号公報
米国特許USP5029141
そのため上記特許文献ではワード線を分割して書き込み対象のローカル書き込みワード線のみ活性化することによって、メモリセルへの書き込み動作時にデータ破壊が生じない。よって、破壊データを再書き込みするために事前に行うセル記憶データを読み出す動作が不要になり、メモリセルへの書き込み動作簡易化、高速化が可能である。
このように、上記特許文献に記載されているメモリでは、メモリセルへの書き込み単位が、ローカル書き込みワード線が接続されている一部のメモリセルに限定される。このことは、他のメモリセル単位のデータを破壊しないという点では利点であるが、その一方で、リフレッシュ動作時に必須となる、メモリセルデータの一時読み出し、当該読み出しデータの再書き込み動作もローカル書き込みワード線が接続されている一部のメモリセル単位に限定される。
リフレッシュ動作はデータ保持時も定期的に行うため、その時間短縮、効率化は消費電力低減の面から重要である。しかし、上記特許文献に記載されている技術では、リフレッシュ動作に時間を要し、動作の時間短縮、効率化が不十分である。
リフレッシュ動作はデータ保持時も定期的に行うため、その時間短縮、効率化は消費電力低減の面から重要である。しかし、上記特許文献に記載されている技術では、リフレッシュ動作に時間を要し、動作の時間短縮、効率化が不十分である。
本発明が解決しようとする課題は、ワード線とビット線が書き込み用と読み出し用に分かれているメモリセルを有する半導体メモリデバイスにおいて、動作の時間短縮、効率化を図ることである。
本発明に係る半導体メモリデバイスは、メモリセルアレイを構成する各メモリセルが、書き込みトランジスタ、アンプトランジスタ、選択トランジスタ、キャパシタおよびストレージノードを有し、前記書き込みトランジスタのソース・ドレイン領域の一方が前記書き込みビット線に接続され、他方が前記ストレージノードに接続され、ゲートが前記書き込みワード線に接続され、前記アンプトランジスタのドレインが前記選択トランジスタのソースに接続され、ソースがコモンソース線に接続され、ゲートが前記ストレージノードに接続され、前記選択トランジスタのドレインが前記読み出しビット線に接続され、ゲートが前記読み出しワード線に接続され、前記書き込みビット線と前記読み出しビット線のそれぞれが複数設けられて、前記メモリセルアレイ内で列方向に並ぶ複数のメモリセルを共通接続し、前記複数の読み出しビット線ごとに接続され、隣接する所定数の読み出しビット線を単位として電圧センシングを行う複数の第1センスアンプ回路と、同一メモリセルが接続されている書き込みビット線と読み出しビット線とのビット線対ごとに、当該ビット線対間に接続され、一度に全てのビット線対を電圧センスする複数の第2センスアンプ回路とを有する。
本発明では好適に、前記第1センスアンプ回路がシングルエンド型のセンスアンプ回路であり、前記第2センスアンプ回路がクロス・カップル・ラッチ型センスアンプ回路である。
本発明では好適に、前記第1センスアンプ回路がシングルエンド型のセンスアンプ回路であり、前記第2センスアンプ回路がクロス・カップル・ラッチ型センスアンプ回路である。
本発明では好適に、前記第1センスアンプ回路を読み出し動作時に活性化させる第1センスアンプイネーブル信号と、前記第2センスアンプ回路をリフレッシュ動作時にのみに単独動作させる第2センスアンプイネーブル信号とを生成する制御回路をさらに有する。
本発明では好適に、前記メモリセルアレイと前記第2センスアンプ回路とが接続されている前記読み出しビット線と、前記第1センスアンプ回路との間に、書き込み動作期間にオンし、前記リフレッシュ動作中、オフする読み出しビット線のスイッチ手段と、前記書き込みビット線のスイッチ手段と前記読み出しビット線のスイッチ手段とを制御する選択信号を、書き込みおよび読み出しの動作時に活性可能とし、前記リフレッシュ動作中に活性不能とする選択信号生成回路とをさらに有する。
また、本発明では好適に、前記複数の書き込みワード線の各々が、1本のグローバル書き込みワード線と、前記メモリセルを共通接続する複数のローカル書き込みワード線とを含み、アドレス信号を入力してデコードし、複数のローカルワード線選択信号を生成するアドレスデコーダを有し、前記グローバル書き込みワード線が一方入力に接続され、1つのローカルワード線選択信号が他方入力に接続され、1つのローカル書き込みワード線が出力に接続されている2入力ANDゲート回路を複数設け、前記アドレスデコーダは、前記複数のローカルワード線選択信号の一部を活性化することによって、前記複数のローカル書き込みワード線の一部を活性化する。
前記アドレスデコーダは、好適に、前記第2センスアンプ回路を動作させる信号を入力し、当該信号の入力期間中は、前記複数のローカルワード線選択信号の全てを活性化する。
本発明では好適に、前記メモリセルアレイと前記第2センスアンプ回路とが接続されている前記読み出しビット線と、前記第1センスアンプ回路との間に、書き込み動作期間にオンし、前記リフレッシュ動作中、オフする読み出しビット線のスイッチ手段と、前記書き込みビット線のスイッチ手段と前記読み出しビット線のスイッチ手段とを制御する選択信号を、書き込みおよび読み出しの動作時に活性可能とし、前記リフレッシュ動作中に活性不能とする選択信号生成回路とをさらに有する。
また、本発明では好適に、前記複数の書き込みワード線の各々が、1本のグローバル書き込みワード線と、前記メモリセルを共通接続する複数のローカル書き込みワード線とを含み、アドレス信号を入力してデコードし、複数のローカルワード線選択信号を生成するアドレスデコーダを有し、前記グローバル書き込みワード線が一方入力に接続され、1つのローカルワード線選択信号が他方入力に接続され、1つのローカル書き込みワード線が出力に接続されている2入力ANDゲート回路を複数設け、前記アドレスデコーダは、前記複数のローカルワード線選択信号の一部を活性化することによって、前記複数のローカル書き込みワード線の一部を活性化する。
前記アドレスデコーダは、好適に、前記第2センスアンプ回路を動作させる信号を入力し、当該信号の入力期間中は、前記複数のローカルワード線選択信号の全てを活性化する。
本発明によれば、動作の時間短縮、効率化を図ることできるという利点がある。
本発明は、ワード線とビット線が、それぞれデータの書き込み用と読み出し用に分離されているメモリセルを有する半導体メモリデバイスに広く適用可能である。このようなメモリセルとしては、いわゆるゲインセルと称される電荷増幅出力タイプのDRAMセル、2ポートSRAMなどがある。以下、ゲインセルを有する半導体メモリデバイスを例として、本発明の実施形態を、図面を参照して説明する。
<セル構成>
図1(A)に、3T型メモリセル(ゲインセル)の等価回路を示す。
図示のメモリセルMCaは、1つの書き込みトランジスタWTと、2つの読み出しトランジスタ、すなわち選択トランジスタSTおよびアンプトランジスタATとを有する。
図1(A)に、3T型メモリセル(ゲインセル)の等価回路を示す。
図示のメモリセルMCaは、1つの書き込みトランジスタWTと、2つの読み出しトランジスタ、すなわち選択トランジスタSTおよびアンプトランジスタATとを有する。
書き込みトランジスタWTのソース・ドレイン領域の一方が書き込みビット線WBLに接続され、他方がストレージノードSNに接続され、ゲートが書き込みワード線WWLに接続されている。
アンプトランジスタATのソースが接地電圧(コモンソース線CSL)に接続され、ドレインが選択トランジスタSTのソースに接続され、ゲートがストレージノードSNに接続されている。
選択トランジスタSTのドレインが読み出しビット線RBLに接続され、ゲートが読み出しワード線RWLに接続されている。
アンプトランジスタATのソースが接地電圧(コモンソース線CSL)に接続され、ドレインが選択トランジスタSTのソースに接続され、ゲートがストレージノードSNに接続されている。
選択トランジスタSTのドレインが読み出しビット線RBLに接続され、ゲートが読み出しワード線RWLに接続されている。
この3T型DRAMの動作について説明する。
書き込みは、書き込みワード線WWLをオン、すなわちハイレベルに立ち上げて、書き込みトランジスタWTを活性化する。セルに“1”データを格納する場合には、書き込みビット線WBLを電源電圧Vddに、セルに“0”データを格納する場合には、書き込みビット線WBLを0[V]に設定する。これによって、ストレージノードSNに所望の電圧が与えられる。
蓄積電荷は、主に書き込みトランジスタWTのソース側拡散層と基板およびゲート間の容量と、アンプトランジスタATのMOSゲート容量に蓄積される。
書き込みは、書き込みワード線WWLをオン、すなわちハイレベルに立ち上げて、書き込みトランジスタWTを活性化する。セルに“1”データを格納する場合には、書き込みビット線WBLを電源電圧Vddに、セルに“0”データを格納する場合には、書き込みビット線WBLを0[V]に設定する。これによって、ストレージノードSNに所望の電圧が与えられる。
蓄積電荷は、主に書き込みトランジスタWTのソース側拡散層と基板およびゲート間の容量と、アンプトランジスタATのMOSゲート容量に蓄積される。
書き込み後は書き込みワード線WWLをオフ、すなわちローレベルに立ち下げて、書き込みトランジスタWTをオフする。これによって、ストレージノードSNはフローティングとなり、蓄積電荷は保持される。
読み出し時は、読み出しビット線RBLをプリチャージした後、読み出しワード線RWLを選択する。
セルに“1”データが書き込まれている場合には、アンプトランジスタATと選択トランジスタSTの両方がオンとなることから、読み出しビット線RBLは、コモンソース線CSLの電圧、たとえば接地電圧に接続され、読み出しビット線RBLの電圧は低下する。
セルに“0”データが書き込まれている場合には、選択トランジスタSTはオン可能となるが、アンプトランジスタATがオフ状態を維持することから、読み出しビット線RBLは接地電圧に接続されず、読み出しビット線RBLの電圧は変化しない。
読み出しビット線RBLの電圧の変化を、後述する第1センスアンプ回路で判別する。
セルに“1”データが書き込まれている場合には、アンプトランジスタATと選択トランジスタSTの両方がオンとなることから、読み出しビット線RBLは、コモンソース線CSLの電圧、たとえば接地電圧に接続され、読み出しビット線RBLの電圧は低下する。
セルに“0”データが書き込まれている場合には、選択トランジスタSTはオン可能となるが、アンプトランジスタATがオフ状態を維持することから、読み出しビット線RBLは接地電圧に接続されず、読み出しビット線RBLの電圧は変化しない。
読み出しビット線RBLの電圧の変化を、後述する第1センスアンプ回路で判別する。
図1(B)に、図1(A)の変形例を示す。
このメモリセルMCbは、図1(A)に示す3T型メモリセルMCaに、可変容量キャパシタCを追加したものである。
可変容量キャパシタCは、図示例のものに限定されないが、ここではN型チャネルのMOS(NMOS)トランジスタから構成されている。
このNMOSトランジスタのゲートがストレージノードSNに接続され、2つのソース・ドレイン領域の一方が、読み出し時(データ出力時)にハイレベル電圧が印加される読み出しワード線RWLに接続されている。可変容量キャパシタCを構成するNMOSトランジスタの2つのソース・ドレイン領域をショートしてもよいが、ここではオープンとなっている。
このメモリセルMCbは、図1(A)に示す3T型メモリセルMCaに、可変容量キャパシタCを追加したものである。
可変容量キャパシタCは、図示例のものに限定されないが、ここではN型チャネルのMOS(NMOS)トランジスタから構成されている。
このNMOSトランジスタのゲートがストレージノードSNに接続され、2つのソース・ドレイン領域の一方が、読み出し時(データ出力時)にハイレベル電圧が印加される読み出しワード線RWLに接続されている。可変容量キャパシタCを構成するNMOSトランジスタの2つのソース・ドレイン領域をショートしてもよいが、ここではオープンとなっている。
このメモリセルMCbの基本動作は、図1(A)と同様である。
読み出し時に読み出しワード線RWLがハイレベルに立ち上がるとき、可変容量キャパシタCはストレージノードSNの昇圧キャパシタとして機能する。
可変容量キャパシタCは“1”データ保持時と“0”データ保持時で、その容量値が可変となる。つまり、“1”データ保持時にはアンプトランジスタATの電圧が相対的に高いことから、読み出しワード線RWLをハイレベルに立ち上げたとき、NMOSトランジスタ(可変容量キャパシタC)にチャネルが形成される。一方、“0”データ保持時にはチャネル容量は生成されない。この差により、昇圧後にストレージノード電圧差SNを拡大する作用があり、アンプトランジスタATの動作マージンを拡大する。このため誤動作しにくいメモリセルが実現できる。
読み出し時に読み出しワード線RWLがハイレベルに立ち上がるとき、可変容量キャパシタCはストレージノードSNの昇圧キャパシタとして機能する。
可変容量キャパシタCは“1”データ保持時と“0”データ保持時で、その容量値が可変となる。つまり、“1”データ保持時にはアンプトランジスタATの電圧が相対的に高いことから、読み出しワード線RWLをハイレベルに立ち上げたとき、NMOSトランジスタ(可変容量キャパシタC)にチャネルが形成される。一方、“0”データ保持時にはチャネル容量は生成されない。この差により、昇圧後にストレージノード電圧差SNを拡大する作用があり、アンプトランジスタATの動作マージンを拡大する。このため誤動作しにくいメモリセルが実現できる。
図2に、半導体メモリデバイスのブロック図を示す。
図2に示すメモリセルアレイ1は、メモリセルMC(MCaまたはMCb)をマトリクス状に多数配置している。なお、図ではメモリセルMCaの等価回路が示されている。
図2に示すメモリセルアレイ1は、メモリセルMC(MCaまたはMCb)をマトリクス状に多数配置している。なお、図ではメモリセルMCaの等価回路が示されている。
メモリセルアレイ1は通常1つのメモリセル行ごとに書き込みワード線および読み出しワード線を備えるが、ここでは書き込みワード線が、グローバル書き込みワード線GWWLと、ローカル書き込みワード線LWWLとに分けて設けられている。
グローバル書き込みワード線GWWLは行方向に、メモリセルアレイ1内で長く配置されている。これに対し、ローカル書き込みワード線LWWLは所定数KのメモリセルMCごとに設けられ、行方向に短い配線長を有する。
図2では上記所定数K=4であり、以下、このようにローカル書き込みワード線LWWLを共有するメモリセル群を“ブロック”と称する。また、列方向に並ぶブロック群は、カラムアドレス(Yアドレス)が同じであり、以下、当該ブロック群のメモリセルアレイ領域を“ローカルエリア”と称する。
グローバル書き込みワード線GWWLは行方向に、メモリセルアレイ1内で長く配置されている。これに対し、ローカル書き込みワード線LWWLは所定数KのメモリセルMCごとに設けられ、行方向に短い配線長を有する。
図2では上記所定数K=4であり、以下、このようにローカル書き込みワード線LWWLを共有するメモリセル群を“ブロック”と称する。また、列方向に並ぶブロック群は、カラムアドレス(Yアドレス)が同じであり、以下、当該ブロック群のメモリセルアレイ領域を“ローカルエリア”と称する。
ブロックごとに、グローバル書き込みワード線GWWLとローカル書き込みワード線LWWLとの接続(選択)を制御する2入力のANDゲート13が設けられている。ANDゲート13の一方入力が、対応するグローバル書き込みワード線GWWLに接続され、他方入力が、同じYアドレスのブロック群(ローカルエリア)を選択するためのローカルワード線選択信号WWL_SEL0, WWL_SEL1,…,WWL_SEL0Nの何れかに接続されている。ANDゲート13の出力にローカル書き込みワード線LWWLが接続されている。
メモリセルMCは図1(A)に示す回路構成を有するが、図1(A)の書き込みワード線WWLに代えて、ここではローカル書き込みワード線LWWLが用いられる。
メモリセルMCは図1(A)に示す回路構成を有するが、図1(A)の書き込みワード線WWLに代えて、ここではローカル書き込みワード線LWWLが用いられる。
図2に示す半導体メモリデバイスは、メモリセルアレイ1と、その動作を制御する周辺回路とを示す。
周辺回路は、デコード回路として、Xアドレス(メモリセル行のアドレス)をデコードするXアドレスデコーダ(X-Add DEC)2、Yアドレス(メモリセル列(カラムともいう)のアドレス)をデコードするYアドレスデコーダ(Y-Add DEC)3、および、Xアドレスデコーダ2のデコード結果(X選択信号X0,X1,…)からローカル書き込みワード線LWWLのアドレスをデコードし、ローカルワード線選択信号WWL_SELの何れかを活性化するローカルエリア・アドレスデコーダ(LA-Address DEC)4を有する。
周辺回路は、Xアドレスデコーダ2のデコード結果からローカルエリア内の書き込みブロックを選択する書き込みブロックセレクタ(Write Block Selector)5と、Xアドレスデコーダ2のデコード結果から読み出しワード線RWLおよびグローバル書き込みワード線GWWL(後述)を選択するロウデコーダ(RWL/GWWL DEC)12と、Yアドレスデコーダ3のデコード結果(Y選択信号Y0,Y1,…)からYゲート回路(不図示)を選択するYゲートセレクタ(Y-Gate Selector)6と、を有する。
周辺回路は、さらに、不図示のYゲート回路にはローカルエリアごとに接続されている読み出し回路(Read Circuit)7、書き込みビット線WBLごとに設けられている書き込み回路(Write Circuit)8、および、I/Oバッファ(Input/Output Buffer)9を有する。
I/Oバッファ9は読み出し回路7および書き込み回路8と、入出力部(たとえば外部I/Oピン)との間に設けられ、データを一時蓄積する回路であり、I/Oバッファ9と書き込み回路8とはコモンデータ線IOD,内部データ線IND等で接続されている。N個の読み出し回路7とI/Oバッファ9とはコモンデータ線IODで接続されている。
内部データ線INDは、外部から入力されI/Oバッファ9でバッファリングされた書き込みデータを書き込み回路8に送るためのラインである。また、コモンデータ線IODは読み出し回路7から書き込み回路8にデータを転送するラインである。
I/Oバッファ9は読み出し回路7および書き込み回路8と、入出力部(たとえば外部I/Oピン)との間に設けられ、データを一時蓄積する回路であり、I/Oバッファ9と書き込み回路8とはコモンデータ線IOD,内部データ線IND等で接続されている。N個の読み出し回路7とI/Oバッファ9とはコモンデータ線IODで接続されている。
内部データ線INDは、外部から入力されI/Oバッファ9でバッファリングされた書き込みデータを書き込み回路8に送るためのラインである。また、コモンデータ線IODは読み出し回路7から書き込み回路8にデータを転送するラインである。
周辺回路は、制御系回路として、アドレス制御回路(Address Control)10および制御回路(control Circuit)11を有する。
アドレス制御回路10は、Xアドレス信号(X-Address)を入力してXアドレスデコーダ2を制御する信号を生成し、Yアドレス信号(Y-Address)を入力してYアドレスデコーダ3を制御する信号を生成する。
アドレス制御回路10は、Xアドレス信号(X-Address)を入力してXアドレスデコーダ2を制御する信号を生成し、Yアドレス信号(Y-Address)を入力してYアドレスデコーダ3を制御する信号を生成する。
図2には示さないが、前述した読み出し回路7に、書き込みおよび読み出し時にデータを増幅する第1センスアンプ回路が内蔵されている。第1センスアンプ回路は、行方向のメモリセル数設けられ、その内の隣接した任意数(ここでは4個)を単位としてセンス動作を行う。
一方、本実施形態の特徴として、リフレッシュ時に全活性化されて全てがセンス動作する第2センスアンプ回路20が設けられている。
一方、本実施形態の特徴として、リフレッシュ時に全活性化されて全てがセンス動作する第2センスアンプ回路20が設けられている。
第2センスアンプ回路20は、クロス・カップル・ラッチ型センスアンプ回路から形成することが望ましい。
クロス・カップル・ラッチ型センスアンプ回路は、図示のように、PMOSトランジスタ21とNMOSトランジスタ22からなるインバータの入力と出力が互いにクロス接続されている。
2つのPMOSトランジスタ21の共通ソースと電源電圧線との間に、ローアクティブの第2センスアンプイネーブル信号(/RSAEP)により制御されるPMOSトランジスタ23が接続されている。また、2つのNMOSトランジスタ22の共通ソースと接地電圧との間に、ハイアクティブの第2センスアンプイネーブル信号(RSAEN)により制御されるNMOSトランジスタ24が接続されている。
この2つの第2センスアンプイネーブル信号(/RSAEP,RSAEN)は、それぞれ、すべての第2センスアンプ回路20で共有されている。
なお、信号の表記中“/”はローアクティブの信号であることを表す。このことは以下の他の信号でも同様である。
クロス・カップル・ラッチ型センスアンプ回路は、図示のように、PMOSトランジスタ21とNMOSトランジスタ22からなるインバータの入力と出力が互いにクロス接続されている。
2つのPMOSトランジスタ21の共通ソースと電源電圧線との間に、ローアクティブの第2センスアンプイネーブル信号(/RSAEP)により制御されるPMOSトランジスタ23が接続されている。また、2つのNMOSトランジスタ22の共通ソースと接地電圧との間に、ハイアクティブの第2センスアンプイネーブル信号(RSAEN)により制御されるNMOSトランジスタ24が接続されている。
この2つの第2センスアンプイネーブル信号(/RSAEP,RSAEN)は、それぞれ、すべての第2センスアンプ回路20で共有されている。
なお、信号の表記中“/”はローアクティブの信号であることを表す。このことは以下の他の信号でも同様である。
図3は、1つのビット線対(書き込みワード線WWLと読み出しワード線RWL)に接続されているプリチャージ回路およびYゲート回路の詳細を示す図である。
プリチャージ回路50は、2つのトランスファゲート回路TG1,TG2からなる。トランスファゲート回路TG1,TG2のそれぞれは、プリチャージ信号(/PRE)により制御されるPMOSトランジスタと、インバータを介して生成されたプリチャージ信号(/PRE)の反転信号により制御されるNMOSトランジスタとを有し、それらのソース同士、ドレイン同士を接続した構成となっている。
トランスファゲート回路TG1の共通ソースが書き込みビット線WBLに接続され、共通ドレインが第1プリチャージ電圧(VWBL)の供給線に接続されている。
トランスファゲート回路TG2の共通ソースが読み出しビット線RBLに接続され、共通ドレインが第2プリチャージ電圧(VRBL)の供給線に接続されている。
ここで第1プリチャージ電圧(VWBL)電位は第2プリチャージ電圧(VRBL)よりも低い電圧であることが望ましい。
プリチャージ回路50は、2つのトランスファゲート回路TG1,TG2からなる。トランスファゲート回路TG1,TG2のそれぞれは、プリチャージ信号(/PRE)により制御されるPMOSトランジスタと、インバータを介して生成されたプリチャージ信号(/PRE)の反転信号により制御されるNMOSトランジスタとを有し、それらのソース同士、ドレイン同士を接続した構成となっている。
トランスファゲート回路TG1の共通ソースが書き込みビット線WBLに接続され、共通ドレインが第1プリチャージ電圧(VWBL)の供給線に接続されている。
トランスファゲート回路TG2の共通ソースが読み出しビット線RBLに接続され、共通ドレインが第2プリチャージ電圧(VRBL)の供給線に接続されている。
ここで第1プリチャージ電圧(VWBL)電位は第2プリチャージ電圧(VRBL)よりも低い電圧であることが望ましい。
Yゲート回路60は、同様な構成の2つのトランスファゲート回路TG3,TG4からなる。このトランスファゲート回路TG3,TG4はインバータを共用している。
なお、トランスファゲート回路TG3,TG4は、書き込みビット線WBLと読み出しビット線RBLを、それぞれ読み出し回路7と書き込み回路8に接続するために設けられている。ここで書き込み回路8とトランスファゲート回路TG3との接続線を便宜上、グローバル書き込みビット線GWBLと称し、読み出し回路7とトランスファゲート回路TG4との接続線を便宜上、グローバル読み出しビット線GRBLと称する。
トランスファゲート回路TG3,TG4はYゲート選択信号(YG)により制御される。トランスファゲート回路TG3の共通ソースまたは共通ドレインの一方が、書き込みビット線WBLに接続され、他方がグローバル書き込みビット線GWBLに接続されている。トランスファゲート回路TG4の共通ソースまたは共通ドレインの一方が、読み出しビット線RBLに接続され、他方がグローバル読み出しビット線GRBLに接続されている。
トランスファゲート回路TG3,TG4はYゲート選択信号(YG)により制御される。トランスファゲート回路TG3の共通ソースまたは共通ドレインの一方が、書き込みビット線WBLに接続され、他方がグローバル書き込みビット線GWBLに接続されている。トランスファゲート回路TG4の共通ソースまたは共通ドレインの一方が、読み出しビット線RBLに接続され、他方がグローバル読み出しビット線GRBLに接続されている。
図4は、プリチャージ回路の変更例を示す回路図である。
図4のプリチャージ回路51は、前述したトランスファゲート回路TG1,TG2と同様な構成を有する3つのトランスファゲート回路TG2,TG5,TG6、2つの負論理入力ANDゲート52,53およびインバータ54からなる。
図4のプリチャージ回路51は、前述したトランスファゲート回路TG1,TG2と同様な構成を有する3つのトランスファゲート回路TG2,TG5,TG6、2つの負論理入力ANDゲート52,53およびインバータ54からなる。
トランスファゲート回路TG5の共通ドレインが第3プリチャージ電圧(VWBL0)の供給線に接続され、共通ソースが書き込みビット線WBLに接続されている。
トランスファゲート回路TG6の共通ドレインが第4プリチャージ電圧(VWBL1)の供給線に接続され、共通ソースが書き込みビット線WBLに接続されている。
トランスファゲート回路TG2の共通ドレインが第2プリチャージ電圧(VRBL)の供給線に接続され、共通ソースが読み出しビット線RBLに接続されている。
トランスファゲート回路TG6の共通ドレインが第4プリチャージ電圧(VWBL1)の供給線に接続され、共通ソースが書き込みビット線WBLに接続されている。
トランスファゲート回路TG2の共通ドレインが第2プリチャージ電圧(VRBL)の供給線に接続され、共通ソースが読み出しビット線RBLに接続されている。
負論理入力ANDゲート52の一方入力にプリチャージ信号(/PRE)が印加され、他方入力にリフレッシュ動作信号(/REFE)が印加され、出力はトランスファゲート回路TG5の制御ノードに接続されている。
負論理入力ANDゲート53一方入力にインバータ54を介してリフレッシュ動作信号(/REFE)の反転信号が印加され、他方入力にリフレッシュ動作信号(/REFE)が印加され、出力はトランスファゲート回路TG6の制御ノードに接続されている。
トランスファゲート回路TG2はプリチャージ信号(/PRE)により制御される。
負論理入力ANDゲート53一方入力にインバータ54を介してリフレッシュ動作信号(/REFE)の反転信号が印加され、他方入力にリフレッシュ動作信号(/REFE)が印加され、出力はトランスファゲート回路TG6の制御ノードに接続されている。
トランスファゲート回路TG2はプリチャージ信号(/PRE)により制御される。
図5に、図3,図4のANDゲート13に与えるローカルワード線選択信号WWL_SELを生成するYアドレスデコーダ3(図2)の回路図を示す。また、図6に、図2のYゲートセレクタ6の回路図を示す。これらの回路図では、2つの選択信号から4つの出力の何れかをアクティブにする回路を例示する。
図5のYアドレスデコーダ3は、4つのインバータ31、4つのNANDゲート32、および、4つの負論理入力ORゲート33からなる。Yアドレスデコーダ3は、X選択信号X0,X1を入力し、ローカルワード線選択信号WWL_SEL0,WWL_SEL1,WWL_SEL2,WWL_SEL4の何れかをアクティブ(ハイレベル)にする回路である。
一般的なアドレスデコーダ構成は、最終段がバッファまたはインバータでよい。
これと比較すると本実施形態では、最終段が2入力の負論理入力ORゲート33からなり、その一方入力が前段のNANDゲート32の出力に接続され、他方入力にリフレッシュ動作時に活性化するローアクティブのリフレッシュ動作信号(/REFE)が入力される。
この構成を採用した理由は、前述したように第2センスアンプ回路20がリフレッシュ時に全活性化することに対応して、同一行の全てのブロックにおいてローカル書き込みワード線LWWLを活性化するためである。
一方入力にリフレッシュ動作信号(/REFE)が印加される負論理入力ORゲート33によりYアドレスデコーダ3の最終段を形成していることが、本実施形態の回路の特徴の一つである。
これと比較すると本実施形態では、最終段が2入力の負論理入力ORゲート33からなり、その一方入力が前段のNANDゲート32の出力に接続され、他方入力にリフレッシュ動作時に活性化するローアクティブのリフレッシュ動作信号(/REFE)が入力される。
この構成を採用した理由は、前述したように第2センスアンプ回路20がリフレッシュ時に全活性化することに対応して、同一行の全てのブロックにおいてローカル書き込みワード線LWWLを活性化するためである。
一方入力にリフレッシュ動作信号(/REFE)が印加される負論理入力ORゲート33によりYアドレスデコーダ3の最終段を形成していることが、本実施形態の回路の特徴の一つである。
図6のYゲートセレクタ6は、4つのインバータ61、4つのNANDゲート62、4つの負論理入力ANDゲート63、および、1つのインバータ64からなる。Yゲートセレクタ6は、Y選択信号Y0,Y1を入力し、Yゲート選択信号YG0,YG1,YG2,YG3の何れかをアクティブ(ハイレベル)にする回路である。Yゲート選択信号YG0〜YG3は、図3,図4のYゲート回路60を選択し、書き込みビット線WBLとグローバル書き込みビット線GWBLとの接続、ならびに、読み出しビット線RBLとグローバル読み出しビット線GRBLとの接続を制御するための信号である。
一般的なアドレスデコーダ構成は、最終段がバッファまたはインバータでよい。
これと比較すると本実施形態では、最終段が2入力の負論理入力ANDゲート63からなり、その一方入力に、インバータ64を介してリフレッシュ動作信号(/REFE)が入力可能となっている。
この構成を採用した理由は、前述したように書き込みおよび読み出し時にはYゲート選択信号YG0〜YG3の何れかを活性化する動作を可能とし、読み出しビット線RBLと読み出し回路7との接続を可能とする一方で、リフレッシュ時には、Yゲート選択信号YG0〜YG3の活性化を不許可にし、第2センスアンプ回路20を第1センスアンプ回路と切り離して、第2センスアンプ回路20側でデータセンシングを行わせるためである。
リフレッシュ動作信号(/REFE)の反転信号を生成するインバータ64と、一方入力にリフレッシュ動作信号(/REFE)の反転信号が印加される負論理入力ANDゲート63を設けたことが、本実施形態の特徴の一つである。
これと比較すると本実施形態では、最終段が2入力の負論理入力ANDゲート63からなり、その一方入力に、インバータ64を介してリフレッシュ動作信号(/REFE)が入力可能となっている。
この構成を採用した理由は、前述したように書き込みおよび読み出し時にはYゲート選択信号YG0〜YG3の何れかを活性化する動作を可能とし、読み出しビット線RBLと読み出し回路7との接続を可能とする一方で、リフレッシュ時には、Yゲート選択信号YG0〜YG3の活性化を不許可にし、第2センスアンプ回路20を第1センスアンプ回路と切り離して、第2センスアンプ回路20側でデータセンシングを行わせるためである。
リフレッシュ動作信号(/REFE)の反転信号を生成するインバータ64と、一方入力にリフレッシュ動作信号(/REFE)の反転信号が印加される負論理入力ANDゲート63を設けたことが、本実施形態の特徴の一つである。
図7は、読み出し回路7、書き込み回路8およびI/Oバッファ9の一部を示す回路図である。
図解した読み出し回路7内には、シングルエンド型の第1センスアンプ回路70が設けられている。
第1センスアンプ回路70は、2つのPMOSトランジスタ71,72と、3つのNMOSトランジスタ73〜75を有する差動アンプである。
PMOSトランジスタ71とNMOSトランジスタ73が縦続接続され、PMOSトランジスタ72とNMOSトランジスタ74が縦続接続され、PMOSトランジスタ71と72のソース同士、NMOSトランジスタ73と74のソース同士が接続されている。PMOSトランジスタ71,72のゲートが接続され、かつ、NMOSトランジスタ73のドレインに接続されている。PMOSトランジスタ71と72の共通ソースが電源電圧線に接続され、NMOSトランジスタ73と74の共通ソースがNMOSトランジスタ75を介して接地電圧線に接続されている。
NMOSトランジスタ73のゲートがグローバル読み出しビット線GRBLに接続されて一方の差動入力を構成し、NMOSトランジスタ74のゲートに基準電圧VREFが供給される。NMOSトランジスタ75は、そのゲートに第1センスアンプイネーブル信号(SAE)が供給されたときにオンし、当該第1センスアンプ回路70を活性化する。
図解した読み出し回路7内には、シングルエンド型の第1センスアンプ回路70が設けられている。
第1センスアンプ回路70は、2つのPMOSトランジスタ71,72と、3つのNMOSトランジスタ73〜75を有する差動アンプである。
PMOSトランジスタ71とNMOSトランジスタ73が縦続接続され、PMOSトランジスタ72とNMOSトランジスタ74が縦続接続され、PMOSトランジスタ71と72のソース同士、NMOSトランジスタ73と74のソース同士が接続されている。PMOSトランジスタ71,72のゲートが接続され、かつ、NMOSトランジスタ73のドレインに接続されている。PMOSトランジスタ71と72の共通ソースが電源電圧線に接続され、NMOSトランジスタ73と74の共通ソースがNMOSトランジスタ75を介して接地電圧線に接続されている。
NMOSトランジスタ73のゲートがグローバル読み出しビット線GRBLに接続されて一方の差動入力を構成し、NMOSトランジスタ74のゲートに基準電圧VREFが供給される。NMOSトランジスタ75は、そのゲートに第1センスアンプイネーブル信号(SAE)が供給されたときにオンし、当該第1センスアンプ回路70を活性化する。
書き込み回路8はライトドライバ80を含む。ライトドライバ80は、図2の書き込みブロックセレクタ5から出力されるライトドライバイネーブル信号(DRVE)の入力に応じて、内蔵の書き込みラッチ回路の保持データを書き込みビット線WBLに出力する回路である。ライトドライバ80は、2つのPMOSトランジスタ81,82、2つのNMOSトランジスタ83,84およびインバータ85を有する。PMOSトランジスタ81,82とNMOSトランジスタ83,84が、電源電圧線と基準電圧線との間に縦続接続されている。そのうちPMOSトランジスタ82とNMOSトランジスタ83は、ゲート同士が接続され、当該共通ゲートにコモンデータ線IODが接続されている。PMOSトランジスタ82とNMOSトランジスタ83の接続点がグローバル書き込みビット線GWBLに接続されている。PMOSトランジスタ81、NMOSトランジスタ84およびインバータ85により、インバータ85の入力に印加されるライトドライバイネーブル信号(DRVE)に応じて電源供給が制御される。
I/Oバッファ9は、書き込みまたは読み出し時にデータを一時的に保持するデータラッチ回路90と、負論理で転送が制御される反転転送ゲート回路91,92と、出力バッファ93とを有する。データラッチ回路90と反転転送ゲート回路91または反転転送ゲート回路92とは、コモンデータ線IODの途中に挿入されている。
データラッチ回路90は2つのインバータの入力と出力を相互に接続した回路である。データラッチ回路90の出力は出力バッファ93を介して内部データ線INDに接続され、そこから不図示の入出力部(外部I/Oピン等)にデータが取り出し可能となっている。
データラッチ回路90は2つのインバータの入力と出力を相互に接続した回路である。データラッチ回路90の出力は出力バッファ93を介して内部データ線INDに接続され、そこから不図示の入出力部(外部I/Oピン等)にデータが取り出し可能となっている。
反転転送ゲート回路91,92は、それぞれ転送インバータ95と、制御インバータ96とを有する。
反転転送ゲート回路91はデータラッチ回路90とコモンデータ線IODとの間に接続され、その転送インバータ95は、第1センスアンプイネーブル信号(SAE)により動作が制御される。転送インバータ95の動作制御端子が制御インバータ96を介した負論理接続となっているため、第1センスアンプイネーブル信号(SAE)の非活性化(パルスの立ち下がり)により反転転送ゲート回路91が動作する。
この反転転送ゲート回路91は、転送インバータ95の入力にコモンデータ線IODが接続されていることから、第1センスアンプ回路70によりセンスされた読み出しデータを、第1センスアンプイネーブル信号(SAE)の非活性化に応じて、データラッチ回路90の入力に転送する回路である。
反転転送ゲート回路91はデータラッチ回路90とコモンデータ線IODとの間に接続され、その転送インバータ95は、第1センスアンプイネーブル信号(SAE)により動作が制御される。転送インバータ95の動作制御端子が制御インバータ96を介した負論理接続となっているため、第1センスアンプイネーブル信号(SAE)の非活性化(パルスの立ち下がり)により反転転送ゲート回路91が動作する。
この反転転送ゲート回路91は、転送インバータ95の入力にコモンデータ線IODが接続されていることから、第1センスアンプ回路70によりセンスされた読み出しデータを、第1センスアンプイネーブル信号(SAE)の非活性化に応じて、データラッチ回路90の入力に転送する回路である。
同様に、反転転送ゲート回路92は、データラッチ回路90とコモンデータ線IODとの間に接続され、その転送インバータ95は、ハイアクティブのラッチ入力イネーブル信号(DLE)により動作が制御される。転送インバータ95の動作制御端子が制御インバータ96を介した負論理接続となっているため、ラッチ入力イネーブル信号(DLE)の非活性化(パルスの立ち下がり)により反転転送ゲート回路92が動作する。
この反転転送ゲート回路92は、転送インバータ95の入力に内部データ線INDが接続されていることから、ラッチ入力イネーブル信号(DLE)の非活性化に応じて、内部データ線INDから入力された書き込みデータをデータラッチ回路90の入力に転送する回路である。
この反転転送ゲート回路92は、転送インバータ95の入力に内部データ線INDが接続されていることから、ラッチ入力イネーブル信号(DLE)の非活性化に応じて、内部データ線INDから入力された書き込みデータをデータラッチ回路90の入力に転送する回路である。
なお、図7には読み出しビット線RBLに接続されているプリチャージトランジスタ55を示すが、これにより、図3,図4のトランスファゲート回路TG2を置き換え可能である。
以下、上記構成の半導体メモリデバイスの動作(読み出し、書き込みおよびリフレッシュ)を、図8に沿って説明する。また、この説明では適宜、図2〜図7を参照する。
図8(A)〜図8(S)は、各種信号および信号線の電圧波形を示すタイミングチャートである。
図示の動作は、読み出しと書き込みを2回繰り返し、その後、リフレッシュする。1回目の読み出し(Read 0)は読み出しビット線RBL0の読み出しであり、2回目の読み出し(Read 1)は読み出しビット線RBL1の読み出しであり、1回目の書き込み(Write 0)は書き込みビット線WBL0からの書き込みであり、2回目の書き込み(Write 1)は書き込みビット線WBL1からの書き込みである。リフレッシュ動作は行内の全てのセルに対して一括して行う。
ここでプリチャージ回路の構成は図3を前提とし、適宜図4の動作も説明する。
図示の動作は、読み出しと書き込みを2回繰り返し、その後、リフレッシュする。1回目の読み出し(Read 0)は読み出しビット線RBL0の読み出しであり、2回目の読み出し(Read 1)は読み出しビット線RBL1の読み出しであり、1回目の書き込み(Write 0)は書き込みビット線WBL0からの書き込みであり、2回目の書き込み(Write 1)は書き込みビット線WBL1からの書き込みである。リフレッシュ動作は行内の全てのセルに対して一括して行う。
ここでプリチャージ回路の構成は図3を前提とし、適宜図4の動作も説明する。
<データ読み出し>
図2の制御回路11に入力されるチップイネーブル信号(CE)に基づいて当該半導体メモリデバイスが動作可能になる。
まず、スタンバイ状態において、図8(B)に示すようにプリチャージ信号(/PRE)が“L(ローレベル)”なので、図3においてトランスファゲート回路TG2がオンしている。このため、図8(D),(G)に示すように、読み出しビット線RBL0が第2プリチャージ電圧(VRBL)に保持されている。また、図8(F),(H)に示すように、書き込みビット線WBL0,WBL1が、第2プリチャージ電圧(VRBL)よりも低い、たとえばVdd/2の第1プリチャージ電圧(VWBL)で保持されている。
図2の制御回路11に入力されるチップイネーブル信号(CE)に基づいて当該半導体メモリデバイスが動作可能になる。
まず、スタンバイ状態において、図8(B)に示すようにプリチャージ信号(/PRE)が“L(ローレベル)”なので、図3においてトランスファゲート回路TG2がオンしている。このため、図8(D),(G)に示すように、読み出しビット線RBL0が第2プリチャージ電圧(VRBL)に保持されている。また、図8(F),(H)に示すように、書き込みビット線WBL0,WBL1が、第2プリチャージ電圧(VRBL)よりも低い、たとえばVdd/2の第1プリチャージ電圧(VWBL)で保持されている。
なお、図4の構成をとる場合、リフレッシュ動作時のみ活性化する信号(/REFE)により、書き込みビット線WBLをリフレッシュ動作時に第3プリチャージ電圧(VWBL0)(例えばVdd/2)にプリチャージし、リフレッシュ動作時以外は第4プリチャージ電圧(VWBL1)(例えば接地電位)にプリチャージするようにすることも可能である。このようにすることで、リフレッシュ動作時以外は書き込みワード線WBLの電圧を、例えば接地電位に固定することができるので、書き込みワード線WBLからの電流リークを最小化、最適化することが可能である。
つぎに時点T0にて以下の動作を行う。
(1)“0”データの読み出し動作が始まると、図2のXアドレス信号(X-Address)がXアドレスデコーダ2およびロウデコーダ12によりデコードされ、その結果、図8(A)に示すように、読み出しワード線RWL0の電圧が立ち上がる。
(2)図8(B)に示すようにプリチャージ信号(/PRE)を“L”から“H”にする。これにより、図3のトランスファゲート回路TG2がオフし、読み出しビット線RBLのプリチャージがオフ(終了)する。
(3)図2のYアドレス信号(Y-Address)がYアドレスデコーダ3によりデコードされ、その結果、図8(S)に示すYゲート選択信号(YG)の電圧が立ち上がり、図3のYゲート回路60がオンして、グローバル読み出しビット線GRBLと読み出しビット線RBLとを接続する。これにより、読み出しビット線RBLと第1センスアンプ回路70とを接続する。
(1)“0”データの読み出し動作が始まると、図2のXアドレス信号(X-Address)がXアドレスデコーダ2およびロウデコーダ12によりデコードされ、その結果、図8(A)に示すように、読み出しワード線RWL0の電圧が立ち上がる。
(2)図8(B)に示すようにプリチャージ信号(/PRE)を“L”から“H”にする。これにより、図3のトランスファゲート回路TG2がオフし、読み出しビット線RBLのプリチャージがオフ(終了)する。
(3)図2のYアドレス信号(Y-Address)がYアドレスデコーダ3によりデコードされ、その結果、図8(S)に示すYゲート選択信号(YG)の電圧が立ち上がり、図3のYゲート回路60がオンして、グローバル読み出しビット線GRBLと読み出しビット線RBLとを接続する。これにより、読み出しビット線RBLと第1センスアンプ回路70とを接続する。
すると、メモリセルMCに蓄えられたストレージノードSNの電圧に応じて、図8(D)に示すように、読み出しビット線RBLのプリチャージ電荷がディスチャージされる。
一定期間ディスチャージした時点T01にて、図8(N)の第1センスアンプイネーブル信号(SAE)の電圧を立ち上げる。これにより、図7の第1センスアンプ回路70が、読み出しビット線RBLの電圧と、たとえば制御回路11で内部発生された基準電圧VREF、たとえばVdd/2とを差動センス動作する。第1センスアンプ回路70の出力から、読み出しビット線RBLの電圧に応じて電源電圧レベルまたは接地電圧レベルに増幅された読み出しデータがコモンデータ線IODに排出される。
一定期間ディスチャージした時点T01にて、図8(N)の第1センスアンプイネーブル信号(SAE)の電圧を立ち上げる。これにより、図7の第1センスアンプ回路70が、読み出しビット線RBLの電圧と、たとえば制御回路11で内部発生された基準電圧VREF、たとえばVdd/2とを差動センス動作する。第1センスアンプ回路70の出力から、読み出しビット線RBLの電圧に応じて電源電圧レベルまたは接地電圧レベルに増幅された読み出しデータがコモンデータ線IODに排出される。
つぎに時点T02にて、以下の動作を行う。
(1)図8(N)の第1センスアンプイネーブル信号(SAE)の電圧を立ち下げて第1センスアンプ回路70をオフする。第1センスアンプイネーブル信号(SAE)の電圧がたち下がると、図7の反転転送ゲート回路91がオンする。すると、読み出しデータがデータラッチ回路90に入力され、そこで保持(ラッチ)される。
このラッチされた読み出しデータ(ラッチデータ)は、内部データ線INDから不図示の外部データ線に出力される。
(2)図8(S)のYゲート選択信号(YG)の電圧も立ち下げる。
(3)図8(B)のプリチャージ信号(/PRE)を再び“L”にする。これにより再度、読み出しビット線RBLを第2プリチャージ電圧(VRBL)にプリチャージする動作を開始する。
上記(1)〜(3)の動作が全て行われると、1回目の読み出し(Read 0)が終了する。
(1)図8(N)の第1センスアンプイネーブル信号(SAE)の電圧を立ち下げて第1センスアンプ回路70をオフする。第1センスアンプイネーブル信号(SAE)の電圧がたち下がると、図7の反転転送ゲート回路91がオンする。すると、読み出しデータがデータラッチ回路90に入力され、そこで保持(ラッチ)される。
このラッチされた読み出しデータ(ラッチデータ)は、内部データ線INDから不図示の外部データ線に出力される。
(2)図8(S)のYゲート選択信号(YG)の電圧も立ち下げる。
(3)図8(B)のプリチャージ信号(/PRE)を再び“L”にする。これにより再度、読み出しビット線RBLを第2プリチャージ電圧(VRBL)にプリチャージする動作を開始する。
上記(1)〜(3)の動作が全て行われると、1回目の読み出し(Read 0)が終了する。
<データ書き込み動作>
1回目の読み出し(Read 0)の開始前と同様、時点T02からT1の間に、読み出しビット線RBLを第2プリチャージ電圧(VRBL)、書き込みビット線WBLを第1プリチャージ電圧(VWBL)にプリチャージする。
1回目の読み出し(Read 0)の開始前と同様、時点T02からT1の間に、読み出しビット線RBLを第2プリチャージ電圧(VRBL)、書き込みビット線WBLを第1プリチャージ電圧(VWBL)にプリチャージする。
図2の制御回路11に入力される書き込みイネーブル信号(WE)により書き込み動作が活性化されると、時点T1において、以下の動作が実行される。
(1)図8(E)に示すように、書き込みデータ“WD0”が内部データ線INDに出力される。
(2)図8(Q)のラッチ入力イネーブル信号(DLE)の電圧が立ち上がる。これにより、図7に示す回路において、書き込みデータ“WD0”が反転転送ゲート回路92を通って、データラッチ回路90に転送され、ここでラッチされる。
(3)図8(R)のライトドライバイネーブル信号(DRVE)の電圧が立ち上がり、同時に、図8(S)のYゲート選択信号(YG)の電圧が立ち上がる。これにより、図7のライトドライバ80と図3のYゲート回路60がオンする。すると、ラッチされた書き込みデータが、オンしたライトドライバ80からグローバル書き込みビット線GWBLに排出され、さらにYゲート回路60から書き込みビット線WBLに転送される。
(4)Xアドレス信号(X-Address)がXアドレスデコーダ2とロウデコーダ12によりデコーダされ、その結果、図8(I)のグローバル書き込みワード線GWWLが活性化する。また、Xアドレス信号(X-Address)がXアドレスデコーダ2とローカルエリア・アドレスデコーダ4によりデコーダされ、その結果、図8(J)のローカルワード線選択信号WWL_SELが活性化する。この活性化した2種類の信号線を、図3のANDゲート13で論理積を取った結果、図8(K)のローカル書き込みワード線LWWL_0が活性化する。そして、前述の書き込みビット線WBLに印加された書き込み電圧をメモリセルMCのストレージノードSNに書き込む。
(1)図8(E)に示すように、書き込みデータ“WD0”が内部データ線INDに出力される。
(2)図8(Q)のラッチ入力イネーブル信号(DLE)の電圧が立ち上がる。これにより、図7に示す回路において、書き込みデータ“WD0”が反転転送ゲート回路92を通って、データラッチ回路90に転送され、ここでラッチされる。
(3)図8(R)のライトドライバイネーブル信号(DRVE)の電圧が立ち上がり、同時に、図8(S)のYゲート選択信号(YG)の電圧が立ち上がる。これにより、図7のライトドライバ80と図3のYゲート回路60がオンする。すると、ラッチされた書き込みデータが、オンしたライトドライバ80からグローバル書き込みビット線GWBLに排出され、さらにYゲート回路60から書き込みビット線WBLに転送される。
(4)Xアドレス信号(X-Address)がXアドレスデコーダ2とロウデコーダ12によりデコーダされ、その結果、図8(I)のグローバル書き込みワード線GWWLが活性化する。また、Xアドレス信号(X-Address)がXアドレスデコーダ2とローカルエリア・アドレスデコーダ4によりデコーダされ、その結果、図8(J)のローカルワード線選択信号WWL_SELが活性化する。この活性化した2種類の信号線を、図3のANDゲート13で論理積を取った結果、図8(K)のローカル書き込みワード線LWWL_0が活性化する。そして、前述の書き込みビット線WBLに印加された書き込み電圧をメモリセルMCのストレージノードSNに書き込む。
つぎに、時点T11にて以下の動作を行う。
(1)図8(I)のグローバル書き込みワード線GWWLを非活性にする。
(2)図8(J)のローカルワード線選択信号WWL_SELの電圧を立ち下げ、書き込みワード線WWLを非活性にする。
(3)図8(B)のプリチャージ信号(/PRE)を“L”にし、再度、書き込みビット線WBLを第1プリチャージ電圧(VWBL)にプリチャージする。
(4)図8(Q)〜図8(S)のラッチ入力イネーブル信号(DLE)、ライトドライバイネーブル信号(DRVE)およびYゲート選択信号(YG)の各電圧を全て立ち下げる。
以上の(1)〜(4)の動作により、メモリセル書き込み動作は完了する。
(1)図8(I)のグローバル書き込みワード線GWWLを非活性にする。
(2)図8(J)のローカルワード線選択信号WWL_SELの電圧を立ち下げ、書き込みワード線WWLを非活性にする。
(3)図8(B)のプリチャージ信号(/PRE)を“L”にし、再度、書き込みビット線WBLを第1プリチャージ電圧(VWBL)にプリチャージする。
(4)図8(Q)〜図8(S)のラッチ入力イネーブル信号(DLE)、ライトドライバイネーブル信号(DRVE)およびYゲート選択信号(YG)の各電圧を全て立ち下げる。
以上の(1)〜(4)の動作により、メモリセル書き込み動作は完了する。
本書き込み動作の特徴は、ローカル書き込みワード線LWWLを活性化する領域をメモリセルアレイ内の一部に限定していることから、非活性領域に対して、書き込みの前に、事前にメモリセルのデータを退避させるための読み出しが不要であることである。
<リフレッシュ動作>
時点T30〜T4間のスタンバイ状態では、読み出し時、書き込み時と同様、図8(D),(G)の読み出しビット線RBL0,RBL1は第2プリチャージ電圧(VRBL)に、図8(F),(H)の書き込みビット線WBL0,WBL1は第1プリチャージ電圧(VWBL)にプリチャージされている。
時点T30〜T4間のスタンバイ状態では、読み出し時、書き込み時と同様、図8(D),(G)の読み出しビット線RBL0,RBL1は第2プリチャージ電圧(VRBL)に、図8(F),(H)の書き込みビット線WBL0,WBL1は第1プリチャージ電圧(VWBL)にプリチャージされている。
制御回路11の制御によりリフレッシュ動作に遷移すると、以下の動作が行われる。
(1)リフレッシュ動作時のみ活性化する信号、すなわち図8(C)のリフレッシュ動作信号(/REFE)の電圧が立ち下げる。これにより、読み出しビット線RBLのプリチャージをオフする。
(2)リフレッシュ動作信号(/REFE)が図5のYアドレスデコーダ3に入力されていることから、上記(1)の結果として、図8(J),(L)に示すように、ローカルワード線選択信号WWL_SELが全て活性化された状態となる。ただし、この時点ではグローバル書き込みワード線GWWLが活性化していないことから、図3のANDゲート13がオンできず、ローカル書き込みワード線LWWLは活性化していない。
(3)図6のYゲートセレクタ6にリフレッシュ動作信号(/REFE)が入力されていることから、上記(1)の結果として、図8(S)に示すようにYゲート選択信号(YG)は全て非活性の状態となる。
(4)リフレッシュ対象の読み出しワード線RWL上のセルデータを読み出すため、図8(A)に示すように、一定期間、読み出しワード線RWLの電圧を立ち上げる。これと同時に、図8(B)のプリチャージ信号(/PRE)の電圧を“H”にする。すると、同一行の全メモリセルのストレージノード電圧に応じて、読み出しビット線RBLのプリチャージ電荷が図8(D),(G)のようにディスチャージされる。
(1)リフレッシュ動作時のみ活性化する信号、すなわち図8(C)のリフレッシュ動作信号(/REFE)の電圧が立ち下げる。これにより、読み出しビット線RBLのプリチャージをオフする。
(2)リフレッシュ動作信号(/REFE)が図5のYアドレスデコーダ3に入力されていることから、上記(1)の結果として、図8(J),(L)に示すように、ローカルワード線選択信号WWL_SELが全て活性化された状態となる。ただし、この時点ではグローバル書き込みワード線GWWLが活性化していないことから、図3のANDゲート13がオンできず、ローカル書き込みワード線LWWLは活性化していない。
(3)図6のYゲートセレクタ6にリフレッシュ動作信号(/REFE)が入力されていることから、上記(1)の結果として、図8(S)に示すようにYゲート選択信号(YG)は全て非活性の状態となる。
(4)リフレッシュ対象の読み出しワード線RWL上のセルデータを読み出すため、図8(A)に示すように、一定期間、読み出しワード線RWLの電圧を立ち上げる。これと同時に、図8(B)のプリチャージ信号(/PRE)の電圧を“H”にする。すると、同一行の全メモリセルのストレージノード電圧に応じて、読み出しビット線RBLのプリチャージ電荷が図8(D),(G)のようにディスチャージされる。
時点T5では、図8(A)の読み出しワード線RWLの電圧を立ち下げ、これと同時に、図8(O),(P)に示すように、第2センスアンプイネーブル信号(/RSAEP,RSAEN)を活性化する。これにより、図3のクロス・カップル・ラッチ型を有する第2センスアンプ回路20が動作し、読み出しビット線RBLと書き込みビット線WBL間の電位差、たとえばVdd/2から変化した電位差を増幅する。
このとき、センスアンプ動作はメモリセル読み出し動作並みに高速動作させる必要がない。このため、クロス・カップル・ラッチ型の第2センスアンプ回路20は、そのトランジスタサイズを小さくすることが可能である。
このとき、センスアンプ動作はメモリセル読み出し動作並みに高速動作させる必要がない。このため、クロス・カップル・ラッチ型の第2センスアンプ回路20は、そのトランジスタサイズを小さくすることが可能である。
ストレージノードSNの電圧が“L”のときに上記センスアンプ動作を行うと、書き込みビット線WBLには“L”電圧が出力される。ストレージノードSNの電圧が“H”のときに上記センスアンプ動作を行うと、書き込みビット線WBLには“H”電圧が出力される。このため、センス動作完了後、再書き込みデータが既に書き込みビット線WBL線上に出力されている状態になっている。このとき、Yゲートセレクタ6内のYゲート回路60が全て非活性(オフ)となっていることから、書き込みビット線WBL上の書き込みデータは、そこで保持される。
時点T6では、図8(I),(K)に示すように、グローバル書き込みワード線GWWLの電圧を一定期間立ち上げる。このとき、ローカルワード線選択信号WWL_SELが全て“H”であることから、当該グローバル書き込みワード線GWWLに対応する行の全てのローカル書き込みワード線LWWLが全選択状態、すなわち“H”になる。これにより、同一グローバル書き込みワード線GWWL上の全てのメモリセルへの書き込みトランジスタWTがオンする。このとき書き込みビット線WBLには再書き込みデータが出力されて保持されている。したがって、オン状態の書き込みトランジスタWTからメモリセルMCの記憶ノードに再書き込みデータが書き込まれる。
この再書き込み動作完了後、時点T7にて、図8(O),(P)に示すように第2センスアンプイネーブル信号(RSAEN)の電圧を立ち下げ、第2センスアンプイネーブル信号(/RSAEP)の電圧を立ち上げる。これによりセンスアンプ動作が終了する。
また、図8(B)に示すように、時点T7にて、プリチャージ信号(/PRE)の電圧を立ち下げ、読み出しビット線RBLおよび書き込みビット線WBLをプリチャージする。
このプリチャージ完了後、グローバル書き込みワード線GWWLのアドレスを遷移させることで、上記と同様なリフレッシュ動作を他のメモリセル行に対して繰り返すことが可能である。
また、図8(B)に示すように、時点T7にて、プリチャージ信号(/PRE)の電圧を立ち下げ、読み出しビット線RBLおよび書き込みビット線WBLをプリチャージする。
このプリチャージ完了後、グローバル書き込みワード線GWWLのアドレスを遷移させることで、上記と同様なリフレッシュ動作を他のメモリセル行に対して繰り返すことが可能である。
本リフレッシュ動作の特徴として、ローカルワード線選択信号WWL_SELを全活性化することと、Yゲート選択信号(YG)を全非活性にすることによって、リフレッシュ時の再書き込み対称を、グローバル書き込みワード線GWWLに接続されている全てのメモリセルMCにすることができる。
これにより、グローバル書き込みワード線GWWLの本数と同じ数だけ、上記再書き込みを実行することでメモリセルアレイのリフレッシュが可能となる。1つのグローバル書き込みワード線GWWLに接続されているメモリセル行への書き込み動作をブロック数と同じ数だけ繰り返す必要がある対し、再書き込み動作は一括して行えることから、再書き込み時間、ひいてはリフレッシュ動作時間が大幅に高速化しているという利点がある。
これにより、グローバル書き込みワード線GWWLの本数と同じ数だけ、上記再書き込みを実行することでメモリセルアレイのリフレッシュが可能となる。1つのグローバル書き込みワード線GWWLに接続されているメモリセル行への書き込み動作をブロック数と同じ数だけ繰り返す必要がある対し、再書き込み動作は一括して行えることから、再書き込み時間、ひいてはリフレッシュ動作時間が大幅に高速化しているという利点がある。
また、リフレッシュ動作時のみ、第2センスアンプ回路20を用いて、読み出しビット線電圧と書き込みビット線電圧との差動増幅動作を行う。このため、本動作では、通常メモリセルデータ読み出し時のセンスアンプ動作に対する制約がないという利点がある。
さらに、図3のYゲート回路60の動作が、クロス・カップル・ラッチ型の第2センスアンプ回路20の動作を補助するという利点がある。以下、このセンスアンプ回路の補助的動作について説明する。
図3および図4ではNMOSトランジスタとPMOSトランジスタとからなるトランスファゲートTG3,TG4を介して,読み出しビット線RBLとグローバル読み出しビット線GRBLとの接続、ならびに、書き込みビット線WBLとグローバル書き込みビット線GWBLとの接続が制御される。このようなトランスファゲートの構成は、しきい値電圧Vth相当の電圧が転送により損失するという不都合がなく、グローバル書き込みビット線GWBL電位を書き込みビット線WBLに効率よく伝播できるという利点がある。
しかし、素子数の増大、寄生容量の増大により回路構成素子面積および動作速度においては不利である。
しかし、素子数の増大、寄生容量の増大により回路構成素子面積および動作速度においては不利である。
図9は、この不利益がないYゲート回路60Aを示す回路図である。
図9に示すように、Yゲート回路60Aは、NMOSトランジスタのみで構成されている。
ただし、グローバル書き込みビット線GWBLの電圧を書き込みビット線WBLへ伝播する際、“H”電圧を伝播しようとするとNMOSトランジスタのしきい値電圧Vthn分だけ電位損失が生じる。
しかし、このYゲート回路60Aをオフさせたのち、第2センスアンプイネーブル信号(RSAEN,/RSAEP)を活性化し、第2センスアンプ回路20を動作させると、そのセンスアンプ電源電圧から電荷が書き込みビット線WBLに供給され、損失した電位を補ってくれる。よって、Yゲート回路60AをNMOSトランジスタのみで形成したことにより電位損失が生じても、そのことが動作上の不利益とならない。逆に、Yゲート回路の簡素化によって、グローバル読み出しビット線GRBLおよびグローバル書き込みビット線GWBLの負荷が減少し、回路構成素子面積に加えて、動作速度の改善が図られるという利益が生じる。
図9に示すように、Yゲート回路60Aは、NMOSトランジスタのみで構成されている。
ただし、グローバル書き込みビット線GWBLの電圧を書き込みビット線WBLへ伝播する際、“H”電圧を伝播しようとするとNMOSトランジスタのしきい値電圧Vthn分だけ電位損失が生じる。
しかし、このYゲート回路60Aをオフさせたのち、第2センスアンプイネーブル信号(RSAEN,/RSAEP)を活性化し、第2センスアンプ回路20を動作させると、そのセンスアンプ電源電圧から電荷が書き込みビット線WBLに供給され、損失した電位を補ってくれる。よって、Yゲート回路60AをNMOSトランジスタのみで形成したことにより電位損失が生じても、そのことが動作上の不利益とならない。逆に、Yゲート回路の簡素化によって、グローバル読み出しビット線GRBLおよびグローバル書き込みビット線GWBLの負荷が減少し、回路構成素子面積に加えて、動作速度の改善が図られるという利益が生じる。
また、書き込み動作の利点に関し、X(Y)アドレスデコーダにより、ローカルワード線選択信号WWL_SELをデコードし、グローバル書き込みワード線GWWLとローカルワード線選択信号WWL_SELとの論理積を取って書き込みワード線の活性化領域を制限している。このため、書き込み時に、同一書き込みワード線上の全てのセルデータを一度読み出す動作が必要なくなることから、書き込み動作が簡潔、かつ高速化でき、低消費電力の面でも有利となる。
1…メモリセルアレイ、2…Xアドレスデコーダ、3…Yアドレスデコーダ、4…ローカルエリア・アドレスデコーダ、5…書き込みブロックセレクタ、6…Yゲートセレクタ、7…読み出し回路、8…書き込み回路、9…I/Oバッファ、11…制御回路、12…ロウデコーダ、13…ANDゲート、20…第2センスアンプ回路、33…負論理入力ORゲート、50,51…プリチャージ回路、60,60A…Yゲート回路、63…負論理入力ANDゲート、64…インバータ、70…第1センスアンプ回路、MC…メモリセル、WWL…書き込みワード線、GWWL…グローバル書き込みワード線、LWWL…ローカル書き込みワード線、WBL…書き込みビット線、RWL…読み出しワード線、RBL…読み出しビット線、CSL…コモンソース線、SN…ストレージノード、WWL_SEL…ローカルワード線選択信号、(SAE)…第1センスアンプイネーブル信号、(/RSAEP,RSAEN)…第2センスアンプイネーブル信号、(/PRE)…プリチャージ信号、IOD…コモンデータ線、IND…内部データ線
Claims (10)
- メモリセルアレイを構成する各メモリセルが、書き込みトランジスタ、アンプトランジスタ、選択トランジスタ、キャパシタおよびストレージノードを有し、
前記書き込みトランジスタのソース・ドレイン領域の一方が前記書き込みビット線に接続され、他方が前記ストレージノードに接続され、ゲートが前記書き込みワード線に接続され、
前記アンプトランジスタのドレインが前記選択トランジスタのソースに接続され、ソースがコモンソース線に接続され、ゲートが前記ストレージノードに接続され、
前記選択トランジスタのドレインが前記読み出しビット線に接続され、ゲートが前記読み出しワード線に接続され、
前記書き込みビット線と前記読み出しビット線のそれぞれが複数設けられて、前記メモリセルアレイ内で列方向に並ぶ複数のメモリセルを共通接続し、
前記読み出しビット線ごとに接続され、隣接する所定数の読み出しビット線を単位として電圧センシングを行う複数の第1センスアンプ回路と、
同一メモリセルが接続されている前記書き込みビット線と前記読み出しビット線とのビット線対ごとに、当該ビット線対間に接続され、一度に全てのビット線対を電圧センスする複数の第2センスアンプ回路と、
を有する半導体メモリデバイス。 - 前記第1センスアンプ回路がシングルエンド型のセンスアンプ回路であり、
前記第2センスアンプ回路がクロス・カップル・ラッチ型センスアンプ回路である
請求項1に記載の半導体メモリデバイス。 - 前記第1センスアンプ回路を読み出し動作時に活性化させる第1センスアンプイネーブル信号と、前記第2センスアンプ回路をリフレッシュ動作時にのみに単独動作させる第2センスアンプイネーブル信号とを生成する制御回路を、
さらに有する請求項1に記載の半導体メモリデバイス。 - 前記書き込みビット線を第1プリチャージ電圧に充電し、前記読み出しビット線を第2プリチャージ電圧に充電するプリチャージ回路をさらに有し、
前記第2センスアンプ回路は、前記メモリセルの記憶データに応じて、前記読み出しビット線のプリチャージ電荷を一定期間ディスチャージしたときの当該読み出しビット線と前記書き込みビット線との電位差を増幅する
請求項1に記載の半導体メモリデバイス。 - 前記第1プリチャージ電圧は、前記第2プリチャージ電圧より低い電圧であり、
前記第2センスアンプ回路は、前記ディスジャージで前記第2プリチャージ電圧から低下した前記読み出しビット線の電圧と、前記書き込みビット線の電圧との大小関係が逆転するか否かを検出する
請求項4に記載の半導体メモリデバイス。 - 書き込みデータを入力し、当該書き込みデータの出力を制御する書き込み回路と、
前記メモリセルアレイと前記第2センスアンプ回路とが接続されている前記書き込みビット線と、前記書き込み回路との間に、書き込み動作期間にオンし、前記第2センスアンプ回路が電圧センシングするリフレッシュ動作中、オフする書き込みビット線のスイッチ手段を
さらに有する請求項1に記載の半導体メモリデバイス。 - 前記書き込みビット線のスイッチ手段が単一のNMOSトランジスタから形成されている
請求項6に記載の半導体メモリデバイス。 - 前記メモリセルアレイと前記第2センスアンプ回路とが接続されている前記読み出しビット線と、前記第1センスアンプ回路との間に、書き込み動作期間にオンし、前記リフレッシュ動作中、オフする読み出しビット線のスイッチ手段と、
前記書き込みビット線のスイッチ手段と前記読み出しビット線のスイッチ手段とを制御する選択信号を、書き込みおよび読み出しの動作時に活性可能とし、前記リフレッシュ動作中に活性不能とする選択信号生成回路と、
をさらに有する請求項6に記載の半導体メモリデバイス。 - 前記複数の書き込みワード線の各々が、1本のグローバル書き込みワード線と、前記メモリセルを共通接続する複数のローカル書き込みワード線とを含み、
アドレス信号を入力してデコードし、複数のローカルワード線選択信号を生成するアドレスデコーダを有し、
前記グローバル書き込みワード線が一方入力に接続され、1つのローカルワード線選択信号が他方入力に接続され、1つのローカル書き込みワード線が出力に接続されている2入力ANDゲート回路を複数設け、
前記アドレスデコーダは、前記複数のローカルワード線選択信号の一部を活性化することによって、前記複数のローカル書き込みワード線の一部を活性化する
請求項1に記載の半導体メモリデバイス。 - 前記アドレスデコーダは、前記第2センスアンプ回路を動作させる信号を入力し、当該信号の入力期間中は、前記複数のローカルワード線選択信号の全てを活性化する
請求項9に記載の半導体メモリデバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005299895A JP2007109325A (ja) | 2005-10-14 | 2005-10-14 | 半導体メモリデバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005299895A JP2007109325A (ja) | 2005-10-14 | 2005-10-14 | 半導体メモリデバイス |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007109325A true JP2007109325A (ja) | 2007-04-26 |
Family
ID=38035080
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005299895A Pending JP2007109325A (ja) | 2005-10-14 | 2005-10-14 | 半導体メモリデバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007109325A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012119050A (ja) * | 2010-11-08 | 2012-06-21 | Semiconductor Energy Lab Co Ltd | 半導体メモリ装置および半導体メモリ装置の駆動方法 |
JP2017120683A (ja) * | 2011-12-02 | 2017-07-06 | 株式会社半導体エネルギー研究所 | 記憶装置の駆動方法 |
CN112102864A (zh) * | 2019-06-18 | 2020-12-18 | Gsi技术有限公司 | 使用互补异或存储单元的处理阵列装置和计算存储单元 |
CN113012738A (zh) * | 2021-03-31 | 2021-06-22 | 北京大学深圳研究生院 | 一种存储单元、存储器阵列和全数字静态随机存储器 |
CN113140238A (zh) * | 2020-01-16 | 2021-07-20 | 台湾积体电路制造股份有限公司 | 存储器电路及其操作方法以及信号网络 |
CN115312091A (zh) * | 2022-07-07 | 2022-11-08 | 北京超弦存储器研究院 | 一种存储单元、阵列、系统及数据读写方法和控制芯片 |
-
2005
- 2005-10-14 JP JP2005299895A patent/JP2007109325A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012119050A (ja) * | 2010-11-08 | 2012-06-21 | Semiconductor Energy Lab Co Ltd | 半導体メモリ装置および半導体メモリ装置の駆動方法 |
JP2017120683A (ja) * | 2011-12-02 | 2017-07-06 | 株式会社半導体エネルギー研究所 | 記憶装置の駆動方法 |
CN112102864A (zh) * | 2019-06-18 | 2020-12-18 | Gsi技术有限公司 | 使用互补异或存储单元的处理阵列装置和计算存储单元 |
CN113140238A (zh) * | 2020-01-16 | 2021-07-20 | 台湾积体电路制造股份有限公司 | 存储器电路及其操作方法以及信号网络 |
CN113140238B (zh) * | 2020-01-16 | 2024-05-07 | 台湾积体电路制造股份有限公司 | 存储器电路及其操作方法以及信号网络 |
CN113012738A (zh) * | 2021-03-31 | 2021-06-22 | 北京大学深圳研究生院 | 一种存储单元、存储器阵列和全数字静态随机存储器 |
CN113012738B (zh) * | 2021-03-31 | 2022-06-21 | 北京大学深圳研究生院 | 一种存储单元、存储器阵列和全数字静态随机存储器 |
CN115312091A (zh) * | 2022-07-07 | 2022-11-08 | 北京超弦存储器研究院 | 一种存储单元、阵列、系统及数据读写方法和控制芯片 |
CN115312091B (zh) * | 2022-07-07 | 2023-09-05 | 北京超弦存储器研究院 | 存储单元、阵列读写方法、控制芯片、存储器和电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6181640B1 (en) | Control circuit for semiconductor memory device | |
US5812476A (en) | Refresh circuit for DRAM with three-transistor type memory cells | |
TWI514416B (zh) | 記憶胞以及動態記憶體陣列 | |
US7339850B2 (en) | Semiconductor memory device allowing high-speed data reading | |
US7259986B2 (en) | Circuits and methods for providing low voltage, high performance register files | |
US7907439B2 (en) | Semiconductor memory device | |
US20070153617A1 (en) | Semiconductor memory | |
US20020048210A1 (en) | Semiconductor memory device having hierarchical word line structure | |
JP2007042172A (ja) | 半導体メモリ装置 | |
US8824197B2 (en) | Static RAM | |
JP5798120B2 (ja) | 半導体記憶装置 | |
JPH0252358B2 (ja) | ||
JP6308218B2 (ja) | 半導体記憶装置 | |
JP2007109325A (ja) | 半導体メモリデバイス | |
US7719909B2 (en) | DRAM writing ahead of sensing scheme | |
JP2005085454A (ja) | メモリアレイを含む集積回路装置、およびセンスアンプを有するメモリを組込んだ集積回路装置においてパワーゲートするための方法 | |
US8363454B2 (en) | SRAM bit cell | |
US8279692B2 (en) | Semiconductor device having hierarchical data line structure and control method thereof | |
US7251189B2 (en) | Semiconductor storage device | |
US6570799B1 (en) | Precharge and reference voltage technique for dynamic random access memories | |
JP2009116994A (ja) | 半導体記憶装置 | |
US7936615B2 (en) | Methods for supplying power supply voltages in semiconductor memory devices and semiconductor memory devices using the same | |
US6434079B2 (en) | Semiconductor memory device for distributing load of input and output lines | |
JP5867275B2 (ja) | 半導体記憶装置およびそのデータ書き込み方法 | |
JPH07169261A (ja) | 半導体記憶装置 |