JP2007103754A - Cvd膜の製造方法及び電子デバイスの製造方法 - Google Patents

Cvd膜の製造方法及び電子デバイスの製造方法 Download PDF

Info

Publication number
JP2007103754A
JP2007103754A JP2005293238A JP2005293238A JP2007103754A JP 2007103754 A JP2007103754 A JP 2007103754A JP 2005293238 A JP2005293238 A JP 2005293238A JP 2005293238 A JP2005293238 A JP 2005293238A JP 2007103754 A JP2007103754 A JP 2007103754A
Authority
JP
Japan
Prior art keywords
cvd film
film
cvd
material gas
source gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005293238A
Other languages
English (en)
Other versions
JP4641922B2 (ja
Inventor
Yoshiie Matsumoto
好家 松本
Junichi Miyano
淳一 宮野
Kiyohiko Saikawa
清彦 歳川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Miyazaki Oki Electric Co Ltd
Lan Technical Service Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Miyazaki Oki Electric Co Ltd
Lan Technical Service Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd, Miyazaki Oki Electric Co Ltd, Lan Technical Service Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2005293238A priority Critical patent/JP4641922B2/ja
Publication of JP2007103754A publication Critical patent/JP2007103754A/ja
Application granted granted Critical
Publication of JP4641922B2 publication Critical patent/JP4641922B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】真空紫外光CVD膜において、段差被覆性及び表面平坦性を低下させることなく、耐クラック性を向上する。
【解決手段】段差を有する基板Sを100℃以下の温度に保ったままで、真空紫外光CVDにより主面SaにCVD膜34を成膜する。まず、直鎖状有機ケイ素化合物からなる第1材料ガスと、環状有機ケイ素化合物からなる第2材料ガスとを混合した第1原料ガスを用いて、下層CVD膜26を成膜する。これに引き続き、環状有機ケイ素化合物からなる第2原料ガスを用いて、下層CVD膜上に上層CVD膜28を成膜する。
【選択図】図2

Description

この発明は、真空紫外光CVD(vacuum ultra−violet chemical vapor deposition:以下、VUV−CVDと称する。)により成膜されるCVD膜の製造方法、及び、この製造方法を利用した電子デバイスの製造方法に関する。
半導体デバイスや、FPD(flat panel display)の製造プロセスにおける薄膜形成技術としてVUV−CVDが注目されている。
VUV−CVDは、波長が200nm以下の真空紫外光を照射することで原料ガスを分解し、下地上に堆積させる手法である。
VUV−CVDは、フォトンエネルギーを利用して成膜を行うために、下地に熱エネルギーを加える必要がない。そのため、下地温度が低温(≦100℃)であっても成膜を行うことができるという利点を有する(たとえば、特許文献1参照)。
特開2002−359241号公報
このような技術的背景の下に、発明者らは、半導体製造プロセスやFPD製造プロセスへのVUV−CVDの応用につき、鋭意検討を行った。
その結果、直鎖状有機ケイ素化合物と環状有機ケイ素化合物との混合ガスを原料ガスとして、VUV−CVDを行うことにより、良好な段差被覆性及び表面平坦性を有するCVD膜を成膜できることを見いだした。
ここで、直鎖状有機ケイ素化合物としては、たとえば、(ビスターシャルブチルアミノ)シラン(SiH[NH(C)])(以下、BTBASと称する。)を用いる。
また、環状有機ケイ素化合物としては、たとえば、オクタメチルシクロテトラシロキサン(((CHSiO))(以下、OMCTSと称する。)を用いる。
しかし、このCVD膜は、段差被覆性及び表面平坦性には優れるものの、耐クラック性が若干劣るという問題点があった。また、この問題点に付随して、CVD膜にクラック(ひび割れ)が発生した場合、このクラックを起点としてCVD膜の膜剥がれが生じる虞があるという問題点もあった。
この発明は、このような問題点に鑑みなされたものである。したがって、この発明の目的は、段差被覆性及び表面平坦性を低下させることなく、耐クラック性を向上したCVD膜を、VUV−CVDにより製造する方法を提供することにある。また、この発明の目的は、このCVD膜の製造方法を含む電子デバイスの製造方法を提供することにある。
上述した問題点を解決するために、この発明のCVD膜の製造方法は、段差を有する下地を100℃以下の温度に保ったままで、真空紫外光CVDにより下地表面にCVD膜を成膜する際に、以下の第1及び第2工程を実施する。
すなわち、第1工程では、直鎖状有機ケイ素化合物からなる第1材料ガスと、環状有機ケイ素化合物からなる第2材料ガスとを混合した第1原料ガスを用いて、下層CVD膜を成膜する。
そして、第2工程では、第1工程に引き続き、環状有機ケイ素化合物からなる第2原料ガスを用いて、下層CVD膜上に上層CVD膜を成膜する。
この発明のCVD膜の製造方法において、第1材料ガスとして、直鎖状有機ケイ素化合物としての(ビスターシャルブチルアミノ)シラン(SiH[NH(C)])を用いることが好ましい。ここで、(ビスターシャルブチルアミノ)シランは、下記化学式(1)で示される構造を有している。
Figure 2007103754
また、第2材料ガスとして、環状有機ケイ素化合物としてのオクタメチルシクロテトラシロキサン(((CHSiO))を用いることが好ましい。ここで、オクタメチルシクロテトラシロキサンは、下記化学式(2)で示される構造を有している。
Figure 2007103754
なお、この明細書中で有機ケイ素化合物とは、オルガノシロキサン及びオルガノシラザンを含むものとする。また、直鎖状有機ケイ素化合物とは、環をなさない有機ケイ素化合物のことを示す。また、環状有機ケイ素化合物とは、有機ケイ素化合物を構成する原子が分子内で環を作って結合しあっている有機ケイ素化合物を示す。
この発明のCVD膜の製造方法では、第1原料ガスにおいて、第1材料ガスに対する第2材料ガスの蒸気圧比Rを0.3≦R≦1.0の範囲に制御することが好ましい。
なお、第1材料ガスと第2材料ガスとの混合比率を規定する蒸気圧比Rは、第1材料ガスに対する第2材料ガスの体積比率又は流量比率(第2材料ガス/第1材料ガス)に等しい量である。したがって、蒸気圧比Rを、体積比率又は流量比率に置き換えてもかまわない。
この発明のCVD膜の製造方法において、下層CVD膜と上層CVD膜とが交互に堆積された堆積膜の表面における高低差が0.05μm以下となるまで、第1工程終了後に第2工程を行う工程単位を2回以上実施して堆積膜を形成することが好ましい。
この発明のCVD膜の製造方法において、工程単位の実施回につれて、第1材料ガスに対する第2材料ガスの蒸気圧比Rを0.3≦R≦1.0の範囲内で徐々に大きくした第1原料ガスを用いることが好ましい。
また、電子デバイスを、上述のCVD膜の製造方法を含む工程を経て製造してもよい。
ここで、電子デバイスとは、LSI等の半導体装置、及び、液晶表示デバイスや有機ELデバイス等のFPDを含むものとする。
この発明のCVD膜の製造方法は、以下に示す効果を奏する。
一般に、直鎖状有機ケイ素化合物を含む原料ガスから得られる真空紫外光CVD膜は、段差被覆性及び表面平坦性に優れている。よって、直鎖状有機ケイ素化合物を含む第1原料ガスを用いて成膜された下層CVD膜は、複雑な断面形状の段差を有する下地においても、この段差を良好に被覆し、平坦性に優れた表面を形成する。
また、一般に、環状有機ケイ素化合物からなる原料ガスより得られる真空紫外光CVD膜は、膜構造が堅牢である。よって、環状有機ケイ素化合物からなる第2原料ガスより成膜された上層CVD膜を、比較的柔らかい下層CVD膜上に堆積することにより、上層CVD膜は、下層CVD膜のアンカーとして機能する。よって、下層CVD膜を構成する分子の分子間結合の切断が抑制され、結果として、CVD膜におけるクラックの発生が抑制される。
さらに、第2原料ガスと第1原料ガスは、同種の環状有機ケイ素化合物を共通成分として含んでいるので、下層CVD膜と上層CVD膜との間に、両膜の界面を跨いで結合が生じる。その結果、両膜間の結合性(密着性)が高まる。
また、第1原料ガスにおいて、第1材料ガスに対する第2材料ガスの蒸気圧比Rを0.3≦R≦1.0の範囲とすることにより、下層CVD膜には適度な流動性が付与される。その結果、下層CVD膜の段差被覆性及び表面平坦性が良好に保たれる。
また、第1工程と第2工程とからなる工程単位を2回以上行うことで堆積膜(CVD膜)を形成している。その結果、下地の段差の高低差が大きくても、この段差に対応する領域における堆積膜表面の高低差を0.05μm以下とすることができる。つまり、工程単位を2回以上行うことにより、堆積膜(CVD膜)の表面平坦性を高めることができる。
また、工程単位の実施回につれて、蒸気圧比Rを大きくすることにより、堆積膜を構成する2層以上の下層CVD膜を、下側から上側に向かうにつれて(堆積の順序にしたがって)、堅牢にすることができる。結果として、積層膜全体としての耐クラック性を向上することができる。
以下、図面を参照して、この発明の実施の形態について説明する。尚、各図は、各構成要素の形状、大きさ及び配置関係を、この発明が理解できる程度に概略的に示したものに過ぎない。また、以下、この発明の好適な構成例について説明するが、各構成要素の材質及び数値的条件などは、単なる好適例に過ぎない。したがって、この発明は、以下の実施の形態に何ら限定されない。
図1は、この発明のCVD膜の製造方法に用いられるVUV−CVD装置の好適例の概略構成を示す模式図である。図2(A)〜(C)は、CVD膜の成膜工程の工程段階を抜き出した工程断面図である。図3は、比較用CVD膜のSEM(scanning electron microscope)観察結果を示す図である。
まず、図1を参照して、VUV−CVD装置10につき説明する。VUV−CVD装置10は、成膜室12と、光源14と、成膜ステージ16とを備えている。
成膜室12には、ガス導入管18が接続されている。このガス導入管18を介して、原料ガスが成膜室12に導入される。ガス導入管18の途中には、図示しないオートプレッシャコントローラが設けられている。このオートプレッシャコントローラは、成膜室12内部を所定の圧力に保つ機能を有する。また、成膜室12には、成膜室12を排気するための排気装置24が接続されている。
そして、成膜室12の上面には、合成石英からなる窓20が設けられており、この窓20により、光源14と成膜室12とが区画されている。窓20は、基板Sよりも大面積の平行平板である。そして、窓20の光源14側の外縁部には、CVD膜の成膜中に窓20を100℃より高温に加熱するためのリング状のヒータ22が設けられている。なお、窓20の厚みは、好ましくは、たとえば約20mmとする。
光源14としては、誘電体バリア放電やプラズマ放電などにより真空紫外光を発生するエキシマランプ14aが用いられる。エキシマランプ14aは、窓20を介して成膜ステージ16の基板載置面16aに対向して配置されている。この実施の形態では、好ましくは、たとえば4本のエキシマランプ14aが用いられている。
このエキシマランプ14aは、石英製の2重管構造となっており、内筒内部のガス種を変化させることで、発生する真空紫外光の波長を変化させることができる。この実施の形態では、合成石英(窓20)で吸収されにくい波長(172nm)の真空紫外光を発生するXeガスをエキシマランプ14a中に封入している。以降、Xeガスを封入したエキシマランプ14aを単に、「Xeエキシマランプ14a」とも称する。
このXeエキシマランプ14a点灯時の真空紫外光の放射照度は、成膜室12側の窓20の直下において、好ましくは、たとえば約40mW/cmとする。なお、この放射照度は、照度計(ウシオ電機株式会社製、商品名:UIT−150/VUV−172)を用いて測定した。
また、成膜室12には、下地としての基板Sを固定するための成膜ステージ16が、基板載置面16aを窓20に対向させて配置されている。ここで、成膜室12側の窓20の表面20aと、成膜ステージ16の基板載置面16aとの距離は、好ましくは、たとえば約25mmとする。
基板載置面16a直下の成膜ステージ16内部には、基板冷却用配管25が配置されている。この基板冷却用配管25には、図示しない冷却装置から冷却材が流通される。これにより、CVD膜の成膜中(後述の第1及び第2工程)に基板Sの温度は、好ましくは、たとえば約25℃に保たれる。
また、VUV−CVD装置10は、図示しないロードロック室を備えている。基板Sは、このロードロック室を介して、成膜室12に搬入され、及び、成膜室12から搬出される。
次に、図2を参照して、VUV−CVD装置10を用いたCVD膜の成膜工程につき説明する。
(準備工程:図2(A)参照)
まず、ロードロック室を介して基板Sを成膜室12中に搬入し、成膜ステージ16の基板載置面16aに固定する。そして、冷却装置を稼働することで、基板冷却用配管25に冷却材を流通させ、基板Sの温度を約25℃に保つ。
ここで、基板Sは、好ましくは、たとえばSi基板とする。また、基板Sの主面Saには、フォトリソグラフィー技術により、段差としてのAl製ラインアンドスペースパターン29(以降、単にL&Sパターン29とも称する。)が形成されている。このL&Sパターン29は、高さが約0.5μm及び幅が約1.0μmの複数の凸条30が、約1.1μm間隔で幅方向に配列されたものである。ここで、互いに隣り合う2本の凸条30及び30の間の間隙を凹溝30aと称する。
(第1工程:図2(B)参照)
続いて、下層CVD膜26を成膜する。
すなわち、第1材料ガスと第2材料ガスとを混合した第1原料ガスを成膜室12に導入する。ここで、第1材料ガスとしては、蒸気圧が、好ましくは、たとえば約70mTorrのBTBASを用いる。また、第2材料ガスとしては、蒸気圧が、好ましくは、たとえば約35mTorrのOMCTSとを用いる。ここで、第1材料ガスに対する第2材料ガスの蒸気圧比R(又は流量比R)は、約0.5(≒35/70)である。
これら第1及び第2材料ガスは、混合された状態(第1原料ガス)で成膜室12に導入される。そして、上述したオートプレッシャコントローラにより、蒸気圧比Rを保ったまま成膜室12の内部の全圧が、好ましくは、たとえば約300mTorrに制御される。
ここで、「蒸気圧比Rを保ったまま」とは、別言すれば、成膜室12中におけるBTBASとOMCTSとの分圧比がR(≒0.5)に等しいことを示している。
その上で、ヒータ22により窓20を約100℃の温度に保ちながら、光源14を点灯させる。ここで、光源14の点灯時間(成膜時間)は、好ましくは、たとえば約5分間とする。また、真空紫外光の放射照度は、成膜室12側の窓20の直下において、好ましくは、たとえば約40mW/cmとする。
これにより、光源14であるXeエキシマランプ14aから、波長が172nm(フォトンエネルギー:7.2keV)の真空紫外光が発生する。この真空紫外光は、窓20を透過して成膜室12内部に照射され、光路中に存在する気体状のBTBAS及びOMCTSを光分解する。
光分解により生じたラジカル等の反応活性種は、基板Sの主面Saに吸着され、この主面Sa上を拡散することにより、流れながら堆積する。その結果、主面Sa上において下層CVD膜26は、凹溝30aでは厚い膜厚で、及び凸条30では薄い膜厚で成膜される。この下層CVD膜26の厚みは、凹溝30aにおいて約0.70μmである。
(第2工程:図2(C)参照)
続いて、第1工程に引き続き、上層CVD膜28を下層CVD膜26上に成膜する。
すなわち、光源14の消灯後、基板Sを成膜室12に残置させた状態で、第1原料ガスの成膜室12への導入を停止する。そして、成膜室12に残留する第1原料ガスを、第2原料ガスであるOMCTS(第2材料ガス)に置換する。
具体的には、成膜室12への第1原料ガスの導入を停止した状態で、成膜室12を所定の真空度となるまで排気して、第2原料ガス(OMCTS)を成膜室12に導入する。この“排気−OMCTSの導入”を、成膜室12内部が完全に第2原料ガス(OMCTS)に置換されるまで繰り返す。
このとき、OMCTS(第2原料ガス)の成膜室12への導入蒸気圧は、好ましくは、たとえば約35mTorrとし、成膜室12の全圧を、好ましくは、たとえば約100mTorrに制御する。
その上で、基板Sの温度を25℃に保持し、及び窓20を約100℃の温度とした上で、光源14を点灯させる。ここで、光源14の点灯時間は、好ましくは、たとえば約5分間とする。真空紫外光の放射照度は、成膜室12側の窓20の直下において、好ましくは、たとえば約40mW/cmとする。
これにより、下層CVD膜26上に、上述したと同様の過程で、キャップ層としての上層CVD膜28が成膜される。なお、上層CVD膜28の厚みは、約0.30μmである。
ここで、下層CVD膜26及び上層CVD膜28が堆積された堆積膜32の表面32aにおける高低差は、約0.05μmである。つまり、凸条30上に堆積された堆積膜32の表面32aの高さ(最高点)と、凹溝30a上に堆積された堆積膜32の表面32aの高さ(最低点)との高さの差が約0.05μmである。
以上のような工程を経ることにより、CVD膜34が得られる。
次に、この実施の形態で説明したCVD膜の製造方法の奏する効果につき説明する。
まず、従来の技術に対応する比較用CVD膜36との比較を通じ、CVD膜34の優れた点につき説明する。
図3には、上述した第1工程の途中で成膜を止めた以外は、この実施の形態と同様にして成膜された比較用CVD膜36のSEM観察結果を示す。なお、SEMとしては、株式会社日立ハイテクノロジーズ社製のS−4000(商品名)を用いた。また、SEMの観察倍率は約6000倍である。
比較用CVD膜36の成膜時間、つまり真空紫外光の照射時間は、約3分である。したがって、比較用CVD膜36の膜厚は、凹溝30aにおいて、約0.4μmである。
つまり、比較用CVD膜36は、BTBAS及びOMCTSが混合された第1原料ガスから成膜されており、いわばこの実施の形態の下層CVD膜26に対応する。
図3中、比較用CVD膜36は、断面が示された部分において灰色領域として示されている(たとえば、凹溝30aに典型的に示される)。また、表面36aの部分において、比較用CVD膜36は白色領域として示されている。
図3において、断面が示された部分に注目すると、比較用CVD膜36は、凸条30上では相対的に薄い厚み(約0.1μm)で、及び凹溝30a内では相対的に厚い厚み(約0.4μm)で堆積している。その結果、L&Sパターン29の高低差(約0.5μm)が、表面36aにおいては約0.2μmにまで低減していることがわかる。また、比較用CVD膜36は、凹溝30a及び凸条30を隙間なく被覆していることがわかる。
これらのことより、比較用CVD膜36は、段差被覆性及び表面平坦性に優れていることがわかる。
なお、ここで、「段差被覆性」とは、下地上に形成された段差表面に対するCVD膜の被覆性を示しており、段差被覆性が良好であるとは、CVD膜が、当該段差表面を余すところなく被覆していることを示す。
また、「表面平坦性」とは、下地上の段差を覆って成膜されたCVD膜表面における高低差のことを示しており、表面平坦性が良好であるとは、CVD膜表面における高低差が、段差の高低差よりも小さくなっていることを示す。
次に、図3において、表面36aの部分に注目すると、多数の黒線38が、凸条30のエッジに沿って図面上下方向に延在することがわかる。この黒線38がクラックである。
一方、図示はしないが同様なSEM観察によれば、この実施の形態のCVD膜34ではクラックが全く認められなかった。また、CVD膜34も、凹溝30a及び凸条30を隙間なく被覆しており、比較用CVD膜36と同等以上の段差被覆性を有していることが確認された。さらに、上述のように、CVD膜34(堆積膜32)の表面32aの高低差は約0.05μmであり良好な表面平坦性を有していることが確認された。
以上の説明より、この実施の形態のCVD膜の製造方法によれば、段差被覆性及び表面平坦性を低下させることなく、CVD膜34の耐クラック性を向上することができることが明らかである。
この理由は、相対的に柔らかい下層CVD膜26上に、相対的に堅牢な上層CVD膜28を成膜することによりCVD膜34を製造しているためと推測される。
一般的にVUV−CVDにおいては、直鎖状有機ケイ素化合物を原料として用いたCVD膜は柔らかい性質を有し、及び、環状有機ケイ素化合物を原料として用いたCVD膜は堅牢な性質を有することが知られている。
つまり、直鎖状有機ケイ素化合物であるBTBASを含む第1原料ガスから成膜された下層CVD膜26は、柔らかい性質を有している。これは、下層CVD膜26を構成する分子間の結合力が弱いことを示している。そのために、下層CVD膜26を単独で用いた場合、わずかな刺激によっても、応力が集中する箇所(たとえば、凸条30のエッジ等)で分子間結合が切れ、結果としてクラックが生じるものと考えられる。
一方、環状有機ケイ素化合物であるOMCTSからなる第2原料ガスより成膜された上層CVD膜28は、構成分子間の結合力が強く、堅牢な性質を有している。
よって、下層CVD膜26に上層CVD膜28を成膜することにより、堅牢な上層CVD膜28が、いわばアンカーとして機能し、下層CVD膜26のクラック発生を抑制するものと考えられる。クラック発生が抑制されることにより、クラックを起点として成長する膜剥がれをも抑制することができる。
また、この実施の形態では、OMCTSを、第1原料ガスと第2原料ガスとに共通する成分として用いている。その結果、下層CVD膜26と上層CVD膜28との界面を跨いで、両層26及び28のOMCTSが結合することが可能となる。その結果、下層CVD膜26と上層CVD膜28の間の密着力をより大きくすることができる。よって、CVD膜34の耐クラック性(耐膜剥がれ性)が向上する。
また、この実施の形態では、第1原料ガスにおいて、第1材料ガス(BTBAS)に対する第2材料ガス(OMCTS)の蒸気圧比Rを、約0.5としている。これにより、第1原料ガスに由来する下層CVD膜26は、適度に柔らかい膜となり、その結果、段差被覆性及び表面平坦性を良好に保つことができる。
また、この実施の形態では、CVD膜34を成膜することにより、L&Sパターン29の段差の高さ(約0.5μm)を、表面32aにおいて、約1/10(高低差約0.05μm)にまで低減することができる。
また、下層CVD膜26は、BTBASに由来する窒素を含んでいるために、単独で用いた場合、光の透過率が若干低下するという問題点があった。しかし、OMCTSに由来する上層CVD膜28を、下層CVD膜26上に成膜することにより、CVD膜34全体としての光の透過率を向上させることができる。具体的には、この実施の形態では、CVD膜34の光の透過率は、下層CVD膜26単独の場合に比較して約5%向上した。
また、下層CVD膜26をキャップ層としての上層CVD膜28で被覆した結果、雰囲気中に存在する酸素及び水蒸気等による下層CVD膜26の酸化が防止される。
また、CVD膜34の成膜中に窓20を約100℃の温度に保つことにより、窓20の表面20aへのCVD膜(以下、汚染膜とも称する。)の成膜を抑制することができる。これにより、表面20aは常に清浄な状態に保たれる。その結果、光源14から照射される真空紫外光の汚染膜による照度低下が防止される。
なお、窓20の表面20aへの汚染膜の成膜が抑制される原因は、一般に、VUV−CVDにおいては、被成膜面の温度が高いほど成膜速度が遅くなるためである。発明者らの評価によれば、被成膜面の温度が100℃の場合には、被成膜面の温度が25℃の場合に比較して、CVD膜の成膜速度は約1/10に減少する。
また、この実施の形態では、CVD膜34の成膜を、基板温度を室温(約25℃)に保った状態で行う。よって、このCVD膜の製造方法を、電子デバイスとしてのFPDの製造方法に応用することにより、カラーフィルターの耐熱温度(約200℃)以下の温度で、FPDを製造できる。
同様に、このCVD膜の製造方法を、電子デバイスとしてのアクティブマトリックス構造の有機ELデバイスの製造方法に応用することにより、有機EL素子の耐熱温度(約100℃)以下の温度で、有機ELデバイスを平坦化することができる。
次に、この実施の形態で説明したCVD膜の製造方法の実施条件及び変形例につき説明する。
第1材料ガスに含まれる直鎖状有機ケイ素化合物は、BTBASに限定されない。下層CVD膜26の膜質を勘案して、たとえば、ヘキサメチルジシロキサン(((CHSi)O)、テトラメトキシシラン(Si(OCH)、テトラエトキシシラン(Si(OC)、オクタメチルトリシロキサン(Si(CH)及びBTBASからなる群より選択される1種類以上の直鎖状有機ケイ素化合物を用いてもよい。つまり、これらの直鎖状有機ケイ素化合物を単独で用いてもよいし、2種類以上を混合して用いてもよい。このようにすることによっても、段差被覆性及び表面平坦性に優れた下層CVD膜26が得られる。
また、第2材料ガスに含まれる環状有機ケイ素化合物は、OMCTSに限定されない。下層CVD膜26の膜質を勘案して、テトラメチルシクロテトラシロキサン(((CH)HSiO))、ヘキサメチルシクロトリシラザン(((CHSiNH))、ヘキサメチルシクロトリシロキサン((SiO(CH)及びOMCTSからなる群より選択される1種類以上の環状有機ケイ素化合物を用いてもよい。つまり、これらの環状有機ケイ素化合物を単独で用いてもよいし、2種類以上を混合して用いてもよい。このようにすることによっても、ある程度の耐クラック性を下層CVD膜26に付与することができる。
また、第2原料ガスは、第1原料ガスとの間で少なくとも1種類の環状有機ケイ素化合物を共通に含んでいればよい。たとえば、第1原料ガスが、2種類の環状有機ケイ素化合物A及びBを含んでいるときに、第2原料ガスとしては、(1)化合物A、(2)化合物B、及び(3)化合物A及びBの混合物、のいずれかを用いることができる。このようにすることによっても、下層CVD膜26と上層CVD膜28の間の密着力を実用上充分な大きさとすることができる。
また、第2原料ガスとして、環状有機ケイ素化合物と直鎖状有機ケイ素化合物とを混合したガスを用いてもよい。なお、第2原料ガス中の環状有機ケイ素化合物は、第1原料ガスと共通している必要がある。
この場合、この第2原料ガスを用いて成膜される上層CVD膜28の堅牢性を実用上充分なものとするためには、第2原料ガス中の(環状有機ケイ素化合物/直鎖状有機ケイ素化合物)の蒸気圧比を1.0よりも大きな値とすることが好ましい。
第1原料ガスにおける第1材料ガス(BTBAS)に対する第2材料ガス(OMCTS)の蒸気圧比Rは、約0.5には限定されない。蒸気圧比Rは、0.3≦R≦1.0の範囲内において、下層CVD膜26の膜質を勘案して、設計に応じた適当な値とすることができる。
蒸気圧比Rが0.3以上であれば、第1原料ガス中のBTBASの含有量が多すぎることはない。その結果、下層CVD膜26に、ある程度の耐クラック性を付与することができる。また、蒸気圧比Rが1.0以下であれば、第1原料ガス中のOMCTSの含有量が多すぎることはない。その結果、下層CVD膜26の段差被覆性及び表面平坦性を実用上許容できる程度に保つことができる。
また、この実施の形態では、下層CVD膜26の成膜後、光源14を消灯し、成膜室12内部を第2原料ガス(OMCTS)に完全に置換した上で、上層CVD膜28の成膜(第2工程)を行っている。つまり、上層CVD膜28の成膜は、下層CVD膜26の成膜と明確に分離されていた。
しかし、上層CVD膜28と下層CVD膜26とを連続的に成膜してもよい。すなわち、第1工程終了後に、光源14を点灯状態に保つことで成膜を継続しながら、BTBAS(第1材料ガス)の供給を停止し、OMCTS(第2原料ガス)のみを成膜室12に供給してもよい。
その結果、下層CVD膜26から上層CVD膜28にかけて、BTBASの組成比がなだらかに減少するCVD膜34が得られる。このCVD膜34は、下層CVD膜26と上層CVD膜28との間に明確な界面を持たないので、両膜26及び28の結合性(密着性)をより高めることができる。
また、第1及び第2工程における成膜時の基板Sの温度は25℃には限定されない。基板温度は、100℃以下で、設計に応じて任意好適な温度を選択できる。
一般に、VUV−CVDにおいては、基板温度の低下とともに成膜速度(膜厚の増加速度)が増加する。よって、基板温度は、基板の温度制御の容易さと成膜速度とを勘案して決定することが好ましい。
また、第1原料ガスの成膜室12内での全圧は、300mTorrに限定されない。同様に、第2原料ガスの成膜室12内での全圧は、100mTorrに限定されない。
一般に、VUV−CVDにおいては、成膜室12内の原料ガスの圧力を高くするほど成膜速度が増加する。よって、成膜室12内における原料ガスの全圧は、成膜速度を勘案して、設計に応じて任意好適な圧力を選択できる。
以下、図面を参照して、この発明の実施例につき説明する。尚、各図は、各構成要素の形状、大きさ及び配置関係を、この発明が理解できる程度に概略的に示したものに過ぎない。したがって、この発明は、以下の実施例に何ら限定されない。
図4(A)〜(C)は、各実施例で用いられる構造体の概略構成を示す模式図である。
また、以下の実施例1〜3では、CVD膜の成膜に実施の形態で説明したVUV−CVD装置10を用いている。したがって、実施例1〜3中で、VUV−CVD装置10に触れる必要がある場合には、実施の形態と同様の名称及び符号を用いる。
また、以下の実施例1〜3は、特に断らない限り、実施の形態で説明した第1及び第2工程と同様の条件で行われている。
(実施例1)
図4(A)に示すように、下地として、基板Sである6インチシリコンウエハの主面Saに、断面形状が逆テーパ状のポリイミドからなる凸条40が形成された構造体42を用いた。なお、この凸条40が「段差」に相当する。
ここで、凸条40の主面Saからの高さは1.0μmである。また、凸条40の上面40aにおける幅は20μmである。また、主面Saに対してオーバーハング状に張り出す斜面40bの主面Saに対する傾斜角θは45°である。
この構造体42上に、下層CVD膜26及び上層CVD膜28からなるCVD膜34を、実施の形態とほぼ同様の手順で成膜した。
すなわち、成膜ステージ16に構造体42を固定した上で、成膜室12に蒸気圧80mTorrのBTBAS(第1材料ガス)と、蒸気圧27mTorrのOMCTS(第2材料ガス)とを混合した第1原料ガスを導入した。そして、オートプレッシャコントローラにより成膜室12の全圧を200mTorrに制御した。
そして、構造体42を25℃の温度に保った状態で、Xeエキシマランプ14aを5分間点灯させ、下層CVD膜26を成膜した。ここで、下層CVD膜26の膜厚は、凸条40以外の主面Saの部分において約1.00μmであった。
続いて、実施の形態で説明したと同様にして、成膜室12にOMCTSからなる第2原料ガスを蒸気圧35mTorrで導入し、成膜室12の全圧を100mTorrに制御した。
そして、構造体42を25℃の温度に保った状態で、Xeエキシマランプ14aを5分間点灯させ、下層CVD膜26上に上層CVD膜28を成膜した。ここで、上層CVD膜28の膜厚は、約0.30μmであった。
以上のような手順を経て、CVD膜34を製造した。
得られたCVD膜34をSEMで観察した結果、CVD膜34には、クラックが見られなかった。このことより、CVD膜34は、優れた耐クラック性を有していることがわかった。
また、CVD膜34は、凸条40の斜面40bと主面Saとが鋭角で交差するエッジ部Eを空隙なく被覆していた。このことより、CVD膜34は、優れた段差被覆性を有していることがわかった。
また、CVD膜34の表面34aにおける高低差は、約0.05μmであった。
このことより、CVD膜34は、優れた表面平坦性を有していることがわかった。
(実施例2)
図4(B)に示すように、実施例2では、構造体44として、凸条46の斜面46bと主面Saと傾斜角θ(=30°)が、実施例1よりも小さいものを用いた。なお、凸条46は、傾斜角θ以外は、実施例1の凸条40と同じ寸法である。
そして、この構造体44上に、下側CVD膜48と上側CVD膜49とがこの順序で堆積された堆積膜58を形成した。ここで、下側CVD膜48は、第1下層CVD膜50及び第1上層CVD膜52が、この順序で堆積された構造を有する。また、上側CVD膜49は、第2下層CVD膜54及び第2上層CVD膜56が、この順序で堆積された構造を有する。
つまり、実施の形態で説明した第1工程及び第2工程の両工程からなる工程単位を考えたときに、堆積膜58は、この工程単位を2回繰り返すことにより形成されている。
以下、堆積膜58の具体的な形成手順につき説明する。
(第1下層CVD膜50の成膜)
実施の形態の第1工程と、ほぼ同様の手順で第1下層CVD膜50を成膜した。
すなわち、第1下層CVD膜50は、成膜室12内における全圧が350mTorrに制御された第1原料ガスを用いて成膜された。第1原料ガスを構成するBTBAS(第1材料ガス)とOMCTS(第2材料ガス)の成膜室12への導入時の蒸気圧は、それぞれ80mTorr(BTBAS)及び27mTorr(OMCTS)である。したがって、蒸気圧比R1(=OMCTS/BTBAS)は、約0.33である。
また、Xeエキシマランプ14aの点灯時間(成膜時間)を5分とした。これにより、凸条46以外の主面Saにおける膜厚が約1.00μmの第1下層CVD膜50を得た。
(第1上層CVD膜52の成膜)
実施の形態の第2工程と、ほぼ同様の手順で第1上層CVD膜52を成膜した。
すなわち、第1上層CVD膜52は、成膜室12内における全圧が100mTorrに制御された第2原料ガスを用いて成膜された。ここで、第2原料ガスを構成するOMCTSの成膜室12への導入時の蒸気圧は35mTorrである。
また、Xeエキシマランプ14aの点灯時間(成膜時間)を1分とした。これにより、膜厚が約0.06μmの第1上層CVD膜52を得た。
(第2下層CVD膜54の成膜)
実施の形態の第1工程と、ほぼ同様の手順で第2下層CVD膜54を成膜した。
すなわち、第2下層CVD膜54は、成膜室12内における全圧が350mTorrに制御された第1原料ガスを用いて成膜された。第1原料ガスを構成するBTBAS(第1材料ガス)とOMCTS(第2材料ガス)の成膜室12への導入時の蒸気圧は、それぞれ35mTorr(BTBAS)及び35mTorr(OMCTS)である。したがって、蒸気圧比R2(=OMCTS/BTBAS)は、1.00である。
また、Xeエキシマランプ14aの点灯時間(成膜時間)を5分とした。これにより、凸条46以外の主面Saにおける膜厚が約1.00μmの第2下層CVD膜54を得た。
なお、第2下層CVD膜54の成膜に当たって、蒸気圧比R2を蒸気圧比R1よりも大きくしている。これは、下側CVD膜48により、凸条46が既に被覆されているからである。つまり、第2下層CVD膜54の成膜時には、第1下層CVD膜50及び第1上層CVD膜52により凸条46は被覆されており、ある程度、表面が平坦化されている。したがって、第2下層CVD膜54には、流動性よりも、むしろ耐クラック性が要求される。よって、この工程では、蒸気圧比R2をR1よりも大きくすることにより、第1原料ガスにおけるOMCTSの含有比率を上げ、第2下層CVD膜54を、より堅牢とし、耐クラック性を向上している。
(第2上層CVD膜56の成膜)
実施の形態の第2工程と、ほぼ同様の手順で第2上層CVD膜56を成膜した。
すなわち、第2上層CVD膜56は、成膜室12内における全圧が100mTorrに制御された第2原料ガスを用いて成膜された。ここで、第2原料ガスを構成するOMCTSの成膜室12への導入時の蒸気圧は35mTorrである。
また、Xeエキシマランプ14aの点灯時間(成膜時間)を1分とした。これにより、膜厚が約0.06μmの第2上層CVD膜56を得た。
以上のような手順を経て、堆積膜58を形成した。
得られた堆積膜58をSEMで観察した結果、堆積膜58には、クラックが見られなかった。このことより、堆積膜58は、優れた耐クラック性を有していることがわかった。
また、堆積膜58は、凸条46の斜面46bと主面Saとが鋭角で交差するエッジ部Eを空隙なく被覆していた。このことより、堆積膜58は、優れた段差被覆性を有していることがわかった。
また、堆積膜58の表面58aにおける高低差は、約0.05μmであった。このことより、堆積膜58は、優れた表面平坦性を有していることがわかった。
また、工程単位を繰り返して堆積膜58を形成することにより、基板S上の段差の高低差が大きい場合であっても、堆積膜58表面における高低差を0.05μm以下とすることができる。つまり、工程単位を繰り返すことにより、堆積膜58の表面平坦性を実用上充分なものとすることができる。
また、工程単位の実施回に応じて、第1原料ガスの蒸気圧比Rを徐々に大きくすることにより、堆積膜58を構成する第1下層CVD膜50及び第2下層CVD膜54は、この順序で堅牢さが増加する。その結果、堆積膜58全体の耐クラック性を高めることができる。
(実施例3)
図4(C)に示すように、基板Sである6インチシリコンウエハの主面Saに、ポリイミド膜64を成膜し、このポリイミド膜64に断面形状が順テーパ状の凹溝60が形成された構造体62を下地として用いた。
ここで、凹溝60の主面Saからの深さは、1.00μmである。また、凹溝60の幅は、約2.00μmである。また、凹溝60の斜面60aの主面Saに対する傾斜角λは45°である。
この構造体62上に、下層CVD膜26及び上層CVD膜28からなるCVD膜34を、実施の形態と、ほぼ同様の手順で成膜した。
すなわち、下層CVD膜26は、成膜室12内における全圧が200mTorrに制御された第1原料ガスを用いて成膜された。第1原料ガスを構成するBTBAS(第1材料ガス)とOMCTS(第2材料ガス)の成膜室12への導入時の蒸気圧は、それぞれ35mTorr(BTBAS)及び35mTorr(OMCTS)である。
また、Xeエキシマランプ14aの点灯時間(成膜時間)を5分とした。これにより、凹溝60以外の主面Saにおける膜厚が約1.00μmの下層CVD膜26を得た。
下層CVD膜26上に成膜される上層CVD膜28は、成膜室12内における全圧が100mTorrに制御された第2原料ガスを用いて成膜された。ここで、第2原料ガスを構成するOMCTSの成膜室12への導入時の蒸気圧は35mTorrである。
また、Xeエキシマランプ14aの点灯時間(成膜時間)を5分とした。これにより、膜厚が約0.30μmの上層CVD膜28を得た。
以上のような手順を経て、CVD膜34を製造した。
得られたCVD膜34をSEMで観察した結果、CVD膜34には、クラックが見られなかった。このことより、CVD膜34は、優れた耐クラック性を有していることがわかった。
また、CVD膜34は、凹溝60の斜面60a及び主面Saを空隙なく連続して被覆していた。このことより、CVD膜34は、優れた段差被覆性を有していることがわかった。
また、CVD膜34の表面34aにおける高低差は、約0.05μmであった。このことより、CVD膜34は、優れた表面平坦性を有していることがわかった。
VUV−CVD装置の好適例の概略構成を示す模式図である。 図2(A)〜(C)は、CVD膜の成膜工程の工程単位を抜き出した工程断面図である。 比較用CVD膜のSEM観察結果を示す図である。 (A)〜(C)は、各実施例で用いられる構造体の概略構成を示す模式図である。
符号の説明
10 VUV−CVD装置
12 成膜室
14 光源
14a エキシマランプ
16 成膜ステージ
16a 基板載置面
18 ガス導入管
20 窓
20a,32a,34a,36a,58a 表面
22 ヒータ
24 排気装置
25 基板冷却用配管
26 下層CVD膜
28 上層CVD膜
29 ラインアンドスペースパターン
30,40,46 凸条
30a,60 凹溝
32,58 堆積膜
34 CVD膜
36 比較用CVD膜
38 黒線
40b,46b,60a 斜面
42,44,62 構造体
48 下側CVD膜
49 上側CVD膜
50 第1下層CVD膜
52 第1上層CVD膜
54 第2下層CVD膜
56 第2上層CVD膜
S 基板
Sa 主面
θ 角度
E エッジ部

Claims (6)

  1. 段差を有する下地を100℃以下の温度に保ったままで、真空紫外光CVDにより該下地表面にCVD膜を成膜するにあたり、
    直鎖状有機ケイ素化合物からなる第1材料ガスと、環状有機ケイ素化合物からなる第2材料ガスとを混合した第1原料ガスを用いて、下層CVD膜を成膜する第1工程と、
    該第1工程に引き続き、前記環状有機ケイ素化合物からなる第2原料ガスを用いて、前記下層CVD膜上に上層CVD膜を成膜する第2工程と
    を含むことを特徴とするCVD膜の製造方法。
  2. 前記第1材料ガスとして、前記直鎖状有機ケイ素化合物としての(ビスターシャルブチルアミノ)シラン(SiH[NH(C)])を用い、
    前記第2材料ガスとして、前記環状有機ケイ素化合物としてのオクタメチルシクロテトラシロキサン(((CHSiO))を用いる
    ことを特徴とする請求項1に記載のCVD膜の製造方法。
  3. 前記第1原料ガスにおいて、前記第1材料ガスに対する前記第2材料ガスの蒸気圧比Rを0.3≦R≦1.0の範囲に制御する
    ことを特徴とする請求項1又は2に記載のCVD膜の製造方法。
  4. 前記下層CVD膜と前記上層CVD膜とが交互に堆積された堆積膜の表面における高低差が0.05μm以下となるまで、前記第1工程終了後に前記第2工程を行う工程単位を2回以上実施して前記堆積膜を形成することを特徴とする請求項1〜3のいずれか一項に記載のCVD膜の製造方法。
  5. 前記工程単位の実施回につれて、前記第1材料ガスに対する前記第2材料ガスの蒸気圧比Rを0.3≦R≦1.0の範囲内で徐々に大きくした前記第1原料ガスを用いることを特徴とする請求項4に記載のCVD膜の製造方法。
  6. 請求項1〜5のいずれか一項に記載のCVD膜の製造方法を含む電子デバイスの製造方法。
JP2005293238A 2005-10-06 2005-10-06 Cvd膜の製造方法及び電子デバイスの製造方法 Expired - Fee Related JP4641922B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005293238A JP4641922B2 (ja) 2005-10-06 2005-10-06 Cvd膜の製造方法及び電子デバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005293238A JP4641922B2 (ja) 2005-10-06 2005-10-06 Cvd膜の製造方法及び電子デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2007103754A true JP2007103754A (ja) 2007-04-19
JP4641922B2 JP4641922B2 (ja) 2011-03-02

Family

ID=38030381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005293238A Expired - Fee Related JP4641922B2 (ja) 2005-10-06 2005-10-06 Cvd膜の製造方法及び電子デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP4641922B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011216602A (ja) * 2010-03-31 2011-10-27 Toppan Printing Co Ltd 薄膜トランジスタ及びその製造方法
JP2011216603A (ja) * 2010-03-31 2011-10-27 Toppan Printing Co Ltd 薄膜トランジスタ及びその製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03133131A (ja) * 1989-10-18 1991-06-06 Mitsubishi Electric Corp 半導体装置
JP2003347296A (ja) * 2002-05-30 2003-12-05 Oki Electric Ind Co Ltd 半導体装置の製造方法及び製造装置
JP2004047873A (ja) * 2002-07-15 2004-02-12 Nec Corp 有機シロキサン共重合体膜、その製造方法、成長装置、ならびに該共重合体膜を用いた半導体装置
JP2004214610A (ja) * 2002-12-20 2004-07-29 Renesas Technology Corp 半導体装置の製造方法
JP2005033189A (ja) * 2003-06-17 2005-02-03 Semiconductor Process Laboratory Co Ltd 成膜方法、半導体装置の製造方法及び半導体装置
JP2005063850A (ja) * 2003-08-14 2005-03-10 Ran Technical Service Kk 有機elディスプレイパネル及びその製造方法
WO2005053009A1 (ja) * 2003-11-28 2005-06-09 Nec Corporation 多孔質絶縁膜及びその製造方法並びに多孔質絶縁膜を用いた半導体装置
JP2005159113A (ja) * 2003-11-27 2005-06-16 Oki Electric Ind Co Ltd 膜の形成方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03133131A (ja) * 1989-10-18 1991-06-06 Mitsubishi Electric Corp 半導体装置
JP2003347296A (ja) * 2002-05-30 2003-12-05 Oki Electric Ind Co Ltd 半導体装置の製造方法及び製造装置
JP2004047873A (ja) * 2002-07-15 2004-02-12 Nec Corp 有機シロキサン共重合体膜、その製造方法、成長装置、ならびに該共重合体膜を用いた半導体装置
JP2004214610A (ja) * 2002-12-20 2004-07-29 Renesas Technology Corp 半導体装置の製造方法
JP2005033189A (ja) * 2003-06-17 2005-02-03 Semiconductor Process Laboratory Co Ltd 成膜方法、半導体装置の製造方法及び半導体装置
JP2005063850A (ja) * 2003-08-14 2005-03-10 Ran Technical Service Kk 有機elディスプレイパネル及びその製造方法
JP2005159113A (ja) * 2003-11-27 2005-06-16 Oki Electric Ind Co Ltd 膜の形成方法
WO2005053009A1 (ja) * 2003-11-28 2005-06-09 Nec Corporation 多孔質絶縁膜及びその製造方法並びに多孔質絶縁膜を用いた半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011216602A (ja) * 2010-03-31 2011-10-27 Toppan Printing Co Ltd 薄膜トランジスタ及びその製造方法
JP2011216603A (ja) * 2010-03-31 2011-10-27 Toppan Printing Co Ltd 薄膜トランジスタ及びその製造方法

Also Published As

Publication number Publication date
JP4641922B2 (ja) 2011-03-02

Similar Documents

Publication Publication Date Title
US7488693B2 (en) Method for producing silicon oxide film
CN103109357B (zh) 用于紫外线纳米固化腔室的石英喷洒器
TWI316735B (en) Method to improve transmittance of an encapsulating film
CN1311097C (zh) 制备低介电薄膜的方法、原料混合物及该薄膜
US20070299239A1 (en) Curing Dielectric Films Under A Reducing Atmosphere
KR100627098B1 (ko) 저유전율 절연막의 형성 방법
JP6688588B2 (ja) 流動性膜の硬化浸透深度の改善及び応力調整
KR20150053967A (ko) 저비용의 유동 가능한 유전체 필름들
TW200941578A (en) Methods for forming a silicon oxide layer over a substrate
CN101060095A (zh) 形成受控的空隙的材料和方法
CN1460130A (zh) 无机/有机介电薄膜的沉积系统及方法
TW201448036A (zh) 改良低k介電膜之機械強度及生產量之uv硬化製程
JP4641922B2 (ja) Cvd膜の製造方法及び電子デバイスの製造方法
KR101223724B1 (ko) 전자소자용 보호막 및 그 제조 방법
US6926933B2 (en) Method of manufacturing water-repelling film
JP3455171B2 (ja) 真空紫外光cvdによる層間絶縁膜の製造方法
KR101268033B1 (ko) 실리콘카바이드 코팅방법
CN101101876A (zh) 在还原气氛下固化介电膜
KR101739496B1 (ko) 갭필 방법
JP2006114848A (ja) 紫外線照射処理装置、紫外線照射処理方法及び半導体製造装置
JPWO2007023658A1 (ja) ガラス膜およびその製造方法、ならびに光学電子デバイス
JP3017627B2 (ja) 薄膜形成方法
García et al. Luminescence Enhancement in Silicon Oxycarbide Thin Films Obtained by Catalytic Chemical Vapor Deposition Using Mesoporous Silica Pellets and Tetraethoxysilane
JP4460950B2 (ja) 層間膜の製造方法
JP2997743B2 (ja) 絶縁膜

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080815

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081203

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100810

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101102

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101130

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees