JP2007096365A

JP2007096365A - シリアル信号判定回路

Info

Publication number: JP2007096365A
Application number: JP2005278828A
Authority: JP
Inventors: Motohiro Kimura; 基浩木村
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2005-09-26
Filing date: 2005-09-26
Publication date: 2007-04-12
Anticipated expiration: 2025-09-26
Also published as: JP4747761B2

Abstract

【課題】持続時間が互いに異なる複数の信号が多重化されたシリアル信号を伝送する非同期通信システムにおいて、受信したシリアル信号から上記複数の信号を誤検出することなく判別することができる簡易な構成のシリアル信号受信回路を提供する。
【解決手段】入力したシリアル信号をサンプリング回路２１でサンプリングし、アップ／ダウンカウンタ２２で「Ｈ」または「Ｌ」の持続時間をカウントする。ステータス判定回路２３は、カウント結果からステータス情報を判定する。立下り検出回路２４は、ステータス判定回路２３からのステータス判定信号を受けることにより、ステータス信号をパルス信号と誤検出することなく、パルス信号を判別することができる。
【選択図】図２

Description

本発明は、非同期シリアル信号で送受信動作を行う非同期シリアル送受信システムに関し、特に、シリアルデータを送受信する場合の受信側回路である非同期シリアル信号受信回路における、パルス信号とステータス信号を多重化して生成したシリアル信号から、パルス情報とステータス情報を判別する回路に関する。

ここで、「パルス信号」とは特定の幅を持つパルスにより情報を伝達する信号を意味しており、「ステータス信号」とはハイレベル「Ｈ」とローレベル「Ｌ」のいずれかの状態を表す信号であって、その状態の持続時間が比較的長い信号を意味している。「シリアル信号」とは、１つのステータス情報と１つ以上のパルス情報が１本の伝送路で多重されて伝送されている信号を意味している。

ステータス信号とパルス信号を１本の伝送路を介して非同期シリアル信号として送出し、受信側では、受信したシリアル信号からこのステータス信号とパルス信号の判定、パルス信号のパルス幅の識別を行うことにより、これらの信号を伝送する為のケーブル、インタフェース等を共用可能にしてハードウェア規模を削減する技術が特許文献１において提案されている。

図５は、パルス／ステータス判定装置を用いて、非同期シリアル信号からパルス信号とステータス信号を判別する、上記特許文献１に記載されているシリアル信号判定回路の構成例を示すブロック図である。

このパルス／ステータス判定装置は、立上り検出回路５３と、パルス検出信号生成回路５１と、ステータス検出信号生成回路５２とで構成され、パルス検出信号生成回路５１は、カウント回路５１１と、パルス検出信号出力回路５１２とで構成されており、立上り検出回路５３とステータス検出信号生成回路５２には、非同期シリアル信号（Ａ３）が入力される。このシリアル信号（Ａ３）は、送信側でステータス信号とパルス信号を多重化して生成されたものである。

図５に示すパルス／ステータス判定装置の動作について説明する前に、ステータス信号とパルス信号を多重化した非同期シリアル信号について説明する。

図３は、ステータス信号とパルス信号を多重化したシリアル信号の仕様の一例を示しており、この例では、ステータス信号（Ａ１）は、Ｈ状態がｔ_Ｈ１以上、Ｌ状態がｔ_Ｌ１以上持続する信号であり、パルス信号（Ａ２）は、パルス幅がｔ_Ｐ１（＜ｔ_Ｈ１）であって、ステータス信号（Ａ１）がＬ状態の時のみパルス信号として送出されるものとしている。

また、ステータス信号（Ａ１）の立下りからパルス信号（Ａ２）の立上りまでの時間はｔ_Ｉ１１以上、パルス信号（Ａ２）の立下りからステータス信号（Ａ１）の立上りまでの時間はｔ_Ｉ１２以上、パルス信号（Ａ２）の立下りからパルス信号（Ａ２）の立上りまでの時間はｔ_Ｉ１３以上としている。図３では、２個のパルス信号（Ａ２）が送出される場合の例を示しているが、その数はステータス信号（Ａ１）がＬ状態の範囲内で１個以上の任意数のパルス信号（Ａ２）を配置可能である。シリアル信号（Ａ３）は、ステータス信号（Ａ１）とパルス信号（Ａ２）の排他的論理和により生成することが出来る。

図６は、図５に示すパルス／ステータス判定装置の動作を示すタイミングチャートであり、図３により説明したシリアル信号（Ａ３）が入力されたときの動作例を示している。以下、従来のパルス／ステータス判定装置の動作について、図５〜図６を参照して説明する。

立上り検出回路５３は、非同期シリアル信号（Ａ３）が立ち上がると、この立上りを検出してパルスを生成し、立上り検出信号（Ｂ６）としてパルス検出信号生成回路５１へ出力する。パルス検出信号生成回路５１のカウント回路５１１には、立上り検出回路５３から立上り検出信号（Ｂ６）が入力され、カウント回路５１１は入力信号中に立上り検出信号パルスを検出すると時間測定のためにカウントを開始し、所定の時間ｔ_Ｓ１（ｔ_Ｐ１＜ｔ_Ｓ１＜ｔ_Ｐ１＋ｔ_Ｉ１３、ｔ_Ｐ１＜ｔ_Ｓ１＜ｔ_Ｐ１＋ｔ_Ｉ１２、ｔ_Ｓ１＜ｔ_Ｈ１）経過（所定のカウント数をカウント）した時点でカウントを終了してパルスを生成し、カウント終了信号（Ｂ７）として出力する。

パルス検出信号生成回路５１のパルス検出信号出力回路５１２には、立上り検出回路５３から供給される立上り検出信号（Ｂ６）と、カウント回路５１１から供給されるカウント終了信号（Ｂ７）が入力され、立上り検出信号（Ｂ６）パルスの立上りからカウント終了信号（Ｂ７）パルスの立上りまでの間のパルス幅（時間ｔ_Ｓ１）を有するパルス検出信号（Ｂ４）を出力する。

ステータス検出信号生成回路５２には、非同期シリアル信号（Ａ３）と、パルス検出信号出力回路５１２から供給されるパルス検出信号（Ｂ４）が入力され、パルス検出信号（Ｂ４）がＬでかつ、シリアル信号（Ａ３）がＨの場合、Ｈレベルのステータス検出信号（Ｂ５）を出力する。即ち、ステータス検出信号生成回路５２は、シリアル信号（Ａ３）のＨ状態が一定時間（ｔ_Ｓ１）以上持続した場合にはステータス信号が入力されたとみなす。また、シリアル信号（Ａ３）が立下ればステータス検出信号（Ｂ５）を停止（Ｌ状態に）する。以上により、シリアル信号（Ａ３）からステータス情報とパルス情報を判定している。

特開平７−３０７６５１号公報

図５に示す従来のパルス／ステータス判定装置の場合、パルス検出信号生成回路５１では、入力された非同期シリアル信号の立上りを検出してカウント回路５１１によるカウントを開始し、パルス検出信号出力回路５１２は、非同期シリアル信号の立上りと、時間ｔ_Ｓ１後にカウント回路５１１から出力されるカウント終了信号（Ｂ７）を検出してパルス幅ｔ_Ｓ１を有するパルス検出信号（Ｂ４）を出力する構成となっているために、ステータス信号（Ａ１）の立上り時にもパルス検出信号が送出されてしまうという問題がある。

即ち図６に示す従来のパルス／ステータス判定装置の動作タイミングチャートのパルス検出信号（Ｂ４）を見れば分かるように、パルス信号（Ａ２）のパルスが存在しない箇所に、パルス幅ｔ_Ｓ１のパルス（Ｂ８）が発生する。このパルス（Ｂ８）は、ステータス信号（Ａ１）の立上りをパルス信号（Ａ２）の立上りと誤検出したことにより発生したもので、ステータス信号（Ａ１）が立ち上がる毎に発生する。

本発明の目的は、１本の伝送路を介して非同期シリアル信号として送出されたパルス信号とステータス信号のように、その持続時間が互いに異なる複数の信号が多重化されたシリアル信号を伝送する非同期通信システムにおいて、受信したシリアル信号から上記複数の信号を誤検出することなく判別することができる簡易な構成のシリアル信号伝送システム及びシリアル信号受信回路を提供することにある。

本発明の他の目的は、上記非同期通信システムにおいて、ノイズの影響を受けにくいシリアル信号伝送システム及びシリアル信号受信回路を提供することにある。

本発明の第一実施形態のシリアル信号伝送システムは、第１の状態（例えばＨ状態）と第２の状態（例えばＬ状態）の２つの状態をとり、前記第１の状態の持続時間があらかじめ決められた第１の既定時間よりも長い第１の信号と、前記第１の状態と前記第２の状態の２つの状態をとり、かつ前記第１の信号が前記第２の状態のときに前記第１の既定時間よりも短い持続時間で前記第１の状態となる第２の信号を多重した多重信号を一本の伝送路を介して受信側へ送出する送信部と、受信された前記多重信号が前記第１の状態を示しているとき、該第１の状態の持続時間を測定し、前記多重信号が前記第２の状態を示しているとき、前記測定時間を０にセットする測定手段と、前記測定回路による前記第１の状態の持続時間測定値が前記第１の既定時間に達したことを検出した時に、前記第１の信号が受信されていると判定して前記第１の状態を出力し、前記測定時間が０にセットされているとき、および前記持続時間測定値が前記第１の既定時間よりも小さい値のときには、前記第２の状態を出力することにより前記第１の信号を判定する判定手段と、前記多重号と前記判定手段からの信号を入力し、前記判定手段から入力された前記第１の信号が前記第２の状態を示しているときに、前記多重信号が前記第１の状態から前記第２の状態へ変化したことを検出して前記第２の信号が受信されたこと示す信号を出力する検出手段を備えた受信部と、から構成されていることを特徴とする。

上記構成によれば、１本の伝送路を介して非同期シリアル信号として送出されたパルス信号とステータス信号のように、その持続時間が互いに異なる複数の信号が多重化されたシリアル信号を伝送する非同期通信システムにおいて、受信したシリアル信号から上記複数の信号を誤検出することなく判別することができ、かつパルス信号は、シリアル信号のＨ状態からＬ状態（またはＬ状態からＨ状態）への変化のみを検出する簡易な構成の回路により実現することができる。

また、本発明の第二実施形態のシリアル信号伝送システムは、第１の状態と第２の状態の２つの状態をとり、それぞれの状態が所定の時間間隔で交互に繰り返される第１の信号と、前記第１の信号の状態切換時点から予め決められた第１の既定時間（前記第１の信号の状態判定時間）の間、および前記第１の信号の状態切換直前の前記第１の既定時間よりも短い予め決められた第２の既定時間（ｔ_{Ｐ３ＭＡＸ}）の間を除く時間内で、前記第１の信号が前記第１の状態のときに前記第２の既定時間（ｔ_{Ｐ３ＭＡＸ}）以下の持続時間のパルス幅で前記第２の状態をとり、前記第１の信号が前記第２の状態のときに前記第２の既定時間（ｔ_{Ｐ３ＭＡＸ}）以下の持続時間のパルス幅で前記第１の状態をとる第２の信号を多重した多重信号を一本の伝送路を介して受信側へ送出する送信部と、受信された前記多重信号が前記第１の状態を示しているときは、該第１の状態の持続時間を測定し、前記多重信号が前記第２の状態を示しているときは、該第２の状態の持続時間を測定する測定手段と、該測定手段による前記第１の状態の持続時間測定値が前記第１の既定時間に達したことを検出した時に前記第１の信号の前記第１の状態が受信されていると判定して、以後前記第１の状態を出力し、前記測定手段による前記第２の状態の持続時間測定値が前記第１の既定時間に達したことを検出した時に前記第１の信号の前記第２の状態が受信されていると判定して、以後前記第２の状態を出力することにより前記第１の信号の状態を判定する判定手段と、前記多重信号と前記判定手段からの信号を入力し、前記判定手段が前記第２の状態を出力しているときに、前記多重信号から前記第１の状態を検出したとき、および前記判定手段が前記第１の状態を出力しているときに、前記多重信号から前記第２の状態を検出したときに、それぞれ前記第２の信号が受信されたこと示す信号を出力する検出手段を備えた受信部と、から構成されていることを特徴とする。

上記構成によれば、１本の伝送路を介して非同期シリアル信号として送出されたパルス信号とステータス信号のように、その持続時間が互いに異なる複数の信号が多重化されたシリアル信号を伝送する非同期通信システムにおいて、ステータス信号がＨ状態とＬ状態のいずれの状態のときにもパルス信号を送出することが可能となり、受信側は、受信したシリアル信号から上記複数の信号を誤検出することなく判別することができる簡易な構成の回路により実現可能である。

本発明の第一実施形態のシリアル信号受信回路は、前記第一実施形態の送信側から入力された前記多重信号が前記第１の状態を示しているとき、該第１の状態の持続時間を測定し、前記多重信号が前記第２の状態を示しているとき、前記測定時間を０にセットする測定回路と、前記測定回路による前記第１の状態の持続時間測定値が前記第１の既定時間に達したことを検出した時に、前記第１の信号が受信されていると判定して前記第１の状態を出力し、前記測定時間が０にセットされているとき、および前記持続時間測定値が前記第１の既定時間よりも小さい値のときには、前記第２の状態を出力することにより前記第１の信号を判定する判定回路と、前記多重信号と前記判定回路からの信号を入力し、前記判定回路から入力された前記第１の信号が前記第２の状態を示しているときに、前記多重信号が前記第１の状態から前記第２の状態へ変化したことを検出して前記第２の信号が受信されたこと示す信号を出力する検出回路と、を備えていることを特徴とする。

この実施形態の具体例としては、パルス信号とステータス信号を多重して生成されたシリアル信号を前記パルス信号のパルス幅より短い周期のクロック信号のタイミングでサンプリングするサンプリング回路と、前記サンプリング回路から出力されるサンプリングされた信号のＨ状態（またはＬ状態）を前記クロック信号のタイミングでカウントするカウンタと、前記カウンタのカウント値があらかじめ決められた第１の既定値となったことを検出した時に、前記ステータス信号が受信されていると判定してＨ状態（またはＬ状態）の信号を出力し、前記カウント値がリセットされたとき、および前記カウント値が前記第１の既定値よりも小さい値のときには、Ｌ状態（またはＨ状態）の信号を出力することにより前記ステータス信号を判定するステータス信号判定回路と、前記サンプリングされたシリアル信号と前記判定回路からの信号を入力し、前記判定回路から入力された前記ステータス信号が前記Ｌ状態（またはＨ状態）を示しているときに、前記サンプリングされたシリアル信号がＨ状態からＬ状態（またはＬ状態からＨ状態）へ変化したことを検出して前記パルス信号が受信されたこと示す信号を出力するパルス信号検出回路とによって構成できる。

本発明の第一実施形態のシリアル信号受信回路の他の実施例では、入力された前記多重信号が前記第１の状態を示しているとき、該第１の状態の持続時間を測定し、前記多重信号が前記第２の状態を示しているとき、前記測定時間を０にセットする測定回路と、前記測定回路による前記第１の状態の持続時間測定値が前記第１の既定時間となったことを検出した時に、前記第１の信号が受信されていると判定して前記第１の状態を出力し、前記測定時間が０にセットされているとき、および前記持続時間測定値が前記第１の既定時間よりも小さい値のときには、前記第２の状態を出力することにより前記第１の信号を判定する判定回路と、前記多重信号と前記判定回路からの信号を入力し、前記判定回路が前記第２の状態を出力しているときに、前記多重信号から前記第１の状態を検出して前記第２の信号が受信されたこと示す信号を出力する検出回路と、を備えていることを特徴としている。

この実施例の場合、前記第２の信号として、パルス幅がそれぞれ異なり、かつ互いに隔てられてシリアルに配列された複数種類のパルス信号が用いられる場合にも適用可能であり、その場合、前記検出回路は、前記第１の状態の持続時間を測定する手段を備えることによって、前記複数種類のパルス信号をそれぞれ判別する構成となる。

また、本発明の第二実施形態のシリアル信号受信回路は、前記第二実施形態の送信側から入力された前記多重信号が前記第１の状態を示しているとき、該第１の状態の持続時間を測定し、前記多重信号が前記第２の状態を示しているとき、該第２の状態の持続時間を測定する測定回路と、該測定回路による前記第１の状態の持続時間測定値が前記第１の既定時間に達したことを検出した時に前記第１の信号の前記第１の状態が受信されていると判定して、以後前記第１の状態を出力し、前記測定回路による前記第２の状態の持続時間測定値が前記第１の既定時間に達したことを検出した時に前記第１の信号の前記第２の状態が受信されていると判定して、以後前記第２の状態を出力することにより前記第１の信号の状態を判定する判定回路と、前記多重信号と前記判定回路からの信号を入力し、前記判定回路が前記第２の状態を出力しているときに、前記多重信号から前記第１の状態を検出したとき、および前記判定回路が前記第１の状態を出力しているときに、前記多重信号から前記第２の状態を検出したときに、それぞれ前記第２の信号が受信されたこと示す信号を出力する検出回路と、を備えていることを特徴とする。

本実施例においても、前記第２の信号として、前記パルス幅がそれぞれ異なり、かつ互いに前記第２の既定時間（ｔ_{Ｐ３ＭＡＸ}）以上隔てられてシリアルに配列された複数種類のパルス信号を用いることができ、その場合、前記検出回路は、前記判定回路が前記第２の状態を出力しているときには前記第１の状態の持続時間を測定し、前記判定回路が前記第１の状態を出力しているときには前記第２の状態の持続時間を測定する手段を備えることにより、前記複数種類のパルス信号をそれぞれ判別する構成となる。

また、前記検出回路は、前記判定回路から出力される前記第１の信号の状態を示す信号と、前記サンプリング回路から出力される前記サンプリングした多重信号を入力して、その排他的論理和を出力する排他的論理和回路と、該排他的論理和回路からの出力信号を前記クロック信号のタイミングに合わせてシフトすることによって前記第２の既定時間に相当するカウント数＋２ビットのパラレル信号を出力するパラレル変換回路と、該パラレル変換回路から出力される前記カウント数＋２ビットのパターンを、予め前記複数種類のパルス信号と対応させてそれぞれ設定されているパターンと比較して一致するパルス信号を検出するパルス信号判定回路を備えた構成とすることができ、単純な回路によって、シリアル信号に多少ノイズが混入してもそれを除外する機能を付加するとともに、複数種類のパルスの判定を行うことが出来る。

本発明は、１本の伝送路を介して非同期シリアル信号として送出されたパルス信号とステータス信号のように、その持続時間が互いに異なる複数の信号が多重化されたシリアル信号を伝送する非同期通信システムにおいて、パルス信号検出回路にステータス信号判定情報を入力し、ステータス信号がＬ状態（またはＨ状態）時のみパルス信号を検出する構成としているので、ステータス信号をパルス信号と誤検出することがなく、かつ簡易な構成でシリアル信号中のパルス信号を正確に検出することができる。

図１は、本発明の第１の実施形態としてのシステム全体構成を示すブロック図である。

なお本実施形態では、上記背景技術で用いた「シリアル信号」（図３参照）が伝送されているものとして説明する。また本発明において、「立上り」とは信号レベルのベースラインからトップラインへの遷移を意味し、「立下り」とはトップラインからベースラインへの遷移を意味する。実施例では、信号の極性を正（すなわちベースラインがローレベル、トップラインがハイレベル）としているが、実際には極性の正負はいずれに定めても構わない。

図１において、送信回路１１はシリアル信号を生成して送信する回路であり、ステータス信号（Ａ１）とパルス信号（Ａ２）を入力して多重化することによりシリアル信号を生成し、非同期シリアル信号（Ａ３）として一本の伝送路を介してシリアル信号受信回路１２へ送出する。本実施形態で用いる、ステータス信号（Ａ１）、パルス信号（Ａ２）、シリアル信号（Ａ３）の仕様（図３）は「背景技術」において説明しているので、ここでの説明は省略する。

シリアル信号受信回路１２は、クロック供給回路１２１とシリアル信号判定回路１２２から構成される。クロック供給回路１２１は、周期ｔ_Ｃ２のクロックを生成し、シリアル信号判定回路１２２へクロック信号（Ａ４）を供給する。

本回路構成では、シリアル信号（Ａ３）をクロック信号（Ａ４）のタイミングに合わせてサンプリングし、Ｈ状態の連続する回数をカウントすることにより、ステータス情報、パルス情報の判定を行っている。そこで、クロック信号（Ａ４）の周期ｔ_Ｃ２の条件は、シリアル信号（Ａ３）に含まれるパルス信号（Ａ２）を１回以上サンプリングする必要があるため、
ｔ_Ｃ２＜ｔ_Ｐ１
に設定される。また、Ｌ状態を１回以上サンプリングする必要があるため、
ｔ_Ｃ２＜ｔ_Ｉ１１、ｔ_Ｃ２＜ｔ_Ｉ１２、ｔ_Ｃ２＜ｔ_Ｉ１３
に設定される。

また、ステータス信号（Ａ１）がＨの時に検出されるＨのサンプリング個数は、パルス信号（Ａ２）がＨの時に検出されるＨのサンプリング個数より１個以上多い必要があり、サンプリング時のタイミングの違いによるＨの検出数の変動（タイミングにより検出数が１個減少することがある）を考慮して、
ＲＵＰ（ｔ_Ｈ１／ｔ_Ｃ２）−ＲＵＰ（ｔ_Ｐ１／ｔ_Ｃ２）≧２
に設定される（ここで、ＲＵＰ（ｋ）はｋを切り上げた自然数である）。

シリアル信号判定回路１２２には、送信回路１１から送信されるシリアル信号（Ａ３）と、クロック供給回路１２１から供給されるクロック信号（Ａ４）が入力され、ステータス情報、パルス情報を判定して、ステータス検出信号（Ａ５）と、パルス検出信号（Ａ６）を出力する。

図２は、図１に示す第１の実施形態のシリアル信号判定回路１２２の一例を示すブロック図である。

図２において、サンプリング回路２１は、例えばＤ型フリップフロップ回路で構成され、クロック信号（Ａ４）の立上りと同期してシリアル信号（Ａ３）をサンプリングし、サンプリング結果をアップ／ダウンカウンタ２２と立下り検出回路２４へ出力する。

アップ／ダウンカウンタ２２は、サンプリング回路２１から供給されるサンプリング信号（Ａ７）の入力に応じてクロック信号（Ａ４）の周期で０〜Ｃ_２までアップ／ダウンカウントするカウンタである。ただし、後述するように、本実施形態の場合、ダウンカウントは行わないので、最大カウント値Ｃ_２を超えたときにこの最大カウント値Ｃ_２を保持する機能を有する適宜のカウンタに置き換えることができる。

本実施形態においては、アップ／ダウンカウンタ２２が最大カウント値Ｃ_２に達したことを検出してステータス状態を判定するので、カウンタの最大値Ｃ_２は、パルス信号（Ａ２）をサンプリングしたパルスが入力されてもカウント値が最大値にならないようにする必要がある。そのため、
Ｃ_２＞ＲＵＰ（ｔ_Ｐ１／ｔ_Ｃ２）
である。また、ステータスＨ信号が入力されたときにはカウント値がカウント最大値Ｃ_２となる必要があるため、
Ｃ_２＜ＲＵＰ（ｔ_Ｈ１／ｔ_Ｃ２）
となるように設定される。

アップ／ダウンカウンタ２２のカウント条件は、サンプリング回路２１から入力されるサンプリング信号（Ａ７）がＨであればクロック信号（Ａ４）が入力される毎に１ずつアップカウントし、サンプリング信号（Ａ７）がＬとなった時点で、カウント値を０にリセットする。ただし、カウント値（Ａ８）が最大値Ｃ_２に達した時点でもサンプリング信号（Ａ７）がＨのときには、それ以上クロック信号（Ａ４）が入力されても、カウント値（Ａ８）として最大値Ｃ_２を保持するものとする。また、サンプリング回路２１から入力されるサンプリング信号（Ａ７）がＬの間は、カウント動作を行わず、カウント値（Ａ８）を０に保持する。

アップ／ダウンカウンタ２２から出力されるカウント値（Ａ８）はステータス判定回路２３へ供給される。ステータス判定回路２３は、アップ／ダウンカウンタ２２から入力されるカウント値（Ａ８）が最大値Ｃ_２であるときのみ、ステータス検出信号（Ａ５）としてＨを出力し、アップ／ダウンカウンタ２２から入力されるカウント値（Ａ８）が最大値Ｃ_２以外の値のときには、ステータス検出信号（Ａ５）としてＬを出力する。このステータス検出信号（Ａ５）は、立下り検出回路２４へも出力される。

立下り検出回路２４には、ステータス判定回路２３から出力されるステータス検出信号（Ａ５）と、サンプリング回路２１から出力されるサンプリング信号（Ａ７）が入力され、ステータス判定回路２３から入力されたステータス検出信号（Ａ５）がＬ状態を示している時に、サンプリング回路２１からのサンプリング信号（Ａ７）がＨ状態からＬ状態へ立下ったことを検出したとき、クロック信号（Ａ４）のタイミングでパルス検出信号（Ａ６）を出力する。

図４は、本実施形態におけるシリアル信号判定回路の動作を示すタイミングチャートである。以下、図１〜図４を参照して、本実施形態のシリアル信号判定回路の動作について説明する。

送信回路１１には、図３〜図４に示されているステータス信号（Ａ１）（本実施例ではｔ_Ｈ１≧８０ｍｓ）、パルス信号（Ａ２）（本実施例ではｔ_Ｐ１＝５０ｍｓ）が入力され、送信回路１１では、入力したステータス信号（Ａ１）と、パルス信号（Ａ２）を、たとえば排他的論理和回路により多重し、非同期シリアル信号（Ａ３）としてシリアル信号受信回路１２へ送信する。

シリアル信号受信回路１２において、クロック供給回路１２１は、周期ｔ_Ｃ２（本実施例では４０ｍｓとする）のクロック信号（Ａ４）を生成し、シリアル信号判定回路１２２へ供給する。シリアル信号判定回路１２２において、サンプリング回路２１には、非同期シリアル信号（Ａ３）とクロック信号（Ａ４）が入力され、サンプリング回路２１は、クロック信号（Ａ４）の立上りでサンプリングしたシリアル信号（Ａ３）をサンプリング信号（Ａ７）として生成し、アップ／ダウンカウンタ２２と、立下り検出回路２４へ供給する。

アップ／ダウンカウンタ２２は、０〜Ｃ_２までカウントするカウンタ（本実施例では０〜３）であり、入力されたサンプリング信号（Ａ７）がＨ状態のとき、クロック信号（Ａ４）のタイミングに合わせてカウントアップし、サンプリング信号（Ａ７）がＬに変化した時０にリセットする。アップ／ダウンカウンタ２２から出力されるカウント値（Ａ８）はステータス判定回路２３へ供給される。

ステータス判定回路２３は、ダウンカウンタ２２から入力されるカウント値（Ａ８）によりステータス状態を判定する。即ち、カウント値（Ａ８）がＲＵＰ（ｔ_Ｐ１／ｔ_Ｃ２）＋１（本実施例では３のとき）であればＨを、ＲＵＰ（ｔ_Ｐ１／ｔ_Ｃ２）以下（本実施例では２以下）であればＬを、ステータス検出信号（Ａ５）として出力する。

立下り検出回路２４には、ステータス検出信号（Ａ５）と、サンプリング信号（Ａ７）が入力され、ステータス検出信号（Ａ５）がＬの時にサンプリング信号（Ａ７）の立下りを検出すると、図４に示すが如く、クロック信号（Ａ４）のタイミングに合わせてパルス（本実施例ではｔ_Ｃ２幅のＨパルス）を生成し、パルス検出信号（Ａ６）として出力する。

このように、本実施形態では、カウンタを用いてシリアル信号（Ａ３）のＨの持続時間を測定することにより、ステータス状態の判定を行っているため、入力するパルス幅が変動する信号でも、パルス信号とステータス信号をそれぞれ正確に判別する事が出来る。さらに、パルス信号の判定時に、ステータス検出信号によりマスク処理を行っているため、ステータス信号をパルス信号と誤検出することなく、パルス信号を判別することができる。

なお、上記実施形態では、パルス信号を検出する手段として立下り検出回路２４を用いているが、立下り検出回路２４の代わりに、パルス幅を検出するパルス幅検出回路を設けることにより、幅の異なる複数種類のパルス信号を伝送してそれらを判別可能に構成することができる。

例えば、ステータス検出信号（Ａ５）がＬであるときに、サンプリング信号（Ａ７）がＬからＨに変化してアップ／ダウンカウンタ２２がサンプリング信号（Ａ７）のカウントアップを開始した後、そのカウント値が最大値Ｃ_２に達する前に０にリセットされたときには、このサンプリング信号（Ａ７）のＬからＨへの変化はパルス信号による変化であると判定できるので、サンプリング信号（Ａ７）の代わりに、そのときアップ／ダウンカウンタ２２から出力されるカウント値をパルス幅検出回路へ出力するように構成すれば、幅の異なる複数種類のパルス信号の判別が可能となる。

図７は、本発明の第２の実施形態としてのシステム全体構成を示すブロック図である。本実施形態の基本的構成は第１の実施形態と同様であるが、本実施形態では、さらに下記の点について工夫している。

即ち、本実施形態では、ステータス信号がＨおよびＬの両方の状態のときにそれぞれパルス信号を送出可能とし、また、パルス信号検出時にパルス幅の測定を行うことにより、パルス幅の異なる複数種類のパルスが多重された場合、それらを判別可能とするとともに、送信されたパルス信号のパルス幅に該当しないような幅の短いパルス状のノイズを除去可能としている。

図７において、送信回路７１はシリアル信号を生成する回路であり、ステータス信号（Ｃ１）、パルス１信号（Ｃ２）およびパルス２信号（Ｃ３）が入力されると、これらを多重したシリアル信号を生成し、非同期シリアル信号（Ｃ４）として一本の伝送路を介してシリアル信号受信回路７２へ送出する。

図１０は、本実施形態で用いられるステータス信号（Ｃ１）、パルス１信号（Ｃ２）、パルス２信号（Ｃ３）、およびシリアル信号（Ｃ４）の仕様を示している。ステータス信号（Ｃ１）は、Ｈ状態がｔ_Ｈ３以上、Ｌ状態がｔ_Ｌ３以上持続する信号である（なお、以下の説明では便宜上、ステータス信号（Ｃ１）のＨ状態およびＬ状態の持続時間はいずれもｔ_ＨＬ３以上としている）。

パルス１信号（Ｃ２）は、パルス幅が、ｔ_Ｐ３１Ｓ〜ｔ_Ｐ３１Ｌ（ｔ_Ｐ３１Ｓ＜ｔ_Ｐ３１Ｌ、ｔ_Ｐ３１Ｌ＜ｔ_ＨＬ３）であり、ステータス信号（Ｃ１）の状態切換えからパルス１信号（Ｃ２）の立上りまでの間隔はｔ_ＣＨＧ以上である。また、このパルス信号の立下りからステータス信号（Ｃ１）の状態切換えまでの間隔はｔ_Ｉ３１以上である。

パルス１信号（Ｃ２）の立下りから、他のパルス（本実施例ではパルス２信号（Ｃ３））の立上りまでの間隔はｔ_Ｉ３２以上である。パルス１信号（Ｃ２）は、ステータス信号（Ｃ１）の状態切換え後ｔ_ＣＨＧの間と、他のパルス（本実施例ではパルス２）の送出時には送出されることが無いものとする。ここで、パルス幅最大のパルス信号のパルス幅をｔ_{Ｐ３ＭＡＸ}とすると、ｔ_Ｉ３１＞ｔ_{Ｐ３ＭＡＸ}、ｔ_Ｉ３２＞ｔ_{Ｐ３ＭＡＸ}、ｔ_ＣＨＧ＞ｔ_{Ｐ３ＭＡＸ}である。このｔ_{Ｐ３ＭＡＸ}は、本実施形態において第２の既定時間を規定する。

パルス２信号（Ｃ３）は、パルス幅がｔ_Ｐ３２Ｓ〜ｔ_Ｐ３２Ｌ（ｔ_Ｐ３２Ｓ＜ｔ_Ｐ３２Ｌ、ｔ_Ｐ３２Ｌ＜ｔ_ＨＬ３）であり、このパルス信号の立下りからステータス信号（Ｃ１）の状態切換えまでの間隔はｔ_Ｉ３１以上である。また、ステータス信号（Ｃ１）の状態切換えからパルス２信号（Ｃ３）の立上りまでの間隔はｔ_ＣＨＧ以上である。パルス２信号（Ｃ３）の立下りと、他のパルス（図１０では、２個のパルス信号の場合であって、パルス２信号（Ｃ３）の後続パルス無い例を示している）の立上りとの間隔はｔ_Ｉ３２以上である。パルス２信号（Ｃ３）は、ステータス信号（Ｃ１）の切換え後ｔ_ＣＨＧの間と、他のパルス（本実施例ではパルス１）の送出時には送出されることが無いものとする。

即ち、ステータス信号（Ｃ１）が第１の状態または第２の状態に切換わった時点からｔ_ＣＨＧの間、およびステータス信号（Ｃ１）が第２の状態または第１の状態に切換わるまでのｔ_Ｉ３１の間は、パルス信号（図１０の例ではパルス１信号（Ｃ２）とパルス２信号（Ｃ３））は送出されず、かつ各パルス信号は互いに重ならないように先に送出されるパルス信号の立下りと後から送出されるパルス信号の立上りの間隔はｔ_Ｉ３２以上とする。更に、パルス信号の最大パルス幅をｔ_{Ｐ３ＭＡＸ}とするとき、ｔ_{Ｐ３ＭＡＸ}は、ｔ_ＣＨＧ、ｔ_Ｉ３１、ｔ_Ｉ３２のいずれよりも小さい値にする。

シリアル信号（Ｃ４）は、ステータス信号（Ｃ１）、パルス１信号（Ｃ２）、パルス２信号（Ｃ３）を多重した信号であり、排他的論理和等で生成することが出来る。ここでは、パルス信号の種類が２種類の例を述べたが、実際にはパルスの数は１以上の任意の数に設定可能である。シリアル信号受信回路７２は、クロック供給回路７２１とシリアル信号判定回路７２２から構成される。クロック供給回路７２１は、周期がｔ_Ｃ３のクロックを生成し、シリアル信号判定回路７２２へクロック信号（Ｃ５）を供給する。

本回路構成では、シリアル信号（Ｃ４）をクロック信号（Ｃ５）のタイミングに合わせてサンプリングし、このサンプリング信号のＨが連続している間はクロック信号（Ｃ５）のカウントアップ動作を行い、Ｌが連続している間はカウントダウン動作を行うことにより、ステータス情報、パルス１情報、パルス２情報を判定する。

そこで、クロック信号（Ｃ５）の周期ｔ_Ｃ３の条件は、最低幅パルスを１回以上サンプリングする必要があるため、
ｔ_Ｃ３＜ｔ_Ｐ３１Ｓ
に設定される。ここで、ｋ_１は自然数とし、ｔ_Ｃ３を
ｔ_Ｃ３＜ｔ_Ｐ３１Ｓ／（１＋ｋ_１）
とすると、
ｔ_Ｐ３１Ｓ＞（１＋ｋ_１）ｔ_Ｃ３
となるので、幅がｋ_１ｔ_Ｃ３以下のパルスとパルス信号との識別が可能となり、従って、幅がｋ_１ｔ_Ｃ３以下のパルスがノイズとして入力された場合であっても、それらのノイズをパルス信号と誤判定することを防止できる。

ステータス信号（Ｃ１）がＨからＬまたはＬからＨに変化した時点から検出されるＬまたはＨのカウント値は、最大幅（ｔ_{Ｐ３ＭＡＸ}）のパルス信号により検出されるＬまたはＨのカウント値より１個以上多い必要があり、サンプリング時のタイミングによるＬ、Ｈの検出数（カウント数）の変動（タイミングにより検出数が１個減少することがある）を考慮すると、
ＲＵＰ（ｔ_ＣＨＧ／ｔ_Ｃ３）−ＲＵＰ（ｔ_{Ｐ３ＭＡＸ}／ｔ_Ｃ３）≧２
である必要がある（ここで、ＲＵＰ（ｋ）はｋを切り上げた自然数である）。

同様に、パルス信号の立下りからステータス信号の変化検出時までに検出されるＬ、Ｈのカウント個数は、ステータス状態切換時点におけるアップ／ダウンカウンタのカウント値を最小値０または最大値に保持しておく必要があるから、最大幅（ｔ_{Ｐ３ＭＡＸ}）のパルス信号により検出されるＬ、Ｈのカウント個数より１個以上多くする必要があり、サンプリング時のタイミングによるＬ、Ｈの検出数の変動（タイミングにより検出数が１個減少することがある）を考慮すると、
ＲＵＰ（ｔ_Ｉ３１／ｔ_Ｃ３）−ＲＵＰ（ｔ_{Ｐ３ＭＡＸ}／ｔ_Ｃ３）≧２
とするのが好ましい。

また、パルス信号を誤ってステータス信号と判定しないように、各パルス信号の立ち上がり時点におけるアップ／ダウンカウンタのカウント値を最小値０または最大値に保持しておく必要があるから、パルス信号の立下りから他のパルス信号の立上りまでに検出されるＬ、Ｈのカウント個数は、最大幅（ｔ_{Ｐ３ＭＡＸ}）のパルス信号により検出されるＬ、Ｈのカウント個数より１個以上多い必要があり、サンプリング時のタイミングによるＬ、Ｈの検出数の変動（タイミングにより検出数が１個減少することがある）を考慮すると、
ＲＵＰ（ｔ_Ｉ３２／ｔ_Ｃ３）−ＲＵＰ（ｔ_{Ｐ３ＭＡＸ}／ｔ_Ｃ３）≧２
とするのが好ましい。

さらに、パルス幅が最も近い２つのパルスをパルス（ｚ）、パルス（ｚ＋１）（（パルス（ｚ＋１）の最小幅ｔ_{Ｐ３（ｚ＋１）Ｓ}）＞（パルスｚの最大幅ｔ_Ｐ３ｚＬ）、ｚは自然数）とすると、両者を識別するために、パルス（ｚ＋１）発生時に検出されるＬ、Ｈのカウント個数は、パルスｚ発生時に検出されるＬ、Ｈのカウント個数より１個以上多いことが必要である。また、サンプリング時のタイミングによるＬ、Ｈの検出数の変動（タイミングにより検出数が１個減少することがある）を考慮して、
ＲＵＰ（ｔ_{Ｐ３（ｚ＋１）Ｓ}／ｔ_Ｃ３）−ＲＵＰ（ｔ_Ｐ３ｚＬ／ｔ_Ｃ３）≧２
とするのが好ましい。

シリアル信号判定回路７２２には、送信回路７１からシリアル信号（Ｃ４）が、クロック供給回路７２からクロック信号（Ｃ５）が入力され、ステータス情報、パルス１情報、パルス２情報を判定して、ステータス検出信号（Ｃ６）と、パルス１検出信号（Ｃ７）と、パルス２検出信号（Ｃ８）を出力する。

図８は、図７に示す第２の実施形態のシリアル信号判定回路７２２の一例を示すブロック図である。

図８において、サンプリング回路８１は、例えばＤ型プリップフロップで構成され、クロック信号（Ｃ５）と同期してシリアル信号（Ｃ４）をサンプリングし、サンプリング信号（Ｃ９）をアップ／ダウンカウンタ８２、パルス判定回路８４へ出力する。

アップ／ダウンカウンタ８２は、カウント値０〜Ｃ_３の範囲でサンプリング信号（Ｃ９）からの入力に応じてアップカウントまたはダウンカウントするカウンタである。このアップ／ダウンカウンタ８２が０からＣ_３までカウントする時間は、ステータス状態を判定するための時間に設定され、本実施形態における第１の既定時間を設定するものである。従って、カウンタの最大値Ｃ_３は、パルス１信号（Ｃ２）またはパルス２信号（Ｃ３）が入力されたときのカウント値が最大カウント値Ｃ_３（ダウンカウント時には最小カウント値０）にならないようにする必要があるので、
Ｃ_３＞ＲＵＰ（ｔ_{Ｐ３ＭＡＸ}／ｔ_Ｃ３）
に設定される。

また、ステータス信号がＬからＨへ切り換わった後に０からカウントアップを開始したカウント値がカウント最大値Ｃ_３（またはステータス信号がＨからＬへ切り換わった後に最大値Ｃ_３からカウントダウンを開始したカウント値がカウント最小値０）となって、ステータス状態が切換わったことを判定する必要があるため、
Ｃ_３＜ＲＵＰ（ｔ_ＣＨＧ／ｔ_Ｃ３）
に設定される。また、ｋ_２を自然数とし、カウント値を
Ｃ_３＞ＲＵＰ（ｔ_{Ｐ３ＭＡＸ}／ｔ_Ｃ３）＋２ｋ_２
とすることで、ステータス切換え時に混入する幅ｋ_２ｔ_Ｃ３以下のパルスを取り除くことが出来る。

アップ／ダウンカウンタ８２のカウント条件は、サンプリング信号（Ｃ９）がＨであればクロック信号（Ｃ５）のタイミングでアップカウントし、サンプリング信号（Ｃ９）がＬであればクロック信号（Ｃ５）のタイミングでダウンカウントして、そのカウンタ値（Ｃ１０）をステータス判定回路８３へ供給する。ただし、カウンタ値が最大値Ｃ_３となった時にサンプリング信号（Ｃ９）が依然としてＨである場合や、カウンタ値が最小値０となった時にサンプリング信号（Ｃ９）が依然としてＬである場合には、カウント動作を停止して最大もしくは最小カウント値（Ｃ_３もしくは０）を保持するものとする。

ステータス判定回路８３には、上記アップ／ダウンカウンタ８２から出力されるカウンタ値（Ｃ１０）が入力され、ステータス判定回路８３は、カウンタ値（Ｃ１０）がＣ_３であればＨを出力し、０であればＬを出力する。カウンタ値（Ｃ１０）として上記以外の値が入力されている間は直前のＨまたはＬ状態をステータス検出信号（Ｃ６）として出力する。このステータス検出信号（Ｃ６）はパルス判定回路８４へも出力される。

例えば、アップ／ダウンカウンタ８２に入力されたサンプリング信号（Ｃ９）がステータス信号(Ｃ１)である場合には、アップ／ダウンカウンタ８２はサンプリング信号（Ｃ９）がＨからＬ（またはＬからＨ）に変化した時点からｔ_ＣＨＧ以上の間、ダウンカウント（またはアップカウント）動作となるが、Ｃ_３＜ＲＵＰ（ｔ_ＣＨＧ／ｔ_Ｃ３）に設定されているので、カウント値（Ｃ１０）はそのカウント動作中に０（またはＣ_３）となり、その後Ｌ（またはＨ）が継続している間はカウント値として０（またはＣ_３）を保持する。ステータス判定回路８３は、カウント値（Ｃ１０）が０（またはＣ_３）となった時点でステータス検出信号(Ｃ６)出力をＨからＬ（またはＬからＨ）へ切換える。

その後、パルス信号によりサンプリング信号（Ｃ９）がＬからＨ（またはＨからＬ）に変化すると、アップ／ダウンカウンタ８２は保持していたカウント値０からのアップカウント（またはＣ_３からのダウンカウント）を開始するが、Ｃ_３＞ＲＵＰ（ｔ_{Ｐ３ＭＡＸ}／ｔ_Ｃ３）に設定されているので、パルス信号の場合には、アップ／ダウンカウンタ８２のカウント値がＣ_３（または０）に達する前にサンプリング信号（Ｃ９）はＨからＬ（またはＬからＨ）に変化するため、その時点でアップ／ダウンカウンタ８２のカウント動作は再びダウンカウント（またはアップカウント）に切換わる。従って、ステータス判定回路８３は、ステータス検出信号（Ｃ６）出力として直前のＬ（またはＨ）状態を保持したままである。

上記パルス信号と次のパルス信号（もしくはステータス信号）間の時間（ｔ_Ｉ３２（もしくはｔ_Ｉ３１））では、アップ／ダウンカウンタ８２はダウンカウント（またはアップカウント）動作を行うが、パルス信号の最大パルス幅（ｔ_{Ｐ３ＭＡＸ}）は、ｔ_Ｉ３１、ｔ_Ｉ３２のいずれよりも小さい値であるので、アップ／ダウンカウンタ８２のカウント値（Ｃ１０）はそのカウント動作中に０またはＣ_３に戻ってしまいその状態でカウント動作を停止する。従って、ステータス判定回路８３は、ステータス検出信号（Ｃ６）出力として直前のＬまたはＨ状態を維持する。

パルス判定回路８４には、上記サンプリング回路８１から供給されるサンプリング信号（Ｃ９）と、上記ステータス判定回路８３から供給されるステータス検出信号（Ｃ６）が入力され、パルス１、パルス２を検出してパルス１検出信号（Ｃ７）、パルス２検出信号（Ｃ８）にパルスを出力する。

図９は、図８に示すパルス判定回路８４の一例を示すブロック図である。

図９において、排他的論理和回路９１には、ステータス判定回路８３から供給されるステータス検出信号（Ｃ６）と、サンプリング回路８１から供給されるサンプリング信号（Ｃ９）が入力され、ステータス検出信号（Ｃ６）とサンプリング信号（Ｃ９）の排他的論理和出力をパルス検出用信号（Ｃ１１）として、パラレル変換回路９２へ供給する。

パラレル変換回路９２は、本実施例ではＲＵＰ（ｔ_{Ｐ３ＭＡＸ}／ｔ_Ｃ３）段のシフトレジスタ回路で構成されており、排他的論理和回路９１から供給されるパルス検出用信号（Ｃ１１）と、クロック供給回路７２１から供給されるクロック信号（Ｃ５）が入力され、クロック信号（Ｃ５）のタイミングに合わせて、パルス検出用信号（Ｃ１１）を１ｂｉｔずつ（ＲＵＰ（ｔ_{Ｐ３ＭＡＸ}／ｔ_Ｃ３）＋１）ｂｉｔまで遅らせた信号をそれぞれ（ＲＵＰ（ｔ_{Ｐ３ＭＡＸ}／ｔ_Ｃ３）＋２）列のパラレル信号（Ｃ１２）としてパルス１判定回路９３とパルス２判定回路９４へ出力する。

パルス１判定回路９３は、第１の特定パターン（図１２参照）を検出する回路となっており、パラレル変換回路９２から供給されるパラレル信号（Ｃ１２）と、クロック供給回路７２１から供給されるクロック信号（Ｃ５）が入力され、パラレル信号（Ｃ１２）に第１の特定パターンを検出したらパルス１が発生したとみなして、クロック信号（Ｃ５）のタイミングに合わせて、パルス１検出信号（Ｃ７）としてのパルスを出力する。

パルス２判定回路９４は、第２の特定パターン（図１２参照）を検出する回路となっており、パラレル変換回路９２から供給されるパラレル信号（Ｃ１２）と、クロック供給回路７２１から供給されるクロック信号（Ｃ５）が入力され、パラレル信号（Ｃ１２）に第２の特定パターンを検出したらパルス２が発生したとみなして、クロック信号（Ｃ５）のタイミングに合わせて、パルス２検出信号（Ｃ８）としてのパルスを出力する。

図１１は、本実施形態におけるシリアル信号判定回路の動作を示すタイミングチャートである。また図１２は、本実施形態におけるパルス判定回路８４において互いにパルス幅の異なるパルス信号を識別して判定する動作例を示す説明図である。以下、図７〜図１２を参照して、本実施形態のシリアル信号判定回路の動作について説明する。

図７の送信回路７１には、図１０〜図１１に示す、ステータス信号（Ｃ１）、パルス１信号（Ｃ２）、パルス２信号（Ｃ３）が入力される。ここでの本実施例では、ステータス信号（Ｃ１）の状態判定のための時間ｔ_ＣＨＧを１３０ｍｓ、パルス１信号（Ｃ２）幅ｔ_Ｐ３１を２０ｍｓ＜ｔ_Ｐ３１＜４０ｍｓ、パルス２信号（Ｃ３）幅ｔ_Ｐ３２を５０ｍｓ＜ｔ_Ｐ３２＜７０ｍｓ、ステータス信号（Ｃ１）の立上りと直前のパルス信号の立下りの間隔ｔ_Ｉ３１、および直前のパルス信号の立下りと直後のパルス信号の立上りの間隔ｔ_Ｉ３２をそれぞれ９０ｍｓとする。

送信回路７１は、入力したステータス信号（Ｃ１）と、パルス１信号（Ｃ２）と、パルス２信号（Ｃ３）を、たとえば排他的論理和回路（ＸＯＲ回路）により多重し、非同期シリアル信号（Ｃ４）としてシリアル信号受信回路７２へ送信する。シリアル信号受信回路７２において、クロック供給回路７２１は、図１１に示す周期ｔ_Ｃ３（本実施例では１０ｍｓ）のクロック信号（Ｃ５）を生成し、シリアル信号判定回路７２２へ供給する。

シリアル信号判定回路７２２では、サンプリング回路８１は、クロック信号（Ｃ５）のタイミングに合わせて入力されたシリアル信号（Ｃ４）をサンプリングし、サンプリング結果を、サンプリング信号（Ｃ９）として、アップ／ダウンカウンタ８２と、パルス判定回路８４へ供給する。アップ／ダウンカウンタ８２は、０〜Ｃ_３までカウントするカウンタ（本実施例では０〜１１）であり、入力されたサンプリング信号（Ｃ９）がＨであれば、クロック信号（Ｃ５）のタイミングに合わせてアップカウントし、入力されたサンプリング信号（Ｃ９）がＬであれば、クロック信号（Ｃ５）のタイミングに合わせてダウンカウントして、そのカウント値（Ｃ１０）をステータス判定回路８３へ供給する。

ステータス判定回路８３は、入力されたカウント値（Ｃ１０）がＣ_３（本実施例では１１のとき）であればＨを、カウント値（Ｃ１０）が０であればＬを、カウント値（Ｃ１０）がそれ以外であれば直前の値（ＨまたはＬ）をそのまま、ステータス検出信号（Ｃ６）として出力する。ステータス判定条件を上記の様に設定することで、ノイズ等の影響で一時的にステータスを誤判定しても一定時間以内に正常に戻る。

パルス判定回路８４において、排他的論理和回路９１には、ステータス検出信号（Ｃ６）とサンプリング信号（Ｃ９）が入力される。従って図１１に示すように、排他的論理和回路９１から出力されるパルス検出用信号（Ｃ１１）は、ステータス検出信号（Ｃ６）がＬの時には、サンプリング信号（Ｃ９）がそのままパルス検出用信号（Ｃ１１）として出力されるが、ステータス検出信号（Ｃ６）がＨの時には、サンプリング信号（Ｃ９）の反転信号が、パルス検出用信号（Ｃ１１）として出力される。

排他的論理和回路９１から出力されるパルス検出用信号（Ｃ１１）はパラレル変換回路９２に入力される。パラレル変換回路９２は、入力されたパルス検出用信号（Ｃ１１）を、クロック信号（Ｃ５）のタイミングに合わせて（ＲＵＰ（ｔ_{Ｐ３ＭＡＸ}／ｔ_Ｃ３）＋２）列のパラレル信号（Ｃ１２）に変換して、パルス１判定回路９３と、パルス２判定回路９４へ供給する。

本実施例では、クロック周期ｔ_Ｃ３は１０ｍｓ、パルス１信号（Ｃ２）のパルス幅ｔ_Ｐ３１は２０ｍｓ＜ｔ_Ｐ３１＜４０ｍｓ、パルス２信号（Ｃ３）のパルス幅ｔ_Ｐ３２は５０ｍｓ＜ｔ_Ｐ３２＜７０ｍｓであるので、パルス１信号（Ｃ２）は２〜４ビットＨ（“１”）が連続している信号として出力され、パルス２信号（Ｃ３）は５〜７ビットＨ（“１”）が連続している信号として出力される。また、パルス信号の最大パルス幅（ｔ_{Ｐ３ＭＡＸ}）は７０ｍｓであるので、パラレル信号（Ｃ１２）として７ビットとその前後１ビットを加えた９ビットのデータを１ビットずつシフトしながら並列に判定することにより、パルス１信号とパルス２信号を識別することができる。

パルス１判定回路９３は、図１２に示されている第１の特定パターン（本実施例の場合“０１１ｘｘ００００”、ｘは不定ビット）を判定する回路であり、パラレル変換回路９２からクロック信号（Ｃ５）のタイミングで１ビットずつシフトされながら供給されるパラレル信号（Ｃ１２）中にこの第１の特定パターンと一致するパターンを検出したとき、パルス１信号が送出されたと判定して、ｔ_Ｃ３幅のＨパルスをパルス１検出信号（Ｃ７）として送出する。

パルス２判定回路９４は、図１２に示されている第２の特定パターン（本実施例の場合“０１１１１１ｘｘ０”、ｘは不定ビット）を判定する回路であり、パラレル変換回路９２からクロック信号（Ｃ５）のタイミングで１ビットずつシフトされながら供給されるパラレル信号（Ｃ１２）中にこの第２の特定パターンと一致するパターンを検出したとき、パルス２信号が送出されたと判定して、ｔ_Ｃ３幅のＨパルスをパルス２検出信号（Ｃ８）として送出する。

このように、本実施形態では、シリアル信号（Ｃ４）をステータス検出信号（Ｃ６）により正／反転したパルス検出用信号（Ｃ１１）を基にパルスを検出しているので、ステータスがＨ／Ｌレベル時共にパルスを伝送する事ができるという効果が得られる。また、パルス１判定回路９３、パルス２判定回路９４は特定パターンのパルスを検出する回路であるので、パルス幅がｔ_Ｃ３幅以下のノイズが混入してもパルス信号であると誤検出されることは無い。

さらに、本実施形態では、パルスの判定に、パルス幅を検出するパルス判定回路を用いているため、幅の違う複数種類のパルスを判定できるという効果が得られ、また、パルス判定回路を変更する事により、検出するパルスの種類を増やしたり、パルスへ混入したノイズを除去してパルスを検出することができる。

また本実施形態において、各ステータス状態におけるパルス信号が１種類である場合には、パルス信号検出手段として、第１の実施形態で用いられている立下り検出手段を採用することができる。その場合、立下り検出回路は、ステータス判定回路８３の出力がＬのときにはシリアル信号（Ｃ４）がＨからＬに変化したとき、またステータス判定回路８３の出力がＨのときにはシリアル信号（Ｃ４）がＬからＨに変化したときに、それぞれパルス信号を検出したことを示すパルスを出力する。

以上、本発明の実施の形態について説明したが、本発明はこれらの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等は本発明の技術的範囲に含まれる。

本発明の第１の実施形態としてのシステム全体構成を示すブロック図である。第１の実施形態のシリアル信号判定回路の一例を示すブロック図である。ステータス信号とパルス信号を多重化したシリアル信号の仕様の一例を示す説明図である。本実施形態におけるシリアル信号判定回路の動作を示すタイミングチャートである。従来のシリアル信号判定回路の構成例を示すブロック図である。従来のシリアル信号判定回路の動作を示すタイミングチャートである。本発明の第２の実施形態としてのシステム全体構成を示すブロック図である。第２の実施形態のシリアル信号判定回路の一例を示すブロック図である。図８に示すパルス判定回路一例を示すブロック図である。本実施形態で用いられるステータス信号とパルス信号を多重化したシリアル信号の仕様の一例を示す説明図である。本実施形態におけるシリアル信号判定回路の動作を示すタイミングチャートである。本実施形態におけるパルス判定回路において互いにパルス幅の異なるパルス信号を識別して判定する動作例を示す説明図である。

符号の説明

１１送信回路
１２シリアル信号受信回路
１２１クロック供給回路
１２２シリアル信号判定回路
２１サンプリング回路
２２アップ／ダウンカウンタ
２３ステータス判定回路
２４立下り検出回路
５１立上り検出回路
５２パルス検出信号生成回路
５２１カウント回路
５２２パルス検出信号出力回路
５３ステータス検出信号生成回路
７１送信回路
７２シリアル信号受信回路
７２１クロック供給回路
７２２シリアル信号判定回路
８１サンプリング回路
８２アップ／ダウンカウンタ
８３ステータス判定回路
８４パルス判定回路
９１排他的論理和回路
９２パラレル変換回路
９３パルス１判定回路
９４パルス２判定回路

Claims

第１の状態と第２の状態の２つの状態をとり、前記第１の状態の持続時間があらかじめ決められた第１の既定時間よりも長い第１の信号と、前記第１の状態と前記第２の状態の２つの状態をとり、かつ前記第１の信号が前記第２の状態のときに前記第１の既定時間よりも短い持続時間のパルス幅で前記第１の状態となる第２の信号と、を多重した多重信号を一本の伝送路を介して受信側へ送出する送信部と、
受信された前記多重信号が前記第１の状態を示しているとき、該第１の状態の持続時間を測定し、前記多重信号が前記第２の状態を示しているとき、前記測定時間を０にセットする測定手段と、前記測定手段による前記第１の状態の持続時間測定値が前記第１の既定時間に達したことを検出した時に、前記第１の信号が受信されていると判定して前記第１の状態を出力し、前記測定時間が０にセットされているとき、および前記持続時間測定値が前記第１の既定時間よりも小さい値のときには、前記第２の状態を出力することにより前記第１の信号を判定する判定手段と、前記多重信号と前記判定手段からの信号を入力し、前記判定手段から入力された前記第１の信号が前記第２の状態を示しているときに、前記多重信号が前記第１の状態から前記第２の状態へ変化したことを検出して前記第２の信号が受信されたこと示す信号を出力する検出手段を備えた受信部と、
から構成されていることを特徴とするシリアル信号伝送システム。
第１の状態と第２の状態の２つの状態をとり、それぞれの状態が所定の時間間隔で交互に繰り返される第１の信号と、前記第１の信号の状態切換時点から予め決められた第１の既定時間の間、および前記第１の信号の状態切換直前の前記第１の既定時間よりも短い予め決められた第２の既定時間の間を除く時間内で、前記第１の信号が前記第１の状態のときに前記第２の既定時間以下のパルス幅で前記第２の状態をとり、前記第１の信号が前記第２の状態のときに前記第２の既定時間以下のパルス幅で前記第１の状態をとる第２の信号と、を多重した多重信号を一本の伝送路を介して受信側へ送出する送信部と、
受信された前記多重信号が前記第１の状態を示しているときは、該第１の状態の持続時間を測定し、前記多重信号が前記第２の状態を示しているときは、該第２の状態の持続時間を測定する測定手段と、該測定手段による前記第１の状態の持続時間測定値が前記第１の既定時間に達したことを検出した時に前記第１の信号の前記第１の状態が受信されていると判定して、以後前記第１の状態を出力し、前記測定手段による前記第２の状態の持続時間測定値が前記第１の既定時間に達したことを検出した時に前記第１の信号の前記第２の状態が受信されていると判定して、以後前記第２の状態を出力することにより前記第１の信号の状態を判定する判定手段と、前記多重信号と前記判定手段からの信号を入力し、前記判定手段が前記第２の状態を出力しているときに前記多重信号から前記第１の状態を検出したとき、および前記判定手段が前記第１の状態を出力しているときに前記多重信号から前記第２の状態を検出したとき、それぞれ前記第２の信号が受信されたこと示す信号を出力する検出手段を備えた受信部と、
から構成されていることを特徴とするシリアル信号伝送システム。
第１の状態と第２の状態の２つの状態をとり、前記第１の状態の持続時間があらかじめ決められた第１の既定時間よりも長い第１の信号と、前記第１の状態と前記第２の状態の２つの状態をとり、かつ前記第１の信号が前記第２の状態のときに前記第１の既定時間よりも短い持続時間のパルス幅で前記第１の状態となる第２の信号とを含む多重信号が入力され、該多重信号から前記第１の信号と前記第２の信号を判別する非同期型のシリアル信号受信回路において、
入力された前記多重信号が前記第１の状態を示しているとき、該第１の状態の持続時間を測定し、前記多重信号が前記第２の状態を示しているとき、前記測定時間を０にセットする測定回路と、
前記測定回路による前記第１の状態の持続時間測定値が前記第１の既定時間に達したことを検出した時に、前記第１の信号が受信されていると判定して前記第１の状態を出力し、前記測定時間が０にセットされているとき、および前記持続時間測定値が前記第１の既定時間よりも小さい値のときには、前記第２の状態を出力することにより前記第１の信号を判定する判定回路と、
前記多重信号と前記判定回路からの信号を入力し、前記判定回路から入力された前記第１の信号が前記第２の状態を示しているときに、前記多重信号が前記第１の状態から前記第２の状態へ変化したことを検出して前記第２の信号が受信されたこと示す信号を出力する検出回路と、
を備えていることを特徴とするシリアル信号受信回路。
第１の状態と第２の状態の２つの状態をとり、前記第１の状態の持続時間があらかじめ決められた第１の既定時間よりも長い第１の信号と、前記第１の状態と前記第２の状態の２つの状態をとり、かつ前記第１の信号が前記第２の状態のときに前記第１の既定時間よりも短い持続時間のパルス幅で前記第１の状態となる第２の信号とを含む多重信号が入力され、該多重信号から前記第１の信号と前記第２の信号を判別する非同期型のシリアル信号受信回路において、
入力された前記多重信号が前記第１の状態を示しているとき、該第１の状態の持続時間を測定し、前記多重信号が前記第２の状態を示しているとき、前記測定時間を０にセットする測定回路と、
前記測定回路による前記第１の状態の持続時間測定値が前記第１の既定時間に達したことを検出した時に、前記第１の信号が受信されていると判定して前記第１の状態を出力し、前記測定時間が０にセットされているとき、および前記持続時間測定値が前記第１の既定時間よりも小さい値のときには、前記第２の状態を出力することにより前記第１の信号を判定する判定回路と、
前記多重信号と前記判定回路からの信号を入力し、前記判定回路が前記第２の状態を出力しているときに、前記多重信号から前記第１の状態を検出して前記第２の信号が受信されたこと示す信号を出力する検出回路と、
を備えていることを特徴とするシリアル信号受信回路。
前記第２の信号は、前記パルス幅がそれぞれ異なり、かつ互いに隔てられてシリアルに配列された複数種類のパルス信号からなっており、前記検出回路は、前記第１の状態の持続時間を検出する手段を備えることにより、前記複数種類のパルス信号を判別可能に構成されていることを特徴とする請求項４に記載のシリアル信号受信回路。
入力された前記多重信号を前記第２の信号のパルス幅より短い周期のクロック信号のタイミングでサンプリングした多重信号を出力するサンプリング回路を備え、
前記測定回路は、前記サンプリングした多重信号が前記第１の状態を示しているときに前記クロック信号のタイミングでカウントアップを続け、前記サンプリングした多重信号が前記第２の状態を示しているときはリセット状態となるカウンタにより構成され、
前記判定回路は、前記カウンタのカウント値が、前記第１の既定時間に相当する値となったことを検出した時に、前記第１の信号が受信されていると判定して前記第１の状態を出力し、前記カウンタのカウント値が、リセット状態であるとき、および前記第１の既定時間に相当する値よりも小さい値のときには、前記第２の状態を出力する機能を有している、
ことを特徴とする請求項３〜５のいずれか１項に記載のシリアル信号受信回路。
第１の状態と第２の状態の２つの状態をとり、それぞれの状態が所定の時間間隔で交互に繰り返される第１の信号と、前記第１の信号の状態切換時点から予め決められた第１の既定時間の間、および前記第１の信号の状態切換直前の前記第１の既定時間よりも短い予め決められた第２の既定時間の間を除く時間内で、前記第１の信号が前記第１の状態のときに前記第２の既定時間以下のパルス幅で前記第２の状態をとり、前記第１の信号が前記第２の状態のときに前記第２の既定時間以下のパルス幅で前記第１の状態をとる第２の信号を多重した多重信号が入力され、該多重信号から前記第１の信号と前記第２の信号を判別する非同期型のシリアル信号受信回路において、
入力された前記多重信号が前記第１の状態を示しているとき、該第１の状態の持続時間を測定し、前記多重信号が前記第２の状態を示しているとき、該第２の状態の持続時間を測定する測定回路と、
前記測定回路による前記第１の状態の持続時間測定値が前記第１の既定時間に達したことを検出した時に前記第１の信号の前記第１の状態が受信されていると判定して、以後前記第１の状態を出力し、前記測定回路による前記第２の状態の持続時間測定値が前記第１の既定時間に達したことを検出した時に前記第１の信号の前記第２の状態が受信されていると判定して、以後前記第２の状態を出力することにより前記第１の信号の状態を判定する判定回路と、
前記多重信号と前記判定回路からの信号を入力し、前記判定回路が前記第２の状態を出力しているときに前記多重信号が前記第１の状態から前記第２の状態へ変化したことを検出したとき、および前記判定回路が前記第１の状態を出力しているときに前記多重信号が前記第１の状態から前記第２の状態へ変化したことを検出したときに、それぞれ前記第２の信号が受信されたこと示す信号を出力する検出回路と、
を備えていることを特徴とするシリアル信号受信回路。
第１の状態と第２の状態の２つの状態をとり、それぞれの状態が所定の時間間隔で交互に繰り返される第１の信号と、前記第１の信号の状態切換時点から予め決められた第１の既定時間の間、および前記第１の信号の状態切換直前の前記第１の既定時間よりも短い予め決められた第２の既定時間の間を除く時間内で、前記第１の信号が前記第１の状態のときに前記第２の既定時間以下のパルス幅で前記第２の状態をとり、前記第１の信号が前記第２の状態のときに前記第２の既定時間以下のパルス幅で前記第１の状態をとる第２の信号を多重した多重信号が入力され、該多重信号から前記第１の信号と前記第２の信号を判別する非同期型のシリアル信号受信回路において、
入力された前記多重信号が前記第１の状態を示しているとき、該第１の状態の持続時間を測定し、前記多重信号が前記第２の状態を示しているとき、該第２の状態の持続時間を測定する測定回路と、
前記測定回路による前記第１の状態の持続時間測定値が前記第１の既定時間に達したことを検出した時に前記第１の信号の前記第１の状態が受信されていると判定して、以後前記第１の状態を出力し、前記測定回路による前記第２の状態の持続時間測定値が前記第１の既定時間に達したことを検出した時に前記第１の信号の前記第２の状態が受信されていると判定して、以後前記第２の状態を出力することにより前記第１の信号の状態を判定する判定回路と、
前記多重信号と前記判定回路からの信号を入力し、前記判定回路が前記第２の状態を出力しているときに、前記多重信号から前記第１の状態を検出したとき、および前記判定回路が前記第１の状態を出力しているときに、前記多重信号から前記第２の状態を検出したときに、それぞれ前記第２の信号が受信されたこと示す信号を出力する検出回路と、
を備えていることを特徴とするシリアル信号受信回路。
前記第２の信号は、前記パルス幅がそれぞれ異なり、かつ互いに前記第２の既定時間よりも長い間隔でシリアルに配列された複数種類のパルス信号からなっており、前記検出回路は、前記判定回路が前記第２の状態を出力しているときには前記第１の状態の持続時間を測定し、前記判定回路が前記第１の状態を出力しているときには前記第２の状態の持続時間を測定する手段を備えることにより、前記複数種類のパルス信号を判別可能に構成されていることを特徴とする請求項８に記載のシリアル信号受信回路。
入力された前記多重信号を前記第２の信号のパルス幅より短い周期のクロック信号のタイミングでサンプリングした多重信号を出力するサンプリング回路を備え、
前記測定回路は、前記サンプリングした多重信号が前記第１の状態を示しているときには前記クロック信号のタイミングでカウントアップを続け、前記第１の既定時間に相当する値に設定された最大カウント値（Ｃ_３）に達したときにはカウントアップを停止して前記最大カウント値（Ｃ_３）を保持し、前記サンプリングした多重信号が前記第２の状態を示しているときには前記クロック信号のタイミングでカウントダウンを続け、最小カウント値（０）に達したときにはカウントダウンを停止して前記最小カウント値（０）を保持する機能を有するアップ／ダウンカウンタにより構成され、
前記判定回路は、前記第２の状態を出力中に前記アップ／ダウンカウンタから前記最大カウント値（Ｃ_３）が入力されたとき、その判定出力を前記第１の状態に切換え、前記第１の状態を出力中に前記アップ／ダウンカウンタから前記最小カウント値（０）が入力されたとき、その判定出力を前記第２の状態に切換える機能を有している、
ことを特徴とする請求項７〜９のいずれか１項に記載のシリアル信号受信回路。
前記検出回路は、前記判定回路から出力される前記第１の信号の状態を示す信号と、前記サンプリング回路から出力される前記サンプリングした多重信号を入力して、その排他的論理和を出力する排他的論理和回路と、該排他的論理和回路からの出力信号を前記クロック信号のタイミングに合わせてシフトすることによって前記第２の既定時間に相当するカウント数＋２ビットのパラレル信号を出力するパラレル変換回路と、該パラレル変換回路から出力される前記カウント数＋２ビットのパターンを、予め前記複数種類のパルス信号と対応させてそれぞれ設定されているパターンと比較して一致するパルス信号を検出するパルス信号判定回路を備えていることを特徴とする請求項９に記載のシリアル信号受信回路。