JP2007095771A - 多連チップ抵抗器の製造方法 - Google Patents

多連チップ抵抗器の製造方法 Download PDF

Info

Publication number
JP2007095771A
JP2007095771A JP2005279860A JP2005279860A JP2007095771A JP 2007095771 A JP2007095771 A JP 2007095771A JP 2005279860 A JP2005279860 A JP 2005279860A JP 2005279860 A JP2005279860 A JP 2005279860A JP 2007095771 A JP2007095771 A JP 2007095771A
Authority
JP
Japan
Prior art keywords
substrate
electrodes
electrode
chip resistor
multiple chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005279860A
Other languages
English (en)
Inventor
Koji Koiwai
孝二 小岩井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2005279860A priority Critical patent/JP2007095771A/ja
Publication of JP2007095771A publication Critical patent/JP2007095771A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

【課題】端子電極が狭ピッチの多連チップ抵抗器の製造方法を提供する。
【解決手段】平面基板10に表電極、裏電極、および、それらの電極間に抵抗体を形成し、その上面に保護コートを形成した後に、基板を短冊状に分割する。そして、その基板の側面をインクジェット・ヘッドに対向させてインクジェット法によって非接触で端子電極25の印刷を行う。このとき、短冊状に切断した複数の基板10a〜10dを端子面が上になるように揃えて並べ、その端子面にインクジェット印刷を用いて電極25を形成する。
【選択図】図6

Description

本発明は、2個以上の抵抗素子が同一基板上に形成されてなる多連チップ抵抗器の製造方法に関するものである。
近年における電子機器の小型化や多機能化の要求に伴い、その機器に実装される電子部品の小型化、複合化が進んでいる。さらに、集積回路(IC)の実装端子の狭ピッチ化、チップ部品の高密度実装によって、機器の小型化が一層進められている。チップ部品としての多連チップ抵抗器は、多数個の抵抗器が同一基板上に並べて形成されたものであり、基板上の抵抗器を一つずつ並べて実装するのに比べて、チップ間のスペースを必要としないため、実装面積を小さくすることができる。
また、このような多連チップ抵抗器においても、さらなる小型化の要求がある。例えば、多連チップ抵抗器をICの終端抵抗として用いる場合、そのICからの配線を多連チップ抵抗器の端子間隔に広げる必要が生じている。そのため、端子間距離の小さい多連チップ抵抗器が求められている。しかし、表面、裏面、側面に必要な端子電極のうち、側面の電極を狭ピッチで形成することが困難なため、チップ抵抗器全体の小型化が進まなかった。
従来より、多連チップ抵抗器の基板側面の電極は、吸引印刷法、浸漬法、スパッタ法によって形成されている。これらのうち、吸引印刷法は、例えば、図8に示すように多数の貫通穴が空いた基板100にメタルマスクを用いて穴以外の部分を覆い、下側から吸引しながら印刷することによって、穴側面に電極ペーストを塗布する。図9(a)は、このようにして形成された凹型電極110を有する多連チップ抵抗器の平面図であり、図9(b)は、その側面(端面電極側)を示す図である。
また、浸漬法においても、例えば、図10に示すような穴空き基板200を用い、複数の穴の中心を結ぶ直線で短冊状に分割した後、凸部分のみが電極ペーストに浸かるようにして塗布(浸漬)する。図11(a)は、この浸漬法によって形成された凸型電極210を有する多連チップ抵抗器の平面図であり、図11(b)は、その側面(端面電極側)を示している。
さらには、多連チップ抵抗器を製造する際、シート状基板を複数の短冊状基板に分割し、その端面の複数の抵抗体間にテープを貼って、それらの抵抗体間どうしの導通を防ぎながら端面電極を形成した後、テープを剥がして端面電極の不要部分を除去する方法が知られている(例えば、特許文献1を参照)。
特開2003−209007号公報
しかしながら、上述した穴空き基板を用いる方法では、基板製造時に穴を空ける工程が付加されるために基板価格が高価となる。さらに、焼成時に収縮を伴うため、穴間隔等の基板寸法精度を出すのが困難であり、400μm以下の狭ピッチ穴あき基板の製造は困難(400μmピッチ以下の寸法では穴精度が出ない)である。
一方、スパッタ法の場合には、穴あき基板を用いる必要がない。すなわち、短冊型に分割した基板の側面が上面となるように複数枚整列させ、電極以外の部分をメタルマスクで覆い、スパッタによって端子下地電極を形成した後に、めっきによって厚くしている。この場合も、メタルマスクの制約(400μmピッチ以下のメタルマスクの製造が困難)や分割した基板の断面の平滑性が出にくいことから、400μm以下のピッチでの電極形成は困難となる、という問題がある。
本発明は、上述した課題に鑑みてなされたもので、その目的とするところは、端子電極間の距離を短くした狭ピッチの多連チップ抵抗器の製造方法を提供することである。
また、本発明の他の目的は、製造コストを低減した多連チップ抵抗器の製造方法を提供することである。
本発明は、上述した課題を解決する一手段として、例えば、以下の構成を備える。すなわち、本発明に係る多連チップ抵抗器の製造方法は、平面基板の表面および裏面に所定間隔で複数の電極を形成するステップと、上記表面電極間に抵抗体を形成するステップと、上記表面電極と裏面電極とを横断する分割ラインに沿って上記平面基板を短冊状に分割するステップと、上記分割された基板上の表面および裏面の電極を結線するように導電性インクを非接触で基板側面に塗布して側面端子電極を形成するステップとを備え、上記導電性インクをインクジェット印刷法により塗布することを特徴とする。
例えば、上記側面端子電極を形成するステップでは、上記分割された複数枚の短冊状基板をそれらの破断面が上面になるように整列させ、これら複数枚の基板の表面および裏面の電極を跨ぐように上記導電性インクをインクジェット印刷法により直線状に印刷することを特徴とする。
例えば、上記導電性インクの導電成分は、銀、パラジウム、白金、金の単体、混合物あるいは合金の中から選んだ1種以上からなることを特徴とする。また、例えば、上記印刷した側面端子電極に対して200℃以上、700℃以下の温度で熱処理を施すことを特徴とする。
例えば、上記側面端子電極の幅、および隣接するこれら側面端子電極のエッジ間距離を上記インクジェット印刷法による上記導電性インクの吐出量により調整することを特徴とする。また、例えば、上記側面端子電極の幅をその抵抗値と上記インクジェット印刷法によりその側面端子電極の印刷に要する時間とに応じて変えることを特徴とする。
本発明によれば、穴空き基板を用いることなく、短冊状に分割した平面基板に高精度、かつ低コストで端子電極を形成できる。
以下、添付図面を参照して、本発明に係る実施の形態例を詳細に説明する。図1は、本発明の実施の形態例に係る多連チップ抵抗器の製造工程(チップ抵抗器の製造プロセス)を示すフローチャートである。また、図2〜図7は、これらの製造工程に対応して示す基板や電極等の外観状態である。
図1のステップS1において、平面基板上に上面と下面の電極形成を行う。ここでは、穴のない平面基板として、例えば、図2に示すように厚みが0.2mmのアルミナ基板10の表と裏に、複数の電極12を整然と規則正しく配する。具体的には、200μmピッチで200μm幅の長方形のガラスフリット入り銀電極を、表と裏とが対向するように印刷し、焼成する。
ステップS3では、基板表面の電極間に抵抗体を作製する。すなわち、図3に示すように、例えば、酸化ルテニウム系の抵抗体13をスクリーン印刷によって形成し、焼成する。そして、続くステップS5で、例えば、レーザトリミングによって抵抗体のパターンに切れ込みを入れて、抵抗値の調整を行う。なお、抵抗値の調整は、レーザビームによる方法に限らず、例えば、サンドブラスト等でもよい。
ステップS7では、例えば、スクリーン印刷等によって、図4に示すように、抵抗体13と電極12の一部を覆うように、絶縁膜としての機能をも有する保護膜(ガラス保護コート)15を印刷し、焼き付ける。そして、ステップS9において、図4に示すように、基板10上の電極12を横断するよう、例えば、レーザスクライブによって切れ目(表面電極と裏面電極とを横断する分割ライン)17a,17b,17cを入れ、基板10を短冊状に破断(分割)する。
基板の上面と下面の電極を結ぶ側面端子電極の形成は、従来のように、穴あき基板を用いて吸引印刷によって行う場合は、そのまま基板状態での工程になるが、浸漬法やスパッタ法の場合には、基板を短冊状に分割して破断面を露出する必要がある。そこで、ステップS11では、短冊状に破断した基板10の断面が上面になるように端子面を揃えて整列させる。
図5の(a)は、このように整列させた短冊状の基板20の端面を示し、図5(b)は、整列させた短冊状基板20の側面図である。図5(a)に示す短冊状基板の端面21a〜21dが、後述するインクジェット印刷の対象となる印刷面である。また、図5(c)は、整列させた短冊状基板20の平面(表面)図である。
ステップS13において、基板の端面に端子電極を形成する。ここでは、図6(a),(b)に示すように、整列させた短冊状基板20の個々の基板10a〜10dに形成された表面と裏面の電極を繋ぐように、導電インクとして例えば、銀インク等の貴金属インクを用いて、インクジェット印刷法によって幅200μmのライン25を印刷する。図6(a)に示す端面の反対側の端面に対しても、上記と同様に導電インクのインクジェット印刷を行う。なお、図6(c)は、インクジェット印刷後の短冊状基板20の表面(抵抗体面)を示している。
ステップS15では、上述したステップS13で形成された端面電極を固着させるため、端面電極が形成された多連チップに対して500℃の熱処理を施す。図7は、インクジェット印刷によって端面電極を形成し、それを固着させて作製された多連チップ抵抗器の斜視図である。図7に示すように、本発明の実施の形態例に係る多連チップ抵抗器30は、基板上に配された個々の抵抗体31に対応する表面と裏面の電極間にそれぞれ端面電極32が形成された構造を有する。
上述したように、本実施の形態例に係る多連チップ抵抗器の製造工程において、インクジェット印刷法によって基板に非接触の状態で貴金属インクを印刷して端子電極を形成する。そのため、基板の破断面に凹凸があっても印刷ラインの形成が容易になる。また、その印刷の際にメタルマスクを用いないため、端子ピッチがメタルマスクの制約を受けることがないので、端子間隔に制限がなくなる。
インクジェット法による端面への貴金属インクの印刷方法としては、短冊状基板の端面をインクジェット・ヘッド(不図示)から出るインクの飛行方向に対して垂直に向けるのが、印刷精度の点で好ましい。この場合、基板を1枚ずつインクジェット・ヘッドの下を通過させることで、印刷が可能となる。
一方、側面端子電極の印刷についての生産性の観点からは、短冊状に分割した基板の側面(端面)をインクジェット・ヘッドと平行になるように複数枚並べる。つまり、インクジェット印刷面を揃えて並べ(図5参照)、表裏の電極を結ぶ直線上で連続して印刷するのが好ましい。なお、導電性のインクを吹き付けるメカニズムについては、いわゆるサーマル・インクジェット方式、バブルジェット方式(登録商標)、ピエゾ方式等、いずれであってもよい。
上記のインクジェット法による印刷に使用する導電インクとしては、抵抗率が小さく、かつ、熱処理によって酸化されない貴金属インクが好ましい。具体的には、銀、パラジウム、白金、金等の貴金属からなり、その平均粒子径が1〜100nmの粒子を溶剤に分散させたものを導電インクとして用いることができる。また、インク中の貴金属の濃度は、例えば、20〜70重量%である。なお、これらの貴金属は、単体の状態で用いてもよいし、混合物あるいは合金の形態であってもよい。
インクジェット印刷の後、熱処理によって導電成分を固着させる必要がある。上述したように、粒子径が100nm以下の金属粒子は、200℃以下の温度で焼結を始めるが、インクに含まれる有機分が燃焼し、電極内に空孔が少なくなるのは、200℃以上の温度である。また、基板と電極の固着が得られるようになるのも、200℃以上の温度である。しかし、温度を上げ過ぎると抵抗体に影響が及び、抵抗値に変化が生じる。そこで、焼成による抵抗値の変化を防ぐため、700℃以下の温度での熱処理が必要となる。これらのことから、熱処理温度としては、大気雰囲気において200℃以上、700℃以下の温度が好ましい。
基板と端子電極の固着を確保するため、上記のような熱処理を施す必要がある。そのため、保護コートの材料としては、上述した温度に対する耐熱性が必要となる。よって、軟化点が400℃以上であるガラス(例えば、ZnSiOx系ガラス)を用いることが好ましい。
インクジェット法で形成できる端子電極の最小幅は、インクジェット・ヘッドから吐出される一滴のインクの量によって制限される。つまり、基板上へインクを一滴、落とした際に形成される円形の電極の直径が、最小線幅である。そして、これらの円形の電極を連ねることで、直線状の端子電極を形成できる。従って、吐出するインク一滴の量を少なくすれば、線幅をより細くすることが可能であるが、基板上に残る、銀固形分の量も少なくなるため、印刷に時間を要するようになる。
さらに、低抵抗金属をインクとして用いても、端子部分の抵抗値を無視することができなくなる。現実的には、20μm以上のラインとなるようにするのが好ましい。また、線幅が太くなるほど、印刷に時間を要するため、電極幅としては、20μm以上、200μm以下であることが好ましい。
また、インクジェット印刷はメタルマスクを使用しないので、理論的には電極間ピッチを無制限に小さくすることが可能であるが、電極間距離が小さいと部品実装時に電極間がはんだで短絡ずる可能性が高くなる。逆に、電極間ピッチを大きくすることは、部品の外形寸法を大きくすることになる。従って、電極エッジ間の距離が20μm以上あることが好ましく、実用的には200μm以下であることが好ましい。
以上説明したように、本実施の形態例によれば、穴空き基板を用いることなく平面基板に表電極、裏電極、および抵抗体を形成し、その上面に保護コートを形成した後に、短冊状に分割した基板の側面をインクジェット・ヘッドに対向させてインクジェット法によって非接触で端子電極の印刷を行うことで、凹凸のある基板の端子面(破断面)に端子電極としての微細配線を容易かつ確実に描画できる。
また、複数の短冊状基板をそれらの端子面(破断面)を揃えて並べ、その面に電極を直線的に印刷することで、多数の基板に対して連続的に印刷でき、効率の良い端子形成が可能となるとともに、例えば、400μm以下の狭ピッチで側面端子電極を形成できる。そのため、多連チップ抵抗器としての部品寸法を小さくすることができる。
さらに、本実施の形態例によれば、インクジェット法による端子電極の印刷に貴金属インクを用いることによって、熱処理を大気雰囲気で行うことが可能となるとともに、抵抗率の小さい電極形成が可能となる。
また、高価な穴空き基板を用いることなく、平面基板を短冊状に分割するだけで多連チップ抵抗器の基板に端子電極を形成できるため、チップ抵抗器の製造コストの低減が可能となる。
本発明の実施の形態例に係る多連チップ抵抗器の製造工程を示すフローチャートである。 実施の形態例に係る多連チップ抵抗器の製造に用いる穴のない平面基板に表裏電極を形成した様子を示す図である。 平面基板に抵抗体を形成したときの様子を示す図である。 平面基板に保護膜(ガラス保護コート)を印刷したときの様子を示す図である。 短冊状の基板を整列させた様子を示す図である。 整列させた短冊状基板の端面に導電インクをインクジェット印刷したときの様子を示す図である。 端面電極が形成された多連チップ抵抗器の斜視図である。 吸引印刷法に使用する貫通穴が空いた基板を示す図である。 吸引印刷法で形成された凹型電極を示す図である。 浸漬法に使用する貫通穴が空いた基板を示す図である。 浸漬法によって形成された凸型電極を示す図である。
符号の説明
10,10a〜10d 基板
12 電極
13,31 抵抗体
15 保護膜(ガラス保護コート)
20 短冊状基板
30 多連チップ抵抗器
32 端面電極

Claims (6)

  1. 平面基板の表面および裏面に所定間隔で複数の電極を形成するステップと、
    前記表面電極間に抵抗体を形成するステップと、
    前記表面電極と裏面電極とを横断する分割ラインに沿って前記平面基板を短冊状に分割するステップと、
    前記分割された基板上の表面および裏面の電極を結線するように導電性インクを非接触で基板側面に塗布して側面端子電極を形成するステップとを備えることを特徴とする多連チップ抵抗器の製造方法。
  2. 前記側面端子電極を形成するステップでは、前記分割された複数枚の短冊状基板をそれらの破断面が上面になるように整列させ、これら複数枚の基板の表面および裏面の電極を跨ぐように前記導電性インクをインクジェット印刷法により直線状に印刷することを特徴とする請求項1記載の多連チップ抵抗器の製造方法。
  3. 前記導電性インクの導電成分は、銀、パラジウム、白金、金の単体、混合物あるいは合金の中から選んだ1種以上からなることを特徴とする請求項2記載の多連チップ抵抗器の製造方法。
  4. 前記印刷した側面端子電極に対して200℃以上、700℃以下の温度で熱処理を施すことを特徴とする請求項3記載の多連チップ抵抗器の製造方法。
  5. 前記側面端子電極の幅、および隣接するこれら側面端子電極のエッジ間距離を前記インクジェット印刷法による前記導電性インクの吐出量により調整することを特徴とする請求項2記載の多連チップ抵抗器の製造方法。
  6. 前記側面端子電極の幅をその抵抗値と前記インクジェット印刷法によりその側面端子電極の印刷に要する時間とに応じて変えることを特徴とする請求項5記載の多連チップ抵抗器の製造方法。
JP2005279860A 2005-09-27 2005-09-27 多連チップ抵抗器の製造方法 Withdrawn JP2007095771A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005279860A JP2007095771A (ja) 2005-09-27 2005-09-27 多連チップ抵抗器の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005279860A JP2007095771A (ja) 2005-09-27 2005-09-27 多連チップ抵抗器の製造方法

Publications (1)

Publication Number Publication Date
JP2007095771A true JP2007095771A (ja) 2007-04-12

Family

ID=37981143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005279860A Withdrawn JP2007095771A (ja) 2005-09-27 2005-09-27 多連チップ抵抗器の製造方法

Country Status (1)

Country Link
JP (1) JP2007095771A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008035699A1 (fr) * 2006-09-21 2008-03-27 Sony Computer Entertainment Inc. Dispositif électronique

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008035699A1 (fr) * 2006-09-21 2008-03-27 Sony Computer Entertainment Inc. Dispositif électronique

Similar Documents

Publication Publication Date Title
WO2007029635A1 (ja) チップ抵抗器及びその製造方法
JP2007095771A (ja) 多連チップ抵抗器の製造方法
JP4780689B2 (ja) チップ抵抗器
JP2000306711A (ja) 多連チップ抵抗器およびその製造方法
JP2007317904A (ja) 抵抗素子及び抵抗素子内蔵配線回路板
JP2006319260A (ja) チップ抵抗器
JP4741355B2 (ja) チップ型電子部品
JPH10189305A (ja) 角板型チップ抵抗器及びその製造方法
JPH1092601A (ja) 表面実装型電子部品の端子電極とその製造方法
JP2006024767A (ja) チップ抵抗器の製造方法
JP2005108865A (ja) チップ抵抗器及びチップ抵抗器の製造方法
JP3353037B2 (ja) チップ抵抗器
JP2003209338A (ja) プリント配線基板の製造方法
JP2008166481A (ja) チップ部品の電極形成方法
JP2775718B2 (ja) チップ抵抗器とその製造方法
JP2002237402A (ja) チップ抵抗器
JP2006196840A (ja) 配線基板およびその製造方法
JPH0778701A (ja) ネットワーク抵抗器とその製造方法
JP2002231505A (ja) チップ形抵抗器およびその製造方法
JP2000340413A5 (ja)
JP3469227B2 (ja) 多連チップ電子部品の製造方法
JP2002124401A (ja) 抵抗器及びその製造方法
JP2009194128A (ja) チップ形ジャンパーおよびその製造方法
JP2006295135A (ja) チップ抵抗部品及びその製造方法
JPH10321404A (ja) 抵抗器およびその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081202