JP2007095727A - Ceramic substrate and electron device using the same - Google Patents
Ceramic substrate and electron device using the same Download PDFInfo
- Publication number
- JP2007095727A JP2007095727A JP2005279221A JP2005279221A JP2007095727A JP 2007095727 A JP2007095727 A JP 2007095727A JP 2005279221 A JP2005279221 A JP 2005279221A JP 2005279221 A JP2005279221 A JP 2005279221A JP 2007095727 A JP2007095727 A JP 2007095727A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- region
- layer
- ceramic substrate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
この発明は、セラミック基板およびこれを用いた電子デバイスに関し、特に、電子部品などを表面に実装するセラミック基板およびこれを用いた電子デバイスに関する。 The present invention relates to a ceramic substrate and an electronic device using the same, and more particularly to a ceramic substrate on which an electronic component or the like is mounted on the surface and an electronic device using the same.
従来、電子デバイス用の基板として、機械的強度の大きいセラミック層を基板の表面に形成することにより、基板全体の機械的強度を大きくしたセラミック基板が知られている(例えば、特許文献1、2参照)。
Conventionally, as a substrate for an electronic device, a ceramic substrate in which the mechanical strength of the entire substrate is increased by forming a ceramic layer having high mechanical strength on the surface of the substrate is known (for example,
図10は、従来の機械的強度の大きいセラミック層が表面に形成されたセラミック基板の構造を説明するための断面図である。図10を参照して、従来の機械的強度の大きいセラミック層が表面に形成されたセラミック基板の構造について説明する。 FIG. 10 is a cross-sectional view for explaining the structure of a conventional ceramic substrate on which a ceramic layer having high mechanical strength is formed. With reference to FIG. 10, the structure of a conventional ceramic substrate having a ceramic layer with high mechanical strength formed on the surface will be described.
従来の機械的強度の大きいセラミック層が表面に形成されたセラミック基板101では、図10に示すように、アルミナなどの無機質フィラーと残部を低融点ガラスとからなる第1セラミック層102aが複数積層された内層102が形成されている。
As shown in FIG. 10, a conventional
内層102の上面上および下面上には、第1セラミック層102aとは異なる割合の無機質フィラーおよび低融点ガラスからなり、第1セラミック層よりも抗折強度および引張強度などの機械的強度の大きい第2セラミック層103aが複数積層された表層103が形成されている。このようにして、従来の機械的強度の大きいセラミック層が表面に形成されたセラミック基板101が構成されている。
The upper surface and the lower surface of the
図11は、従来の機械的強度の大きいセラミック層が表面に形成されたセラミック基板の製造プロセスを説明するための断面図である。図11を参照して、従来の機械的強度の大きいセラミック層が表面に形成されたセラミック基板の製造プロセスについて説明する。 FIG. 11 is a cross-sectional view for explaining a conventional process for producing a ceramic substrate having a ceramic layer having a high mechanical strength formed on the surface thereof. With reference to FIG. 11, a conventional process for manufacturing a ceramic substrate having a ceramic layer having a high mechanical strength formed on the surface thereof will be described.
まず、図11に示すように、所定の割合で無機質フィラー、低融点ガラス、溶媒およびバインダーを混合してシート状に成形した第1のセラミックグリーンシート102pと、第1のセラミックグリーンシート102pとは異なる割合で無機質フィラーおよび低融点ガラスを含む第2のセラミックグリーンシート103pとをそれぞれ形成した後、第1のセラミックグリーンシート102pをそれぞれ複数枚重ね合わせるとともに、その最上面および最下面に第2のセラミックグリーンシート103pをそれぞれ複数枚重ね合わせた成形体101pを形成する。
First, as shown in FIG. 11, the first ceramic
次に、成形体101pを大気中などで焼結することにより、図10に示すように、内層102の上面および下面に表層103を有するセラミック基板101が形成される。
Next, the
このセラミック基板101は、内層102と内層102よりも機械的強度の大きい表層103とが積層されているので、内層102だけの場合と比較して、その機械的強度を大きくすることができる。
Since the
このようなセラミック基板は、高周波フィルタや複合モジュールなどの電子デバイス用の基板として用いることができる(例えば、特許文献3参照)。 Such a ceramic substrate can be used as a substrate for an electronic device such as a high-frequency filter or a composite module (see, for example, Patent Document 3).
この場合、セラミック基板の表面に半導体デバイスやチップコンデンサなどの電子部品や配線層が形成され、さらに、セラミック基板の内部に所定の配線パターンを有する配線層が形成される。 In this case, electronic components such as semiconductor devices and chip capacitors and wiring layers are formed on the surface of the ceramic substrate, and further, a wiring layer having a predetermined wiring pattern is formed inside the ceramic substrate.
セラミック基板の表面および内部の配線層は、焼成することによりセラミック層となるセラミックグリーンシートの上面上に銀ペーストなど金属ペーストを所定の配線パターンに形成し、これらの金属ペーストが形成されたセラミックグリーンシートを重ね合わせた成形体を焼結することにより形成することができる。また、セラミック基板に表面実装される電子部品は、セラミック基板の上面上に形成された配線層上にハンダ付けすることにより固定することができる。
しかしながら、上記した従来の機械的強度の大きいセラミック層が表面に形成されたセラミック基板101であっても、セラミック基板101の表面および内部に配線層および電子部品などを形成する場合には、第1のセラミックグリーンシート102pおよび第2のセラミックグリーンシート103pと、焼成することにより配線層となる金属ペーストおよび電子部品を固定するハンダとの熱収縮特性が異なっているので、この配線層および電子部品の周囲の第1セラミック層102aおよび第2セラミック層103aには局所的に応力が作用する。これにより、第1セラミック層102aおよび第2セラミック層103aにクラックが生じやすく、第1セラミック層102a、第2セラミック層103a、配線層および電子部品との間に剥離が生じたりすることにより、信頼性が低下するという問題点があった。
However, even when the above-described conventional
この発明は、上記のような課題を解決するためになされたものであり、
この発明の1つの目的は、剥離やクラックなどが生じにくく、信頼性が高いセラミック基板を提供することである。
The present invention has been made to solve the above problems,
One object of the present invention is to provide a highly reliable ceramic substrate that is less prone to peeling and cracking.
この発明のもう1つの目的は、信頼性の高い電子デバイスを提供することである。 Another object of the present invention is to provide a highly reliable electronic device.
上記目的を達成するために、この発明の第1の局面によるセラミック基板は、平面方向に第1の領域と第2の領域とが形成されているセラミック層を備え、第1の領域を構成するセラミックのヤング率は、第2の領域を構成するセラミックのヤング率より小さい。 To achieve the above object, a ceramic substrate according to a first aspect of the present invention includes a ceramic layer in which a first region and a second region are formed in a planar direction, and constitutes a first region. The Young's modulus of the ceramic is smaller than the Young's modulus of the ceramic constituting the second region.
この第1の局面によるセラミック基板では、上記のように、セラミック層の平面方向、すなわち、セラミック層の厚み方向に対して垂直な方向にヤング率の異なるセラミックからなる第1の領域と第2の領域とが形成されているので、例えば、このセラミック層上に配線層などを形成することにより、配線層周辺のセラミック層に局所的な応力が作用した場合であっても、ヤング率の小さい第1の領域が微小変形することにより、この応力を緩和することができる。また、セラミック基板の落下衝突時に配線層周辺のセラミック層に局所的な応力が作用した場合であっても、同様に、この応力集中を緩和することができる。これにより、セラミック基板全体が大きく変形することを抑制することができるので、セラミック層と配線層などとの剥離およびセラミック層内でのクラックの発生を抑制することができる。その結果、信頼性の高いセラミック基板を得ることができる。
In the ceramic substrate according to the first aspect, as described above, the first region and the second region made of ceramics having different Young's moduli in the plane direction of the ceramic layer, that is, in the direction perpendicular to the thickness direction of the ceramic layer. For example, by forming a wiring layer or the like on this ceramic layer, even if local stress acts on the ceramic layer around the wiring layer, for example, a region with a small Young's modulus is formed. This stress can be relieved when the
なお、本発明において、「セラミック基板」とは、単一のセラミック層から構成される基板や複数のセラミック層を含む積層体から構成される基板を含む広い概念である、また、本発明のセラミック基板では、さらに、セラミック層の表面に配線層などが形成されていてもよい。 In the present invention, the “ceramic substrate” is a broad concept including a substrate composed of a single ceramic layer and a substrate composed of a laminate including a plurality of ceramic layers. In the substrate, a wiring layer or the like may be further formed on the surface of the ceramic layer.
上記第1の局面によるセラミック基板において、好ましくは、第1の領域を構成するセラミックと前記第2の領域を構成するセラミックとの組成が異なっている。すなわち、第1の領域を構成するセラミックと前記第2の領域を構成するセラミックとにそれぞれ含まれているセラミックの種類および割合の少なくともいずれかが異なっている。このように構成すれば、容易に、第1の領域を構成するセラミックと第2の領域を構成するセラミックとのヤング率を異なるようにすることができる。これにより、セラミック基板に局所的に作用する応力を容易に緩和することができる。 In the ceramic substrate according to the first aspect, preferably, the composition of the ceramic constituting the first region and the ceramic constituting the second region are different. That is, at least one of the types and ratios of the ceramics included in the ceramic constituting the first region and the ceramic constituting the second region are different. If comprised in this way, the Young's modulus of the ceramic which comprises a 1st area | region and the ceramic which comprises a 2nd area | region can be easily varied. Thereby, the stress which acts locally on a ceramic substrate can be eased easily.
なお、十分な応力の緩和効果を得るためには、第1の領域を構成するセラミックのヤング率は、第2の領域を構成するセラミックのヤング率の約90%以下とするのが好ましいと考えられる。 In order to obtain a sufficient stress relaxation effect, the Young's modulus of the ceramic constituting the first region is preferably about 90% or less of the Young's modulus of the ceramic constituting the second region. It is done.
上記第1の局面によるセラミック基板において、好ましくは、セラミック層上に配線層をさらに備え、配線層は、第1の領域上に形成されている。このように構成すれば、配線層の形成により生じる局所的な応力は、主に、ヤング率が小さく、変形しやすい第1の領域に作用するので、この応力をさらに効果的に緩和することができる。 The ceramic substrate according to the first aspect preferably further includes a wiring layer on the ceramic layer, and the wiring layer is formed on the first region. With this configuration, the local stress generated by the formation of the wiring layer mainly acts on the first region where the Young's modulus is small and is easily deformed. Therefore, the stress can be more effectively reduced. it can.
この発明の第2の局面による電子デバイスは、上記第1の局面によるセラミック基板を用いている。すなわち、この電子デバイスは、平面方向に第1の領域と第2の領域とが形成されているセラミック層を備え、第1の領域を構成するセラミックのヤング率は、第2の領域を構成するセラミックのヤング率より小さいセラミック基板を用いている。 An electronic device according to a second aspect of the present invention uses the ceramic substrate according to the first aspect. That is, this electronic device includes a ceramic layer in which a first region and a second region are formed in a planar direction, and the Young's modulus of the ceramic constituting the first region constitutes the second region. A ceramic substrate smaller than the Young's modulus of ceramic is used.
この第2の局面による電子デバイスでは、上記のように、セラミック層の平面方向、すなわち、セラミック層の厚み方向に対して垂直な方向にヤング率の異なるセラミックからなる第1の領域と第2の領域とが形成されているので、例えば、このセラミック層上に配線層などを形成することにより、配線層周辺のセラミック層に局所的な応力が作用した場合であっても、ヤング率の小さい第1の領域が微小変形することにより、この応力を緩和することができる。また、セラミック基板の落下衝突時に配線層周辺のセラミック層に局所的な応力が作用した場合であっても、同様に、この応力集中を緩和することができる。これにより、セラミック基板全体が大きく変形することを抑制することができるので、セラミック層と配線層などとの剥離およびセラミック層内でのクラックの発生を抑制することができる。その結果、信頼性の高い電子デバイスを得ることができる。
In the electronic device according to the second aspect, as described above, the first region and the second region made of ceramics having different Young's moduli in the plane direction of the ceramic layer, that is, in the direction perpendicular to the thickness direction of the ceramic layer. For example, by forming a wiring layer or the like on this ceramic layer, even if local stress acts on the ceramic layer around the wiring layer, for example, a region with a small Young's modulus is formed. This stress can be relieved when the
上記第2の局面による電子デバイスにおいて、好ましくは、セラミック層は、セラミック基板の最表面に配置されている。このように構成することにより、さらに、セラミック基板の表面に電子部品などを形成する場合に電子部品の周囲のセラミック基板の周辺に局所的な応力が作用した場合であっても、容易にこの応力を緩和することができる。これにより、電子部品を表面実装した後のセラミック基板全体が大きく変形することを抑制することができるので、セラミック層と配線層および電子部品などとの剥離およびセラミック層内でのクラックの発生を抑制することができる。その結果、さらに信頼性が高い電子デバイスを得ることができる。 In the electronic device according to the second aspect, the ceramic layer is preferably disposed on the outermost surface of the ceramic substrate. With this configuration, even when an electronic component or the like is formed on the surface of the ceramic substrate, even if a local stress acts on the periphery of the ceramic substrate around the electronic component, this stress can be easily obtained. Can be relaxed. As a result, the entire ceramic substrate after the surface mounting of the electronic component can be prevented from being greatly deformed, so that the separation of the ceramic layer from the wiring layer and the electronic component and the generation of cracks in the ceramic layer are suppressed. can do. As a result, an electronic device with higher reliability can be obtained.
なお、本発明における「電子デバイス」とは、例えば、高周波フィルタなどの電子回路、半導体チップおよび受動部品であるコンデンサ、インダクタ、あるいは、これらを組み合わせた複合モジュール部品など含む広い概念である。 The “electronic device” in the present invention is a broad concept including, for example, an electronic circuit such as a high-frequency filter, a semiconductor chip and a capacitor or inductor that is a passive component, or a composite module component combining these.
以下、本発明の実施形態を図面に基づいて説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(第1実施形態)
図1は、本発明の第1実施形態によるセラミック基板の構造を説明するための断面図である。図1を参照して、本発明の第1実施形態によるセラミック基板の構造について説明する。
(First embodiment)
FIG. 1 is a cross-sectional view for explaining the structure of a ceramic substrate according to a first embodiment of the present invention. A structure of a ceramic substrate according to a first embodiment of the present invention will be described with reference to FIG.
本発明の第1実施形態によるセラミック基板では、図1に示すように、アルミナなどの無機質フィラーと残部を低融点のガラスとから構成されている単一のセラミック層1を備えている。
As shown in FIG. 1, the ceramic substrate according to the first embodiment of the present invention includes a single
セラミック層1には、平面方向、すなわち、セラミック層1の厚み方向に対して垂直な方向に、第1の領域1aと第2の領域1bとが形成されており、第1の領域1aを構成するセラミックは、アルミナと非晶質ガラス(SiO2−Al2O3−CaO−B2O3)とを約45:約55の重量比で含有しており、約100GPa〜約120GPaのヤング率を有している。また、第2の領域1bを構成するセラミックは、アルミナと結晶系ガラス(CaO−MgO−SiO2−ZnO2)とを約35:約65の重量比で含有しており、約140GPaのヤング率を有している。このように、第1の領域1aを構成するセラミックのヤング率は、第2の領域1bを構成するセラミックのヤング率よりも小さくされている。
In the
セラミック層1の第1の領域1a上には、所定のパターンを有する金属からなる配線層2が形成されている。このようにして、本発明の第1実施形態によるセラミック基板が構成されている。
On the
図2〜図5は、本発明の第1実施形態によるセラミック基板の製造プロセスを説明するための断面図である。図2〜図5を参照して、本発明の第1実施形態によるセラミック基板の製造プロセスを説明する。 2 to 5 are cross-sectional views for explaining a ceramic substrate manufacturing process according to the first embodiment of the present invention. A ceramic substrate manufacturing process according to the first embodiment of the present invention will be described with reference to FIGS.
[セラミックグリーンシート原料の作製]
まず、セラミック層1の第1の領域1aを構成するセラミックの組成と同じ割合でアルミナなどの無機質フィラーと低融点のガラスとを含む原料粉末を準備し、この原料粉末に、IPAなどのアルコール類、酢酸ブチルおよびシンナーなどの溶媒と、ポリビニルブチラール(PVB)などのバインダーと、可塑剤とを添加、混合することにより、第1のセラミック混合物を形成する。
[Production of ceramic green sheet material]
First, raw material powder containing an inorganic filler such as alumina and low melting point glass at the same ratio as the composition of the ceramic constituting the
同様に、セラミック層1の第2の領域1bを構成するセラミックの組成と同じ割合でアルミナなどの無機質フィラーと低融点のガラスとを含む原料粉末を準備し、この原料粉末に、IPAなどのアルコール類、酢酸ブチルおよびシンナーなどのなどの溶媒と、PVBなどのバインダーと、可塑剤とを添加、混合することにより、第2のセラミック混合物を形成する。
Similarly, a raw material powder containing an inorganic filler such as alumina and a glass having a low melting point in the same proportion as the composition of the ceramic constituting the
[セラミックグリーンシートの作製]
次に、図2に示すように、耐熱性を有する基板50上に開口部51aを有するポリアルキレングリコールまたはポリアルキレングリコールをセグメントとして含む共重合体などの加熱消失性樹脂からなるマスク層51を形成する。この開口部51aは、マスク層51にレーザ光の照射などによる局所的な加熱を行うことで形成することができる。
[Production of ceramic green sheets]
Next, as shown in FIG. 2, a
次に、図3に示すように、この開口部51a内に第1のセラミック混合物を充填した後、マスク層51を約150℃〜約300℃に加熱することにより、基板50上からマスク層51を除去する。これにより、第1のセラミック混合物からなるパターン1apを形成する。
Next, as shown in FIG. 3, after filling the opening 51 a with the first ceramic mixture, the
次に、図4に示すように、マスク51が除去された基板10上に第2のセラミック混合物を塗布することにより、第2のセラミック混合物からなるパターン1bpを形成した後、基板50から分離することにより、第1のセラミック混合物からなるパターン1apと第2のセラミック混合物からなるパターン1bpとを平面方向に有するセラミックグリーンシート1pを形成する。
Next, as shown in FIG. 4, a second ceramic mixture is applied on the substrate 10 from which the
[配線層の作製]
次に、図5に示すように、セラミックグリーンシート1pの上面上に、所定のパターンを有する銀ペーストなどの金属ペースト2pを形成する。この所定のパターンを有する金属ペースト2pは、スクリーン印刷などにより形成することができる。
[Production of wiring layer]
Next, as shown in FIG. 5, a
[セラミック基板の作製]
次に、金属ペースト2pが形成されたセラミックグリーンシート1pを大気中などで約800℃〜約1000℃で焼成することにより、図1に示すように、第1の領域1aと第2の領域1bとからなるセラミック層1が形成され、セラミック層1の第1の領域1a上には、所定のパターンを有する配線層2が形成される。このようにして、本発明の第1実施形態によるセラミック基板が形成される。
[Production of ceramic substrate]
Next, the ceramic
第1実施形態では、上記のように、セラミック層1の平面方向、すなわち、セラミック層1の厚み方向に対して垂直な方向にヤング率の異なるセラミックからなる第1の領域1aと第2の領域1bとが形成されているので、セラミック層1に作用する局所的な応力を効果的に緩和することができる。すなわち、配線層2の形成によりセラミック層1に作用する局所的な応力に対しては、ヤング率の小さい第1の領域1aが微小変形するので、セラミック基板全体が大きく変形することを抑制することができるので、セラミック層1と配線層2などとの剥離およびセラミック層1内でのクラックの発生を抑制することができる。その結果、信頼性の高いセラミック基板を得ることができる。
In the first embodiment, as described above, the
また、第1実施形態では、第1の領域1aを構成するセラミックのヤング率(約100GPa〜約120GPa)は、第2の領域1bを構成するセラミックのヤング率(約140GPa)の約71%〜約86%の値を有しているので、セラミック層1の機械的強度をあまり低下させることなく、セラミック基板に作用する局所的な応力を十分緩和することができると考えられる。
In the first embodiment, the Young's modulus (about 100 GPa to about 120 GPa) of the ceramic constituting the
また、第1実施形態では、配線層2は、ヤング率の小さい第1の領域1a上に形成されているので、配線層2の形成により生じる局所的な応力は、主に、ヤング率が小さく、変形しやすい第1の領域1aに作用する。これにより、この応力をさらに効果的に緩和することができる。
In the first embodiment, since the
(第2実施形態)
図6は、本発明の第2実施形態による電子デバイスの構造を説明するための断面図である。図6を参照して、本発明の第2実施形態による電子デバイスの構造について説明する。
(Second Embodiment)
FIG. 6 is a cross-sectional view for explaining the structure of the electronic device according to the second embodiment of the present invention. The structure of the electronic device according to the second embodiment of the present invention will be described with reference to FIG.
本発明の第2実施形態による電子デバイスでは、セラミック基板20は、複数のセラミック層11〜17が積層された構造を有している。各セラミック層11〜17には、それぞれ、平面方向に、第1の領域1aと第2の領域1bとが形成されており、第1の領域1aを構成するセラミックは、アルミナと非晶質ガラス(SiO2−Al2O3−CaO−B2O3)とを約45:約55の重量比で含有しており、約100GPa〜約120GPaのヤング率を有している。また、第2の領域1bを構成するセラミックは、アルミナと結晶系ガラス(CaO−MgO−SiO2−ZnO2)とを約35:約65の重量比で含有しており、約140GPaのヤング率を有している。このように、第1の領域1aを構成するセラミックのヤング率は、第2の領域1bを構成するセラミックのヤング率よりも小さくされている。
In the electronic device according to the second embodiment of the present invention, the
また、セラミック層11〜17の第1の領域1aの上面上および下面上の少なくともいずれかの面上には、所定のパターンを有する金属からなる配線層2がそれぞれ形成されている。
In addition,
また、セラミック層11〜15および17には、各セラミック層11〜17上に形成された各配線層2をセラミック基板20の厚み方向に接続する接続部2aが形成されている。
Further, the
また、セラミック基板20の上面上に形成された配線層2上には、チップコンデンサや半導体デバイスなどの電子部品3がハンダにより固定されている。また、セラミック基板1の下面上に形成された配線層2は、他の電子回路基板などとの接続に用いられる。このようにして、本発明の第2実施形態による電子デバイスが構成されている。
On the
図7〜図9は、本発明の第2実施形態による電子デバイスの製造プロセスを説明するための断面図である。図7〜図9を参照して、本発明の第2実施形態による電子デバイスの製造プロセスを説明する。 7 to 9 are cross-sectional views for explaining a manufacturing process of an electronic device according to the second embodiment of the present invention. With reference to FIGS. 7-9, the manufacturing process of the electronic device by 2nd Embodiment of this invention is demonstrated.
[セラミック基板の作製]
まず、図7に示すように、第1実施形態と同様に、第1のセラミック混合物からなるパターン1apと第2のセラミック混合物からなるパターン1bpとを平面方向に有するセラミックグリーンシート11p〜17pの上面上および下面上の少なくともいずれかの面上に、それぞれ、所定のパターンを有する金属ペースト2pを形成する。なお、セラミックグリーンシート11p〜17pは、第1実施形態で用いたセラミックグリーンシート1pと同様に形成する。また、セラミックグリーンシート11p〜15pおよび17pに対しては、それぞれ、所定の位置にパンチなどにより開けた貫通孔2apを形成した後、上記のセラミックグリーンシート11p〜17p上への金属ペースト2pの形成と同時に、金属ペースト2pをこの貫通孔2ap内にも充填する。
[Production of ceramic substrate]
First, as shown in FIG. 7, as in the first embodiment, the upper surfaces of ceramic
次に、図8に示すように、各セラミックグリーンシート11p〜17pをそれぞれ重ね合わせた積層体20pを形成する。そして、この積層体20pを大気中などで約800℃〜約1000℃で焼成することにより、図9に示すように、第1の領域1aと第2の領域1bとからなるセラミック層11〜17が積層されたセラミック基板20が形成される。この焼成により、セラミック層1の第1の領域1a上には、所定のパターンを有する配線層2が形成されるとともに、セラミック基板20の厚み方向に各セラミック層11〜17上に形成された配線層2を接続する接続部2aが形成される。
Next, as shown in FIG. 8, a
[電子部品の表面実装]
最後に、図6に示すように、セラミック基板20の上面上の配線層2上にハンダペーストによりチップコンデンサや半導体デバイスなどの電子部品3を接着した後、ハンダペーストを加熱、溶融することにより、電子部品3をセラミック基板20上に固定する。このようにして、本発明の第2実施形態による電子デバイスを作製する。
[Surface mounting of electronic components]
Finally, as shown in FIG. 6, after the
第2実施形態では、上記のように、平面方向にヤング率の異なるセラミックからなる第1の領域1aと第2の領域1bとが形成されているセラミック層11〜17が複数積層されたセラミック基板20を用いているので、各層11〜17に作用する局所的な応力を効果的に緩和することができる。すなわち、各層11〜17上の配線層2の形成により各層11〜17に作用する局所的な応力に対しては、ヤング率の小さい第1の領域1aがそれぞれ微小変形するので、セラミック基板20全体が大きく変形することを抑制することができる。その結果、各セラミック層11〜17と配線層2などとの剥離およびセラミック層11〜17内でのクラックの発生を抑制することができるので、信頼性の高いセラミック基板を得ることができる。
In the second embodiment, as described above, a ceramic substrate in which a plurality of
また、第2実施形態では、セラミック層11がセラミック基板20の最表面(上面)に配置されているので、セラミック基板20の上面上に表面実装された電子部品3によりその周囲に作用する局所的な応力を緩和することができる。また、第2実施形態では、セラミック層17がセラミック基板20の最表面(下面)に配置されているので、セラミック基板20を他の電子回路基板などにハンダで固定、接続する場合に、ハンダ付けされた箇所の周囲に作用する局所的な応力を緩和することができる。これらにより、電子部品3を表面実装した後や他の電子回路基板などにハンダで固定、接続した後のセラミック基板20全体が大きく変形することを抑制することができるので、セラミック層11〜17と配線層2および電子部品3などとの剥離およびセラミック層11〜17内でのクラックの発生を抑制することができる。その結果、さらに信頼性が高い電子デバイスを得ることができる。
Further, in the second embodiment, since the
また、第2実施形態では、セラミック基板20の最表面に形成されているセラミック層11〜17において、電子部品3が配置される領域の周囲にも、第1の領域1aが形成されている。これにより、電子部品3が実装される際に生じる応力を効果的に緩和することができる。
In the second embodiment, in the
なお、今回開示された実施形態は、すべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiment but by the scope of claims for patent, and all modifications within the meaning and scope equivalent to the scope of claims for patent are included.
たとえば、上記実施形態では、セラミック層1および11〜17は、第1の領域1aと第2の領域1bとを構成するセラミックの組成をガラスの種類および無機質フィラーとガラスとの混合比を変えていたが、本発明はこれに限らず、無機質フィラーとガラスとの混合比、無機質フィラーの種類およびガラスの種類の少なくともいずれか1つを変えてもよい。例えば、第1の領域1aを構成するセラミックの組成(アルミナ:結晶化ガラスの重量比)を約35:約65から約20:約80までアルミナの構成比率を小さくすることにより、そのヤング率を小さくすることができる。
For example, in the said embodiment, the
また、上記実施形態では、セラミック層1および11〜17は、低融点のガラスを含有していたが、本発明はこれに限らず、低融点のガラスを含まない無機質フィラーからなるセラミックで構成してもよい。この場合には、酸化物、窒化物、ホウ化物などの無機質フィラーの種類やそれらの混合比を変えることにより、セラミック層1および11〜17内に第1の領域1aと第2の領域1bとを形成することができる。これにより、さらに、機械的強度の大きいセラミック基板を形成することができる。
Moreover, in the said embodiment, although the
また、上記実施形態では、配線層2は、セラミック層1および11〜17の第1の領域1a上に形成されていたが、本発明はこれに限らず、配線層2の周辺に第1の領域1aが分布するように第1の領域1aを配置してもよい。
Moreover, in the said embodiment, although the
また、上記実施形態では、セラミック層1および11〜17は、第1の領域1aおよび第2の領域1bの2つの領域を有していたが、本発明はこれに限らず、それぞれ、ヤング率の異なるセラミックから構成される3つ以上の領域を有していてもよい。
Moreover, in the said embodiment, although the
1 セラミック層
1a 第1の領域
1b 第2の領域
2 配線層
DESCRIPTION OF
Claims (5)
前記第1の領域を構成するセラミックのヤング率は、前記第2の領域を構成するセラミックのヤング率より小さい、セラミック基板。 Comprising a ceramic layer in which a first region and a second region are formed in a planar direction;
The ceramic substrate in which the Young's modulus of the ceramic constituting the first region is smaller than the Young's modulus of the ceramic constituting the second region.
前記配線層は、前記第1の領域上に形成されている、請求項1または2に記載のセラミック基板。 Further comprising a wiring layer on the ceramic layer,
The ceramic substrate according to claim 1, wherein the wiring layer is formed on the first region.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005279221A JP2007095727A (en) | 2005-09-27 | 2005-09-27 | Ceramic substrate and electron device using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005279221A JP2007095727A (en) | 2005-09-27 | 2005-09-27 | Ceramic substrate and electron device using the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007095727A true JP2007095727A (en) | 2007-04-12 |
Family
ID=37981106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005279221A Withdrawn JP2007095727A (en) | 2005-09-27 | 2005-09-27 | Ceramic substrate and electron device using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007095727A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114126206A (en) * | 2021-11-27 | 2022-03-01 | 华为技术有限公司 | Printed circuit board, manufacturing method thereof, board-level framework and electronic equipment |
-
2005
- 2005-09-27 JP JP2005279221A patent/JP2007095727A/en not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114126206A (en) * | 2021-11-27 | 2022-03-01 | 华为技术有限公司 | Printed circuit board, manufacturing method thereof, board-level framework and electronic equipment |
WO2023093680A1 (en) * | 2021-11-27 | 2023-06-01 | 华为技术有限公司 | Printed circuit board and manufacturing method therefor, board-level architecture, and electronic device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6432239B1 (en) | Method of producing ceramic multilayer substrate | |
JP3982563B2 (en) | Ceramic electronic component and method for manufacturing the same | |
JP4310468B2 (en) | Ceramic multilayer substrate and manufacturing method thereof | |
JPWO2018212119A1 (en) | Multilayer electronic component and method of manufacturing multilayer electronic component | |
JPWO2007049458A1 (en) | Multilayer electronic component, electronic device, and method of manufacturing multilayer electronic component | |
JP4788544B2 (en) | Multilayer ceramic substrate and manufacturing method thereof | |
WO2009139272A1 (en) | Multilayer ceramic substrate and method for producing the same | |
US20030062111A1 (en) | Method of manufacturing glass ceramic multilayer substrate | |
JP4557002B2 (en) | MULTILAYER CERAMIC SUBSTRATE, MANUFACTURING METHOD THEREOF, AND COMPOSITE GREEN SHEET FOR PRODUCTION OF MULTILAYER CERAMIC SUBSTRATE | |
JP2007095727A (en) | Ceramic substrate and electron device using the same | |
JP2008159725A (en) | Ceramic multi-layered substrate, and its manufacturing method | |
JP5527048B2 (en) | Ceramic multilayer substrate | |
JP4826348B2 (en) | Method for producing multilayer ceramic electronic component with protruding electrodes | |
JP5516608B2 (en) | Manufacturing method of ceramic laminated substrate | |
JP2004200679A (en) | Manufacturing method for multilayer circuit substrate | |
JP2004165343A (en) | Laminated ceramic electronic component and its manufacturing method | |
JPH04288854A (en) | Ceramic substrate for mounting semiconductor and manufacture thereof | |
JP2009147160A (en) | Manufacturing method of multilayer ceramic substrate, multilayer ceramic substrate, and electronic component using the same | |
JP2008159726A (en) | Multilayer wiring substrate | |
JP4339139B2 (en) | Ceramic wiring board | |
JP5733039B2 (en) | Circuit board manufacturing method | |
JPH11233944A (en) | Manufacture of multilayer ceramic substrate | |
KR100818461B1 (en) | Multi-layer ceramic substrate and method of manufacturing the same | |
JP4407291B2 (en) | Ceramic multilayer substrate | |
JP2008004642A (en) | Method for manufacturing multiplayer ceramic substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071018 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090604 |