JP4407291B2 - Ceramic multilayer substrate - Google Patents

Ceramic multilayer substrate Download PDF

Info

Publication number
JP4407291B2
JP4407291B2 JP2004013665A JP2004013665A JP4407291B2 JP 4407291 B2 JP4407291 B2 JP 4407291B2 JP 2004013665 A JP2004013665 A JP 2004013665A JP 2004013665 A JP2004013665 A JP 2004013665A JP 4407291 B2 JP4407291 B2 JP 4407291B2
Authority
JP
Japan
Prior art keywords
ceramic
layer
dielectric
green sheet
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004013665A
Other languages
Japanese (ja)
Other versions
JP2005209820A (en
Inventor
淳 浦川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2004013665A priority Critical patent/JP4407291B2/en
Publication of JP2005209820A publication Critical patent/JP2005209820A/en
Application granted granted Critical
Publication of JP4407291B2 publication Critical patent/JP4407291B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

本発明は、セラミック多層基板に関し、更に詳しくは、内部構造に欠陥がなく信頼性の高いセラミック多層基板に関するものである。   The present invention relates to a ceramic multilayer substrate, and more particularly to a ceramic multilayer substrate having a highly reliable internal structure and no defects.

従来のこの種のセラミック多層基板としては、例えば特許文献1に記載の多層複合セラミック基板や、特許文献2に記載の複合積層セラミック部品が知られている。   As this type of conventional ceramic multilayer substrate, for example, a multilayer composite ceramic substrate described in Patent Document 1 and a composite multilayer ceramic component described in Patent Document 2 are known.

特許文献1に記載の多層複合セラミック基板は、ヴィアホール、導電パターンおよび抵抗パターンが形成された複数の絶縁体シートと、ヴィアホールおよび導電パターンが形成された誘電体シートとが積層された積層体を焼成してコンデンサ、抵抗および配線パターンを前記積層体が焼成された焼成体に内蔵した多層複合セラミック基板において、前記コンデンサの電極パターンと電気的に接続され、かつ前記焼成体の外面に形成されたヴィアホールと電気的に接続されるすべての内層配線パターンの少なくとも一部をそれぞれ覆う状態に、ガラス、またはガラスを含む複合セラミックスによりなるオーバーコート層が前記絶縁体シートを焼成して形成した絶縁体層上に形成されているものである。この多層複合セラミック基板を製造する場合には、絶縁体シートより小さい誘電体シートを絶縁体シート内に挟んでコンデンサ等を絶縁体シート内に埋め込んでいる。   A multilayer composite ceramic substrate described in Patent Document 1 is a laminate in which a plurality of insulator sheets on which via holes, conductive patterns and resistance patterns are formed and a dielectric sheet on which via holes and conductive patterns are formed are laminated. In the multilayer composite ceramic substrate in which the capacitor, resistor, and wiring pattern are built in the fired body in which the multilayer body is fired, and electrically connected to the electrode pattern of the capacitor and formed on the outer surface of the fired body Insulation formed by baking the insulator sheet with an overcoat layer made of glass or a composite ceramic containing glass so as to cover at least a part of all the inner layer wiring patterns electrically connected to the via holes It is formed on the body layer. When manufacturing this multilayer composite ceramic substrate, a dielectric sheet smaller than the insulator sheet is sandwiched in the insulator sheet, and a capacitor or the like is embedded in the insulator sheet.

また、特許文献2に記載の複合積層セラミック部品は、鉛系ペロブスカイト高誘電材料と酸化アルミニウムを40〜60wt%、酸化鉛を1〜40wt%、酸化ケイ素を2〜40wt%、酸化ホウ素を1〜30wt%、II族元素酸化物を0.05〜25wt%、IV族元素(ただし、ケイ素、鉛は除く)の酸化物を0.01〜10wt%、で合計100wt%となるような組成のガラスセラミックスを主成分とする絶縁体と導体とが一体に積層、焼成されてなる積層焼結体であって、その内部に配線用導体層と前記高誘電率材料と導体によって構成される1以上のコンデンサ素子とを備えてなるものである。この複合積層セラミック部品を製造する場合には、高誘電率材料をペースト化し、これをスクリーン印刷によって絶縁体グリーンシート上に印刷し、このシートを積層して任意の位置にコンデンサ素子を形成している。   In addition, the composite multilayer ceramic component described in Patent Document 2 includes a lead-based perovskite high dielectric material and aluminum oxide in an amount of 40 to 60 wt%, lead oxide in an amount of 1 to 40 wt%, silicon oxide in an amount of 2 to 40 wt%, and boron oxide in an amount of 1 to 40 wt%. Glass having a composition such that 30 wt%, Group II element oxide 0.05 to 25 wt%, Group IV element oxide (except silicon and lead) 0.01 to 10 wt%, and a total of 100 wt% A laminated sintered body in which an insulator mainly composed of ceramic and a conductor are integrally laminated and fired, and includes at least one wiring conductor layer, the high dielectric constant material, and a conductor formed therein. And a capacitor element. When manufacturing this composite multilayer ceramic component, a high dielectric constant material is made into a paste, this is printed on an insulator green sheet by screen printing, and this sheet is laminated to form a capacitor element at an arbitrary position. Yes.

ところで、上記各特許文献に記載のセラミック多層基板のように、絶縁体等の基材層1とは機能が異なる高誘電率材料等の機能性材料層2を、基材層内部に部分的に所定形状に形成する場合には、機能性材料層2の平面形状を例えば図10の(a)に示すように四角形に形成し、その端部2Aの形状が直線になっているのが一般的である。   By the way, like the ceramic multilayer substrate described in each of the above patent documents, a functional material layer 2 such as a high dielectric constant material having a function different from that of the base material layer 1 such as an insulator is partially formed inside the base material layer. When the functional material layer 2 is formed in a predetermined shape, the planar shape of the functional material layer 2 is generally formed into a quadrangle as shown in FIG. 10A, for example, and the shape of the end 2A is generally a straight line. It is.

しかしながら、前述した従来のセラミック多層基板のように機能性材料層を部分的に内蔵する場合には、絶縁体シート等の基材層と機能性材料層とを積層、圧着して積層体を形成した後、この積層体を焼成してセラミック多層基板を作製しているが、圧着時に機能性材料層2の周囲2Aが図10の(b)に一点鎖線で示すように膨らみ、機能性材料層が所望のパターンにならないことがあった。また、焼成時には機能性材料層2と基材層1との間の収縮差(焼成収縮率の差)によって反り、うねり等の基板変形やデラミネーションが発生し易く、特にデラミネーションは機能性材料層2の端部2Aで発生し易いという課題があった。   However, when a functional material layer is partially built in as in the conventional ceramic multilayer substrate described above, a laminated body is formed by laminating a base material layer such as an insulator sheet and a functional material layer, and pressing them. After that, the multilayer body is fired to produce a ceramic multilayer substrate. At the time of pressure bonding, the periphery 2A of the functional material layer 2 swells as shown by a one-dot chain line in FIG. May not have the desired pattern. Further, at the time of firing, warpage due to shrinkage difference (difference in firing shrinkage rate) between the functional material layer 2 and the base material layer 1 is likely to cause substrate deformation such as waviness and delamination. In particular, delamination is a functional material. There existed a subject that it was easy to generate | occur | produce in the edge part 2A of the layer 2. FIG.

特開平1−117392号公報JP-A-1-117392 特公平2−053951号公報Japanese Patent Publication No. 2-053951

本発明は、上記課題を解決するためになされたもので、基板変形やデラミネーション等による内部構造欠陥がなく、パターン精度の高い機能性材料層を内蔵したセラミック多層基板を提供することを目的としている。   The present invention has been made in order to solve the above-described problems, and has an object to provide a ceramic multilayer substrate having a built-in functional material layer with high pattern accuracy, free from internal structural defects due to substrate deformation, delamination, and the like. Yes.

本発明者は、焼成時の機能性材料層と基材層との間の収縮差による基板変形や内部の構造欠陥について種々検討した結果、これら現象は基材層と機能性材料層との収縮差によって発生する応力がこれら両者の境界に集中することに起因していることが判った。そこで、本発明者は、機能性材料層の端部に特定の処理を施すことによってデラミネーション等の内部の構造欠陥を抑制し、更に、圧着による機能性材料層のパターン変形をも防止することができることを知見した。   As a result of various investigations on substrate deformation and internal structural defects due to the shrinkage difference between the functional material layer and the base material layer during firing, the present inventors have found that these phenomena are caused by shrinkage between the base material layer and the functional material layer. It was found that the stress caused by the difference was caused by concentration at the boundary between them. Therefore, the present inventor suppresses internal structural defects such as delamination by applying a specific treatment to the end of the functional material layer, and further prevents pattern deformation of the functional material layer due to pressure bonding. I found out that I can do it.

本発明は、上記知見に基づいてなされたもので、本発明の請求項1に記載のセラミック多層基板は、複数の基材セラミック層を積層してなる基材層と、この基材層とは異なる材料からなり且つ上記基材セラミック層の間に配置された所定形状の誘電体セラミック層、上記誘電体セラミック層を挟む第1、第2の電極と、を備え、上記誘電体セラミック層を平面視した状態で、上記誘電体セラミック層の上記基材セラミック層に達する端部に、その全長に渡って凹凸が形成されていることを特徴とするものである。 The present invention has been made on the basis of the above knowledge, and the ceramic multilayer substrate according to claim 1 of the present invention includes a base layer formed by laminating a plurality of base ceramic layers, and the base layer. A dielectric ceramic layer having a predetermined shape made of a different material and disposed between the base ceramic layers, and first and second electrodes sandwiching the dielectric ceramic layer, the dielectric ceramic layer comprising: In a state viewed from above, the dielectric ceramic layer is formed with irregularities over its entire length at the end portion reaching the base ceramic layer .

また、本発明の請求項2に記載のセラミック多層基板は、請求項1に記載の発明において、上記誘電体セラミック層の端部が外側ほど薄肉になる楔状であることを特徴とするものである。 According to a second aspect of the present invention, there is provided the ceramic multilayer substrate according to the first aspect, wherein the dielectric ceramic layer has a wedge shape in which an end portion is thinner toward an outer side. .

また、本発明の請求項3に記載のセラミック多層基板は、請求項1または請求項2に記載の発明において、上記凹凸の深さの平均値を、10〜500μmに設定したことを特徴とするものである。   The ceramic multilayer substrate according to claim 3 of the present invention is characterized in that, in the invention according to claim 1 or 2, the average value of the depth of the irregularities is set to 10 to 500 μm. Is.

また、本発明の請求項4に記載のセラミック多層基板は、請求項1〜請求項3のいずれか1項に記載の発明において、上記第1、第2の電極のうち、少なくともいずれか一方の電極の面積を上記誘電体セラミック層の面積より小さく、上記凹凸の凹部に達しない大きさに設定したことを特徴とするものである。 According to a fourth aspect of the present invention, in the ceramic multilayer substrate according to any one of the first to third aspects , at least one of the first and second electrodes is provided. The area of the electrode is smaller than the area of the dielectric ceramic layer and set to a size that does not reach the concave and convex portions .

また、本発明の請求項5に記載のセラミック多層基板は、請求項1〜請求項4のいずれか1項に記載の発明において、上記基材層に導体を設け、且つ、上記導体をAgまたはCuを主成分とする導電性金属によって形成したことを特徴とするものである。 Moreover, the ceramic multilayer substrate according to claim 5 of the present invention is the invention according to any one of claims 1 to 4, wherein a conductor is provided on the base material layer, and the conductor is made of Ag or It is characterized by being formed of a conductive metal mainly composed of Cu .

而して、本発明のセラミック多層基板を構成する基材セラミック層は、セラミック材料によって形成されたものであれば特に制限されないが、低抵抗の金属を内部導体等として用いることを勘案すれば、基材セラミック層は例えば低温焼結セラミック材料によって形成することが好ましい。低温焼結セラミック材料とは、1000℃以下の温度で、Ag、Au、Cu、Ni、Ag/Pd、Ag/Pt等の低融点金属と共焼成することができるセラミック材料のことを云う。低温焼結セラミック材料としては、例えば、アルミナやフォルステライト、コージライト等のセラミック粉末にホウ珪酸系ガラスを混合したガラス複合系材料、ZnO−MgO−Al−SiO系の結晶化ガラスを用いた結晶化ガラス系材料、BaO−Al−SiO系セラミック粉末やAl−CaO−SiO−MgO−B系セラミック粉末等を用いた非ガラス系材料等を挙げることができる。 Thus, the base ceramic layer constituting the ceramic multilayer substrate of the present invention is not particularly limited as long as it is formed of a ceramic material, but considering that a low-resistance metal is used as an internal conductor or the like, The base ceramic layer is preferably formed of a low-temperature sintered ceramic material, for example. The low-temperature sintered ceramic material refers to a ceramic material that can be co-fired with a low melting point metal such as Ag, Au, Cu, Ni, Ag / Pd, Ag / Pt at a temperature of 1000 ° C. or lower. Examples of the low-temperature sintered ceramic material include a glass composite material obtained by mixing borosilicate glass with ceramic powder such as alumina, forsterite, and cordierite, and a crystallized glass of ZnO-MgO-Al 2 O 3 -SiO 2 Crystallized glass based material using non-glass based material such as BaO—Al 2 O 3 —SiO 2 based ceramic powder or Al 2 O 3 —CaO—SiO 2 —MgO—B 2 O 3 based ceramic powder Can be mentioned.

本発明のセラミック多層基板を構成する機能性材料層は、基材セラミック層と異なる機能(物理特性等の材料特性)を有する材料によって形成されたものであれば特に制限されない。機能性材料層は、例えば誘電体材料、抵抗体材料、磁性体材料または絶縁体材料等によって形成することができる。基材層内にコンデンサを形成する場合には機能性材料層に誘電体セラミック材料が用いられる。そして、基材層内にコンデンサを形成するに当たり、BaO−Al−SiO系セラミック粉末を低温焼結セラミック材料として用いて基材セラミック層を形成する場合には、誘電体セラミック材料として、例えば、特開2000−211967号公報、特開2000−226255号公報、特開2000−226256号公報、特開2000−264722号公報、特開2000−264723号公報、特開2000−264724号公報及び特開2000−281436号公報に記載の誘電体セラミック材料を用いることが好ましい。 The functional material layer constituting the ceramic multilayer substrate of the present invention is not particularly limited as long as it is formed of a material having a function (material characteristics such as physical characteristics) different from that of the base ceramic layer. The functional material layer can be formed of, for example, a dielectric material, a resistor material, a magnetic material, or an insulator material. When a capacitor is formed in the base material layer, a dielectric ceramic material is used for the functional material layer. Then, in forming a capacitor on the substrate layer, in the case of forming a substrate ceramic layer using a BaO-Al 2 O 3 -SiO 2 based ceramic powder as a low-temperature co-fired ceramic material as a dielectric ceramic material For example, JP 2000-21967, JP 2000-226255, JP 2000-226256, JP 2000-264722, JP 2000-264723, and JP 2000-264724. It is preferable to use a dielectric ceramic material described in JP-A No. 2000-281436.

特開2000−211967号公報に記載の誘電体セラミック材料は、BaTiOを89.0〜91.5モル%、BaSnOを8.0〜10.5モル%、Pb(Sn1/3Bi2/3)Oを0.5〜2.0モル%をそれぞれ含有してなる誘電体セラミック成分に、10.0〜55.0モル%の酸化バリウム、1.0〜50.0モル%の酸化ケイ素、及び30.0〜60.0モル%の酸化ホウ素からなるガラス成分を5.0〜35.0重量%混合してなる誘電体セラミック組成物である。 The dielectric ceramic material described in Japanese Patent Application Laid-Open No. 2000-2111967 includes 89.0 to 91.5 mol% BaTiO 3 , 8.0 to 10.5 mol% BaSnO 3 , Pb (Sn 1/3 Bi 2). / 3 ) Dielectric ceramic components each containing 0.5 to 2.0 mol% of O 3 , 10.0 to 55.0 mol% of barium oxide, 1.0 to 50.0 mol% of It is a dielectric ceramic composition formed by mixing 5.0 to 35.0% by weight of a glass component composed of silicon oxide and 30.0 to 60.0 mol% boron oxide.

特開2000−226255号公報に記載の誘電体セラミック材料は、〔(Ba1−x−yCaSr)O〕・(Ti1−zZr)Oで表され、m、x、y、及びzが、それぞれ1.005≦m≦1.03、0.02≦x≦0.22、0.05≦y≦0.35、0.00<z≦0.20の関係を満たしてなる誘電体セラミック成分に、20.0〜60.0モル%の酸化バリウム、10.0〜55.0モル%の酸化ケイ素、及び10.0〜40.0モル%の酸化ホウ素からなるガラス成分を3.0〜35.0重量%混合してなる誘電体セラミック組成物である。 Dielectric ceramic material described in JP 2000-226255 Laid is represented by [(Ba 1-x-y Ca x Sr y) O ] m · (Ti 1-z Zr z) O 2, m, x , Y, and z are in a relationship of 1.005 ≦ m ≦ 1.03, 0.02 ≦ x ≦ 0.22, 0.05 ≦ y ≦ 0.35, and 0.00 <z ≦ 0.20, respectively. The filled dielectric ceramic component comprises 20.0-60.0 mol% barium oxide, 10.0-55.0 mol% silicon oxide, and 10.0-40.0 mol% boron oxide. It is a dielectric ceramic composition formed by mixing 3.0 to 35.0% by weight of a glass component.

特開2000−226256号公報に記載の誘電体セラミック材料は、2.5〜17.5モル%のBaO、50.0〜75.0モル%のTiO、15.0〜47.5モル%のNdO3/2からなる主組成物と、この主組成物に対して2.0〜20.0重量%のPbTiOと、10.0〜65.0モル%のBaO、1.0〜50.0モル%のSiO、10.0〜60.0モル%のBを混合してなるガラス成分3.0〜30.0重量%と、からなる誘電体セラミック組成物である。 JP dielectric ceramic material according to 2000-226256 JP, 2.5 to 17.5 mol% of BaO, 50.0 to 75.0 mol% of TiO 2, 15.0-47.5 mol% Of NdO 3/2 , 2.0-20.0 wt% PbTiO 3 with respect to the main composition, 10.0-65.0 mol% BaO, 1.0-50 A dielectric ceramic composition comprising 3.0 to 30.0% by weight of a glass component obtained by mixing 0.0 mol% of SiO 2 and 10.0 to 60.0 mol% of B 2 O 3 .

特開2000−264722号公報に記載の誘電体セラミック材料は、xBaO−yTiO−zMe(但し、x+y+z=1、Meはランタノイド系元素の酸化物である。)で表される主成分に酸化ビスマスを3〜17重量%、酸化鉛を0.5〜10重量%それぞれ添加してなる誘電体セラミック成分に、低温焼結セラミック材料に含まれるガラス成分と同一組成のガラス成分を混合してなる誘電体セラミック組成物である。 The dielectric ceramic material described in JP-A-2000-264722 has bismuth oxide as a main component represented by xBaO-yTiO 2 -zMe (where x + y + z = 1, Me is an oxide of a lanthanoid element). 3 to 17 wt% and lead oxide 0.5 to 10 wt%, respectively, and a dielectric component obtained by mixing a glass component having the same composition as the glass component contained in the low-temperature sintered ceramic material. It is a body ceramic composition.

特開2000−264723号公報に記載の誘電体セラミック材料は、チタン酸ストロンチウムを32.0〜46.0重量%、チタン酸鉛を28.0〜46.0重量%、チタン酸カルシウムを8.0〜16.0重量%、酸化ビスマスを5.0〜16.0重量%、酸化チタンを3.0〜10.0重量%、をそれぞれ含有してなる誘電体セラミック成分に、酸化バリウムを10.0〜65.0モル%、酸化ケイ素を1.0〜55.0モル%、酸化ホウ素を10.0〜75.0モル%をそれぞれ混合してなるガラス成分を混合してなる誘電体セラミック組成物である。   The dielectric ceramic material described in JP 2000-264723 A is 32.0 to 46.0% by weight of strontium titanate, 28.0 to 46.0% by weight of lead titanate, and 8. 8% of calcium titanate. 10 to 16.0% by weight, bismuth oxide 5.0 to 16.0% by weight, titanium oxide 3.0 to 10.0% by weight, and a dielectric ceramic component containing 10% barium oxide. Dielectric ceramic formed by mixing glass components obtained by mixing 0.0 to 65.0 mol%, 1.0 to 55.0 mol% of silicon oxide, and 10.0 to 75.0 mol% of boron oxide. It is a composition.

特開2000−264724号公報に記載の誘電体セラミック材料は、チタン酸バリウムを85.0〜90.0重量%、ジルコニウム酸カルシウムを8.5〜12.0重量%、チタン酸マグネシウムを0.5重量%以下、酸化セリウムを0.5重量%以下、酸化ビスマスを0.1〜1.0重量%、酸化スズを0.1〜1.0重量%、をそれぞれ含有してなる誘電体セラミック成分に、酸化バリウムを10.0〜65.0モル%、酸化ケイ素を1.0〜55.0モル%、酸化ホウ素を10.0〜75.0モル%をそれぞれ混合してなるガラス成分を混合してなる誘電体セラミック組成物である。   The dielectric ceramic material described in JP 2000-264724 A is 85.0 to 90.0 wt% of barium titanate, 8.5 to 12.0 wt% of calcium zirconate, and 0.005 of magnesium titanate. Dielectric ceramics containing 5 wt% or less, cerium oxide 0.5 wt% or less, bismuth oxide 0.1 to 1.0 wt%, and tin oxide 0.1 to 1.0 wt%, respectively. A glass component obtained by mixing 10.0 to 65.0 mol% of barium oxide, 1.0 to 55.0 mol% of silicon oxide, and 10.0 to 75.0 mol% of boron oxide with the components. It is a dielectric ceramic composition formed by mixing.

特開2000−281436号公報に記載の誘電体セラミック材料は、BaO−TiO−(Nd1−mMe)O3/2(但し、Meはランタノイド系元素を示し、0≦m≦1.0である。)で表される誘電体セラミック成分に、20.0〜65.0モル%の酸化バリウム、5.0〜50.0モル%の酸化ケイ素、10.0〜50.0モル%の酸化ホウ素からなるガラス成分を3.0〜35.0重量%混合してなる誘電体セラミック組成物である。 The dielectric ceramic material described in Japanese Patent Laid-Open No. 2000-281436 is BaO—TiO 2 — (Nd 1-m Me m ) O 3/2 (where Me represents a lanthanoid element, and 0 ≦ m ≦ 1. 20.0-65.0 mol% barium oxide, 5.0-50.0 mol% silicon oxide, 10.0-50.0 mol% It is a dielectric ceramic composition formed by mixing 3.0 to 35.0% by weight of a glass component made of boron oxide.

上記機能性材料層は、これを平面視した状態で、基材層内に位置する端部全長に渡って凹凸が設けられている。この凹凸は、凸部と凹部を繰り返して波状、ギザギザ状等の種々の形態を呈し、機能性材料層の各辺を直線より長くする形態であれば良い。基材層内に位置する端部全長とは、機能性材料層全体が基材層内に位置してその端部全周囲が全て基材層内に含まれている場合は勿論のこと、機能性材料層の端部の一部が基材層の端面に露呈している場合も含むことを意味する。このように基材層内に位置する機能性材料層の端部全長に渡って凹凸を設けることにより、焼成時に機能性材料層と基材セラミック層との間に収縮差があって機能性材料層の端部に応力が集中しても、この応力を端部全長に渡る個々の凹凸に分散させ、機能性材料層端部の基材セラミック層からのデラミネーションを抑制し、防止することができる。更に、圧着による機能性材料層の変形を端部の凹凸の変形として吸収するため、機能性材料層の変形を直線状の端部と比較して格段に抑制することができ、延いては機能性材料層のパターン精度を大きく向上させることができる。 The functional material layer is provided with irregularities over the entire length of the end portion located in the base material layer in a state in which the functional material layer is viewed in plan . The unevenness may be any form as long as each side of the functional material layer is longer than a straight line by repeatedly forming the convex part and the concave part to exhibit various forms such as a wave shape and a jagged shape. The total length of the end portion located in the base material layer is, of course, the function when the entire functional material layer is located in the base material layer and the entire periphery of the end portion is included in the base material layer. This means that a part of the end portion of the conductive material layer is exposed on the end surface of the base material layer. Thus, by providing unevenness over the entire length of the end of the functional material layer located in the base material layer, there is a shrinkage difference between the functional material layer and the base ceramic layer during firing, so that the functional material Even if stress is concentrated on the edge of the layer, this stress can be dispersed in individual irregularities over the entire length of the edge to suppress and prevent delamination from the base ceramic layer at the edge of the functional material layer. it can. Furthermore, since the deformation of the functional material layer due to the crimping is absorbed as the deformation of the unevenness at the end, the deformation of the functional material layer can be remarkably suppressed as compared with the linear end, and the function is extended. The pattern accuracy of the conductive material layer can be greatly improved.

上記凹凸の深さの平均値は10〜500μmの範囲に設定することが好ましく、30〜300μmの範囲に設定することがより好ましい。凹凸の深さが10μm未満では凹凸の効果を発現しない虞があり、500μmを超えると凹凸が大きすぎて凹凸が基材セラミック層に設けられるビアホール導体やライン導体等の内部導体に邪魔になる虞があって好ましくない。   The average depth of the irregularities is preferably set in the range of 10 to 500 μm, and more preferably in the range of 30 to 300 μm. If the depth of the unevenness is less than 10 μm, the effect of the unevenness may not be exhibited, and if it exceeds 500 μm, the unevenness is too large, and the unevenness may interfere with internal conductors such as via-hole conductors and line conductors provided in the base ceramic layer. This is not desirable.

上記機能性材料層の厚さは、5〜100μmの範囲に形成されていることが好ましく、7〜50μm厚の範囲がより好ましい。機能性材料層の厚さが5μm未満では機能性材料層の収縮による変形が小さいため、基材セラミック層との収縮差による影響がなく、100μmを超えるとデラミネーションを抑制できない虞があって好ましくない。但し、機能性材料層として誘電体セラミック材料を用いてコンデンサを形成する場合には、その厚さが薄い方が大容量を得ることができる。   The thickness of the functional material layer is preferably formed in the range of 5 to 100 μm, and more preferably in the range of 7 to 50 μm. If the thickness of the functional material layer is less than 5 μm, the deformation due to the shrinkage of the functional material layer is small, so there is no influence by the shrinkage difference with the base ceramic layer, and if it exceeds 100 μm, delamination may not be suppressed, which is preferable. Absent. However, when a capacitor is formed using a dielectric ceramic material as the functional material layer, a larger capacity can be obtained with a thinner thickness.

本発明のセラミック多層基板は、内部導体や外部導体等の導体パターンを備えるものであっても良いが、これらの導体パターンは、いずれも上記低温焼結セラミック材料と共焼成することができる低融点金属を主成分とする金属によって形成することができる。低融点金属としては、例えば上述のAg、Cuを用いることが好ましい。   The ceramic multilayer substrate of the present invention may be provided with a conductor pattern such as an inner conductor or an outer conductor, but these conductor patterns have a low melting point that can be co-fired with the low-temperature sintered ceramic material. It can be formed of a metal containing a metal as a main component. As the low melting point metal, for example, the above-described Ag and Cu are preferably used.

上記導体パターンが第1、第2のコンデンサ用電極として形成される場合には、第1、第2のコンデンサ用電極のいずれか一方の電極がコンデンサを構成する誘電体セラミック層より小さな面積を有し、端部の凹凸に達しないことが好ましい。両方のコンデンサ用電極の面積が誘電体セラミック層の面積より大きいとコンデンサとして所望の容量値を得られず、好ましくない。換言すれば、誘電体セラミック層より小さな面積のコンデンサ用電極によって所望の容量値を設定することができる。   When the conductor pattern is formed as the first and second capacitor electrodes, one of the first and second capacitor electrodes has an area smaller than that of the dielectric ceramic layer constituting the capacitor. However, it is preferable that the unevenness at the end is not reached. If the area of both capacitor electrodes is larger than the area of the dielectric ceramic layer, a desired capacitance value cannot be obtained as a capacitor, which is not preferable. In other words, a desired capacitance value can be set by the capacitor electrode having an area smaller than that of the dielectric ceramic layer.

本発明によれば、焼成時のセラミック層と誘電体セラミック層の熱収縮差による基板変形や誘電体セラミック層の端部のセラミック層からのデラミネーション等による内部構造欠陥がなく、パターン精度の高い誘電体セラミック層を内蔵したセラミック多層基板を提供することができる。
According to the onset bright, no internal structural defects due to delamination or the like from ceramic layers of the ends of the substrate deformation and dielectric ceramic layer due to heat shrinkage difference between the ceramic layer and the dielectric ceramic layers during firing, the pattern accuracy A ceramic multilayer substrate incorporating a high dielectric ceramic layer can be provided.

以下、図1〜図9に示す実施形態に基づいて本発明を説明する。尚、各図中、図1は本発明のセラミック多層基板の一実施形態を示す断面図、図2は図1の要部を示す図で、(a)はその平面図、(b)は(a)の断面図、図3〜図7はそれぞれ図1に示すセラミック多層基板の製造工程を示す図、図8は本発明のセラミック多層基板の他の実施形態を示す図、図9は本発明のセラミック多層基板を同時に複数個作製する場合のキャリアフィルムと誘電体グリーンシート層を示す平面図である。   Hereinafter, the present invention will be described based on the embodiment shown in FIGS. In each figure, FIG. 1 is a cross-sectional view showing an embodiment of the ceramic multilayer substrate of the present invention, FIG. 2 is a view showing a main part of FIG. 1, (a) is a plan view thereof, (b) is ( FIG. 3 is a cross-sectional view of a), FIG. 3 to FIG. 7 are diagrams showing a manufacturing process of the ceramic multilayer substrate shown in FIG. 1, FIG. 8 is a diagram showing another embodiment of the ceramic multilayer substrate of the present invention, and FIG. It is a top view which shows the carrier film and dielectric material green sheet layer in the case of producing several ceramic multilayer substrates simultaneously.

本実施形態のセラミック多層基板10は、例えば図1に示すように、複数の基材セラミック層11Aを積層してなる基材層11と、この基材層11とは異なる機能を有し且つ基材セラミック層11Aの間に配置された機能性材料層12と、適宜の基材セラミック層11Aに所定のパターンで形成された内部ライン導体13と、上下の内部ライン導体13、13を接続するビアホール導体14とを備えている。基材層11上面には所定のパターンで第1の外部導体15が形成され、この外部導体15にはチップ型セラミックコンデンサや半導体デバイス等の実装部品16が図示しないはんだを介して接続されている。基材層11下面には第2の外部導体17が形成され、この外部導体17を介してセラミック多層基板10がプリント配線基板(図示せず)に実装される。   For example, as shown in FIG. 1, the ceramic multilayer substrate 10 of the present embodiment has a base layer 11 formed by laminating a plurality of base ceramic layers 11 </ b> A, and has a function different from that of the base layer 11. Functional material layer 12 disposed between the ceramic layers 11A, an internal line conductor 13 formed in a predetermined pattern on an appropriate base ceramic layer 11A, and via holes connecting the upper and lower internal line conductors 13 and 13 And a conductor 14. A first outer conductor 15 is formed in a predetermined pattern on the upper surface of the base material layer 11, and a mounting component 16 such as a chip-type ceramic capacitor or a semiconductor device is connected to the outer conductor 15 via solder (not shown). . A second outer conductor 17 is formed on the lower surface of the base material layer 11, and the ceramic multilayer substrate 10 is mounted on a printed wiring board (not shown) via the outer conductor 17.

上記機能性材料層12は、全体が基材層11内に内蔵され、基材層11内に封止されている。本実施形態では機能性材料層12が誘電体セラミック材料によって形成され、コンデンサの誘電体セラミック層として構成されている。従って、以下では機能性材料層12を誘電体セラミック層12として説明する。この誘電体セラミック層12の上下両面には図1に示すように第1、第2のコンデンサ用電極18、19が形成されている。   The functional material layer 12 is entirely incorporated in the base material layer 11 and sealed in the base material layer 11. In the present embodiment, the functional material layer 12 is formed of a dielectric ceramic material and is configured as a dielectric ceramic layer of a capacitor. Therefore, hereinafter, the functional material layer 12 will be described as the dielectric ceramic layer 12. As shown in FIG. 1, first and second capacitor electrodes 18 and 19 are formed on the upper and lower surfaces of the dielectric ceramic layer 12.

図2は、図1に示す誘電体セラミック層12及び第1、第2のコンデンサ用電極18、19を取り出して示した図である。誘電体セラミック層12には、例えば図2の(a)に示すように、その端部全長に渡って凹部12Aが連続して形成され、誘電体セラミック層12の端部全長に渡って凹凸形状を呈している。この凹部12Aの深さ(凹凸の深さ)の平均値は、前述した理由から10〜500μmの範囲に形成されている。また、誘電体セラミック層12は、前述した理由から5〜100μm厚の範囲に形成されている。   FIG. 2 shows the dielectric ceramic layer 12 and the first and second capacitor electrodes 18 and 19 shown in FIG. For example, as shown in FIG. 2A, the dielectric ceramic layer 12 has a recess 12 </ b> A continuously formed over the entire length of the end, and has a concavo-convex shape over the entire length of the end of the dielectric ceramic layer 12. Presents. The average value of the depth of the recess 12A (the depth of the unevenness) is formed in the range of 10 to 500 μm for the reason described above. Moreover, the dielectric ceramic layer 12 is formed in the range of 5-100 micrometers thickness from the reason mentioned above.

本実施形態のセラミック多層基板10は、図3に示す生の積層体20を焼成することによって作製することができる。この生の積層体20は、セラミック多層基板10の実装部品16を除く各構成要素を全て備えている。即ち、生の積層体20は、基材セラミック層11Aに対応する基材セラミックグリーンシート21A、基材層11に対応する基材グリーンシート層21、誘電体セラミック層12に対応する誘電体グリーンシート層22、内部ライン導体13に対応する導電性ペースト層(内部ライン導体層)23、ビアホール導体14に対応する導電性ペースト層(ビアホール層)24、第1、第2の外部導体15、17にそれぞれ対応する導電性ペースト層(第1、第2の外部導体層)25、27、及び第1、第2のコンデンサ用電極18、19に対応する導電性ペースト層(第1、第2の電極層)28、29を備えている。基材セラミックグリーンシート21A及び誘電体グリーンシート層22はそれぞれ前述した組成物によって形成することができる。また、各導電性ペースト層は、前述した低融点金属を主成分として含む導電性ペーストによって形成することができる。そして、誘電体グリーンシート層22の端部全周には凹凸22B(図5参照)が形成されている。この凹凸22Bを形成する方法については後述する。   The ceramic multilayer substrate 10 of this embodiment can be produced by firing the raw laminate 20 shown in FIG. The raw laminate 20 includes all the components except for the mounting component 16 of the ceramic multilayer substrate 10. That is, the raw laminate 20 includes a base ceramic green sheet 21A corresponding to the base ceramic layer 11A, a base green sheet layer 21 corresponding to the base layer 11, and a dielectric green sheet corresponding to the dielectric ceramic layer 12. Layer 22, conductive paste layer (internal line conductor layer) 23 corresponding to internal line conductor 13, conductive paste layer (via hole layer) 24 corresponding to via hole conductor 14, first and second external conductors 15, 17 Conductive paste layers (first and second electrodes) corresponding to the conductive paste layers (first and second outer conductor layers) 25 and 27 and the first and second capacitor electrodes 18 and 19, respectively. Layer) 28, 29. The base ceramic green sheet 21A and the dielectric green sheet layer 22 can be formed by the above-described compositions. Each conductive paste layer can be formed of a conductive paste containing the low melting point metal described above as a main component. And the unevenness | corrugation 22B (refer FIG. 5) is formed in the edge part whole periphery of the dielectric material green sheet layer 22. FIG. A method of forming the unevenness 22B will be described later.

上述のように誘電体グリーンシート層22の端部全長に渡って凹凸22Bを設けることにより、誘電体グリーンシート層22の焼成による収縮時に、基材セラミックグリーンシート21Aとの境界である誘電体グリーンシート層22の端部に応力が集中しても、この応力を誘電体グリーンシート層22の凹凸22Bに分散させ、端部全周での収縮変形を抑制することができ、もって焼成後の誘電体セラミック層12と基材セラミック層11Aとの間の層間剥離を防止し、誘電体セラミック層12の端部全周の基材セラミック層11Aからの反り、即ちデラミネーションや基板の変形を抑制しあるいは防止することができる。   By providing the unevenness 22B over the entire length of the end of the dielectric green sheet layer 22 as described above, the dielectric green which is the boundary with the base ceramic green sheet 21A when the dielectric green sheet layer 22 contracts by firing. Even if the stress is concentrated on the end of the sheet layer 22, this stress can be dispersed in the irregularities 22B of the dielectric green sheet layer 22 to suppress shrinkage deformation around the entire periphery of the end of the sheet layer 22. It prevents delamination between the body ceramic layer 12 and the base ceramic layer 11A, and suppresses warpage from the base ceramic layer 11A around the end of the dielectric ceramic layer 12, that is, delamination and deformation of the substrate. Alternatively, it can be prevented.

また、上記誘電体セラミック層12の端部全周は外側ほど薄肉になる楔状に形成されている。全周の端部が楔状に形成されているため、他の素子に対する影響やうねり等を抑制することができる。また、誘電体セラミック層12の上面にはその面積よりも小さな面積を有する第1のコンデンサ用電極18が形成され、このコンデンサ用電極18は誘電体セラミック層12の外周縁の凹部12Aに達しない大きさに形成されている。第1のコンデンサ用電極18によってコンデンサの所望の容量値を得ることができる。   The entire circumference of the end portion of the dielectric ceramic layer 12 is formed in a wedge shape that becomes thinner toward the outside. Since the end portion of the entire circumference is formed in a wedge shape, the influence on other elements, undulation, and the like can be suppressed. Also, a first capacitor electrode 18 having an area smaller than that area is formed on the upper surface of the dielectric ceramic layer 12, and the capacitor electrode 18 does not reach the recess 12 </ b> A on the outer peripheral edge of the dielectric ceramic layer 12. It is formed in size. A desired capacitance value of the capacitor can be obtained by the first capacitor electrode 18.

また、生の積層体20として圧着形成する際に、誘電体グリーンシート層22の端部が膨らむ場合にも膨らみが個々の凹凸に分散し、外周端部の変形を抑制することができ、延いては図2の(b)に示すように隣接するビアホール導体14や内部ライン導体13を変形させて損傷(断線)する虞がない。   Further, when the end of the dielectric green sheet layer 22 swells when the green laminate 20 is formed by pressure bonding, the bulge is dispersed into individual irregularities, so that deformation of the outer peripheral end can be suppressed. As shown in FIG. 2B, there is no possibility that the adjacent via-hole conductor 14 or the internal line conductor 13 is deformed and damaged (disconnected).

次に、本実施形態のセラミック多層基板10の製造方法について図3〜図9を参照しながら説明する。セラミック多層基板10を得るためにはまず、図3に示すような生の積層体20を次の工程を経て作製する。   Next, the manufacturing method of the ceramic multilayer substrate 10 of this embodiment is demonstrated, referring FIGS. In order to obtain the ceramic multilayer substrate 10, first, a raw laminate 20 as shown in FIG. 3 is manufactured through the following steps.

まず、例えば酸化ケイ素、アルミナ及び酸化バリウム等を含む低温焼結セラミック材料からなるセラミック粉末に、バインダ、可塑剤及び有機溶剤を加えて混合して基材セラミックスラリーを調製する。この基材セラミックスラリーを、ドクターブレード法を用いて例えばポリエチレンテレフタレートからなるキャリアフィルム(図示せず。)上に塗布して基材セラミックグリーンシート21Aを所定枚数成形する。   First, a base ceramic slurry is prepared by adding and mixing a binder, a plasticizer, and an organic solvent to a ceramic powder made of a low-temperature sintered ceramic material containing, for example, silicon oxide, alumina, barium oxide, and the like. This base ceramic slurry is applied onto a carrier film (not shown) made of, for example, polyethylene terephthalate by using a doctor blade method to form a predetermined number of base ceramic green sheets 21A.

次いで、上記基材セラミックグリーンシート21Aそれぞれに対して、必要に応じてAgまたはCuを主成分とする導電性粉末及び有機ビヒクル等を含む導電性ペーストをスクリーン印刷することにより、内部ライン導体層23、第1、第2の外部導体層25、27及び第1の電極層28を形成して乾燥させる。また、各基材セラミックグリーンシート21Aに所定のパターンで貫通孔を設け、それぞれの貫通孔内にビアホール導体用の導電性ペーストを充填してビアホール層24を形成する。尚、第1、第2の外部導体層25、27の少なくとも一方については、生の積層体20を得た後に形成しても良い。   Next, the internal line conductor layer 23 is screen-printed on each of the base ceramic green sheets 21A, if necessary, by screen-printing a conductive paste containing a conductive powder mainly composed of Ag or Cu and an organic vehicle. The first and second outer conductor layers 25 and 27 and the first electrode layer 28 are formed and dried. Further, through holes are provided in a predetermined pattern in each base ceramic green sheet 21A, and a via hole layer 24 is formed by filling each through hole with a conductive paste for via hole conductors. Note that at least one of the first and second outer conductor layers 25 and 27 may be formed after obtaining the raw laminate 20.

また、本実施形態では、誘電体セラミック材料として、例えばチタン酸バリウムを主成分とする誘電体セラミック粉末に、ガラス粉末、バインダ、可塑剤および有機溶剤を加えて混合して誘電体セラミック材料を含むペーストを調製する。そして、図4の(a)に示すように、例えばドクターブレード法を用いて誘電体セラミック材料を含むペーストをポリエチレンテレフタレートからなるキャリアフィルム30上に誘電体セラミックグリーンシート22Aを形成する。誘電体セラミックグリーンシート22Aは、その一部が焼成後に誘電体セラミック層12となるものである。   In this embodiment, the dielectric ceramic material includes, for example, a dielectric ceramic material obtained by adding glass powder, a binder, a plasticizer, and an organic solvent to a dielectric ceramic powder mainly composed of barium titanate and mixing them. Prepare paste. Then, as shown in FIG. 4A, a dielectric ceramic green sheet 22A is formed on a carrier film 30 made of polyethylene terephthalate using a paste containing a dielectric ceramic material, for example, using a doctor blade method. A portion of the dielectric ceramic green sheet 22A becomes the dielectric ceramic layer 12 after firing.

次に、図4の(b)に示すように、誘電体セラミックグリーンシート22A上に、導電性ペーストをスクリーン印刷することにより、第2の電極層29を形成する。更に、図4の(c)に示すように、キャリアフィルム30上の誘電体セラミックグリーンシート22Aに炭酸ガスレーザ発振器を用いてレーザ光Lを照射し、誘電体セラミックグリーンシート22Aのみを貫通するようにレーザ出力を制御して、図5の(a)に示すように誘電体セラミック層12の形状に沿って連続する穴を開けて誘電体グリーンシート層22を誘電体セラミックグリーンシート22Aから切り離すと共に誘電体グリーンシート層22端部全周に凹凸22Bを形成する。この際、加工穴径及び穴のピッチを調節して任意の大きさの凹凸を形成することができる。   Next, as shown in FIG. 4B, the second electrode layer 29 is formed on the dielectric ceramic green sheet 22A by screen printing a conductive paste. Further, as shown in FIG. 4C, the dielectric ceramic green sheet 22A on the carrier film 30 is irradiated with laser light L using a carbon dioxide laser oscillator so as to penetrate only the dielectric ceramic green sheet 22A. By controlling the laser output, as shown in FIG. 5A, a continuous hole is formed along the shape of the dielectric ceramic layer 12 to separate the dielectric green sheet layer 22 from the dielectric ceramic green sheet 22A and to perform dielectric. Concavities and convexities 22 </ b> B are formed on the entire periphery of the end of the body green sheet layer 22. At this time, irregularities of an arbitrary size can be formed by adjusting the processing hole diameter and the hole pitch.

然る後、図4の(c)に示す誘電体セラミックグリーンシート22Aのうち、誘電体グリーンシート層22以外の部分をキャリアフィルム30から除去し、図4の(d)及び図5の(b)に示すように誘電体グリーンシート層22を残す。この時、誘電体グリーンシート層22はキャリアフィルム30上で所定の位置に位置決めされた状態になっている。本実施形態では、誘電体セラミックグリーンシート22Aに円形状の穴を連続して開けて凹部22Bを形成したが、この凹部22Bは必要に応じて例えば四角形等の他の任意の形状に形成することができる。   Thereafter, portions of the dielectric ceramic green sheet 22A shown in FIG. 4 (c) other than the dielectric green sheet layer 22 are removed from the carrier film 30, and FIG. 4 (d) and FIG. The dielectric green sheet layer 22 is left as shown in FIG. At this time, the dielectric green sheet layer 22 is positioned at a predetermined position on the carrier film 30. In this embodiment, a circular hole is continuously formed in the dielectric ceramic green sheet 22A to form the concave portion 22B. However, the concave portion 22B may be formed in another arbitrary shape such as a square as necessary. Can do.

本実施形態において、レーザ光Lはキャリアフィルム30を貫通しないように実施することが好ましいが、実際には誘電体グリーンシート層22のみを切断するようにレーザ出力を制御することは困難である。そのため、図6に示すように、キャリアフィルム30にも穴30Aが形成されることが多い。尚、図6において、(a)は図4の要部を示す部分断面図であり、(b)は図4の要部を示す上方からの平面図であり、(c)は図4の要部を示す下方からの平面図である。   In the present embodiment, it is preferable that the laser light L is not penetrated through the carrier film 30, but it is actually difficult to control the laser output so as to cut only the dielectric green sheet layer 22. Therefore, as shown in FIG. 6, a hole 30 </ b> A is often formed in the carrier film 30. 6, (a) is a partial cross-sectional view showing the main part of FIG. 4, (b) is a plan view from above showing the main part of FIG. 4, and (c) is the main part of FIG. It is a top view from the lower part which shows a part.

図6に示すようにキャリアフィルム30に穴30Aが形成されたとしても、この穴30Aは、図6の(c)に示すように、キャリアフィルム30において間欠的に貫通した部分が分布するに過ぎず、誘電体グリーンシート22の部分をキャリアフィルム30から切り落とすことはない。従って、誘電体グリーンシート層22をキャリアフィルム30によって所定位置に保持することができる。   Even if the hole 30A is formed in the carrier film 30 as shown in FIG. 6, as shown in FIG. 6 (c), the hole 30A is only distributed intermittently in the carrier film 30. In other words, the portion of the dielectric green sheet 22 is not cut off from the carrier film 30. Therefore, the dielectric green sheet layer 22 can be held at a predetermined position by the carrier film 30.

レーザ光17の照射によってキャリアフィルム30に穴30Aを形成する際に、誘電体グリーンシート22の部分をキャリアフィルム30から切り落とすことなく、また以後のキャリアフィルム30の取り扱いを容易にするために、キャリアフィルム30は5μm以上の厚さを有することが好ましい。キャリアフィルム30の厚さが5μm未満では強度が不足してキャリアフィルム30としての取り扱いが難しく、また、穴30Aの形成によってキャリアフィルム30を切断する虞がある。キャリアフィルム30の強度が不足するとフィルムの変形し易く、キャリアフィルム30上で誘電体グリーンシート層22を高い位置精度で保持することができなくなる虞がある。従って、キャリアフィルム30は、フィルム強度を確保する点からも20〜250μm程度の厚さが好ましい。   When the holes 30A are formed in the carrier film 30 by irradiation with the laser light 17, the carrier green sheet 22 is not cut off from the carrier film 30 and the carrier film 30 can be handled easily thereafter. The film 30 preferably has a thickness of 5 μm or more. If the thickness of the carrier film 30 is less than 5 μm, the strength is insufficient and handling as the carrier film 30 is difficult, and the carrier film 30 may be cut by forming the holes 30A. If the strength of the carrier film 30 is insufficient, the film is easily deformed, and the dielectric green sheet layer 22 may not be held on the carrier film 30 with high positional accuracy. Therefore, the thickness of the carrier film 30 is preferably about 20 to 250 μm from the viewpoint of securing the film strength.

また、誘電体グリーンシート層22の厚さは、焼成後に5〜100μmの厚の誘電体セラミック層12を形成できる厚さが好ましい。この厚さであれば、キャリアフィルム30を切断することなくレーザ出力を制御することができる。レーザとしては、例えば、炭酸ガスレーザの他に、He−Neレーザ、エキシマレーザ、YAGレーザ等を用いることができる。   The thickness of the dielectric green sheet layer 22 is preferably such that the dielectric ceramic layer 12 having a thickness of 5 to 100 μm can be formed after firing. With this thickness, the laser output can be controlled without cutting the carrier film 30. As the laser, for example, a He—Ne laser, an excimer laser, a YAG laser, or the like can be used in addition to the carbon dioxide laser.

本実施形態でのレーザ加工は、スポット的な加工を行うことができ、加工精度が高く、工程が複雑にならず、また、安価に加工することができる。しかし、レーザ加工以外にも、例えばフォトリソグラフィ技術またはフォトエッチング技術等も用いることができ、また、打ち抜き刃を用いてハーフカット態様でパンチング加工を用いることもできる。また、キャリアフィルム30上に誘電体グリーンシート層22のみを残す場合には、誘電体グリーンシート層22以外の部分にレーザ光を照射してその部分を除去しても良い。   Laser processing in this embodiment can perform spot-like processing, has high processing accuracy, does not complicate the process, and can be processed at low cost. However, in addition to laser processing, for example, photolithography technology or photo etching technology can also be used, and punching processing can also be used in a half cut manner using a punching blade. When only the dielectric green sheet layer 22 is left on the carrier film 30, the portion other than the dielectric green sheet layer 22 may be irradiated with laser light to remove the portion.

次に、キャリアフィルム30上に形成された誘電グリーンシート層22を所定の基材セラミックグリーンシート21A上に転写する。この場合には図7の(a)に示すようにキャリアフィルム30の外形寸法と実質的に等しい寸法の開口を有する金型40を用いる。まず、金型40内に基材セラミックグリーンシート21Aを収納し、次いで、誘電グリーンシート層22を下向きにしてキャリアフィルム30を基材セラミックグリーンシート21A上に積層した後、キャリアフィルム30上面から例えば10〜2000kg/cm
の圧力でプレスしてキャリアフィルム30を基材セラミックグリーンシート21A上に圧着する。次いで、この圧着体からキャリアフィルム30を剥離して誘電体グリーンシート層22及び第2の電極層29を基材セラミックグリーンシート21Aに転写して一体化する。
Next, the dielectric green sheet layer 22 formed on the carrier film 30 is transferred onto a predetermined base ceramic green sheet 21A. In this case, as shown in FIG. 7A, a mold 40 having an opening having a dimension substantially equal to the outer dimension of the carrier film 30 is used. First, the base ceramic green sheet 21A is accommodated in the mold 40, and then the carrier film 30 is laminated on the base ceramic green sheet 21A with the dielectric green sheet layer 22 facing downward. 10 to 2000 kg / cm 2
The carrier film 30 is pressure-bonded onto the base ceramic green sheet 21A. Next, the carrier film 30 is peeled from the pressure-bonded body, and the dielectric green sheet layer 22 and the second electrode layer 29 are transferred to the base ceramic green sheet 21A and integrated.

この際、誘電体グリーンシート層22はキャリアフィルム30上で予め位置決めされた状態になっており、しかもキャリアフィルム30の外形を基準に誘電体グリーンシート層22と基材セラミックグリーンシート21Aとを位置決めすることができるため、誘電体グリーンシート層22を基材セラミックグリーンシート21Aの所定位置に精度良く転写することができる。   At this time, the dielectric green sheet layer 22 is preliminarily positioned on the carrier film 30, and the dielectric green sheet layer 22 and the base ceramic green sheet 21A are positioned based on the outer shape of the carrier film 30. Therefore, the dielectric green sheet layer 22 can be accurately transferred to a predetermined position of the base ceramic green sheet 21A.

次いで、図7の(b)に示すように、誘電体グリーンシート層22及び第2の電極層29が転写された基材セラミックグリーンシート21A上に、第1の電極層28が形成された基材セラミックグリーンシート21Aを第1の電極層28を下向きにして金型20内で積層して圧着する。引き続き、所定枚数の基材セラミックグリーンシート21Aを繰り返し積層し、最終的に100〜2000kg/cmの圧力で圧着して生の積層体20を得る。 Next, as shown in FIG. 7 (b), the base on which the first electrode layer 28 is formed on the base ceramic green sheet 21A to which the dielectric green sheet layer 22 and the second electrode layer 29 are transferred. The material ceramic green sheet 21A is laminated and pressure-bonded in the mold 20 with the first electrode layer 28 facing downward. Subsequently, a predetermined number of base ceramic green sheets 21A are repeatedly laminated, and finally crimped with a pressure of 100 to 2000 kg / cm 2 to obtain a raw laminate 20.

然る後、生の積層体20を焼成して多層セラミック基板10を得る。この際、基材セラミックグリーンシート21Aが低温焼結セラミック材料を含み、誘電体グリーンシート層22がガラス粉末を含む場合には、例えば、800〜1000℃の温度で生の積層体20を焼成する。また、内部ライン導体層23、ビアホール層24、第1、第2の外部導体層25、27及び第1、第2の電極層28、29がAgまたはCuを主成分として含む場合には還元性雰囲気中で焼成してこれらの金属の酸化を防止する。   Thereafter, the raw laminate 20 is fired to obtain the multilayer ceramic substrate 10. At this time, when the base ceramic green sheet 21A includes a low-temperature sintered ceramic material and the dielectric green sheet layer 22 includes glass powder, the raw laminate 20 is fired at a temperature of 800 to 1000 ° C., for example. . Further, when the inner line conductor layer 23, the via hole layer 24, the first and second outer conductor layers 25 and 27, and the first and second electrode layers 28 and 29 contain Ag or Cu as a main component, they are reducible. Baking in an atmosphere prevents oxidation of these metals.

尚、基材セラミックグリーンシート21Aと誘電体グリーンシート層22との間、及び基材セラミックグリーンシート21A間の位置合わせのため、基材セラミックグリーンシート21A等に位置決め用のマーク(例えば、穴または印刷図形)を予め形成し、このマークの位置をカメラによって認識しながら、転写及び積層作業を行っても良い。   For positioning between the base ceramic green sheet 21A and the dielectric green sheet layer 22 and between the base ceramic green sheets 21A, positioning marks (for example, holes or (Printed figure) may be formed in advance, and the transfer and stacking operations may be performed while recognizing the position of the mark with a camera.

以上説明したように本実施形態によれば、誘電体セラミック層12のうち、基材層11内に位置する端部全長に渡って凹凸12Bを設けたため、基板変形やデラミネーション等の内部構造欠陥がなく、パターン精度の高い誘電体セラミック層12を内蔵したセラミック多層基板10を得ることができる。また、この凹凸12Bの深さの平均値を、10〜500μmに設定したため、より確実にセラミック多層基板10の内部構造欠陥を防止することができる。また、内部ライン導体13等をAgまたはCuを主成分とする導電性金属によって形成したため、内部ライン導体13等の抵抗値を低減することができる。また、誘電体セラミック層12によってセラミック多層基板10内にコンデンサを形成することができる。更に、第1のコンデンサ用電極18を誘電体セラミック層12よりも小さな面積に設定したため、所望の容量値を確実に得ることができる。   As described above, according to the present embodiment, since the irregularities 12B are provided over the entire length of the end portion located in the base material layer 11 in the dielectric ceramic layer 12, internal structural defects such as substrate deformation and delamination are provided. Thus, the ceramic multilayer substrate 10 incorporating the dielectric ceramic layer 12 with high pattern accuracy can be obtained. Moreover, since the average value of the depth of this unevenness | corrugation 12B was set to 10-500 micrometers, the internal structure defect of the ceramic multilayer substrate 10 can be prevented more reliably. Further, since the internal line conductor 13 and the like are formed of a conductive metal mainly composed of Ag or Cu, the resistance value of the internal line conductor 13 or the like can be reduced. Further, a capacitor can be formed in the ceramic multilayer substrate 10 by the dielectric ceramic layer 12. Furthermore, since the first capacitor electrode 18 is set to an area smaller than that of the dielectric ceramic layer 12, a desired capacitance value can be obtained with certainty.

また、図8は本発明の他の実施形態を示す図である。本実施形態においても上記実施形態と同一部分または相当部分には同一符号を付して本発明を説明する。本実施形態では、機能性材料層(例えば、誘電体セラミック層)12を上記実施形態の場合よりも厚く形成する。誘電体セラミック層12は基材セラミック層11A間に部分的に介在しているため、誘電体セラミック層12が厚いと基材層11の平坦性を損ない、均一な厚さのセラミック多層基板を得られない虞がある。誘電体グリーンシート層22の厚さが例えば300μm以内であること好ましいが、その厚さを超えるとその厚みによって生の積層体20内で基材セラミックグリーンシート21Aの平坦性を損なわれる。そこで、図8に示すように誘電体セラミック層12による段差を調整するための段差調整用セラミックグリーンシート21Bを介在させ、この段差調整用セラミックグリーンシート21Bによって基材セラミックグリーンシート21Aの平坦性を保つようにしてある。この段差調整用セラミックグリーンシート21Bは、基材セラミックグリーンシート21Aと同じ材料によって形成されている。   FIG. 8 shows another embodiment of the present invention. Also in this embodiment, the same reference numerals are given to the same or corresponding parts as in the above embodiment, and the present invention will be described. In the present embodiment, the functional material layer (for example, a dielectric ceramic layer) 12 is formed thicker than in the above embodiment. Since the dielectric ceramic layer 12 is partially interposed between the base ceramic layers 11A, if the dielectric ceramic layer 12 is thick, the flatness of the base layer 11 is impaired, and a ceramic multilayer substrate having a uniform thickness is obtained. There is a risk of not being able to. The thickness of the dielectric green sheet layer 22 is preferably within, for example, 300 μm. However, when the thickness is exceeded, the flatness of the base ceramic green sheet 21A is impaired in the raw laminate 20 due to the thickness. Therefore, as shown in FIG. 8, a step-adjusting ceramic green sheet 21B for adjusting a step due to the dielectric ceramic layer 12 is interposed, and the flatness of the base ceramic green sheet 21A is improved by the step-adjusting ceramic green sheet 21B. I try to keep it. The step-adjusting ceramic green sheet 21B is formed of the same material as the base ceramic green sheet 21A.

本実施形態のセラミック多層基板10は、段差調整用セラミックグリーンシート21Bが介在している以外は、上記実施形態と同様の手順で作製することができる。そこで、本実施形態の特徴について図8を参照しながら説明する。   The ceramic multilayer substrate 10 of the present embodiment can be manufactured in the same procedure as in the above embodiment except that the step-adjusting ceramic green sheet 21B is interposed. Therefore, features of the present embodiment will be described with reference to FIG.

例えば、図8の(a)に示すように、誘電体グリーンシート層22に対応する領域をパンチングまたはレーザを用いて予め開口した開口部21Cを有する段差調整用セラミックグリーンシート21Bを用意し、この段差調整用セラミックグリーンシート21Bを基材セラミックグリーンシート21A上に積層すると、誘電体グリーンシート層22が段差調整用セラミックグリーンシート21Bの開口部21Cを埋めて段差調整用セラミックグリーンシート21B上面が平坦になる。段差調整用グリーンシート21Bは基材セラミックグリーンシート21Aのビアホール層23に対応するビアホール層23Aを有している。その後、上記実施形態と同様の工程を実施することによって図8の(b)に示す多層セラミック基板10を得ることができる。尚、図8の(b)において、11Bは段差調整用セラミック層である。本実施形態においても上記実施形態と同様の作用効果を期することができる。   For example, as shown in FIG. 8 (a), a step-adjustment ceramic green sheet 21B having an opening 21C previously opened by punching or lasering a region corresponding to the dielectric green sheet layer 22 is prepared. When the step-adjusting ceramic green sheet 21B is laminated on the base ceramic green sheet 21A, the dielectric green sheet layer 22 fills the opening 21C of the step-adjusting ceramic green sheet 21B and the upper surface of the step-adjusting ceramic green sheet 21B is flat. become. The step-adjusting green sheet 21B has a via hole layer 23A corresponding to the via hole layer 23 of the base ceramic green sheet 21A. Thereafter, the multilayer ceramic substrate 10 shown in FIG. 8B can be obtained by performing the same process as in the above embodiment. In FIG. 8B, reference numeral 11B denotes a step-adjusting ceramic layer. Also in this embodiment, the same effect as the said embodiment can be expected.

尚、誘電体グリーンシート層22を基材セラミックグリーンシート21A上に転写する工程と段差調整用グリーン層21Bを基材セラミックグリーンシート21A上に積層する工程は、いずれを先に実施しても良い。   Any of the step of transferring the dielectric green sheet layer 22 onto the base ceramic green sheet 21A and the step of stacking the step-adjusting green layer 21B onto the base ceramic green sheet 21A may be performed first. .

上記各実施形態では、1個のセラミック多層基板10を作製ための工程を図示していたが、通常、図9に示すように複数個のセラミック多層基板10を同時に作製する。即ち、図9に示すようにキャリアフィルム30上に複数の誘電体グリーンシート層22をマトリックス状に形成し、マザー状態で生の積層体を得た後、一点鎖線で示す分割線に沿って分割することにより、個々の多層セラミック基板10のための生の積層体20が作製することができる。   In each of the above-described embodiments, the steps for producing one ceramic multilayer substrate 10 have been illustrated, but usually a plurality of ceramic multilayer substrates 10 are produced simultaneously as shown in FIG. That is, as shown in FIG. 9, a plurality of dielectric green sheet layers 22 are formed in a matrix on a carrier film 30 to obtain a raw laminate in a mother state, and then divided along a dividing line indicated by a one-dot chain line. By doing so, a raw laminate 20 for each multilayer ceramic substrate 10 can be produced.

尚、本発明は、上記各実施形態に何等制限されるものでない。また、上記各実施形態では誘電体セラミック層12にはビアホール導体を設けてないが、機能性材料層にビアホール導体を設ける必要のある場合にはレーザ加工の前後でビアホール導体のための貫通孔を設け、この貫通孔に導電性ペーストを充填しても良い。要は、セラミック多層基板の機能性材料層の端部全長に渡って凹凸を形成したものであれば、本発明に包含される。   Note that the present invention is not limited to the above embodiments. In each of the above embodiments, the dielectric ceramic layer 12 is not provided with a via-hole conductor. However, when it is necessary to provide a via-hole conductor in the functional material layer, a through-hole for the via-hole conductor is formed before and after laser processing. It may be provided and the through hole may be filled with a conductive paste. The point is that the present invention includes any irregularities formed over the entire length of the end portion of the functional material layer of the ceramic multilayer substrate.

本発明は、コンデンサ、インダクタ、抵抗等の素子を内蔵するセラミック多層基板に好適に用いることができる。   The present invention can be suitably used for a ceramic multilayer substrate incorporating elements such as a capacitor, an inductor, and a resistor.

本発明のセラミック多層基板の一実施形態を示す断面図である。It is sectional drawing which shows one Embodiment of the ceramic multilayer substrate of this invention. 図1に示すセラミック多層基板の要部を示す図で、(a)はその平面図、(b)はその断面図である。It is a figure which shows the principal part of the ceramic multilayer substrate shown in FIG. 1, (a) is the top view, (b) is the sectional drawing. 図1に示すセラミック多層基板を製造するための生の積層体を示す断面図である。It is sectional drawing which shows the raw laminated body for manufacturing the ceramic multilayer substrate shown in FIG. (a)〜(d)はそれぞれ図2に示した誘電体セラミックグリーンシート部を形成する工程を示す図である。(A)-(d) is a figure which shows the process of forming the dielectric material ceramic green sheet part shown in FIG. 2, respectively. (a)はキャリアフィルム上の誘電体セラミックグリーンシートから誘電体セラミックグリーンシート部を切断して凹部を形成した状態を示す平面図、(b)は誘電体セラミックグリーンシートの不要部分を除去した状態を示す平面図である。(A) is a top view which shows the state which cut | disconnected the dielectric ceramic green sheet part from the dielectric ceramic green sheet on a carrier film, and formed the recessed part, (b) is the state which removed the unnecessary part of the dielectric ceramic green sheet FIG. 図4の(c)に示す工程でレーザ光を照射した時の誘電体セラミックグリーンシート部とキャリアフィルムの状態を示す図で、(a)はその断面図、(b)は誘電体セラミックグリーンシート部側からの平面図、(c)はキャリアフィルム側からの平面図である。FIGS. 5A and 5B are diagrams showing states of the dielectric ceramic green sheet portion and the carrier film when the laser beam is irradiated in the step shown in FIG. 4C, where FIG. 5A is a sectional view thereof, and FIG. 5B is a dielectric ceramic green sheet. The top view from a part side, (c) is a top view from the carrier film side. (a)は誘電体セラミックグリーンシート部を基材セラミックグリーンシート上に転写する工程を示す断面図で、(b)は転写後の基材セラミックグリーンシート上に他の基材セラミックグリーンシートを積層した状態を示す断面図である。(A) is sectional drawing which shows the process of transcribe | transferring a dielectric material ceramic green sheet part on a base-material ceramic green sheet, (b) laminates | stacks another base-material ceramic green sheet on the base-material ceramic green sheet after transcription | transfer. It is sectional drawing which shows the state which carried out. 誘電体セラミック層が厚い場合のセラミック多層基板の製造工程を示す図で、(a)は誘電体セラミックグリーンシート部に段差調整用グリーンシートを積層する工程を示す断面図、(b)は(a)の工程を経て作製されたセラミック多層基板を示す断面図である。It is a figure which shows the manufacturing process of a ceramic multilayer substrate when a dielectric ceramic layer is thick, (a) is sectional drawing which shows the process of laminating | stacking the green sheet for level | step adjustments on a dielectric ceramic green sheet part, (b) is (a) It is sectional drawing which shows the ceramic multilayer substrate produced through the process of (). マザー状態で生の積層体を作製するために用いられる、誘電体セラミックグリーンシート部が形成されたキャリアフィルムを示す平面図である。It is a top view which shows the carrier film in which the dielectric ceramic green sheet part used for producing a raw laminated body in a mother state was formed. (a)は従来のセラミック多層基板を構成する基材セラミックグリーンシートと誘電体セラミックグリーンシート部を示す平面図、(b)は生の積層体を圧着した時及び焼成した時の誘電体セラミックグリーンシート部の変形を模式的に示す平面図である。(A) is a top view which shows the base-material ceramic green sheet and dielectric ceramic green sheet part which comprise the conventional ceramic multilayer substrate, (b) is the dielectric ceramic green when the raw laminated body is crimped | bonded and baked It is a top view which shows typically a deformation | transformation of a sheet | seat part.

符号の説明Explanation of symbols

10 セラミック多層基板
11 基材層
11A 基材セラミック層
12 誘電体セラミック層(機能性材料層)
12A 凹凸
13 内部導体(導体)
14 ビアホール導体(導体)
15、17 外部導体
18、19 コンデンサ用電極
DESCRIPTION OF SYMBOLS 10 Ceramic multilayer substrate 11 Base material layer 11A Base material ceramic layer 12 Dielectric ceramic layer (functional material layer)
12A Concavity and convexity 13 Internal conductor (conductor)
14 Via-hole conductor (conductor)
15, 17 Outer conductor 18, 19 Capacitor electrode

Claims (5)

複数の基材セラミック層を積層してなる基材層と、この基材層とは異なる材料からなり且つ上記基材セラミック層の間に配置された所定形状の誘電体セラミック層、上記誘電体セラミック層を挟む第1、第2の電極と、を備え、上記誘電体セラミック層を平面視した状態で、上記誘電体セラミック層の上記基材セラミック層に達する端部に、その全長に渡って凹凸が形成されていることを特徴とするセラミック多層基板。 A base layer formed by laminating a plurality of base ceramic layers, a dielectric ceramic layer having a predetermined shape made of a material different from the base layer and disposed between the base ceramic layers, and the dielectric A first electrode and a second electrode sandwiching the ceramic layer, and in a state in which the dielectric ceramic layer is viewed in plan, at an end portion of the dielectric ceramic layer reaching the base ceramic layer over the entire length thereof A ceramic multi-layer substrate, wherein irregularities are formed . 上記誘電体セラミック層の端部が外側ほど薄肉になる楔状であることを特徴とする請求項1に記載のセラミック多層基板。 2. The ceramic multilayer substrate according to claim 1, wherein the end portion of the dielectric ceramic layer has a wedge shape that becomes thinner toward the outside . 上記凹凸の深さの平均値を、10〜500μmに設定したことを特徴とする請求項1または請求項2に記載のセラミック多層基板。   3. The ceramic multilayer substrate according to claim 1, wherein an average depth of the unevenness is set to 10 to 500 μm. 記第1、第2の電極のうち、少なくともいずれ一方の電極の面積を上記誘電体セラミック層の面積より小さく、上記凹凸の凹部に達しない大きさに設定したことを特徴とする請求項1〜請求項3のいずれか1項に記載のセラミック多層基板。 These types Symbol first, second electrodes, claims, characterized in that an area of at least one of the electrodes smaller than the area of the dielectric ceramic layers was set to a size which does not reach the recess of the uneven The ceramic multilayer substrate according to any one of claims 1 to 3 . 上記基材層に導体を設け、且つ、上記導体をAgまたはCuを主成分とする導電性金属によって形成したことを特徴とする請求項1〜請求項4のいずれか1項に記載のセラミック多層基板。 The ceramic multilayer according to any one of claims 1 to 4 , wherein a conductor is provided on the base material layer, and the conductor is formed of a conductive metal mainly composed of Ag or Cu. substrate.
JP2004013665A 2004-01-21 2004-01-21 Ceramic multilayer substrate Expired - Lifetime JP4407291B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004013665A JP4407291B2 (en) 2004-01-21 2004-01-21 Ceramic multilayer substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004013665A JP4407291B2 (en) 2004-01-21 2004-01-21 Ceramic multilayer substrate

Publications (2)

Publication Number Publication Date
JP2005209820A JP2005209820A (en) 2005-08-04
JP4407291B2 true JP4407291B2 (en) 2010-02-03

Family

ID=34899659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004013665A Expired - Lifetime JP4407291B2 (en) 2004-01-21 2004-01-21 Ceramic multilayer substrate

Country Status (1)

Country Link
JP (1) JP4407291B2 (en)

Also Published As

Publication number Publication date
JP2005209820A (en) 2005-08-04

Similar Documents

Publication Publication Date Title
JP5293506B2 (en) Ceramic electronic component and method for manufacturing ceramic electronic component
JP6835561B2 (en) Multilayer ceramic capacitors and their manufacturing methods
JP2010165910A (en) Ceramic electronic component
US10453617B2 (en) Composite electronic component and resistance element
US10299383B2 (en) Composite electronic component and resistance element
JP5409261B2 (en) Manufacturing method of electronic component mounting board
JP2000340448A (en) Laminated ceramic capacitor
JP4407291B2 (en) Ceramic multilayer substrate
JPH0786743A (en) Manufacture of multilayer ceramic board
JP6819603B2 (en) Multilayer ceramic substrate and its manufacturing method
JP3955389B2 (en) Capacitor-embedded substrate and manufacturing method thereof
JP2007053206A (en) Electronic component and manufacturing method thereof
JP2008112787A (en) Multilayer ceramic substrate, and manufacturing method thereof
JP2007053294A (en) Process for manufacturing multilayer ceramic electronic component
KR100882101B1 (en) Method of manufacturing the non-shrinkage ceramic substrate
US20090230596A1 (en) Method of manufacturing multi-layered ceramic substrate
KR100956212B1 (en) Manufacturing method of multi-layer substrate
JP4038613B2 (en) Manufacturing method of multilayer ceramic substrate
JP4661815B2 (en) Manufacturing method of electronic parts
WO2024075427A1 (en) Multilayer ceramic capacitor
JP2004179568A (en) Method of manufacturing laminated ceramic parts
JP2005286303A (en) Laminated ceramic substrate and method of manufacturing same
JP2007266280A (en) Multilayer ceramic electronic component and method of manufacturing same
JP2008159726A (en) Multilayer wiring substrate
JP2006253246A (en) Method of manufacturing multilayer ceramic substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090407

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091020

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091102

R150 Certificate of patent or registration of utility model

Ref document number: 4407291

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131120

Year of fee payment: 4