JP2007093307A - Inspection method for double-sided printed wiring board - Google Patents

Inspection method for double-sided printed wiring board Download PDF

Info

Publication number
JP2007093307A
JP2007093307A JP2005280913A JP2005280913A JP2007093307A JP 2007093307 A JP2007093307 A JP 2007093307A JP 2005280913 A JP2005280913 A JP 2005280913A JP 2005280913 A JP2005280913 A JP 2005280913A JP 2007093307 A JP2007093307 A JP 2007093307A
Authority
JP
Japan
Prior art keywords
inspection
insulating substrate
conductive paste
circuit
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005280913A
Other languages
Japanese (ja)
Other versions
JP4407607B2 (en
Inventor
Daisuke Kanetani
大介 金谷
Tsutomu Hamatsu
力 濱津
Shuji Maeda
修二 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2005280913A priority Critical patent/JP4407607B2/en
Publication of JP2007093307A publication Critical patent/JP2007093307A/en
Application granted granted Critical
Publication of JP4407607B2 publication Critical patent/JP4407607B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an inspection method on a double-sided printed wiring board for checking whether or not foreign matter exists between via holes and a circuit pattern. <P>SOLUTION: The plurality of via holes 4 for a circuit are formed in places other than a peripheral part of an insulating substrate 1. A plurality of through holes 5 for inspection are provided lengthwise and crosswise at regular intervals in the peripheral part of the insulating substrate 1 to form a test coupon 7 comprising a plurality of via holes 6 for inspection by filling the respective through holes 5 with a conductive paste 3. Further, metal layers 8 are formed on both sides of the insulating substrate 1, and then, circuit patterns 9 are formed by performing etching on places other than the peripheral part of the insulating substrate 1 while removing the metal layers 8 in the peripheral part of the insulating substrate 1. The surface thus exposed of the conductive paste 3 in the via holes 6 for inspection is observed to check whether or not foreign matter 15 exists. Based on the result thereof, it is determined whether or not the foreign matter 15 exists between the conductive paste 3 in the via hole 4 and the metal layers 8. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、両面プリント配線板の良否を検査する方法、より詳しくは、導電ペーストプリント配線板においてビアホールと回路パターンとの間に異物が有るか無いかを確認することができる両面プリント配線板の検査方法に関するものである。   The present invention relates to a method for inspecting the quality of a double-sided printed wiring board, more specifically, a double-sided printed wiring board capable of confirming whether or not there is a foreign object between a via hole and a circuit pattern in a conductive paste printed wiring board. It relates to the inspection method.

導電ペーストプリント配線板とは、図6(a)に示すように、絶縁基板1に設けた貫通穴20に導電性ペースト3を充填してビアホール21を形成し、このビアホール21の導電性ペースト3によって、絶縁基板1の両面に設けた回路パターン9の層間接続を行うようにしたプリント配線板のことをいう(例えば、特許文献1参照。)。この導電ペーストプリント配線板は、電気・電子素子をコンパクトに実装することができるという特徴を有しているので、近年においては、各種電気・電子製品の分野において多用されている。特に、図6(a)のように貫通穴20を完全に導電性ペースト3で充填することで、ビアランドの上部への電気接続が可能となり、多層化してスタックビアと呼ばれる直上接続型のビアホール21によって実装密度を上げることができるものである。   As shown in FIG. 6A, the conductive paste printed wiring board is formed by filling a through hole 20 provided in the insulating substrate 1 with a conductive paste 3 to form a via hole 21, and the conductive paste 3 in the via hole 21. Is a printed wiring board in which interlayer connection of circuit patterns 9 provided on both surfaces of the insulating substrate 1 is performed (see, for example, Patent Document 1). Since this conductive paste printed wiring board has a feature that an electric / electronic element can be compactly mounted, in recent years, it is widely used in the field of various electric / electronic products. In particular, as shown in FIG. 6A, by completely filling the through hole 20 with the conductive paste 3, an electrical connection to the upper portion of the via land becomes possible, and a multi-layered directly connected via hole 21 called a stack via is formed. Thus, the mounting density can be increased.

このように、導電性ペースト3を貫通穴20に充填してビアホール21を形成する場合には、めっきスルーホール(図示省略)と比較して特に問題となる項目として、電気的接続性(導通性)の確保が挙げられる。図6に示すものからも容易に理解することができるように、ビアホール21を形成する導電性ペースト3と絶縁基板1上の回路パターン9との間の接続が極めて重要であり、この界面に図6(b)のように異物15が介在するようなことがあれば、著しく接続信頼性が低下してしまう。また、異物15を含む導電ペーストプリント配線板のロットの発見が遅れた場合、多層化が進んでしまい、完成間際になった時点での不良発覚では、あまりに製造ロスが大きすぎる。従って、導電ペーストプリント配線板をビルドアッププリント配線板の一部として使用する場合には、導電ペーストプリント配線板を製造した時点でその良否を判定することが非常に重要となる。   As described above, when the via hole 21 is formed by filling the conductive paste 3 into the through hole 20, electrical connectivity (conductivity) is a particularly problematic item compared to the plated through hole (not shown). ). As can be easily understood from what is shown in FIG. 6, the connection between the conductive paste 3 forming the via hole 21 and the circuit pattern 9 on the insulating substrate 1 is extremely important. If foreign matter 15 is present as in 6 (b), the connection reliability is significantly reduced. Further, when the discovery of the lot of the conductive paste printed wiring board including the foreign material 15 is delayed, the multilayering is advanced, and the production loss is too large when the defect is detected just before the completion. Therefore, when the conductive paste printed wiring board is used as a part of the build-up printed wiring board, it is very important to determine whether or not the conductive paste printed wiring board is manufactured.

ところで、従来のめっきスルーホールプリント配線板(図示省略)では、いわゆるディジーパターンを絶縁基板1の周辺部に形成し、このディジーパターンの抵抗値を測定することで、断線や短絡などの不具合を検出することが行われている。この場合、貫通穴の内壁にめっきが析出していない等の不具合の検出を容易に行うことができ、初期故障の大半を抽出することが可能であった。
特開平6−268345号公報
By the way, in the conventional plated through-hole printed wiring board (not shown), a so-called daisy pattern is formed on the periphery of the insulating substrate 1, and the resistance value of this daisy pattern is measured to detect defects such as disconnection and short circuit. To be done. In this case, it is possible to easily detect defects such as no plating deposited on the inner wall of the through hole, and it is possible to extract most of the initial failures.
JP-A-6-268345

しかしながら、導電ペーストプリント配線板の主要な不良モードには、上述した図6(b)のように、ビアホール21を形成する導電性ペースト3と絶縁基板1上の回路パターン9との界面に異物15を巻き込むことによる不良モードがある。この場合、界面全体にわたって異物15が介在しない限り、ディジーパターンでは抵抗値の異常を検出することができない。つまり、わずかな異物15が存在していても一時的には電気的接続性を確保することができる。ところが、たとえわずかな異物15を含む導電ペーストプリント配線板であっても、これが熱履歴を伴った使用をされると、電気的接続性は著しく低下することとなる。そのため、導電性ペースト3と回路パターン9との界面に異物15が全く存在しないことを確認する作業が非常に重要となるが、上述のようにディジーパターンのみではわずかな異物15の検出が困難である。   However, as a main failure mode of the conductive paste printed wiring board, as shown in FIG. 6B described above, foreign matter 15 is present at the interface between the conductive paste 3 forming the via hole 21 and the circuit pattern 9 on the insulating substrate 1. There is a failure mode by entraining. In this case, unless the foreign matter 15 is present over the entire interface, the daisy pattern cannot detect an abnormality in the resistance value. That is, electrical connectivity can be temporarily ensured even if a small amount of foreign matter 15 is present. However, even if it is a conductive paste printed wiring board containing a small amount of foreign matter 15, if it is used with a thermal history, the electrical connectivity will be significantly reduced. Therefore, it is very important to confirm that no foreign matter 15 is present at the interface between the conductive paste 3 and the circuit pattern 9, but it is difficult to detect a small amount of foreign matter 15 only with the daisy pattern as described above. is there.

本発明は上記の点に鑑みてなされたものであり、ビアホールと回路パターンとの間に異物が有るか無いかを確認することができる両面プリント配線板の検査方法を提供することを目的とするものである。   The present invention has been made in view of the above points, and an object of the present invention is to provide a double-sided printed wiring board inspection method capable of confirming whether or not there is a foreign object between a via hole and a circuit pattern. Is.

本発明の請求項1に係る両面プリント配線板の検査方法は、絶縁基板1の周辺部以外の箇所に複数の回路用貫通穴2を設け、各回路用貫通穴2に導電性ペースト3を充填することによって複数の回路用ビアホール4を形成すると共に、絶縁基板1の周辺部に複数の検査用貫通穴5を縦横等間隔に設け、各検査用貫通穴5に導電性ペースト3を充填することによって複数の検査用ビアホール6からなるテストクーポン7を形成し、次に絶縁基板1の両面に金属層8を形成した後、エッチングを行うことによって絶縁基板1の周辺部以外の箇所に回路パターン9を形成すると共に絶縁基板1の周辺部の金属層8を除去し、これによって露出した検査用ビアホール6の導電性ペースト3の表面を観察して異物の有無を確認し、この結果に基づいて回路用ビアホール4の導電性ペースト3と金属層8との間の異物の有無を判定することを特徴とするものである。   In the method for inspecting a double-sided printed wiring board according to claim 1 of the present invention, a plurality of circuit through holes 2 are provided at locations other than the peripheral portion of the insulating substrate 1, and each circuit through hole 2 is filled with a conductive paste 3. Thus, a plurality of circuit via holes 4 are formed, a plurality of inspection through holes 5 are provided at equal intervals in the periphery of the insulating substrate 1, and the conductive paste 3 is filled in each inspection through hole 5. A test coupon 7 composed of a plurality of inspection via holes 6 is formed by the following, a metal layer 8 is then formed on both surfaces of the insulating substrate 1, and then the circuit pattern 9 is formed at locations other than the peripheral portion of the insulating substrate 1 by etching. And the metal layer 8 at the periphery of the insulating substrate 1 is removed, and the surface of the conductive paste 3 in the inspection via hole 6 thus exposed is observed to check for the presence of foreign matter. It is characterized in determining the presence or absence of a foreign object between the conductive paste 3 and metal layer 8 of use via hole 4.

請求項2の発明は、請求項1において、検査用ビアホール6の直径が回路用ビアホール4の直径よりも小さいことを特徴とするものである。   According to a second aspect of the present invention, in the first aspect, the diameter of the inspection via hole 6 is smaller than the diameter of the circuit via hole 4.

請求項3の発明は、請求項1又は2において、検査用ビアホール6間のピッチが回路用ビアホール4間の最小ピッチよりも小さいことを特徴とするものである。   According to a third aspect of the present invention, in the first or second aspect, the pitch between the inspection via holes 6 is smaller than the minimum pitch between the circuit via holes 4.

請求項4の発明は、請求項1乃至3のいずれかにおいて、絶縁基板1の周辺部にディジーパターン10を形成することを特徴とするものである。   According to a fourth aspect of the present invention, in any one of the first to third aspects, the daisy pattern 10 is formed in the peripheral portion of the insulating substrate 1.

本発明の請求項1に係る両面プリント配線板の検査方法によれば、回路用ビアホールと回路パターンとの間に異物が有るか無いかを確認することができるものである。   According to the double-sided printed wiring board inspection method of the first aspect of the present invention, it is possible to confirm whether or not there is a foreign substance between the circuit via hole and the circuit pattern.

請求項2の発明によれば、検査用ビアホールと金属層との間に異物が存在しやすくなるように検査条件を厳しくしているので、回路用ビアホールと回路パターンとの間に異物が無い両面プリント配線板をより高い確率で判別することができるものである。   According to the invention of claim 2, since the inspection conditions are strict so that foreign matters are likely to exist between the inspection via hole and the metal layer, both surfaces having no foreign matter between the circuit via hole and the circuit pattern are provided. The printed wiring board can be identified with higher probability.

請求項3の発明によれば、検査用ビアホールと金属層との間に異物が存在しやすくなるように検査条件を厳しくしているので、回路用ビアホールと回路パターンとの間に異物が無い両面プリント配線板をより高い確率で判別することができるものである。   According to the invention of claim 3, since the inspection conditions are strict so that foreign matter is likely to exist between the inspection via hole and the metal layer, both surfaces having no foreign matter between the circuit via hole and the circuit pattern are provided. The printed wiring board can be identified with higher probability.

請求項4の発明によれば、回路用ビアホールを形成する導電性ペーストと回路パターンを形成する金属層との間の電気的接続性の良否も併せて確認することができるものである。   According to the fourth aspect of the present invention, it is possible to confirm the quality of the electrical connectivity between the conductive paste forming the circuit via hole and the metal layer forming the circuit pattern.

以下、本発明の実施の形態を説明する。   Embodiments of the present invention will be described below.

(実施形態1)
本実施形態では、次のようにして両面プリント配線板(導電ペーストプリント配線板)を製造すると共に、製造直後においてその良否を検査することができるものである。
(Embodiment 1)
In the present embodiment, a double-sided printed wiring board (conductive paste printed wiring board) is manufactured as follows, and its quality can be inspected immediately after manufacturing.

すなわち、まず図1(a)に示すように、絶縁基板1を用意する。絶縁基板1としては、特に限定されるものではないが、例えば、アンクラッド積層基板等を用いることができる。このアンクラッド積層基板は、銅張積層板等の金属張積層板の片面又は両面の金属箔をエッチングにより除去することによって得ることができる。なお、金属張積層板は、ガラスクロス等の基材11にエポキシ樹脂等の熱硬化性樹脂を含浸させたプリプレグを複数枚重ね、この片面又は両面に銅箔等の金属箔を加熱加圧して得ることができる。   That is, first, an insulating substrate 1 is prepared as shown in FIG. Although it does not specifically limit as the insulating substrate 1, For example, an unclad laminated board | substrate etc. can be used. This unclad laminated substrate can be obtained by removing the metal foil on one or both sides of a metal-clad laminate such as a copper-clad laminate by etching. The metal-clad laminate is obtained by stacking a plurality of prepregs impregnated with a thermosetting resin such as an epoxy resin on a base material 11 such as a glass cloth, and heating and pressurizing a metal foil such as a copper foil on one or both sides. Obtainable.

次に図1(b)に示すように、絶縁基板1の両面に接着層12を形成する。この接着層12は、絶縁基板1の表面にエポキシ樹脂等をロールコーター等で塗布し、これを乾燥させることによって形成することができる。乾燥は、接着層12のタック性がなくなるまで行うのが好ましい。   Next, as shown in FIG. 1B, adhesive layers 12 are formed on both surfaces of the insulating substrate 1. The adhesive layer 12 can be formed by applying an epoxy resin or the like to the surface of the insulating substrate 1 with a roll coater or the like and drying it. The drying is preferably performed until the tackiness of the adhesive layer 12 is lost.

次に図1(c)に示すように、接着層12の表面にPETフィルム等の離型フィルム13をラミネーター等を用いて貼着する。   Next, as shown in FIG. 1C, a release film 13 such as a PET film is attached to the surface of the adhesive layer 12 using a laminator or the like.

その後、この絶縁基板1に回路パターン9を形成すると共に、テストクーポン7を形成するのであるが、このテストクーポン7は、回路パターン9が形成される領域14の外側に形成される。具体的には、図3(平面図)に示すように、回路パターン形成領域14は、絶縁基板1の周辺部以外の箇所(例えば、中央部など)であるので、テストクーポン7は、絶縁基板1の周辺部に形成することとなる。以下、この工程について詳しく説明する。   Thereafter, the circuit pattern 9 is formed on the insulating substrate 1 and the test coupon 7 is formed. The test coupon 7 is formed outside the region 14 where the circuit pattern 9 is formed. Specifically, as shown in FIG. 3 (plan view), the circuit pattern formation region 14 is a portion other than the peripheral portion of the insulating substrate 1 (for example, the central portion). 1 will be formed in the peripheral portion. Hereinafter, this process will be described in detail.

まず図1(d)に示すように、絶縁基板1の周辺部以外の箇所(回路パターン9を形成する領域)に複数の回路用貫通穴2を設けると共に、絶縁基板1の周辺部(回路パターン9を形成しない領域)に複数の検査用貫通穴5を設ける。いずれの貫通穴2,5もドリル加工機等を用いて設けることができるが、この穴あけ加工に伴って樹脂スミア等の異物15(例えば、ガラスクロスやPPレジン等)が発生するので、穴あけ後に高圧エアーでいずれの貫通穴2,5の内部もクリーニングしておく。   First, as shown in FIG. 1 (d), a plurality of circuit through-holes 2 are provided at locations other than the peripheral portion of the insulating substrate 1 (regions where the circuit pattern 9 is formed), and the peripheral portion (circuit pattern) of the insulating substrate 1 is provided. A plurality of inspection through-holes 5 are provided in a region where 9 is not formed. Any of the through holes 2 and 5 can be provided by using a drilling machine or the like, but since the foreign material 15 (for example, glass cloth, PP resin, etc.) such as resin smear is generated along with this drilling process, The inside of any of the through holes 2 and 5 is cleaned with high-pressure air.

ここで、回路用貫通穴2は、所望の回路パターン9に基づいて必要とされる数だけ設けるものであるが、検査用貫通穴5は、図4(a)に示すように、四辺形状に縦横等間隔に設ける。図4(a)では、3種類のものを示しているが、検査用貫通穴5の内径はより小さいものが好ましく、また、隣り合う検査用貫通穴5間のピッチはより小さいものが好ましいので、図4(a)では、左側のものよりも中央のもの、中央のものよりも右側のものが好ましい。また、検査用貫通穴5の内径は、回路用貫通穴2の内径よりも小さいことが好ましい。これらの点については後述する。   Here, the circuit through-holes 2 are provided as many as required based on the desired circuit pattern 9, but the inspection through-holes 5 have a quadrilateral shape as shown in FIG. Provide at equal intervals vertically and horizontally. In FIG. 4A, three types are shown, but the inner diameter of the inspection through hole 5 is preferably smaller, and the pitch between adjacent inspection through holes 5 is preferably smaller. In FIG. 4A, the central one is preferable to the left one, and the right one is preferable to the central one. The inner diameter of the inspection through hole 5 is preferably smaller than the inner diameter of the circuit through hole 2. These points will be described later.

次に図1(e)に示すように、各回路用貫通穴2に導電性ペースト3を充填することによって複数の回路用ビアホール4を形成すると共に、各検査用貫通穴5に導電性ペースト3を充填することによって複数の検査用ビアホール6を形成する。導電性ペースト3としては、特に限定されるものではないが、例えば、銀ペーストや銅ペースト等を用いることができ、また、各貫通穴2,5へ導電性ペースト3を充填する方法としては、スクリーン印刷等を採用することができる。そして、テストクーポン7は、複数の検査用ビアホール6からなるもので形成されることとなる。   Next, as shown in FIG. 1 (e), a plurality of circuit via holes 4 are formed by filling each circuit through-hole 2 with a conductive paste 3, and the conductive paste 3 is formed in each inspection through-hole 5. A plurality of inspection via holes 6 are formed by filling. Although it does not specifically limit as the conductive paste 3, For example, a silver paste, a copper paste, etc. can be used, Moreover, As a method of filling the conductive paste 3 to each through-hole 2 and 5, Screen printing or the like can be employed. The test coupon 7 is formed of a plurality of inspection via holes 6.

次に図1(f)に示すように、離型フィルム13を剥離すると、離型フィルム13の厚み分だけ接着層12の表面から導電性ペースト3が突出した状態となる。   Next, as shown in FIG. 1F, when the release film 13 is peeled off, the conductive paste 3 protrudes from the surface of the adhesive layer 12 by the thickness of the release film 13.

次に図1(g)に示すように、絶縁基板1の両面(接着層12及び導電性ペースト3の表面)に金属層8を形成する。金属層8は、絶縁基板1の両面に銅箔等の金属箔16を配置し、これを真空下において加熱加圧することによって形成することができる。ここで、金属箔16を配置する際に異物15を巻き込んで、図6(b)に示すような状態となる場合があるが、このような状態となってしまっても、後述するように、本発明による方法で異物15の存在を確認することができるものである。なお、異物15としては、ガラスクロスやPPレジン等のほか、工程内のゴミ、人間の皮膚に由来する蛋白質等も例示することができる。   Next, as shown in FIG. 1G, metal layers 8 are formed on both surfaces of the insulating substrate 1 (the surfaces of the adhesive layer 12 and the conductive paste 3). The metal layer 8 can be formed by disposing metal foils 16 such as copper foils on both surfaces of the insulating substrate 1 and heating and pressing them under vacuum. Here, when the metal foil 16 is disposed, the foreign matter 15 is involved, and the state shown in FIG. 6B may be obtained, but even if such a state is obtained, as described later, The presence of the foreign matter 15 can be confirmed by the method according to the present invention. Examples of the foreign material 15 include glass cloth, PP resin, and the like, dust in the process, proteins derived from human skin, and the like.

次に、図1(g)に示す金属層8の表面にドライフィルム(図示省略)をラミネートし、露光・現像する。その後、塩化第二銅等を用いてエッチングを行うことによって、図1(h)に示すように、絶縁基板1の周辺部以外の箇所に回路パターン9を形成すると共に、絶縁基板1の周辺部の金属層8を全て除去する。なお、ドライフィルムは、エッチングを行った後に、水酸化ナトリウム溶液等を用いて剥離する。   Next, a dry film (not shown) is laminated on the surface of the metal layer 8 shown in FIG. Thereafter, by performing etching using cupric chloride or the like, a circuit pattern 9 is formed at a location other than the peripheral portion of the insulating substrate 1 and the peripheral portion of the insulating substrate 1 as shown in FIG. All the metal layer 8 is removed. The dry film is peeled off using a sodium hydroxide solution or the like after etching.

上記のようにして、両面プリント配線板(導電ペーストプリント配線板)が製造されるのであるが、回路パターン9の形成と同時に、エッチングによる金属層8の除去によって、図1(h)のように検査用ビアホール6の導電性ペースト3の表面が露出することとなる。ここで、エッチングでは、ガラスクロスやPPレジン等の異物15は除去されないので、もし製造工程の途中で導電性ペースト3と金属層8との間に異物15が巻き込まれた場合には、露出した検査用ビアホール6の導電性ペースト3の表面を観察することによって、異物15の有無を確認することができる。図5(平面図)は、露出した検査用ビアホール6の導電性ペースト3の表面を図示したものであり、図5(a)は異物15が存在しない状態を示し、図5(b)は異物15が存在する状態の一例を示す。   As described above, a double-sided printed wiring board (conductive paste printed wiring board) is manufactured. By forming the circuit pattern 9 and removing the metal layer 8 by etching, as shown in FIG. The surface of the conductive paste 3 in the inspection via hole 6 is exposed. Here, since the foreign matter 15 such as glass cloth or PP resin is not removed by etching, if the foreign matter 15 is caught between the conductive paste 3 and the metal layer 8 during the manufacturing process, it is exposed. By observing the surface of the conductive paste 3 in the inspection via hole 6, the presence or absence of the foreign matter 15 can be confirmed. FIG. 5 (plan view) shows the exposed surface of the conductive paste 3 in the inspection via hole 6, FIG. 5 (a) shows a state in which no foreign matter 15 exists, and FIG. 5 (b) shows a foreign matter. An example of a state in which 15 exists is shown.

そして、検査用ビアホール6の導電性ペースト3と金属層8との間に異物15が存在する場合には、回路用ビアホール4の導電性ペースト3と金属層8との間にも異物15が存在する傾向が強いので、検査用ビアホール6の導電性ペースト3の表面を観察した結果に基づいて、回路用ビアホール4の導電性ペースト3と金属層8との間の異物15の有無を判定することができるものである。すなわち、各検査用ビアホール6の導電性ペースト3の表面を観察した結果、いずれも図5(a)に示すような状態であれば、回路用ビアホール4の導電性ペースト3と金属層8との間に異物15が存在する可能性は低く、両面プリント配線板は、図6(a)に示すような良品であると判定することができる。一方、各検査用ビアホール6の導電性ペースト3の表面を観察した結果、いずれかが図5(b)に示すような状態であれば、回路用ビアホール4の導電性ペースト3と金属層8との間に異物15が存在する可能性が高く、両面プリント配線板は、図6(b)に示すような不良品であると判定することができる。   When the foreign matter 15 exists between the conductive paste 3 in the inspection via hole 6 and the metal layer 8, the foreign matter 15 also exists between the conductive paste 3 in the circuit via hole 4 and the metal layer 8. Therefore, the presence / absence of the foreign matter 15 between the conductive paste 3 of the circuit via hole 4 and the metal layer 8 is determined based on the result of observing the surface of the conductive paste 3 of the inspection via hole 6. It is something that can be done. That is, as a result of observing the surface of the conductive paste 3 in each inspection via hole 6, as shown in FIG. 5 (a), the conductive paste 3 in the circuit via hole 4 and the metal layer 8 The possibility that foreign matter 15 exists between them is low, and the double-sided printed wiring board can be determined to be a non-defective product as shown in FIG. On the other hand, as a result of observing the surface of the conductive paste 3 in each inspection via hole 6, if any one is in the state shown in FIG. 5B, the conductive paste 3 in the circuit via hole 4, the metal layer 8, The foreign matter 15 is likely to exist between the two, and the double-sided printed wiring board can be determined to be a defective product as shown in FIG.

上記のように、本発明による両面プリント配線板の検査方法によれば、回路用ビアホール4と回路パターン9との間に異物15が有るか無いかを両面プリント配線板を破壊しないで確認することができるものである。   As described above, according to the method for inspecting a double-sided printed wiring board according to the present invention, it is confirmed whether or not there is a foreign substance 15 between the circuit via hole 4 and the circuit pattern 9 without destroying the double-sided printed wiring board. It is something that can be done.

次に、本実施形態において、より好ましい形態について説明する。まず、図1(d)に示す段階において、検査用貫通穴5の内径が回路用貫通穴2の内径よりも小さくなるように、穴あけ加工を行うのが好ましい。すなわち、図1(e)に示すように、検査用ビアホール6の直径Dが回路用ビアホール4の直径Dよりも小さいことが好ましい。そうすると、検査用ビアホール6と金属層8との間に異物15を挟み込みやすくなって検査条件が厳しくなるので、回路用ビアホール4と回路パターン9との間に異物15が無い両面プリント配線板をより高い確率で判別することができるものである。 Next, in this embodiment, a more preferable form will be described. First, in the step shown in FIG. 1 (d), it is preferable to perform drilling so that the inner diameter of the inspection through hole 5 is smaller than the inner diameter of the circuit through hole 2. That is, as shown in FIG. 1E, it is preferable that the diameter D 1 of the inspection via hole 6 is smaller than the diameter D 2 of the circuit via hole 4. As a result, foreign matter 15 is easily sandwiched between the inspection via hole 6 and the metal layer 8, and the inspection conditions become stricter. Therefore, a double-sided printed wiring board having no foreign matter 15 between the circuit via hole 4 and the circuit pattern 9 can be obtained. It can be distinguished with high probability.

また、図1(e)に示すように、検査用ビアホール6間のピッチPが回路用ビアホール4間の最小ピッチPよりも小さいことが好ましい。このようにしても、検査用ビアホール6と金属層8との間に異物15を挟み込みやすくなって検査条件が厳しくなるので、回路用ビアホール4と回路パターン9との間に異物15が無い両面プリント配線板をより高い確率で判別することができるものである。なお、回路用ビアホール4は、所望の回路パターン9に応じて数や位置が変化し、回路用ビアホール4間は等間隔にはならない場合があるので、回路用ビアホール4間のピッチのうち最小のもの(最小ピッチ)Pを選択し、これを比較の対象として、検査用ビアホール6間のピッチPを決定するものである。 Further, as shown in FIG. 1 (e), it is preferable that the pitch P 1 between the inspection via holes 6 is smaller than the minimum pitch P 2 between the circuit via holes 4. Even if it does in this way, since it becomes easy to pinch the foreign material 15 between the via hole 6 for an inspection and the metal layer 8, and inspection conditions become severe, double-sided printing without the foreign material 15 between the via hole 4 for a circuit and the circuit pattern 9 is carried out. The wiring board can be discriminated with a higher probability. Note that the number and position of the circuit via holes 4 vary depending on the desired circuit pattern 9, and the circuit via holes 4 may not be equally spaced, so the smallest pitch among the circuit via holes 4 may be used. One (minimum pitch) P 2 is selected, and this is used as a comparison target to determine the pitch P 1 between the inspection via holes 6.

さらに、図3や図4(b)に示すように、絶縁基板1の周辺部には、テストクーポン7を形成した上で、ディジーパターン10(ディジーチェーン)も形成するのが好ましい。ディジーパターン10は、例えば、次のようにして回路パターン9の形成と同時に形成することができる。すなわち、まず図1(d)に示す段階において、絶縁基板1の周辺部に検査用貫通穴5の他に複数の貫通穴(図示省略)を2列に列設する。次に図1(e)に示す段階において、各貫通穴に導電性ペースト3を充填する。その後、図1(f)〜図1(h)に示す段階を経て、導電性ペースト3を充填した各貫通穴を金属層8で1本につないで電気的に接続することによって、図4(b)に示すようなディジーパターン10を得ることができる。このように、ディジーパターン10も形成しておけば、回路用ビアホール4を形成する導電性ペースト3と回路パターン9を形成する金属層8との間の電気的接続性の良否も併せて確認することができるものである。   Further, as shown in FIG. 3 and FIG. 4B, it is preferable to form a daisy pattern 10 (daisy chain) on the periphery of the insulating substrate 1 after the test coupon 7 is formed. The daisy pattern 10 can be formed simultaneously with the formation of the circuit pattern 9 as follows, for example. That is, first, at the stage shown in FIG. 1D, a plurality of through holes (not shown) are arranged in two rows in addition to the inspection through holes 5 in the peripheral portion of the insulating substrate 1. Next, in the step shown in FIG. 1E, the conductive paste 3 is filled in each through hole. Thereafter, through the steps shown in FIG. 1 (f) to FIG. 1 (h), each through hole filled with the conductive paste 3 is connected to one by the metal layer 8 and electrically connected, thereby FIG. A daisy pattern 10 as shown in b) can be obtained. Thus, if the daisy pattern 10 is also formed, the quality of the electrical connectivity between the conductive paste 3 forming the circuit via hole 4 and the metal layer 8 forming the circuit pattern 9 is also confirmed. It is something that can be done.

(実施形態2)
本実施形態では、次のようにして両面プリント配線板(導電ペーストプリント配線板)を製造すると共に、製造直後においてその良否を検査することができるものである。
(Embodiment 2)
In the present embodiment, a double-sided printed wiring board (conductive paste printed wiring board) is manufactured as follows, and its quality can be inspected immediately after manufacturing.

すなわち、まず図2(a)に示すように、銅箔等の金属箔16を用意し、この金属箔16の片面に図2(b)のように略円錐状の回路用バンプ17及び検査用バンプ18をそれぞれ複数形成する。いずれのバンプ17,18も、銀ペーストや銅ペースト等の導電性ペースト3を用いて形成することができる。なお、回路用バンプ17の形成箇所は、絶縁基板1の周辺部以外の箇所に相当する箇所であり、また、検査用バンプ18の形成箇所は、絶縁基板1の周辺部に相当する箇所である。さらに、いずれのバンプ17,18も略同一の高さであって、絶縁基板1の厚みよりも長くなるように形成してある。   That is, first, as shown in FIG. 2 (a), a metal foil 16 such as a copper foil is prepared, and a substantially conical circuit bump 17 and an inspection cone are provided on one side of the metal foil 16 as shown in FIG. 2 (b). A plurality of bumps 18 are formed. Any of the bumps 17 and 18 can be formed using a conductive paste 3 such as a silver paste or a copper paste. Note that the circuit bumps 17 are formed at locations other than the peripheral portion of the insulating substrate 1, and the inspection bumps 18 are formed at locations corresponding to the peripheral portion of the insulating substrate 1. . Further, both the bumps 17 and 18 are formed to be substantially the same height and longer than the thickness of the insulating substrate 1.

次に図2(c)に示すように、金属箔16のバンプ形成面19を絶縁基板1の片面に重ねて加熱加圧する。そうすると、回路用バンプ17及び検査用バンプ18が絶縁基板1を貫通し、絶縁基板1の反対側の面に両バンプ17,18の先端が突出することとなる。なお、絶縁基板1としては、実施形態1のものと同様のものを用いることができる。   Next, as shown in FIG. 2C, the bump forming surface 19 of the metal foil 16 is superimposed on one surface of the insulating substrate 1 and heated and pressed. Then, the circuit bumps 17 and the inspection bumps 18 penetrate the insulating substrate 1, and the tips of the bumps 17 and 18 protrude from the opposite surface of the insulating substrate 1. In addition, as the insulating substrate 1, the thing similar to the thing of Embodiment 1 can be used.

このように、本実施形態では、絶縁基板1の周辺部以外の箇所(回路パターン9を形成する領域14)に複数の回路用貫通穴2を設けるという作業と、各回路用貫通穴2に導電性ペースト3を充填して複数の回路用ビアホール4を形成するという作業とを、同時に行うことができる。つまり、図1(d)〜図1(f)に相当する工程を図2(c)に示す工程で済ませることができるものである。同様に、絶縁基板1の周辺部(回路パターン9を形成しない領域)に複数の検査用貫通穴5を設けるという作業と、各検査用貫通穴5に導電性ペースト3を充填して複数の検査用ビアホール6を形成するという作業とを、同時に行うこともできる。そして、テストクーポン7は、複数の検査用ビアホール6からなるもので形成されることとなる。また、本実施形態では、ドリル加工機等による穴あけ加工が不要となるので、樹脂スミア等の異物15(例えば、ガラスクロスやPPレジン等)が発生しにくいものである。   As described above, in the present embodiment, a work for providing a plurality of circuit through-holes 2 at locations other than the peripheral portion of the insulating substrate 1 (the region 14 where the circuit pattern 9 is formed) and the circuit through-holes 2 are electrically conductive. The operation of filling the conductive paste 3 to form the plurality of circuit via holes 4 can be performed simultaneously. That is, the process corresponding to FIGS. 1D to 1F can be performed by the process shown in FIG. Similarly, the work of providing a plurality of inspection through holes 5 in the peripheral portion of the insulating substrate 1 (the region where the circuit pattern 9 is not formed), and the plurality of inspection through holes 5 filled with the conductive paste 3 The operation of forming the via hole 6 can be performed simultaneously. The test coupon 7 is formed of a plurality of inspection via holes 6. Further, in the present embodiment, since drilling by a drilling machine or the like is not required, foreign matter 15 such as resin smear (for example, glass cloth, PP resin, etc.) is not easily generated.

ここで、回路用ビアホール4は、所望の回路パターン9に基づいて必要とされる数だけ設けるものであるが、検査用ビアホール6は、図4(a)に示すように、四辺形状に縦横等間隔に設ける。図4(a)では、3種類のものを示しているが、検査用ビアホール6の直径はより小さいものが好ましく、また、隣り合う検査用ビアホール6間のピッチはより小さいものが好ましいので、図4(a)では、左側のものよりも中央のもの、中央のものよりも右側のものが好ましい。また、検査用ビアホール6の直径は、回路用ビアホール4の直径よりも小さいことが好ましい。これらの点については実施形態1で説明した通りである。なお、本実施形態では、ビアホールの形状は、円柱状ではなく、円錐状であるので、ビアホールの直径という場合には、円錐底面の直径を意味する。   Here, the circuit via holes 4 are provided as many as required based on the desired circuit pattern 9, but the inspection via holes 6 are formed in a quadrilateral shape vertically and horizontally as shown in FIG. Provide at intervals. Although FIG. 4A shows three types, the diameter of the inspection via hole 6 is preferably smaller, and the pitch between adjacent inspection via holes 6 is preferably smaller. In 4 (a), the central one is preferable to the left one, and the right one is preferable to the central one. The diameter of the inspection via hole 6 is preferably smaller than the diameter of the circuit via hole 4. These points are as described in the first embodiment. In the present embodiment, the shape of the via hole is not a columnar shape but a conical shape. Therefore, the diameter of the via hole means the diameter of the bottom surface of the cone.

次に図2(d)に示すように、絶縁基板1の両面に金属層8を形成する。ここで、絶縁基板1の一方の面には既に図2(c)のように金属箔16によって金属層8が形成されているので、絶縁基板1の他方の面に銅箔等の金属箔16を配置し、これを真空下において加熱加圧することによって、残りの金属層8を形成する。ここで、金属箔16を配置する際に異物15を巻き込んで、図6(b)に示すような状態となる場合があるが、このような状態となってしまっても、後述するように、本発明による方法で異物15の存在を確認することができるものである。なお、異物15としては、ガラスクロスやPPレジン等のほか、工程内のゴミ、人間の皮膚に由来する蛋白質等も例示することができる。   Next, as shown in FIG. 2D, metal layers 8 are formed on both surfaces of the insulating substrate 1. Here, since the metal layer 8 is already formed on one surface of the insulating substrate 1 with the metal foil 16 as shown in FIG. 2C, the metal foil 16 such as a copper foil is formed on the other surface of the insulating substrate 1. And the remaining metal layer 8 is formed by heating and pressing under vacuum. Here, when the metal foil 16 is disposed, the foreign matter 15 is involved, and the state shown in FIG. 6B may be obtained, but even if such a state is obtained, as described later, The presence of the foreign matter 15 can be confirmed by the method according to the present invention. Examples of the foreign material 15 include glass cloth, PP resin, and the like, dust in the process, proteins derived from human skin, and the like.

次に、図2(d)に示す金属層8の表面にドライフィルム(図示省略)をラミネートし、露光・現像する。その後、塩化第二銅等を用いてエッチングを行うことによって、図2(e)に示すように、絶縁基板1の周辺部以外の箇所に回路パターン9を形成すると共に、絶縁基板1の周辺部の金属層8を全て除去する。なお、ドライフィルムは、エッチングを行った後に、水酸化ナトリウム溶液等を用いて剥離する。   Next, a dry film (not shown) is laminated on the surface of the metal layer 8 shown in FIG. Thereafter, etching is performed using cupric chloride or the like to form a circuit pattern 9 at a location other than the peripheral portion of the insulating substrate 1 as shown in FIG. All the metal layer 8 is removed. The dry film is peeled off using a sodium hydroxide solution or the like after etching.

上記のようにして、両面プリント配線板(導電ペーストプリント配線板)が製造されるのであるが、回路パターン9の形成と同時に、エッチングによる金属層8の除去によって、図2(e)のように検査用ビアホール6の導電性ペースト3の表面が露出することとなる。ここで、エッチングでは、ガラスクロスやPPレジン等の異物15は除去されないので、もし製造工程の途中で導電性ペースト3と金属層8との間に異物15が巻き込まれた場合には、露出した検査用ビアホール6の導電性ペースト3の表面を観察することによって、異物15の有無を確認することができる。図5(平面図)は、露出した検査用ビアホール6の導電性ペースト3の表面を図示したものであり、図5(a)は異物15が存在しない状態を示し、図5(b)は異物15が存在する状態の一例を示す。   As described above, a double-sided printed wiring board (conductive paste printed wiring board) is manufactured. By forming the circuit pattern 9 and removing the metal layer 8 by etching, as shown in FIG. The surface of the conductive paste 3 in the inspection via hole 6 is exposed. Here, since the foreign matter 15 such as glass cloth or PP resin is not removed by etching, if the foreign matter 15 is caught between the conductive paste 3 and the metal layer 8 during the manufacturing process, it is exposed. By observing the surface of the conductive paste 3 in the inspection via hole 6, the presence or absence of the foreign matter 15 can be confirmed. FIG. 5 (plan view) shows the exposed surface of the conductive paste 3 in the inspection via hole 6, FIG. 5 (a) shows a state in which no foreign matter 15 exists, and FIG. 5 (b) shows a foreign matter. An example of a state in which 15 exists is shown.

そして、検査用ビアホール6の導電性ペースト3と金属層8との間に異物15が存在する場合には、回路用ビアホール4の導電性ペースト3と金属層8との間にも異物15が存在する傾向が強いので、検査用ビアホール6の導電性ペースト3の表面を観察した結果に基づいて、回路用ビアホール4の導電性ペースト3と金属層8との間の異物15の有無を判定することができるものである。すなわち、各検査用ビアホール6の導電性ペースト3の表面を観察した結果、いずれも図5(a)に示すような状態であれば、回路用ビアホール4の導電性ペースト3と金属層8との間に異物15が存在する可能性は低く、両面プリント配線板は、図6(a)に示すような良品であると判定することができる。一方、各検査用ビアホール6の導電性ペースト3の表面を観察した結果、いずれかが図5(b)に示すような状態であれば、回路用ビアホール4の導電性ペースト3と金属層8との間に異物15が存在する可能性が高く、両面プリント配線板は、図6(b)に示すような不良品であると判定することができる。   When the foreign matter 15 exists between the conductive paste 3 in the inspection via hole 6 and the metal layer 8, the foreign matter 15 also exists between the conductive paste 3 in the circuit via hole 4 and the metal layer 8. Therefore, the presence / absence of the foreign matter 15 between the conductive paste 3 of the circuit via hole 4 and the metal layer 8 is determined based on the result of observing the surface of the conductive paste 3 of the inspection via hole 6. It is something that can be done. That is, as a result of observing the surface of the conductive paste 3 in each inspection via hole 6, as shown in FIG. 5 (a), the conductive paste 3 in the circuit via hole 4 and the metal layer 8 The possibility that foreign matter 15 exists between them is low, and the double-sided printed wiring board can be determined to be a non-defective product as shown in FIG. On the other hand, as a result of observing the surface of the conductive paste 3 in each inspection via hole 6, if any one is in the state shown in FIG. 5B, the conductive paste 3 in the circuit via hole 4, the metal layer 8, The foreign matter 15 is likely to exist between the two, and the double-sided printed wiring board can be determined to be a defective product as shown in FIG.

上記のように、本発明による両面プリント配線板の検査方法によれば、回路用ビアホール4と回路パターン9との間に異物15が有るか無いかを両面プリント配線板を破壊しないで確認することができるものである。   As described above, according to the method for inspecting a double-sided printed wiring board according to the present invention, it is confirmed whether or not there is a foreign substance 15 between the circuit via hole 4 and the circuit pattern 9 without destroying the double-sided printed wiring board. It is something that can be done.

次に、本実施形態において、より好ましい形態について説明する。まず、図2(b)に示す段階において、検査用バンプ18の直径が回路用バンプ17の直径よりも小さくなるように、両バンプを金属箔16に形成しておくのが好ましい。すなわち、図2(c)に示すように、検査用ビアホール6の直径Dが回路用ビアホール4の直径Dよりも小さいことが好ましい。そうすると、検査用ビアホール6と金属層8との間に異物15を挟み込みやすくなって検査条件が厳しくなるので、回路用ビアホール4と回路パターン9との間に異物15が無い両面プリント配線板をより高い確率で判別することができるものである。 Next, in this embodiment, a more preferable form will be described. First, at the stage shown in FIG. 2B, both bumps are preferably formed on the metal foil 16 so that the diameter of the inspection bump 18 is smaller than the diameter of the circuit bump 17. That is, as shown in FIG. 2C, it is preferable that the diameter D 1 of the inspection via hole 6 is smaller than the diameter D 2 of the circuit via hole 4. As a result, foreign matter 15 is easily sandwiched between the inspection via hole 6 and the metal layer 8, and the inspection conditions become stricter. Therefore, a double-sided printed wiring board having no foreign matter 15 between the circuit via hole 4 and the circuit pattern 9 can be obtained. It can be distinguished with high probability.

また、図2(c)に示すように、検査用ビアホール6間のピッチPが回路用ビアホール4間の最小ピッチPよりも小さいことが好ましい。このようにしても、検査用ビアホール6と金属層8との間に異物15を挟み込みやすくなって検査条件が厳しくなるので、回路用ビアホール4と回路パターン9との間に異物15が無い両面プリント配線板をより高い確率で判別することができるものである。なお、回路用ビアホール4は、所望の回路パターン9に応じて数や位置が変化し、回路用ビアホール4間は等間隔にはならない場合があるので、回路用ビアホール4間のピッチのうち最小のもの(最小ピッチ)Pを選択し、これを比較の対象として、検査用ビアホール6間のピッチPを決定するものである。 Further, as shown in FIG. 2C, it is preferable that the pitch P 1 between the inspection via holes 6 is smaller than the minimum pitch P 2 between the circuit via holes 4. Even if it does in this way, since it becomes easy to pinch the foreign material 15 between the via hole 6 for an inspection and the metal layer 8, and inspection conditions become severe, double-sided printing without the foreign material 15 between the via hole 4 for a circuit and the circuit pattern 9 is carried out. The wiring board can be discriminated with a higher probability. Note that the number and position of the circuit via holes 4 vary depending on the desired circuit pattern 9, and the circuit via holes 4 may not be equally spaced, so the smallest pitch among the circuit via holes 4 may be used. ones select (minimum pitch) P 2, as the object of comparison this is what determines the pitch P 1 between the inspection via hole 6.

さらに、図3や図4(b)に示すように、絶縁基板1の周辺部には、テストクーポン7を形成した上で、ディジーパターン10(ディジーチェーン)も形成するのが好ましい。ディジーパターン10は、例えば、次のようにして回路パターン9の形成と同時に形成することができる。すなわち、まず図2(b)に示す段階において、絶縁基板1の周辺部に検査用バンプ18の他に複数の円錐状バンプ(図示省略)を2列に列設する。これらの円錐状バンプも図2(c)のように絶縁基板1を貫通させる。その後、図2(d)〜図2(e)に示す段階を経て、円錐状バンプで形成された複数のビアホール(図示省略)を金属層8で1本につないで電気的に接続することによって、図4(b)に示すようなディジーパターン10を得ることができる。このように、ディジーパターン10も形成しておけば、回路用ビアホール4を形成する導電性ペースト3と回路パターン9を形成する金属層8との間の電気的接続性の良否も併せて確認することができるものである。   Further, as shown in FIG. 3 and FIG. 4B, it is preferable to form a daisy pattern 10 (daisy chain) on the periphery of the insulating substrate 1 after the test coupon 7 is formed. The daisy pattern 10 can be formed simultaneously with the formation of the circuit pattern 9 as follows, for example. That is, first, in the stage shown in FIG. 2B, a plurality of conical bumps (not shown) are arranged in two rows in addition to the inspection bumps 18 on the periphery of the insulating substrate 1. These conical bumps also penetrate the insulating substrate 1 as shown in FIG. Thereafter, through the steps shown in FIGS. 2 (d) to 2 (e), a plurality of via holes (not shown) formed by conical bumps are connected by a metal layer 8 to be electrically connected. A daisy pattern 10 as shown in FIG. 4B can be obtained. Thus, if the daisy pattern 10 is also formed, the quality of the electrical connectivity between the conductive paste 3 forming the circuit via hole 4 and the metal layer 8 forming the circuit pattern 9 is also confirmed. It is something that can be done.

以下、本発明を実施例によって具体的に説明する。   Hereinafter, the present invention will be specifically described by way of examples.

(実施例1)
まず図1(a)に示すように、絶縁基板1として、FR−4グレードのアンクラッド基板(松下電工(株)製「R1621」、板厚0.1mm)を用意した。
Example 1
First, as shown in FIG. 1A, an FR-4 grade unclad substrate (“R1621” manufactured by Matsushita Electric Works Co., Ltd., thickness 0.1 mm) was prepared as the insulating substrate 1.

次に図1(b)に示すように、絶縁基板1の両面に接着層12を形成した。この接着層12は、絶縁基板1の表面にエポキシ樹脂をロールコーターで塗布し、これを乾燥させることによって形成した。乾燥は、接着層12のタック性がなくなるまで60℃で行った。接着層12の厚みは30μmである。   Next, as shown in FIG. 1B, the adhesive layer 12 was formed on both surfaces of the insulating substrate 1. The adhesive layer 12 was formed by applying an epoxy resin to the surface of the insulating substrate 1 with a roll coater and drying it. Drying was performed at 60 ° C. until the tackiness of the adhesive layer 12 disappeared. The thickness of the adhesive layer 12 is 30 μm.

次に図1(c)に示すように、接着層12の表面にPETフィルム(東レ(株)製「T−60」、厚み38μm)をラミネーターを用いて貼着した。この貼着は、温度80℃、圧力0.05MPaの条件で行った。   Next, as shown in FIG.1 (c), the PET film ("T-60" by Toray Industries, Inc., thickness 38 micrometers) was stuck on the surface of the contact bonding layer 12 using the laminator. This sticking was performed under conditions of a temperature of 80 ° C. and a pressure of 0.05 MPa.

次に図1(d)に示すように、絶縁基板1の周辺部以外の箇所に1200個の回路用貫通穴2(穴径0.15mm)を設けると共に、絶縁基板1の周辺部に2800個の検査用貫通穴5(穴径0.10mm)を設けた。いずれの貫通穴もドリル加工機を用いて設け、穴あけ後に高圧エアーでいずれの貫通穴の内部もクリーニングした。   Next, as shown in FIG. 1 (d), 1200 circuit through holes 2 (hole diameter 0.15 mm) are provided in places other than the peripheral portion of the insulating substrate 1, and 2800 pieces are provided in the peripheral portion of the insulating substrate 1. The through-hole 5 for inspection (hole diameter 0.10 mm) was provided. Any through hole was provided using a drilling machine, and after drilling, the inside of any through hole was cleaned with high-pressure air.

次に図1(e)に示すように、各回路用貫通穴2に導電性ペースト3を充填することによって1200個の回路用ビアホール4を形成すると共に、各検査用貫通穴5に導電性ペースト3を充填することによって2800個の検査用ビアホール6からなるテストクーポン7を形成した。導電性ペースト3としては、銀を主成分とするものを用いた。各貫通穴2,5へ導電性ペースト3を充填する方法としては、スクリーン印刷を採用した。   Next, as shown in FIG. 1E, 1200 circuit via holes 4 are formed by filling each circuit through hole 2 with a conductive paste 3, and each test through hole 5 is formed with a conductive paste. 3, a test coupon 7 composed of 2800 inspection via holes 6 was formed. As the conductive paste 3, a paste containing silver as a main component was used. As a method for filling the through holes 2 and 5 with the conductive paste 3, screen printing was employed.

次に図1(f)に示すように、PETフィルムを剥離すると、PETフィルムの厚み分だけ接着層12の表面から導電性ペースト3が突出した状態となった。   Next, as shown in FIG. 1F, when the PET film was peeled off, the conductive paste 3 protruded from the surface of the adhesive layer 12 by the thickness of the PET film.

次に図1(g)に示すように、絶縁基板1の両面に金属層8を形成した。金属層8は、絶縁基板1の両面に銅箔を配置し、これを180℃で約1時間、真空下において加熱加圧することによって形成した。   Next, as shown in FIG. 1G, metal layers 8 were formed on both surfaces of the insulating substrate 1. The metal layer 8 was formed by disposing copper foil on both surfaces of the insulating substrate 1 and heating and pressing it at 180 ° C. for about 1 hour under vacuum.

次に、図1(g)に示す金属層8の表面にドライフィルム(図示省略)をラミネートし、露光・現像した。その後、塩化第二銅を用いてエッチングを行うことによって、図1(h)に示すように、絶縁基板1の周辺部以外の箇所に回路パターン9を形成すると共に、絶縁基板1の周辺部の金属層8を全て除去した。なお、ドライフィルムは、エッチングを行った後に、水酸化ナトリウム溶液を用いて剥離した。   Next, a dry film (not shown) was laminated on the surface of the metal layer 8 shown in FIG. Thereafter, etching is performed using cupric chloride to form a circuit pattern 9 at a location other than the peripheral portion of the insulating substrate 1 as shown in FIG. All the metal layer 8 was removed. The dry film was peeled off using a sodium hydroxide solution after etching.

上記のようにして、両面プリント配線板(導電ペーストプリント配線板)を製造した。そして、露出した2800個の検査用ビアホール6の表面を観察したところ、異物15は全く存在しないことを確認した。この結果に基づくと、1200個の回路用ビアホール4と金属層8との間にも異物15が全く無いと判定することができる。実際に断面観察を行ったところ、異物15が全く存在しないことを確認することができた。   A double-sided printed wiring board (conductive paste printed wiring board) was produced as described above. Then, when the surface of the exposed 2800 inspection via holes 6 was observed, it was confirmed that no foreign matter 15 existed. Based on this result, it can be determined that there is no foreign matter 15 between the 1200 circuit via holes 4 and the metal layer 8. When the cross section was actually observed, it was confirmed that no foreign material 15 was present.

(実施例2)
穴あけ後に高圧エアーによるクリーニングを意図的に行わなかった以外は、実施例1と同様にして、両面プリント配線板(導電ペーストプリント配線板)を製造した。そして、露出した2800個の検査用ビアホール6の表面を観察したところ、35個の検査用ビアホール6の表面に異物15が存在することを確認した。この結果に基づくと、1200個の回路用ビアホール4と金属層8との間にも異物15が存在すると判定することができる。実際に断面観察を行ったところ、15個の回路用ビアホール4と金属層8との間に異物15が存在することを確認することができた。
(Example 2)
A double-sided printed wiring board (conductive paste printed wiring board) was produced in the same manner as in Example 1 except that cleaning with high-pressure air was not intentionally performed after drilling. Then, when the surfaces of the exposed 2800 inspection via holes 6 were observed, it was confirmed that the foreign matter 15 was present on the surfaces of the 35 inspection via holes 6. Based on this result, it can be determined that the foreign matter 15 is also present between the 1200 circuit via holes 4 and the metal layer 8. When the cross section was actually observed, it was confirmed that the foreign material 15 was present between the 15 circuit via holes 4 and the metal layer 8.

本発明の実施の形態の一例を示すものであり、(a)〜(h)は断面図である。An example of embodiment of this invention is shown and (a)-(h) is sectional drawing. 本発明の実施の形態の他の例を示すものであり、(a)〜(e)は断面図である。The other example of embodiment of this invention is shown, (a)-(e) is sectional drawing. 両面プリント配線板の一例を示す平面図である。It is a top view which shows an example of a double-sided printed wiring board. 同上の一部を拡大したものであり、(a)は一例の平面図、(b)は他の例の平面図である。It is what expanded a part same as the above, (a) is a top view of an example, (b) is a top view of another example. 検査用ビアホールの一例を示すものであり、(a)は異物の無い状態の平面図、(b)は異物の有る状態の平面図である。An example of the via hole for an inspection is shown, (a) is a top view in the state without a foreign material, (b) is a top view in the state with a foreign material. 両面プリント配線板の一例を示すものであり、(a)は良品の断面図、(b)は不良品の断面図である。An example of a double-sided printed wiring board is shown, (a) is a sectional view of a non-defective product, and (b) is a sectional view of a defective product.

符号の説明Explanation of symbols

1 絶縁基板
2 回路用貫通穴
3 導電性ペースト
4 回路用ビアホール
5 検査用貫通穴
6 検査用ビアホール
7 テストクーポン
8 金属層
9 回路パターン
10 ディジーパターン
DESCRIPTION OF SYMBOLS 1 Insulating board 2 Through hole for circuit 3 Conductive paste 4 Via hole for circuit 5 Through hole for inspection 6 Via hole for inspection 7 Test coupon 8 Metal layer 9 Circuit pattern 10 Daisy pattern

Claims (4)

絶縁基板の周辺部以外の箇所に複数の回路用貫通穴を設け、各回路用貫通穴に導電性ペーストを充填することによって複数の回路用ビアホールを形成すると共に、絶縁基板の周辺部に複数の検査用貫通穴を縦横等間隔に設け、各検査用貫通穴に導電性ペーストを充填することによって複数の検査用ビアホールからなるテストクーポンを形成し、次に絶縁基板の両面に金属層を形成した後、エッチングを行うことによって絶縁基板の周辺部以外の箇所に回路パターンを形成すると共に絶縁基板の周辺部の金属層を除去し、これによって露出した検査用ビアホールの導電性ペーストの表面を観察して異物の有無を確認し、この結果に基づいて回路用ビアホールの導電性ペーストと金属層との間の異物の有無を判定することを特徴とする両面プリント配線板の検査方法。   A plurality of circuit through holes are provided at locations other than the peripheral portion of the insulating substrate, and a plurality of circuit via holes are formed by filling each circuit through hole with a conductive paste, and a plurality of circuit via holes are formed in the peripheral portion of the insulating substrate. Formed test coupons consisting of a plurality of inspection via holes by providing inspection through holes at equal intervals in the vertical and horizontal directions and filling each inspection through hole with conductive paste, and then formed metal layers on both sides of the insulating substrate. After that, etching is performed to form a circuit pattern in a portion other than the peripheral portion of the insulating substrate and the metal layer in the peripheral portion of the insulating substrate is removed, and the surface of the conductive paste in the inspection via hole thus exposed is observed. The double-sided printing is characterized in that the presence or absence of foreign matter is confirmed and the presence or absence of foreign matter between the conductive paste of the circuit via hole and the metal layer is determined based on the result. Inspection method of wiring board. 検査用ビアホールの直径が回路用ビアホールの直径よりも小さいことを特徴とする請求項1に記載の両面プリント配線板の検査方法。   2. The method for inspecting a double-sided printed wiring board according to claim 1, wherein the diameter of the inspection via hole is smaller than the diameter of the circuit via hole. 検査用ビアホール間のピッチが回路用ビアホール間の最小ピッチよりも小さいことを特徴とする請求項1又は2に記載の両面プリント配線板の検査方法。   3. The method for inspecting a double-sided printed wiring board according to claim 1, wherein a pitch between the inspection via holes is smaller than a minimum pitch between the circuit via holes. 絶縁基板の周辺部にディジーパターンを形成することを特徴とする請求項1乃至3のいずれかに記載の両面プリント配線板の検査方法。   4. The double-sided printed wiring board inspection method according to claim 1, wherein a daisy pattern is formed on a peripheral portion of the insulating substrate.
JP2005280913A 2005-09-27 2005-09-27 Inspection method for double-sided printed wiring boards Expired - Fee Related JP4407607B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005280913A JP4407607B2 (en) 2005-09-27 2005-09-27 Inspection method for double-sided printed wiring boards

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005280913A JP4407607B2 (en) 2005-09-27 2005-09-27 Inspection method for double-sided printed wiring boards

Publications (2)

Publication Number Publication Date
JP2007093307A true JP2007093307A (en) 2007-04-12
JP4407607B2 JP4407607B2 (en) 2010-02-03

Family

ID=37979213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005280913A Expired - Fee Related JP4407607B2 (en) 2005-09-27 2005-09-27 Inspection method for double-sided printed wiring boards

Country Status (1)

Country Link
JP (1) JP4407607B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033876A (en) * 2010-07-30 2012-02-16 Samsung Electro-Mechanics Co Ltd Manufacturing method of printed circuit board
CN113923892A (en) * 2021-09-15 2022-01-11 盐城维信电子有限公司 Evaluation method for black shadow adsorption effect of circuit board via hole

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033876A (en) * 2010-07-30 2012-02-16 Samsung Electro-Mechanics Co Ltd Manufacturing method of printed circuit board
CN113923892A (en) * 2021-09-15 2022-01-11 盐城维信电子有限公司 Evaluation method for black shadow adsorption effect of circuit board via hole

Also Published As

Publication number Publication date
JP4407607B2 (en) 2010-02-03

Similar Documents

Publication Publication Date Title
JP4126052B2 (en) Printed circuit board manufacturing method and thin printed circuit board
KR20090021090A (en) Multilayer wiring substrate and method for manufacturing the same, and substrate for use in ic inspection device and method for manufacturing the same
WO2007091582A1 (en) Method for manufacturing multilayer wiring board
JP2009290125A (en) Core substrate and printed wiring board
US20080149382A1 (en) Method of inspecting printed wiring board and printed wiring board
JP2008277820A (en) Method for making multilayered circuitized substrate
JP4224056B2 (en) Substrate inspection method, printed wiring board, and electronic circuit device
US7095623B2 (en) Multilayer circuit board, process of manufacturing same, board for multilayer circuitry, and electronic apparatus
WO2017217138A1 (en) Multilayer wiring board for inspection of electronic components
CN104244582A (en) Embedded type high-density interconnection printed circuit board and manufacturing method of embedded type high-density interconnection printed circuit board
KR101522780B1 (en) A printed circuit board comprising embeded electronic component within and a method for manufacturing
CN111315110A (en) Circuit board and electronic device
JP4407607B2 (en) Inspection method for double-sided printed wiring boards
JP2002141629A (en) Member for wiring circuit and its manufacturing method, multilayer interconnection circuit board, and semiconductor integrated circuit device
JP6324669B2 (en) Multilayer wiring board and manufacturing method thereof
JP6058321B2 (en) Wiring board manufacturing method
JP2006344847A (en) Substrate with built-in component, module equipped with built-in component using same, and method of manufacturing same
JP2006324573A (en) Manufacturing method for printed circuit board with resist, and printed wiring board with resist
JP5050924B2 (en) Multilayer printed wiring board, inspection method and manufacturing method thereof
KR101043480B1 (en) Printed circuit board and the manufacturing method thereof
JP5035062B2 (en) Multilayer wiring board and electrical connection device using the same
JP2007242872A (en) Multilayer printed wiring board, and manufacturing method thereof
KR20120137300A (en) Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
JP5200575B2 (en) Circuit board, circuit board inspection method, and circuit board manufacturing method
JP2009231709A5 (en)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091020

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091102

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131120

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees