JP5200575B2 - Circuit board, circuit board inspection method, and circuit board manufacturing method - Google Patents
Circuit board, circuit board inspection method, and circuit board manufacturing method Download PDFInfo
- Publication number
- JP5200575B2 JP5200575B2 JP2008039639A JP2008039639A JP5200575B2 JP 5200575 B2 JP5200575 B2 JP 5200575B2 JP 2008039639 A JP2008039639 A JP 2008039639A JP 2008039639 A JP2008039639 A JP 2008039639A JP 5200575 B2 JP5200575 B2 JP 5200575B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- circuit board
- prepreg
- opening
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明はパソコン、移動体通信用電話機、ビデオカメラ等の各種電子機器に用いられる回路基板に関するものである。 The present invention relates to a circuit board used in various electronic devices such as a personal computer, a mobile communication telephone, and a video camera.
近年、電子機器の高機能化、高密度化に伴い、電子部品は、ますます小型化、高集積化、高速化、多ピン化の傾向にある。 In recent years, as electronic devices have higher functionality and higher density, electronic components are becoming increasingly smaller, highly integrated, faster, and multi-pinned.
このために、回路基板の形態もますます高密度化・軽薄化の傾向が進んでいる。その上、短納期で安価で高信頼性の回路基板の要求も高まってきている。 For this reason, circuit boards are becoming increasingly denser and lighter. In addition, there is an increasing demand for circuit boards that are fast and inexpensive and that are highly reliable.
以下に従来の回路基板について説明する。 A conventional circuit board will be described below.
まず、多層回路基板のベースとなる2層回路基板の製造方法を説明する。図5(a)〜(f)は、従来の2層回路基板の製造方法の工程断面図である。 First, a method for manufacturing a two-layer circuit board that serves as a base of the multilayer circuit board will be described. 5A to 5F are process cross-sectional views of a conventional method for manufacturing a two-layer circuit board.
図5において、1は基板材料のプリプレグシート(以下プリプレグと称する)であり、例えばガラスクロスに熱硬化性エポキシ樹脂を含浸させた複合材などが用いられる。2a、2bは離型フィルムであり、片面にSi系の離型剤を塗布したプラスチックシートであり、例えばポリエチレンテレフタレートが用いられる。5は貫通孔であり、レーザ4加工法などを利用して形成される。5の貫通孔には、プリプレグ1の両面に貼り付けるCuなどの金属はく9a、9bと電気的に接続する導電性ペースト8が充填されている。
In FIG. 5, reference numeral 1 denotes a prepreg sheet of substrate material (hereinafter referred to as prepreg), for example, a composite material in which a glass cloth is impregnated with a thermosetting epoxy resin.
まず、図5(a)に示すように離型フィルム2a、2bをプリプレグ1の上下に熱圧着させる。次に、図5(b)のように、接着されたプリプレグ1の所定の箇所に、レーザ4加工法により、貫通孔5が形成される。
First, as shown in FIG. 5A, the
次に、図5(c)に示すように、貫通孔5に導電性ペースト8が充填される。導電性ペースト8を充填する方法としては、貫通孔5を有するプリプレグ1を印刷機(図示せず)のテーブル上に設置し、直接導電性ペースト8が離型フィルム2の上からスキージ6を用いて印刷される。
Next, as shown in FIG. 5C, the through-
次に図5(d)に示すように、プリプレグ1の両面の剥離きっかけ部3a、3bから離型フィルム2a、2bを剥離する。
Next, as shown in FIG. 5 (d), the
次に図5(e)に示すように、位置決めステージ(図示せず)上に静置された金属はく9bの上に位置決め用ビア(図示せず)をCCDなどの認識装置(図示せず)で認識位置決めして積層する。次に図5(e)に示すように、プリプレグ1を金属はく9bと挟み込むように金属はく9aが積層され、熱プレスで全面を加熱加圧することで、成型硬化させてプリプレグ1と金属はく9a、9bが接着されるとともに、導電性ペースト8が圧縮されて上下の金属はく9a、9bは所定位置に設けた貫通孔5に充填された導電性ペースト8により電気的に接続される。
Next, as shown in FIG. 5E, a positioning via (not shown) is placed on a metal foil 9b placed on a positioning stage (not shown) and a recognition device (not shown) such as a CCD. ) Is recognized, positioned and stacked. Next, as shown in FIG. 5 (e), the
そして、図5(f)に示すように、上下の金属はく9a、9bを選択的にエッチングして回路パターン10a、10bが形成された2層の回路基板11を得る。
Then, as shown in FIG. 5F, the upper and
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
しかしながら、プリプレグと導電性ペーストを充填する際のマスク代わりになる離型フィルムのラミネート工程において、ラミロールの温度が低い時は、一般的に、プリプレグの樹脂が充分に溶融せず離型フィルムとの密着が不十分となる。その場合、図6に示すように、プリプレグ1と離型フィルム2a、2bとの間に隙間12が発生する。その後、レーザ加工により貫通孔5を形成し、導電性ペースト8を充填すると、プリプレグ1と離型フィルム2a、2bの隙間に導電性ペースト8が入りこんでしまい、本来埋め込まれるべきところである貫通孔5以外にも付着し、ペーストの滲み13が発生してしまう場合がある。このペーストの滲み13が発生すると、隣あうパターン10a、10bとショートしてしまい、不良の原因となりうる場合がある。
However, in the step of laminating a release film that serves as a mask when filling the prepreg and the conductive paste, when the temperature of the lamellar roll is low, generally, the resin of the prepreg does not sufficiently melt and the release film Adhesion is insufficient. In that case, as shown in FIG. 6, a
また、図7に示すように、導電性ペーストが滲んでいなくても、貫通孔5と回路パターン10aがアライメントの際の位置ずれが発生する場合や、位置ずれによる貫通孔5と回路パターン10cがショートしてしまう場合がある。
Further, as shown in FIG. 7, even when the conductive paste is not blotted, when the
これまでの滲みの検出方法として、導電性ペーストを充填した直後に、プリプレグの任意の場所を目視確認する方法や、完成品の電気検査などによる検出方法がある。 As a conventional method for detecting bleeding, there are a method of visually confirming an arbitrary place of a prepreg immediately after filling with a conductive paste, and a detection method by electrical inspection of a finished product.
しかしながら、一般的なプリント配線板の層間接続を行うための貫通孔数は数万から数十万であり、一つ一つ貫通孔を目視で検出するのは現実的でなく、効率よく滲みを確認する必要がある。電気検査による滲みの検出は可能であるが、ペースト充填後数日を経た後に検出されるため、大量生産をしている場合などは、それまでの間、後続のロットでも同様の不良が発生してしまう危険性があった。 However, there are tens of thousands to hundreds of thousands of through-holes for connecting interlayers in general printed wiring boards, and it is not practical to detect each through-hole visually, and bleeding is efficiently performed. It is necessary to confirm. Although it is possible to detect bleeding by electrical inspection, it will be detected after a few days after filling the paste, so in the case of mass production, the same defect will occur in subsequent lots until then. There was a risk of getting lost.
本発明は、導電性ペーストの滲みを高精度で容易に検出することができ、さらに製造工程の途中の仕掛品の状態で検出することができる。また同時に位置ずれを検査することができる回路基板であり、回路基板の検査方法および回路基板の製造方法を提供することを目的とする。 The present invention can easily detect bleeding of the conductive paste with high accuracy, and can also detect the state of work-in-process during the manufacturing process. Another object of the present invention is to provide a circuit board inspection method and a circuit board manufacturing method.
上記目的を達成するために、本発明の回路基板は以下の構成を有する。複数の導電層と、前記導電層と交互に積層された絶縁層と、前記絶縁層を貫通し前記導電層同士を電気的に接続する導電体を備え、前記導電体と、前記導電体が設けられた絶縁層に隣接する第1の導電層に配置され前記導電体と水平位置が同一位置になるように開口部が形成された回路パターンからなる検査クーポンを有することを特徴とする回路基板である。 In order to achieve the above object, the circuit board of the present invention has the following configuration. A plurality of conductive layers, insulating layers alternately stacked with the conductive layers, and a conductor that penetrates the insulating layers and electrically connects the conductive layers, and the conductor and the conductor are provided. A circuit board comprising: an inspection coupon comprising a circuit pattern disposed in a first conductive layer adjacent to a formed insulating layer and having an opening formed so that a horizontal position thereof is the same as the conductor. is there.
本構成によって、導電性ペーストの滲みおよびずれを高精度で容易に検出することができ、さらに製造工程の途中の仕掛品の状態で検出することができる。 With this configuration, it is possible to easily detect bleeding and displacement of the conductive paste with high accuracy, and to detect the state of the work in progress during the manufacturing process.
本発明の回路基板、回路基板の検査方法および回路基板の製造方法によれば、開口部を観察するだけでなく、電気的な接続の有無を確認することにより、導電性ペーストの滲みおよびずれを高精度で容易に検出することができる。また製造工程の途中の仕掛品の状態で検出することができるので、不具合品をそれ以降の工程で加工するという加工ロスを防ぐことができ、同時に前工程に早期にフィードバックし不良の連続発生を最小限に抑えることができる。 According to the circuit board, the circuit board inspection method, and the circuit board manufacturing method of the present invention, not only the opening is observed, but also the presence or absence of electrical connection is confirmed, thereby preventing the conductive paste from spreading and shifting. It can be easily detected with high accuracy. In addition, since it can be detected in the state of work-in-progress during the manufacturing process, it is possible to prevent a processing loss that a defective product is processed in the subsequent process, and at the same time, it feeds back to the previous process at an early stage to continuously generate defects. Can be minimized.
以下本発明を実施するための最良の形態について、図面を参照しながら説明する。 The best mode for carrying out the present invention will be described below with reference to the drawings.
(実施の形態1)
図1は、本発明の実施の形態における回路基板の製造方法を示す工程断面図である。図1において、(a)は、プリプレグに離型フィルムをラミネートした図である。
(Embodiment 1)
FIG. 1 is a process sectional view showing a circuit board manufacturing method according to an embodiment of the present invention. In FIG. 1, (a) is the figure which laminated the release film on the prepreg.
21は、プリプレグシート(以下プリプレグと称する)であり、例えばガラスクロスの基材に熱硬化性エポキシ樹脂を含浸させた複合材などが用いられる。
22a、22bは離型フィルムであり、片面にSi系の離型剤を塗布したプラスチックシートであり、例えばポリエチレンテレフタレートが用いられる。 22a and 22b are release films, which are plastic sheets having a Si-type release agent applied on one side, and for example, polyethylene terephthalate is used.
25は、貫通孔であり、24のレーザ加工などにより形成される。25は、プリプレグ21の上下に貼り付ける銅などの金属はく29a、29bと電気的に層間接続する導通孔を形成するための導電性ペースト27が充填されている。
まず、プリプレグ21の上下に離型フィルム22a、22bを配置し、上下2本を1組とした回転する加熱ロールの間に通過させることによって、図1(a)に示すように離型フィルム22a、22bを接着されたプリプレグ21を得る。
First, the
次に、上下に離型フィルム22a、22bが接着されたプリプレグ21の所定の箇所に図1(b)に示すように、レーザ加工法などを利用して貫通孔25を形成する。
Next, as shown in FIG. 1B, a
図1(c)に示すように、貫通孔25に導電性ペースト27が充填される。導電性ペースト27を充填する方法としては、貫通孔25を有するプリプレグ21を印刷機(図示せず)のテーブル上に設置し、直接導電性ペースト27を離型フィルム22aの上から26のようなスキージを用いて印刷する。この時、離型フィルム22a、22bは印刷マスクの役割と、プリプレグ21の表面の汚染防止の役割を果たしている。
As shown in FIG. 1C, the through-
次に図1(d)に示すように、プリプレグ21の上下から離型フィルム22a、22bを剥離きっかけ部23a、23bから剥離し、図1(d)のように導電性ペーストが充填されたプリプレグができる。
Next, as shown in FIG. 1 (d), the
そして、図1(e)に示すように、位置決めステージ(図示せず)上に静置した金属はく29bの上に位置決め用ビア(図示せず)をCCDなどの認識装置(図示せず)で認識位置決めしてプリプレグ21を積層した後、プリプレグ21と金属はく29bとを仮接着固定する。
As shown in FIG. 1E, a positioning via (not shown) is placed on a metal foil 29b placed on a positioning stage (not shown), and a recognition device (not shown) such as a CCD. After the
次に図1(e)に示すように、プリプレグ21を金属はく29bと挟み込むように金属はく29aが積層され、所定位置を加熱加圧して接着固定することで上下の金属はく29a、29bとプリプレグ21が仮接着固定される。
Next, as shown in FIG. 1 (e), the
次に熱プレスで全面を加熱加圧することで、成型硬化させて絶縁層となるプリプレグ21と金属はく29a、29bが接着されるとともに、所定位置に設けた貫通孔25に充填された導電性ペースト27が圧縮されて上下の金属はく29a、29bは電気的に接続される。
Next, the entire surface is heated and pressed with a hot press so that the
そして、図1(f)に示すように、上下の金属はく29a、29bを裏面と表面にエッチングにより回路パターン30a、30bが形成された2層の回路基板31を得る。
Then, as shown in FIG. 1 (f), a two-
また、2層の回路基板31をコア基板としてその両側に図1(d)に示した導電性ペーストが充填されたプリプレグを配置し、その外側に金属はくを配置した後に加熱加圧し、表層を回路パターン形成することにより4層の回路基板を得ることができる。さらにこの4層の基板をコア基板として同様の工程を繰り返すことで6層以上の回路基板を得ることができる。
Further, a prepreg filled with the conductive paste shown in FIG. 1 (d) is disposed on both sides of the two-
以上のように、複数の導電層と、導電層と交互に積層された絶縁層と、絶縁層を貫通し導電層同士を電気的に接続する導電体を備えた回路基板を得ることができる。本実施の形態1では、導電層を金属はくで形成する例を示したが、支持体に金属めっきを行った後に転写するなど他の周知の方法を用いてもよい。また、絶縁層はプリプレグを成形硬化する例を示したが、樹脂フィルムなどを用いてもよい。また導電体は導電性ペーストをプリプレグに加工した貫通孔に充填し加熱硬化する例を示したが、導電性ペーストをプリプレグに貫通する方法で形成することも可能である。 As described above, a circuit board including a plurality of conductive layers, insulating layers alternately stacked with the conductive layers, and a conductor that penetrates the insulating layers and electrically connects the conductive layers can be obtained. In the first embodiment, an example in which the conductive layer is formed by metal foil is shown. However, other well-known methods such as transfer after performing metal plating on the support may be used. Moreover, although the insulating layer showed the example which shape-hardens a prepreg, you may use a resin film etc. Moreover, although the conductor showed the example which fills the through-hole which processed the conductive paste into the prepreg, and it heat-hardens, it can also be formed by the method of penetrating the conductive paste into the prepreg.
次に本実施の形態の検査クーポンについて説明する。 Next, the inspection coupon of this embodiment will be described.
図2は、同実施の形態における回路基板の検査クーポンを示す断面および平面図である。図2(c)は検査クーポン60の全体像、図2(a)はその一部分の拡大を示すものである。本実施の形態の検査クーポンは、導電体53と、この導電体53が設けられた絶縁層56の上面の第1の導電層51に形成された回路パターンからなり、第1の導電層51に形成された回路パターンには、導電体53と水平位置が同一位置になるように開口部54が形成されている。導電体53の水平方向の断面形状は円形であり、開口部54の形状も同じく円形である。ここで、導電体53の中心と開口部54の中心は水平位置が同一位置とは、図2(c)のように回路基板を上から見た平面図において、導電体53の中心と開口部54の中心は同一位置になるということを示している。また、導電体53の水平方向の断面形状とは、上記の平面図と平行な面での断面図を示すものである。
FIG. 2 is a cross-sectional view and a plan view showing an inspection coupon for a circuit board in the same embodiment. FIG. 2 (c) shows an overall image of the
この検査クーポンの第1の導電層および開口部54が回路基板の表面になるように形成することにより、導電体53が開口部54から露出し、表面から導電体53を目視することができる。ここで、開口部54の径を導電体53の断面の径よりも大きくすることにより、導電体53の滲みあるいはずれを目視で確認することができる。即ち、滲み、ずれがないときは、開口部54の内側に導電体53が同心円になるように位置することになる。この時、製品仕様から設定された滲み・ずれの許容値57が、開口部54と導電体53のクリアランスの片側の大きさと同じになるように設計しておくのも有効である。図3に示すように導電体53の一部が開口部54の周囲に接するか否かによって滲みもしくはずれの有無を検出することができるからである。図3(a)はペーストの滲み部58を示し、図3(b)は位置ずれ59を示すものである。
By forming the inspection coupon so that the first conductive layer and the
また、目視に替えて自動外観検査装置を用い、画像認識で確認するのも効果的である。この場合、開口部の中心座標と導電体の中心座標を画像認識によりそれぞれ求め、その差により、滲み、ずれのX、Y成分を数値化することも可能である。 It is also effective to confirm by image recognition using an automatic visual inspection apparatus instead of visual inspection. In this case, it is also possible to obtain the center coordinates of the opening and the center coordinates of the conductor by image recognition, and the difference between the X and Y components of bleeding and deviation can be quantified.
以上の検査は、回路基板製造における途中の工程である内層回路パターンの形成毎に実施するのが効果的である。回路パターン形成直後は検査対象であるべき回路パターンが表層に位置するため上記の目視もしくは外観検査装置による検査が可能であり、不具合品を次工程に進めることによって生じる加工ロスを防ぐことができるからである。また工程トラブルを早期に発見することができ、不具合の連続発生を抑えることができる。 It is effective to carry out the above inspection every time an inner layer circuit pattern is formed, which is an intermediate process in circuit board manufacture. Immediately after the circuit pattern is formed, the circuit pattern to be inspected is located on the surface layer, so inspection by the visual inspection or visual inspection apparatus described above is possible, and processing loss caused by advancing defective products to the next process can be prevented. It is. In addition, process troubles can be discovered at an early stage, and continuous occurrence of defects can be suppressed.
なお、検査クーポンの第1の導電層および開口部54が回路基板の表面部ではなく、内層にある場合であっても、X線を照射することにより、その透過画像から同様の方法で検査することができる。この場合も外観検査と同様に、開口部の中心座標と導電体の中心座標をそれぞれ求め、その差により、滲み、ずれのX、Y成分を数値化することができる。
Even if the first conductive layer and the
(実施の形態2)
次に実施の形態2として他の検査クーポンの例を説明する。
(Embodiment 2)
Next, an example of another inspection coupon will be described as a second embodiment.
本実施の形態2の検査クーポンは、図2(a)において、導電体53と、この導電体53が設けられた絶縁層56の上面の第1の導電層51に形成された回路パターンからなり、第1の導電層51に形成された回路パターンには、導電体53と水平位置が略同一位置になるように開口部54が形成されているという実施の形態1で示した形態に加え、第1の導電層51には、良品の場合は常にオープンを示すために切り離し部62を設け、さらに導電体53が設けられた絶縁層56の下面の第2の導電層52に回路パターンが、導電体53に電気的に接続されるように形成されているというものである。
The inspection coupon according to the second embodiment includes a circuit pattern formed on the
本実施の形態2では、滲み、ずれが許容値を超えると、第1の導電層51に形成された回路パターンと、第2の導電層52に形成された回路パターンが電気的にショートした状態になるので、電気検査により滲み、ずれを検出することができる。
In the second embodiment, when bleeding and deviation exceed an allowable value, the circuit pattern formed on the first
1つの検査クーポン内の導電体53、開口部54の数は選択事項として適宜設定すればよい。数が多い場合は図2(b)に示すように第1の導電層51に形成する回路パターンを途中で折り曲げるなどの形状にすることで導電体53が直列になるように配列すればよい。
What is necessary is just to set suitably the number of the
また、図2(c)に示すように、第1の導電層51に形成された回路パターンおよび第2の導電層52に形成された回路パターンはそれぞれ同じ側の表層に位置する検査用ランド55a、55bに電気的に接続しておけば測定時に便利である。図2(d)は図2(c)の断面形状を概念的に示したものである。検査用ランド55a、55bは第1の導電層51に形成されている。
Further, as shown in FIG. 2C, the circuit pattern formed on the first
なお、検査クーポンの設置箇所に関しては、製品の大きさ、形態によって適宜選択すれば良い。検査クーポンは基板の全面に配置することで、同一平面内の滲み発生傾向を検出することが望ましいが、例えば、基材の特性を評価するために樹脂の含浸方向と垂直に配置する方法や、ペースト充填機の印刷時の異常を検知するためにペーストの充填と垂直に配置する方法や、プレス工程の加圧加熱ムラを検知するために基板の周辺と中心に配置する方法などで、所望の異常を検出することが可能であり、製品領域内のように限られたスペースにおいても、目的に応じた配置をすることで全面に配置するのと同等の効果を得ることが可能である。また、一般にプリント配線板は、部品をはんだ付け実装する際の実装ラインを流すために、製品領域とその周囲または周囲の一部に設けられた補強用の捨て基板部とによって構成されており、少なくともこの捨て基板部に検査クーポンを設置すれば、製品1枚毎の滲みや合致精度を保証するための検査に使用することができる。いずれの場合も一度の電気検査で製品部分に対して通常行う断線、ショートの検査に加えて、導電体の滲み、ずれの検査を行うことができる。 In addition, what is necessary is just to select suitably the installation location of an inspection coupon according to the magnitude | size and form of a product. Although it is desirable to detect the bleeding occurrence tendency in the same plane by arranging the inspection coupon on the entire surface of the substrate, for example, in order to evaluate the characteristics of the base material, the method of arranging it perpendicular to the resin impregnation direction, In order to detect abnormalities during printing of the paste filling machine, a method of arranging vertically with the filling of the paste, a method of arranging in the periphery and center of the substrate in order to detect pressure heating unevenness in the pressing process, etc. Abnormalities can be detected, and even in a limited space such as in the product area, it is possible to obtain an effect equivalent to that provided on the entire surface by arranging according to the purpose. In general, the printed wiring board is composed of a product area and a reinforcing discard board portion provided around or part of the periphery of the product area in order to flow a mounting line when soldering and mounting components. If an inspection coupon is installed at least on the discarded substrate portion, it can be used for inspection for assuring bleeding and matching accuracy for each product. In any case, in addition to the disconnection and short inspection normally performed on the product part by one electrical inspection, it is possible to inspect the conductor for bleeding and displacement.
(実施の形態3)
本実施の形態3の回路基板は、複数の個別基板によって構成された集合基板である。ICチップ等の部品をはんだ付けする実装工程においては、集合基板を切断によって分割した後の個々の個別基板を用いるのが一般的であるが、回路基板の製造工程では、効率的に生産するために集合基板の状態で加工されていくのが一般的である。実施の形態2で説明した製品領域および捨て基板部のどちらにも検査クーポンを設置することができない場合は、集合基板の状態において、個別基板の間および周囲の余白部に設置することができる。
(Embodiment 3)
The circuit board according to the third embodiment is a collective board constituted by a plurality of individual boards. In the mounting process in which components such as IC chips are soldered, it is common to use individual substrates after the collective substrate is divided by cutting, but in the circuit board manufacturing process, for efficient production In general, it is processed in the state of a collective substrate. In the case where the inspection coupon cannot be installed in either the product area or the discarded substrate portion described in the second embodiment, it can be installed in the blank space between and around the individual substrates in the collective substrate state.
図4は本発明の実施の形態3における回路基板を示す平面図であり、複数の個別基板61の集合基板において、個別基板61の間および周囲の余白部に検査クーポン領域60を設置した場合を示すものである。
FIG. 4 is a plan view showing a circuit board according to Embodiment 3 of the present invention. In the collective board of a plurality of
本実施の形態3の回路基板に対する検査は、個々の個別基板61に切断した後は検査クーポン60も余白部と一緒に除去されることに留意して、切断前の集合基板の状態で行わなければならない。個別基板61の4隅に設置した検査クーポン60を検査することによって、4隅の検査クーポン60の検査結果がOKの場合にのみこれに囲まれた個別基板61を良品と判定するなどの運用方法で対応することができる。
The inspection of the circuit board according to the third embodiment should be performed in the state of the collective board before cutting, noting that the
また、本発明の実施の形態3における回路基板を用いると、適宜選択した途中の加工工程にて集合基板の状態で検査を行い、不良と判定した集合基板の全体もしくは一部を後の加工工程では加工を行わないという運用方法を採用することによって無駄な加工費を節約することも可能である。 In addition, when the circuit board according to Embodiment 3 of the present invention is used, the whole or a part of the collective substrate that has been determined to be defective is inspected in the state of the collective substrate in an appropriately selected mid-process, and a subsequent process step Then, it is possible to save useless processing costs by adopting an operation method in which processing is not performed.
また大量生産が行われる回路基板の製造工程の途中において先行検査を行って、この検査結果を製造工程にフィードバックさせることにより離型フィルムとプリプレグのラミネート条件の見直しや、生産品の合致精度を向上させることも可能である。例えば、離型フィルムとプリプレグとの密着性は、季節などの温度の変化によって変動しやすい。よってラミネート温度の条件は、その都度変化させなければならないため、この検査クーポンを定期的に検査することにより、導電体の滲み量を求め、ラミネート工程にフィードバックすることで、ラミネート条件を補正すればよい。導電体の滲みが発生したときは、ラミネートロールの温度を上昇させることによって改善することができる。また、表層の回路パターンの位置精度はエッチングレジストとして用いるドライフィルムなどの感光性レジストを露光する時の露光フィルムの位置合わせによって決定される。そこで、露光工程からエッチングまで先行品を作製した後に検査クーポン60を検査することにより、導電体に対する回路パターンのずれ量を二次元平面上のX成分、Y成分でそれぞれ求め、この結果を露光工程にフィードバックし、露光フィルムの合せ位置を補正すればよい。これによって高品質で高精度な合致精度を有する製品を生産することができる。
In addition, a preliminary inspection is performed during the manufacturing process of circuit boards that are mass-produced, and the results of the inspection are fed back to the manufacturing process to review the lamination conditions of the release film and prepreg, and improve the accuracy of product matching. It is also possible to make it. For example, the adhesion between the release film and the prepreg is likely to fluctuate due to temperature changes such as seasons. Therefore, the condition of the laminating temperature must be changed each time. Therefore, by periodically inspecting this inspection coupon, the amount of bleeding of the conductor is obtained and fed back to the laminating process to correct the laminating condition. Good. When bleeding of the conductor occurs, it can be improved by increasing the temperature of the laminate roll. Further, the positional accuracy of the circuit pattern on the surface layer is determined by the alignment of the exposure film when exposing a photosensitive resist such as a dry film used as an etching resist. Therefore, by inspecting the
本発明にかかる回路基板、回路基板の検査方法および回路基板の製造方法は、導電性ペーストの滲みおよびずれを高精度で容易に検出することができ、また製造工程の途中の仕掛品の状態で検出することで不具合品をそれ以降の工程で加工するという加工ロスを防ぐことができ、同時に前工程に早期にフィードバックし不良の連続発生を最小限に抑えることができるので、パソコン、移動体通信用電話機、ビデオカメラ等の各種電子機器用として有用であり、産業上の利用可能性は大といえる。 The circuit board, the circuit board inspection method, and the circuit board manufacturing method according to the present invention can easily detect bleeding and displacement of the conductive paste with high accuracy, and are in a state of work in progress during the manufacturing process. By detecting it, it is possible to prevent the processing loss of processing defective products in subsequent processes, and at the same time, it is possible to feed back to the previous process at an early stage and minimize the continuous occurrence of defects. It is useful for various electronic devices such as telephones and video cameras, and it can be said that the industrial applicability is great.
21 プリプレグ
22a、22b 離型フィルム
23a、23b 剥離きっかけ部
24 レーザ
25 貫通孔
26 スキージ
27 導電性ペースト
29a、29b 金属はく
30a、30b 回路パターン
31 2層の回路基板
51 第1の導電層
52 第2の導電層
53 導電体
54 開口部
55a、55b 検査用ランド
56 絶縁層
57 滲み・ずれの許容値
58 ペーストの滲み部
59 位置ずれ
60 検査クーポン
61 個別基板
62 切り離し部
21
Claims (11)
前記導電体は、プリプレグを上下から離型フィルムで挟持した状態で上下2本を1組とした回転する加熱ロールの間を通過させることでプリプレグに離型フィルムをラミネートする工程と、
前記離型フィルムをラミネートした前記プリプレグに貫通孔を加工する工程と、
前記貫通孔に導電性ペーストを充填する工程と、
少なくとも前記プリプレグと導電層を積層し加熱加圧する工程からなる製造方法により、前記導電性ペーストが圧縮されることによって形成され、
前記導電体と、前記導電体が設けられた絶縁層に隣接する第1の導電層に配置され、開口部が形成された回路パターンからなり、
前記導電体の中心と前記開口部の中心は水平位置が同一位置になるように形成され、前記開口部が表層になるように配置された検査クーポンを有し、
前記検査クーポンにより前記導電体の滲みを検出できることを特徴とする回路基板。 A plurality of conductive layers, insulating layers alternately stacked with the conductive layers, and a conductor that penetrates the insulating layers and electrically connects the conductive layers,
The conductor is a process of laminating a release film on a prepreg by passing it between rotating heating rolls in which the prepreg is sandwiched from above and below by a release film as a set.
Processing through holes in the prepreg laminated with the release film;
Filling the through hole with a conductive paste;
It is formed by compressing the conductive paste by a manufacturing method comprising a step of laminating and heating and pressing at least the prepreg and a conductive layer,
Wherein the conductor, the conductor is disposed on the first conductive layer adjacent to the insulating layer provided, Ri circuit pattern Tona which an opening is formed,
The center of the conductor and the center of the opening are formed so that the horizontal position is the same position, and has an inspection coupon arranged so that the opening is a surface layer,
A circuit board characterized in that bleeding of the conductor can be detected by the inspection coupon .
前記導電体は、プリプレグを上下から離型フィルムで挟持した状態で上下2本を1組とした回転する加熱ロールの間を通過させることでプリプレグに離型フィルムをラミネートする工程と、
前記離型フィルムをラミネートした前記プリプレグに貫通孔を加工する工程と、
前記貫通孔に導電性ペーストを充填する工程と、
少なくとも前記プリプレグと導電層を積層し加熱加圧する工程からなる製造方法により、前記導電性ペーストが圧縮されることによって形成された回路基板において、
前記導電体と、前記導電体が設けられた絶縁層に隣接する第1の導電層に配置され、開口部が形成された回路パターンからなり、
前記導電体の中心と前記開口部の中心は水平位置が同一位置になるように形成され、前記開口部が表層になるように配置された検査クーポンの開口部から露出した導電体が、
前記開口部の周囲に接するか否かを目視または画像認識で確認することにより、前記導電体の滲みを検出することを特徴とする回路基板の検査方法。 A plurality of conductive layers, insulating layers alternately stacked with the conductive layers, and a conductor that penetrates the insulating layers and electrically connects the conductive layers,
The conductor is a process of laminating a release film on a prepreg by passing it between rotating heating rolls in which the prepreg is sandwiched from above and below by a release film as a set.
Processing through holes in the prepreg laminated with the release film;
Filling the through hole with a conductive paste;
In a circuit board formed by compressing the conductive paste by a manufacturing method comprising a step of laminating and heating and pressing at least the prepreg and a conductive layer,
The conductor and a circuit pattern that is disposed in a first conductive layer adjacent to the insulating layer provided with the conductor and in which an opening is formed,
The center of the conductor and the center of the opening are formed so that the horizontal position is the same position, the conductor exposed from the opening of the inspection coupon arranged so that the opening is a surface layer ,
A method for inspecting a circuit board, comprising: detecting blurring of the conductor by confirming visually or by image recognition whether the opening is in contact with the periphery of the opening.
前記導電体は、プリプレグを上下から離型フィルムで挟持した状態で上下2本を1組とした回転する加熱ロールの間を通過させることでプリプレグに離型フィルムをラミネートする工程と、
前記離型フィルムをラミネートした前記プリプレグに貫通孔を加工する工程と、
前記貫通孔に導電性ペーストを充填する工程と、
少なくとも前記プリプレグと導電層を積層し加熱加圧する工程からなる製造方法により、前記導電性ペーストが圧縮されることによって形成された回路基板において、
前記導電体と、前記導電体が設けられた絶縁層に隣接する第1の導電層に配置され、開口部が形成された回路パターンと、前記導電体が設けられた絶縁層を挟んで第1の導電層の反対側に位置する第2の導電層に配置され、前記導電体に電気的に接続された回路パターンからなり、
前記第1の導電層の回路パターンおよび前記第2の導電層の回路パターンは、それぞれ表層の検査用ランドに電気的に接続されており、
前記導電体の中心と前記開口部の中心は水平位置が同一位置になるように形成され、前記開口部が表層になるように配置された検査クーポンの検査用ランド間の電気的導通の有無により、導電体の滲みを検出することを特徴とする回路基板の検査方法。 A plurality of conductive layers, insulating layers alternately stacked with the conductive layers, and a conductor that penetrates the insulating layers and electrically connects the conductive layers,
The conductor is a process of laminating a release film on a prepreg by passing it between rotating heating rolls in which the prepreg is sandwiched from above and below by a release film as a set.
Processing through holes in the prepreg laminated with the release film;
Filling the through hole with a conductive paste;
In a circuit board formed by compressing the conductive paste by a manufacturing method comprising a step of laminating and heating and pressing at least the prepreg and a conductive layer,
The first conductive layer is disposed in a first conductive layer adjacent to the insulating layer provided with the conductive material and has an opening, and the first insulating layer sandwiched between the insulating layer provided with the conductive material. A circuit pattern disposed on the second conductive layer located on the opposite side of the conductive layer and electrically connected to the conductor;
The circuit pattern of the first conductive layer and the circuit pattern of the second conductive layer are each electrically connected to the inspection land on the surface layer,
The center of the conductor and the center of the opening are formed so that the horizontal position is the same position, and depending on the presence or absence of electrical continuity between inspection lands of the inspection coupon arranged so that the opening is a surface layer A method of inspecting a circuit board, comprising detecting bleeding of a conductor.
前記離型フィルムをラミネートした前記プリプレグに貫通孔を加工する工程と、
前記貫通孔に導電性ペーストを充填して導電体を形成する工程と、
少なくとも前記プリプレグと導電層を積層し加熱加圧する工程と、
前記導電層に回路パターンを形成する工程を備え、
前記導電体の形成時に同時に形成した導電体と、前記回路パターンの形成時に同時に開口部が形成された回路パターンからなる検査クーポンであって、
前記導電体の中心と前記開口部の中心は水平位置が同一位置になるように形成され、前記開口部が表層になるように配置された検査クーポンを設け、
前記ラミネートする工程は、前記検査クーポンの前記開口部から露出した前記導電体の滲みの有無を確認し、滲みを検出した場合には前記加熱ロールの温度を上昇させることを特徴とする回路基板の製造方法。 A process of laminating the release film on the prepreg by passing between two rotating upper and lower heating rolls with the prepreg sandwiched from above and below by the release film;
Processing through holes in the prepreg laminated with the release film;
Filling the through hole with a conductive paste to form a conductor;
Laminating at least the prepreg and a conductive layer and heating and pressing; and
Forming a circuit pattern on the conductive layer;
An inspection coupon comprising a conductor formed simultaneously with the formation of the conductor and a circuit pattern in which an opening is formed simultaneously with the formation of the circuit pattern,
The center of the conductor and the center of the opening are formed so that the horizontal position is the same position, and an inspection coupon is provided so that the opening is a surface layer ,
In the laminating step, the presence or absence of bleeding of the conductor exposed from the opening of the inspection coupon is confirmed, and when the bleeding is detected, the temperature of the heating roll is increased. Production method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008039639A JP5200575B2 (en) | 2008-02-21 | 2008-02-21 | Circuit board, circuit board inspection method, and circuit board manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008039639A JP5200575B2 (en) | 2008-02-21 | 2008-02-21 | Circuit board, circuit board inspection method, and circuit board manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009200205A JP2009200205A (en) | 2009-09-03 |
JP5200575B2 true JP5200575B2 (en) | 2013-06-05 |
Family
ID=41143409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008039639A Expired - Fee Related JP5200575B2 (en) | 2008-02-21 | 2008-02-21 | Circuit board, circuit board inspection method, and circuit board manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5200575B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011082406A (en) * | 2009-10-09 | 2011-04-21 | Panasonic Corp | Method of manufacturing circuit board |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02230799A (en) * | 1989-03-02 | 1990-09-13 | Nec Corp | Inspection method for pattern short on green sheet |
JP2759299B2 (en) * | 1990-04-16 | 1998-05-28 | 日本シイエムケイ株式会社 | Printed wiring board with through holes |
JPH10275962A (en) * | 1997-03-31 | 1998-10-13 | Hokuriku Electric Ind Co Ltd | Printed-wiring board and paper-, phenol-and copper-clad laminated board |
JPH1131881A (en) * | 1997-07-11 | 1999-02-02 | Sumitomo Kinzoku Electro Device:Kk | Ceramics multilayered substrate |
JPH11145628A (en) * | 1997-11-05 | 1999-05-28 | Toshiba Corp | Printed wiring board |
JP2002164625A (en) * | 2000-11-27 | 2002-06-07 | Sony Corp | Printed wiring board and reliability testing method for the same |
JP2003283145A (en) * | 2002-03-26 | 2003-10-03 | Sumitomo Bakelite Co Ltd | Method of inspecting misregistration of multilayer wiring board |
JP3835333B2 (en) * | 2002-04-04 | 2006-10-18 | 松下電器産業株式会社 | Inspection method and inspection device for printed wiring board |
JP2005044988A (en) * | 2003-07-22 | 2005-02-17 | Matsushita Electric Ind Co Ltd | Method for manufacturing circuit board |
JP2005212428A (en) * | 2004-02-02 | 2005-08-11 | Matsushita Electric Ind Co Ltd | Releasing film, substrate with the film, its manufacturing process, and manufacturing process for circuit board |
JP2006160899A (en) * | 2004-12-08 | 2006-06-22 | Matsushita Electric Ind Co Ltd | Manufacturing methods of electrically insulating substrate and wiring board |
-
2008
- 2008-02-21 JP JP2008039639A patent/JP5200575B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009200205A (en) | 2009-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4126052B2 (en) | Printed circuit board manufacturing method and thin printed circuit board | |
US8978244B2 (en) | Method for manufacturing printed circuit board | |
KR101103301B1 (en) | A build-up printed circuit board with odd-layer and Manufacturing method of the same | |
EP2001271A2 (en) | Method for making a multilayered circuitized substrate | |
JP2007142399A (en) | Printed circuit board using paste bump and method of manufacturing same | |
JP5333623B2 (en) | Recognition mark | |
JP2004327510A (en) | Copper-plated laminated board for multilayered printed wiring board, multilayered printed wiring board and method of manufacturing the same | |
CN103517582A (en) | Multilayer circuit board and manufacturing method thereof | |
CN103379749A (en) | Multilayer circuit board and manufacturing method thereof | |
KR100728755B1 (en) | Printed circuit board using bump and manufacturing method thereof | |
JP5067048B2 (en) | Printed wiring board | |
JP5200575B2 (en) | Circuit board, circuit board inspection method, and circuit board manufacturing method | |
CN104703399A (en) | Circuit board and production method thereof | |
KR20060135983A (en) | Printed circuit board using bump and manufacturing method thereof | |
JP2014049509A (en) | Wiring board manufacturing method | |
KR101180355B1 (en) | Manufacturing method of dual side multi layer typed flexible printed circuit board and dual side multi layer typed flexible printed circuit board manufactured by the method thereof | |
KR101552082B1 (en) | Manufacturing method of flexible print circuit board | |
KR100688865B1 (en) | Bump forming method and manufacturing method for printed circuit board using the same | |
JP2010098214A (en) | Inspection coupon of circuit board | |
CN117156692B (en) | Press fit method for effectively improving flatness of whole PCB | |
KR100990567B1 (en) | A landless printed circuit board and a fabricating method of the same | |
KR100570870B1 (en) | Printed circuit board wherein a deviation between layers can examined | |
TW202249555A (en) | Circuit board, method for manufacturing circuit board, and electronic apparatus | |
TW202339570A (en) | Multilayer substrate, multilayer substrate production method, and electronic device | |
KR100652132B1 (en) | Printed circuit board and Method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110214 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20110314 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120626 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120803 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20121213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130128 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160222 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |