JP2007081565A - 平面表示装置及びその調整方法 - Google Patents

平面表示装置及びその調整方法 Download PDF

Info

Publication number
JP2007081565A
JP2007081565A JP2005264263A JP2005264263A JP2007081565A JP 2007081565 A JP2007081565 A JP 2007081565A JP 2005264263 A JP2005264263 A JP 2005264263A JP 2005264263 A JP2005264263 A JP 2005264263A JP 2007081565 A JP2007081565 A JP 2007081565A
Authority
JP
Japan
Prior art keywords
photosensor
pixel
precharge voltage
light
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005264263A
Other languages
English (en)
Other versions
JP4372070B2 (ja
Inventor
Hiroshi Takahara
博司 高原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Toshiba Matsushita Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Matsushita Display Technology Co Ltd filed Critical Toshiba Matsushita Display Technology Co Ltd
Priority to JP2005264263A priority Critical patent/JP4372070B2/ja
Publication of JP2007081565A publication Critical patent/JP2007081565A/ja
Application granted granted Critical
Publication of JP4372070B2 publication Critical patent/JP4372070B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】ホトセンサの特性のバラツキを考慮して撮像処理が行えるように、商品の出荷時に調整できる液晶表示装置を提供する。
【構成】マトリックス状にホトセンサ画素27が形成された表示パネル148に光151を照射する。表示パネル148に入射する光量は、複数の減光フィルタ731で減光して調整する。ホトセンサ画素27に入射する外光照度を変化させ、外光照度に対して一定のオン画素数割合となるように、プリチャージ電圧Vprcを変化させる。この際、露光時間Tcは同一にする。外光照度を200、500、1000、1500Lxに変化させて、各外光照度に対応するプリチャージ電圧Vprcの点A、B、C、D及び遮光状態のV0点をプロットする。求めた直線から、キャリブレーション電圧を算出する。
【選択図】 図18

Description

本発明は、画像取込み機能を備えた平面表示装置の調整方法に関するものである。
最近、液晶表示装置のアレイ基板上に、画像取込みを行う密着型エリアセンサを配置した表示装置が提案されている(例えば、特許文献1,2参照)。
この従来の液晶表示装置は、センサに接続されたキャパシタの電荷量をセンサでの受光量に応じて変化させるようにし、キャパシタの両端電圧を検出することで、画像取込みを行っている。
特開2001−292276号公報 特開2001−339640号公報
ところで、上記のようなエリアセンサを有した液晶表示装置において、取り込みたい物体の位置を正確に検出する必要がある。
そのためには、ホトセンサの特性にばらつきなどを考慮して制御する必要がある。
そこで、本発明は、ホトセンサの特性のバラツキを考慮して撮像処理が行えるように、商品の出荷時に調整できる平面表示装置及びその調整方法を提供する。
本発明は、縦横に列設される信号線及び第1ゲート線と、前記信号線及び前記第1ゲート線の各交点に対応して配置される表示画素と、前記表示画素に対応して設けられる複数のホトセンサ画素とを表示領域に一体的に備えた平面表示装置において、予め決められた外光照度に対して、前記複数のホトセンサ画素の中で予め決められた割合のホトセンサ画素が前記外光に反応するように、前記ホトセンサ画素の撮像時の撮像パラメータを記憶した記憶手段を有することを特徴とする平面表示装置である。
本発明によれば、記憶された撮像パラメータを用いて撮像することにより、ホトセンサの特性のバラツキを考慮して撮像処理が行える。
以下、本発明の一実施形態の液晶表示装置について説明する。
[1]液晶表示装置
まず、液晶表示装置の構成と、各回路の詳細について説明する。
(1)液晶表示装置の構成
本実施形態の液晶表示装置の構成について図1と図2に基づいて説明する。
図1に示すように、液晶表示装置のアレイ基板11は、絶縁基板として例えばガラス基板または有機材料からなる透明な支持基材から構成される。
各表示画素26は、例えばカラーフィルタを含み、カラーフィルタ間にはブラックマトリックスが形成される。
アレイ基板11と偏光板145間には位相フィルムが配置される。
アレイ基板11は、画素16(表示画素26(+ホトセンサ画素27))がマトリックス状に配置されている。アレイ基板11と対向基板144とは、例えばスペーサとして機能する封止壁142を挟持して配置されている。対向基板144には対向電極147(36)が形成されている。アレイ基板11には偏光板145aが配置されており、対抗基板144には偏光板145bが配置されている。バックライト146から出射された光151は対向基板144側から入射し、液晶層143で変調されてアレイ基板11側から表示画素26を透過して出射される。
図2は、アレイ基板11と回路基板17とを示している。
アレイ基板11は、水平方向320画素x垂直方向240画素の表示解像度を有する。なお、画素16とは、表示画素26とホトセンサ画素27とを合わせて表現するときの名称である。但し、ホトセンサ画素27は必ずしも1個の表示画素26毎に形成されなくてもよい。
アレイ基板11は、例えば、320xR,G,B=960本のソース信号線23が縦方向に配線され、240本の表示用ゲート信号線22aが配線されているものとする。これらソース信号線23と表示用ゲート信号線22aの交点近傍に画素16が設けられている。
960本のプリチャージ電圧信号線24、340本の第2ゲート信号線22c、340本の第3ゲート信号線22b、340本の共通信号線31、960本のホトセンサ出力信号線25を有している。プリチャージ電圧信号線24、ホトセンサ出力信号線25は、ソース信号線23と平行に配線され、第2ゲート信号線22c、第3ゲート信号線22b、共通信号線31は、表示用ゲート信号線22aと平行に配線されている。
ソース信号線23が接続されているソースドライバ回路14と、プリチャージ電圧信号線24が接続されているホトセンサ処理回路18と、表示用ゲート信号線22aを駆動する表示用ゲートドライバ回路12と、第3ゲート信号線22b、第2ゲート信号線22c、共通信号線31が接続されている撮像用ゲートドライバ回路12bと、ホトセンサ出力信号線25が接続されているホトセンサ出力処理回路18とを備えている。これらの回路は、例えば低温ポリシリコンTFTにより形成されている。
(2)各回路の構成
回路基板17上には、アレイ基板11の各回路を制御するコントロールIC(図示せず)、画像データ等を記憶するメモリ(図示せず)と、アレイ基板11及び回路基板17で使用する各種の直流電圧を出力する電源回路(図示せず)とを実装している。また、回路基板17上には、表示制御及び画像取込制御を行う映像信号処理回路21が実装されている。アレイ基板11と回路基板17とは、例えばフレキシブル基板(FPC)20を介して各種信号の送受を行う。映像信号処理回路21からの出力映像信号はソースドライバ回路14に印加される。
ソースドライバ回路14は、映像信号処理回路21から入力するデジタル画素データを液晶表示素子の駆動に適したアナログ電圧に変換するD/A変換回路を有する。
表示用ゲートドライバ回路12aは、表示用ゲート信号線22aを順次選択し、ソースドライバ回路14と同期をとって表示画素26に映像データを書き込む動作を行う。
読み込み用ゲートドライバ回路12bは、第3ゲート信号線22b及び第2ゲート信号線22cを順次選択し、ソースドライバ回路14と同期をとってホトセンサ画素27にプリチャージ電圧を印加し、また、ホトセンサ画素27から出力電圧を取り出す動作を行う。
ホトセンサ処理回路18は、プリチャージ電圧を各プリチャージ電圧信号線24に印加する。また、ホトセンサ処理回路18は、ホトセンサ画素27からの出力電圧を、ホトセンサ出力信号線25を介して取り込む。
ホトセンサ処理回路18は、アレイ基板11に直接形成されている。基本的な構成部品は、コンパレータ回路233と、スイッチからなる選択回路である。
ホトセンサ信号処理回路15は、撮像用ゲートドライバ回路12b及びホトセンサ処理回路18を制御する。また、ホトセンサ処理回路18からの出力データを演算あるいは比較処理などを施し、光が照射あるいは遮光されているホトセンサ位置を判断し、その座標位置を出力する。
(3)画素16の構成
図3は画素16を中心として詳細に示したブロック図である。
(3−1)表示画素26の構成
表示画素26は、縦横に列設されるソース信号線23及び表示用ゲート信号線22aの各交点近傍に形成される。表示画素26は、表示制御用の低温ポリシリコン薄膜トランジスタ(以下、表示用TFTという)32と(図4参照)、表示用TFT32の一端に形成された画素電極61と、この画素電極61と対向する対向電極36と画素電極61との間に構成される液晶容量34、共通信号線31との間に接続される表示用補助容量35から構成される。
(3−2)ホトセンサ画素27の構成
ホトセンサ画素27は図5に示されるように、例えばTFTからなるホトセンサ64と、プリチャージ電圧を保持するコンデンサ63と、ソースフォロワとして動作する第2TFT62bと、プリチャージ電圧をコンデンサ63に印加するスイッチング素子として動作する第1TFT62aと、第2TFT62bのソースフォロワ出力をホトセンサ出力信号線25に選択して出力する第3TFT62cとから構成される。ホトセンサ64などの一端子は、共通信号線31に接続され接地されている。なお、第1TFT62a、第2TFT62b、第3TFT62c、ホトセンサ64とは、表示用TFT32と共にアレイプロセスの同一工程で形成する。特にアレイプロセスは、低温ポリシリコン、高温ポリシリコンなどのポリシリコン技術を用いることが好ましい。
(3−3)ホトセンサ画素27の配置
ホトセンサ画素27は、少なくとも1個乃至複数個の表示画素26毎に配置され、例えば、図4では、ホトセンサ画素27は表示画素26に対応してそれぞれに形成されている。つまり、表示画素26の形成数とホトセンサ画素27の形成数とは同一である。
(4)ホトセンサ画素27の等価回路の構成
ホトセンサ画素27の等価回路について図5、図6に基づいて説明する。
ホトセンサ画素27の等価回路は、ホトセンサ64、コンデンサ63、第1TFT62a、第2TFT62b、第3TFT62cから構成されている。
ホトセンサ64は、上述したようにTFTから構成されるもので、ホトダイオードとして動作するよう構成されている。ホトセンサ64をTFTのNチャンネルのダイオード接続で形成している。TFTをNチャンネルのダイオード接続することにより、構成が容易になり、電荷の保持特性も向上する。このホトセンサ64に光が照射されると、ホトセンサ64は光の強度に応じてリークする。このリークによりホトセンサ64の両端子間の電位が低下する。したがって、ホトセンサ64の両端子間電位を検出することにより、ホトセンサ64に光が照射されたこと、ホトセンサ64に照射された光の相対的な強度を把握できる。
コンデンサ63は、プリチャージ電圧を保持するものであり、例えばTFTのゲート絶縁膜を用いて構成する。ゲート絶縁膜を利用することにより、製造プロセスを簡略化でき、小面積で容量の大きな補助容量を構成できる。
第2TFT62bは、ソースフォロワとして動作するものであり、ゲート端子にはホトセンサ64の一端子が接続され、また、コンデンサ63の一端子が接続される。第2TFT62bのゲート端子電圧がVt電圧になると、第2TFT62bはオフする。Vt電圧以上であると、第2TFT62bはオンする。
第1TFT62aは、プリチャージ電圧信号線24に印加されたプリチャージ電圧をコンデンサ63の一端子に印加する。第2ゲート信号線22cにオン電圧が印加されると、第1TFT62aがオンする。プリチャージ電圧は、第2TFT62bがオンする電圧(Vt電圧以上)である。第1TFT62aはゲートドライバ回路12bで制御され、第1TFT62aのゲート端子は第2ゲート信号線22cに接続されている。
第3TFT62cはゲートドライバ回路12bで制御され、第3TFT62cのゲート端子は第3ゲート信号線22bに接続されている。第3ゲート信号線22bにオン電圧が印加されると、第3TFT62cがオンする。
(5)ホトセンサ画素27の等価回路の動作内容
以下、上記構成のホトセンサ画素27の等価回路の動作内容について説明する。
(5−1)第1動作
第2ゲート信号線22cにオン電圧が印加されると、第1TFT62aがオンする。すると、プリチャージ電圧信号線24に印加されたプリチャージ電圧がコンデンサ63の一端子に印加される。プリチャージ電圧は、例えば1フレーム(1画面の書き換え周期)毎に印加される。もちろん、複数フレームに1回印加してもよい。また、複数水平走査期間に1回印加してもよい。また、1フレームに複数回印加してもよい。
なお、プリチャージ電圧Vprcあるいはコンパレータ回路233の比較電圧Vrefを、ホトセンサ出力信号線25に、プリチャージ電圧Vprcをプリチャージ電圧信号線24に印加すると同時に印加してもよい。
(5−2)第2動作
コンデンサ63は、プリチャージ電圧を蓄積する。
(5−3)第3動作
ホトセンサ64に光が照射されると、コンデンサ63に蓄積された電荷がホトセンサ64のチャンネル間を通じて放電される。この放電された放電電圧値によって、第2TFT62bがオンまたはオフ状態となる。この放電電圧値は、ホトセンサ64は光の強度に応じた光リーク量により決まる。
(5−4)第4動作
第3ゲート信号線22bにオン電圧が印加されると、第3TFT62cがオンする。第3TFT62cをオンさせるタイミングは、プリチャージ電圧を印加するタイミングと同期をとって実施される。
このときに、第2TFT62bがオン状態であれば、ホトセンサ出力信号線25の電荷は、第3TFT62c、62bを介して、共通信号線31に放電される。なお、共通信号線31の電位によっては充電される場合もあるが、例えば、共通信号線31は接地しておく。
一方、第3TFT62cがオンしても、第2TFT62bがオフ状態であれば、ホトセンサ出力信号線25の電荷は変化しない。
(5−5)露光時間の定義
ここで、以下で使用する「露光時間」について定義しておく。露光時間とは、第1TFT62aをオン状態にして第2TFT62bのゲート端子にプリチャージ電圧を印加した時刻から、第3TFT62cをオン状態にしてホトセンサ出力信号線25に出力を取り出すまでの時間である。
(5−6)等価回路のまとめ
以上のように、ホトセンサ出力信号線25の電荷の変化を検出すれば、第2TFT62bがオン状態か、中間的なオン状態か、もしくはオフ状態かを検出することができる。つまり、この検出は第2TFT62bのゲート端子の電位を検出していることになる。第2TFT62bのゲート端子電圧は、プリチャージ電圧の大きさと、ホトセンサ64に照射された光の強度(液晶層の透過率を含む)及び露光時間により変化する。すなわち、プリチャージ電圧の大きさ、露光時間の長さ、ホトセンサ64の光リーク量からホトセンサ64に照射されている光の強弱を検出することができる。
そして、光の強弱の検出は、イメージスキャナのように画像のスキャニング(撮像)動作に該当する。本実施形態は、マトリックス状にホトセンサ画素27を形成している。したがって、各ホトセンサ画素27の第2TFT62bのオン/オフ状態を検出することにより、表示領域10に結像あるいは照明された画像イメージを取り込むことができる。また、物体の影、あるいは物体で反射した光を検出できる。
図7に外光が照射された場合の画素のオン/オフ状態を示している。図7(a)のように、対象物の影がある箇所はホトセンサ64のリークが発生しない。プリチャージ電圧Vprcが保持される。この箇所がオン領域となる。図7(b)のように、対象物の影がなく、外光が照射される箇所はホトセンサ64がリークする。プリチャージ電圧Vprcが低下する。この箇所がオフ領域となる。
ホトセンサ64に光が照射されると、ホトセンサ64を介して電荷が放電し、ホトセンサ64の端子電圧がプリチャージ電圧より低下していく。低下は、ホトセンサ64に照射される光の強度と時間で決定される。印加されたプリチャージ電圧の低下が第2TFT62bのVt電圧以下であれば第2TFT62bはオフ動作となり、Vt電圧以上であればオン状態となる。
なお、Vt電圧とは、TFTがオン状態となりはじめる電圧あるいはその近傍の電圧である。本明細書では、TFTがオンする状態とオフする状態との切り替え位置に対応する電圧として説明している場合が多い。
ゲートドライバ回路12bは、第3ゲート信号線22bを1水平走査期間(以下、「1H」という)のクロックに同期して画素行を順次選択し、選択されたホトセンサ画素27のスイッチング用第3TFT62cは第2TFT62bの出力を電圧出力信号線25に出力する。ホトセンサ64に光が照射されると、ホトセンサ64を介して電荷が放電し、ホトセンサ64の端子電圧がプリチャージ電圧より低下していく。先にも説明したように、電圧低下(電荷の放電)は、ホトセンサ64に照射される光の強度(液晶層の透過率を含む)と時間で決定される。また、コンデンサ63の容量で決定される。もちろん、プリチャージ電圧の大きさでも決定される。印加されたプリチャージ電圧が低下し、第2TFT62bのVt電圧以下であれば第2TFT62bはオフ動作となり、Vt電圧以上であればオン状態となる。したがって、第3TFT62cをオン状態にすることにより、第2TFT62bの動作状態を電圧出力信号線25に出力することができる。
(6)ホトセンサ処理回路18の構成
図8は、画素16の周辺部を図示した構成図である。
ホトセンサ出力信号線25は、ホトセンサ処理回路18と接続されている。ホトセンサ処理回路18は、主として、コンパレータ回路233と選択回路81から構成される。選択回路31は一例としてアナログスイッチである。また、選択回路81はスイッチングあるいは選択回路の他、シフトレジスタ回路などを有している。
ホトセンサ画素27とコンパレータ回路233の接続状態は図6に示している。コンパレータ回路233はオペアンプ回路あるいは差動アンプなどでもよい。つまり、一端子に比較電圧あるいは比較対照に対して回路233の出力が変化するものであればいずれでもよい。
コンパレータ回路233は、比較電圧Vrefに対して、大きいあるいは小さいかを判定し、ロジック的にハイ(H)またはロー(L)のいずれか一方を出力(2値化)する。したがって、出力がロジック信号に変換されるため、以降のロジック処理が容易になる。
(7)コンパレータ回路233の機能
次に、コンパレータ回路233について図8に基づいて説明する。
図8に示すように、プリチャージ電圧信号線24にはプリチャージ電圧端子83からプリチャージ電圧Vprが印加される。プリチャージ電圧はソースドライバ回路14が出力する映像信号と同期をとって印加される。プリチャージ電圧は全てのプリチャージ電圧信号線24に同一のプリチャージ電圧を印加する。
全てのコンパレータ回路233の入力端子の一端子には、コンパレータ電圧端子83から比較電圧Vrefが印加される。比較電圧Vrefは全てのコンパレータ回路233に同一の電圧を印加する。
ホトセンサ出力信号線25の一端にはコンパレータ回路233の入力端子に接続されている。また、コンパレータ回路233の出力端子には選択回路81が接続されている。選択回路81のスイッチSk(k=1〜n、nは画素列数)が形成され、一つのスイッチSkが選択される。選択されたコンパレータ回路233の出力は電圧出力端子に接続されている。したがって、出力電圧端子82には出力電圧を出力する。スイッチSk(k=1〜n)は1水平走査期間に1回以上選択されるように構成されている。つまり、ゲートドライバ回路12bが1Hのクロックに同期して第3ゲート信号線22bを選択し、ホトセンサ出力信号線25に第3TFT62cの出力電圧を出力する(図10参照)。
(8)表示方法と撮像方法
表示方法と撮像方法について、図10に基づいて説明する。
映像信号は表示画像に対応して1H単位でソース信号線23に印加される。映像信号の極性は、例えば1H毎に基準電圧に対して反転する。また、各画素行に印加される電圧の極性は、例えば1フレーム毎に基準電圧に対して反転される。
表示用ゲート信号線22aは1Hのクロックに同期して画素行を順次選択し、選択された画素16のTFT32はソース信号線23に印加された映像信号を画素電極61に書き込む。
撮像用ゲートドライバ回路12bは、1H周期でゲート信号線22aを選択し、また順次選択する第2ゲート信号線22cの位置をシフトさせる。シフトの方法は、ゲート信号線22aのシフト方向と一致させている。第2ゲート信号線22cにオン電圧が印加されると、この第2ゲート信号線22cに接続された画素行に対応する第1TFT62aはオンとなる。したがって、プリチャージ電圧信号線83に印加されているプリチャージ電圧がホトセンサ64に印加される。プリチャージ電圧は1H毎に変化させてもよいが、一定電圧とすることが好ましい。
(9)露光時間
次に、露光時間について説明する。露光時間については、上記でも説明したが、さらに詳しく説明する。
図10に示すように、第2ゲート信号線22cを選択してから、A期間経過後に第3ゲート信号線22bを選択する。このA期間を「露光時間」と呼ぶ。つまり、露光時間とは、任意のホトセンサ画素27にプリチャージ電圧を印加した時刻から、読み出すまでの時刻である。正確にはホトセンサ64に印加したプリチャージ電圧が確定してからホトセンサ出力信号線82に電圧などが出力され、その出力状態が安定となり、電圧出力端子82から呼び出せるまでの時間である。しかし、一般的にはプリチャージ電圧がホトセンサ画素27に印加されたタイミングから、この印加されたホトセンサ画素27のホトセンサ64の保持電圧が読み出すタイミングまでの時間を露光時間とする。第3ゲート信号線22bと第2ゲート信号線22cの選択タイミングは同期を取っているため、露光時間を調整してもホトセンサ64の端子電圧を検出する時間は相対的に比例する。したがって、精度よく、外光照度を把握することができる。また、ホトセンサ64がアレイ基板11のロットにより異なっていても問題ない。
露光時間は、図12に示すように調整できる。
図12(a)は、第2ゲート信号線22cの選択信号である。1Hの一定期間、第2ゲート信号線22cにオン電圧が印加され、ホトセンサ画素27にプリチャージ電圧が印加される。図12(b)は、第3ゲート信号線22bの選択信号である。1Hの一定期間、第3ゲート信号線22bにオン電圧が印加され、ホトセンサ画素27からホトセンサ出力信号線25に電圧などが取り出される。図12(b1)は、露光時間が1H以内の場合である。図12(b2)は露光時間が1H以上(図では2H近傍)の場合の実施形態である。図12(b3)は露光時間がnH(nは整数)の場合の実施形態である。
(10)ホトセンサ64の端子電圧
ホトセンサ64の端子電圧は、ホトセンサ64に印加するプリチャージ電圧の大きさと、ホトセンサ64に照射される外光の強度などによって変化する。この変化を図11に示している。図11のA期間にプリチャージ電圧が印加される。
図11(1)はプリチャージ電圧Vprc=3.5Vの場合である。プリチャージ電圧Vprcが3.5V印加した後、ホトセンサ64に照射される外光が弱い場合は、aの直線でホトセンサ64の端子電圧が変化する。ホトセンサ64に照射される外光が強い場合は、bの直線でホトセンサ64の端子電圧が変化する。B期間後に、第3TFT62cがオンされ、ホトセンサ出力信号線25に電圧などが取り出される。図11(1)のb直線の場合は、1.0Vがホトセンサ出力信号線25に取り出される。B期間が短ければ、ホトセンサ出力信号線25の電圧は、1.0V以上となる。B期間が長ければ、ホトセンサ出力信号線25の電圧は、1.0V以下となる。
図11(2)はプリチャージ電圧Vprc=4.0Vの場合である。プリチャージ電圧Vprcが4.0V印加した後、ホトセンサ64に照射される外光が弱い場合は、aの直線でホトセンサ64の端子電圧が変化する。ホトセンサ64に照射される外光が強い場合は、bの直線でホトセンサ64の端子電圧が変化する。B期間後に、スイッチング第3TFT62cがオンされ、ホトセンサ出力信号線25に電圧などが取り出される。光照射強度に対するホトセンサ64のインピーダンス変化が比例するのであれば、図11(1)のb直線の傾きと図11(2)のb直線の傾きは同一である。図11(1)のa直線の傾きと図11(2)のa直線の傾きは同一である。但し、1.0Vがホトセンサ出力信号線25に取り出される。
図11(3)はプリチャージ電圧Vprc=4.5Vの場合であり、図11(4)はプリチャージ電圧Vprc=5.0Vの場合である。
(11)露光時間とプリチャージ電圧の関係
プリチャージ電圧を変化させることにより、外光に対する感度を調整している。また、露光時間に対してもプリチャージ電圧を変化させることにより感度を調整している。
図9はこの説明図である。ホトセンサ64のリーク量は、外光が強いほどリーク量が大きくなる。また、略露光時間に比例して電荷が放電する。プリチャージ電圧は一定の電圧を印加するとし、第2TFT62bのVtに変化するように調整するためには、ホトセンサ64への外光が強い時は、露光時間を短くする。ホトセンサ64への外光が弱いときは露光時間を長くする。以上の関係は図9に図示される。したがって、外光が非常に強い時は、露光時間をきわめて短くする。また、ホトセンサ64の感度が外光に対して非常によいときは、露光時間をきわめて短くする。
(12)マトリックス処理
ホトセンサ64は、表示画素26と同一工程で形成される。使用するプロセスは、ポリシリコン形成技術である。ポリシリコン形成技術による半導体膜は、例えばレーザーアニール技術等の結晶化技術を用いて形成される。したがって、レーザー光等のエネルギー線の温度分布により特性が大きくばらつく。そこで、図13に示すように、マトリックス処理を実施している。
マトリックス処理とは、マトリックス状に配された複数のホトセンサ画素27を組み合わせて一つのブロックを構成し、この一つのブロック内のホトセンサ画素27の出力(オンまたはオフ状態)をカウントし、カウント値により信号処理を実施する。
例えばレーザーアニ−ル方法では、第2TFT62b、ホトセンサ64の特性は表示領域の一方の方向から他方の方向に傾きを持った特性分布となる。この特性分布を補正するためには、ホトセンサ64が形成された領域に均一な外光を照射し、露光時間を一定にし、かつプリチャージ電圧を一定にして、一つのブロック毎に第2TFT62bの出力をカウントして加算する。また、電圧出力端子82からの出力はコンパレータ回路233により2値のデータ(オン(1)、オフ(0))に変換されている。
例えば、10x10のブロックでは、カウント値は0から100までの範囲である。このカウント値をブロック内のホトセンサ64毎に集計してメモリする。すなわち、設定値として、このカウント値をメモリする。
液晶表示装置で撮像したデータも同一のブロック区分で処理を行い、処理を行ったカウント値から、先の設定値を一定比率で差分処理を行う。この差分データには、ホトセンサ64などの特性分布が減算されているため、良好な撮像データを得る。
以上のように、差分処理を行った結果のデータは、ホトセンサ64、第2TFT62bの分布の影響が除去あるいは軽減されている。また、小領域の特性分布によるバラツキは、ブロック処理を行い、ブロックの出力データを1つのデータとして取り扱うため(結果的に平均化されたことになる)、小領域の特性分布の影響を受けない。例えば、レーザーアニール方法おけるあるレーザーショットが弱く、Vt電圧が高い第2TFT62bがブロック内に少数分布していても、他のホトセンサ画素27の第2TFT62bが良好であれば、Vt電圧が高い第2TFT62bが少数であれば、全体として影響はない。
マトリックス処理の区分は、図13(a)に示すように、格子状にする方式が例示される。図13(a)は、3x3のマトリックス処理の実施である。本実施形態では5x5のようにホトセンサ64数が25以上となるようにする構成することが好ましい。さらには8x8のように50以上となるように構成することが好ましい。特に10x10のように100以上となるように構成することが好ましい。但し、35x35のように、ブロックに含まれるホトセンサ数が1000を超えることがないようにする。
以上の実施形態はnxn(nは2以上の整数)のブロックに区分して処理するとしたが、ブロックの概念はこれに限定されない。例えば、図13(b)に示すように、縦方向に区分している。すなわち、3画素列単位でブロック状に区分している。なお、横方向(画素行方向)にブロック状に区分してもよい。また、nxm(n,mのいずれかは2以上の整数、nとmは異なる)のブロックに区分して処理してもよい。
[2]撮像方法
以下、図14、図15を参照しながら、読み込み方法について説明する。
(1)物体141の第1の撮像動作
図14に示すように、アレイ基板11側に指あるいはイメージスキャナ対象物(画像紙)である物体141が配置されているとする。
物体141がない箇所から出射された光151aはそのまま透過する。物体141があると物体で反射される。反射された光151bはB位置のホトセンサ画素27に入射する。光151bが入射したホトセンサ画素27は、光151bの強度及び露光時間に対応して電荷がリークする。電荷のリーク量に対応して第2TFT62bのゲート端子電圧が変化し、第2TFT62bのオン/オフ状態が決定される。物体141で反射される光は部分毎に強弱分布があるので、強弱にあわせて各ホトセンサ画素27が反応し、物体141に対応するイメージ分布を形成できる。
以上は、バックライト146からの光151を物体141に照射してホトセンサ64によるイメージ分布を形成する実施形態である。
(2)物体141の第2の撮像動作
図15は、物体141で外光151aを遮光し、ホトセンサ64で影と、光照射部を形成し、物体141の影のイメージ分布を形成するものである。外光151とは室内光、太陽光などである。
図15に示すように、物体141がない箇所の外光151aは、物体に遮られることなく、そのままホトセンサ画素27に入射する。入射したホトセンサ画素27のホトセンサ64は外光151aの強度に応じて電荷をリークする。ほとんどの場合が、前記外光151aが入射したホトセンサ画素27は電荷を放電し、第2TFT62bはオフ状態となる。
一方、図15に示すように、物体141がある箇所では、この物体141によって外光151aは遮られるので、B位置には外光は入射しない。したがって、B位置のホトセンサ画素27のホトセンサ64はほとんど電荷をリークしない。ほとんどの場合が、ホトセンサ画素27は電荷を保持し、第2TFT62bはオン状態となる。したがって、物体141で外光151aを遮光し、ホトセンサ64で影と、光照射部を形成し、物体141の影のイメージ分布を形成することができる。
[3]プリチャージ電圧の導出
(1)プリチャージ電圧とオン画素数割合との関係
図16に示すように、露光時間Tcを一定とし、プリチャージ電圧Vprcを可変したとき、オン画素数割合(%)が変化する。ホトセンサ画素27の第2TFT62bがNチャンネルの場合は、プリチャージ電圧Vprcが高くなるにしたがって、オン画素数割合(%)が増加する。オン画素数割合(%)の増加が開始するプリチャージ電圧Vprcを原点電圧V0とする。原点電圧V0からA電圧でオン画素数割合(%)が100%となる。A電圧の幅は、0.4以上0.8V程度である。
原点電圧V0からV0+A間のプリチャージ電圧Vprcによりオン画素数割合(%)は0%から100%のいずれかのオン画素数割合(%)になる。つまり、原点電圧V0と基準としてプリチャージ電圧Vprc=V0+Vxの印加により所定のオン画素数割合(%)が得られる。
以上のことから、原点電圧V0を正確に求めることが重要である。所定のオン画素数割合(%)を得るための基準となるからである。原点電圧V0を求めるために、例えば図16の特性を図17(a)のように直線で近似する。図16に示す表示領域10のホトセンサ画素27の特性は、ほぼ正規分布する。図16のグラフは、正確には、この正規分布を加算したものとなる。したがって、原点電圧V0近傍、V0+A近傍はグラフが非線形となる。しかし、本液晶表示装置のおいては、オン画素数割合(%)の変化を問題とする。したがって、原点電圧V0近傍などの非線形は、駆動方法上はほとんど問題とならない。また、オン画素数割合(%)が50%前後(20%以上80%)は特に問題とならない。
図17(a)は説明を容易にするため図16のグラフを90度回転させたものである。図17(a)の点線が図16の特性である。これを図17(a)に示すように、実線のように近似する。
なお、図16の原点電圧V0の位置と図17(a)の原点電圧V0の位置とはずれている。また、図16のV0+A位置と図17(a)のV3位置ともずれている。しかし、便宜上図17(a)のように近似して説明する。つまり、プリチャージ電圧Vprc=V0からオン画素数割合(%)が変化し始める。プリチャージ電圧Vprc=V3でオン画素数割合(%)は100%となる。また、プリチャージ電圧Vprc=V1を印加した時のオン画素数割合(%)=aとし、プリチャージ電圧Vprc=V2の時のオン画素数割合(%)=bとする。また、0〜V0をVaとし、V3−V0をVbとする。
(2)外部照度とオン画素数割合の関係
図18は、外部照度とオン画素数割合(%)の関係を示している。図18(a)は図17(a)のグラフである。図18(b)は外光照度とプリチャージ電圧Vprcとの関係を示している。なお、図18において、説明を容易にするため、オン画素数割合(%)を0%(あるいはわずかにオン画素数割合(%)が発生する位置)を例示して説明する。
しかし、本実施形態は0%に限定するものではない。例えば、点線のようにオン画素数割合a(%)としてもよい。この場合は、ある外部照度Lのときは、A点のプリチャージ電圧Vprcとなる。A点のプリチャージ電圧VprcはVLaである。このVLa電圧をオン画素数割合(%)が0%となるプリチャージ電圧Vprc=VL0に変換するのは、図18(a)で容易に行える。オン画素数割合(%)とプリチャージ電圧Vprcの関係は、点線で図示しているように、VL0からVL100に線形と近似しているからである(図17参照)。
オン画素数割合(%)とプリチャージ電圧VprcのVL0〜VL100は比例関係になるから、容易にVL0の位置が計算で求まるから、図18(b)のB点も求まる。なお、一般的に表現するため、以下にオン画素数割合(%)が0%の直線をオン画素数割合b(%)として説明する。
任意の外光照度Lに対してプリチャージ電圧Vprcを調整し、目標とするオン画素数割合b(%)は、0%以上20%以下とすることが好ましい。特に、0%以上10%以下とすることが好ましい。VL0とVL100の間隔ΔVwは、温度、プリチャージ電圧Vprcなどにより変化するが、オン画素数割合(%)が変化し始める位置(プリチャージ電圧Vprc=VL0)のΔVの変化量は少ないからである。VL0=VLa−ΔVw・a/100で求めることができる。
本実施形態の特徴は、ある外部照度において、任意のオン画素数割合(%)(例えば、0%とか、5%とか、10%とか)になるように、プリチャージ電圧Vprcを調整するものである。また、複数の露光時間Tcにおいて、前記任意のオン画素数割合(%)となるようにプリチャージ電圧Vprcを調整するものである。
図18(b)では、複数の露光時間Tcとは、324Hと、その半分の162Hとしている。もちろん、本実施形態は、露光時間Tcを324Hなどに限定するものではない。本実施形態は、複数の露光時間Tcは、2つ以上設定すればよい。2つの露光時間Tcを選択する場合、1つの露光時間Tcは、1フレームに近い値を採用することが好ましい。例えば、1フレームが340Hであれば、340Hに近い方が好ましい。
また、外光の強度に応じて露光時間Tcを変化させる。変化はステップ的に変化させることが好ましい。例えば、0〜1000Lxをレベル1の範囲とし、1000〜10000Lxをレベル2の範囲とし、1万〜10万Lxをレベル3の範囲とすれば、レベル1の露光時間Tcを320Hとし、レベル2の露光時間Tcを2ビットシフトした1/4の80Hとする。レベル3の露光時間Tcをさらに2ビットシフトした1/4の20Hとする。露光時間Tcは8の倍数あるいは4の倍数とすることが好ましい。また、各レベルのステップ量は、2の倍数とすることが好ましい。
一例として、1フレームを構成する水平走査期間D(1フレーム=DH)とすれば、第1の露光時間Tcは、Dx0.6<Tc<Dとすることが好ましい。特に、Dx0.8<Tc<Dとすることが好ましい。説明を具体的にするため、1フレーム=340Hとし、図18(b)は、第1の露光時間Tcは324Hとしている。
第2の露光時間Tcは、第1の露光時間Tcの1/2近傍とすることが好ましい。一例として、1フレームを構成する水平走査期間D(1フレーム=DH)とすれば、第2の露光時間Tcは、Dx0.6x0.5<Tc<Dx0.8とすることが好ましい。特に、Dx0.8x0.5<Tc<Dx0.6とすることが好ましい。説明を容易にするため、1フレーム=340Hとし、図18(b)は、第2の露光時間Tcは324/2=162Hとしている。
オン画素数割合b直線は、ある外光照度(Lx)の時に、オン画素数割合(%)がb(%)(図18では、b=0)となるようにプリチャージ電圧Vprcを印加したものである。第1の露光時間Tc=324Hのときのオン画素数割合0(%)の直線は、外光照度Lの時、B点のプリチャージ電圧Vprc=VL0となる。第2の露光時間Tc=324/2Hのときのオン画素数割合0(%)の直線は、外光照度Lの時、C点のプリチャージ電圧Vprc=VL02となる。D点は、撮像時に設定するプリチャージ電圧Vprc=Vkである。
プリチャージ電圧VprcのVL0、VL02はプリチャージ電圧Vprcの変化により測定される電圧である。プリチャージ電圧VprcのVL0、VL02により、プリチャージ電圧Vprc=Vkが計算で求められる。
点Bと点C間距離は、VL0−VL02である。したがって、オン画素数割合b(%)(露光時間Tc=DH)と、オン画素数割合b(%)(露光時間Tc=D/2H)となるようにプリチャージ電圧Vprcを変化させることにより求まる。
点Bと点C間距離をmとし、点Cと点D間距離をnとする。m:nの比は、外光照度L、L’、L’’にあっても、同一である。また、温度、外光の波長によってもほとんど変化しない。パネルの出荷時あるいは検査時もしくは調整時などにm:nの比率を求めておくことにより、mの値(もしくは相対的な大きさ)がわかれば、nの値(もしくは相対的な大きさ)を求めることができる。mの値は、プリチャージ電圧VprcとしてVL0、VL02は測定し、このプリチャージ電圧Vprcから求めることができる。この求める方法については、後から詳しく説明する。
露光時間Tcを変化させた場合、目標とするオン画素数割合(%)が同一であれば、任意の外光照度に対して、m:nの比率は一定に保たれる。また、露光時間Tcを変化させて複数のオン画素数割合b(%)の直線は原点のE点を通る。本実施形態はこの性質を利用している。オン画素数割合がa(%)(点線で示す)の直線は、原点Eを通過しない。しかし、先に説明したように、VL0=VLa−ΔVw・a/100で求めることができる。ΔVwは、パネルの出荷時あるいは検査時もしくは調整時などに求めておく。したがって、A−C:C−Dの比率からVkを求めることができる。
m:n=2:1とし、第1のプリチャージ電圧VL0=2.0V、第2のプリチャージ電圧VL02=1.2Vとすれば、m=0.8、n=0.4となる。このことから、補正後のプリチャージ電圧(すなわち、キャリブレーション電圧)Vk=0.8Vとなる。
(3)プリチャージ電圧(すなわち、キャリブレーション電圧)の利用方法
上記のようにして求めたプリチャージ電圧Vk=0.8Vを、撮像用プリチャージ電圧として印加して、上記で説明した撮像を行う。このプリチャージ電圧の補正を行うタイミングとしては、所定時間毎(例えば、1秒毎)に行えば、外光の強度が変化しても対応できる。
プリチャージ電圧Vprcを変化させ、オン画素数割合(%)を求める。すなわち、パネルのホトセンサ画素27からデータを読み出しオン画素数割合(%)を取得する。オン画素数割合(%)が例えば、60以上70%以下など、予め設定した範囲内になるように、プリチャージ電圧Vprcを変化させていく。オン画素数割合(%)が所定の範囲のa%になれば、オン画素数割合(%)が0%となる電圧VL0を算出し記憶する。
また、露光時間Tc1を1/2として第2の露光時間Tc2を設定し、プリチャージ電圧Vprcを変化させ、変化させたプリチャージ電圧Vprcに対するオン画素数割合(%)を求める。オン画素数割合(%)が例えば、60以上70%以下など、予め設定した範囲内になるように、プリチャージ電圧Vprcを変化させていく。オン画素数割合(%)が所定の範囲のa%になれば、オン画素数割合(%)が0%となる電圧VL02を算出し記憶する。
以上のように、プリチャージ電圧Vprcを変化させるホトセンサ画素27は同一で、露光時間TcをTc1、Tc2と変化させている。したがって、温度依存性はキャンセルされる。また、パネルのトランジスタ62のしきい値Vtばらつきもキャンセルできる。また、VL0、VL02と、予めパネル毎に測定したm、nから、補正されたプリチャージ電圧Vkを求める。したがって、精度のよいプリチャージ電圧の設定を常に実施できる。
[5]商品出荷前の最適なプリチャージ電圧(すなわち、キャリブレーション電圧)の調整方法
(1)m、nの値を求める方法
図18で説明したように、最適なプリチャージ電圧(すなわち、キャリブレーション電圧)Vprc=Vkを商品出荷前に設定するため、m、nの比率、または、VL0とVL02との差、VL02とVkとの差を精度よく求める必要がある。以下、説明を容易にするため、m、nの値を求めるとして説明する。
m、nの値は、各パネルで測定され、EEPROMに設定される。もちろん、パネルのロット毎にm、nを測定し、ロットで共通した値を各パネルのEEPROMに設定してもよい。
表示領域10内のホトセンサのVt電圧分布を求めるため、ホトセンサ画素27が形成された領域を遮光状態、あるいは、一定の照度かつ均一な分布の光をホトセンサ画素27が形成された領域に照射する。この遮光状態については、後から説明する。プリチャージ電圧Vprcをホトセンサ画素27に印加した後、全ホトセンサ画素27のオン/オフ状態を読み出す。
プリチャージ電圧Vprcは少なくとも0.05V刻みで可変し、各プリチャージ電圧Vprcに対するホトセンサ画素27のオン/オフ状態を記録する。以上の動作を繰り返すことにより、表示領域10内のホトセンサ画素27がどのような、プリチャージ電圧Vprcに対する分布を発生しているかを測定できる。測定結果により図26に示すように、各処理ブロック691が選択するプリチャージ電圧Vprcの番号を導出し、選択した番号を、ホトセンサ画素27の分布として、パネルモジュールに配置されたEEPROMに記憶させる。
図28は処理ブロック691に光を照射し、キャリブレーションVkに対応するプリチャージ電圧Vprcをプロットした一実施形態である。なお、光発生手段から照射される光量は、LED672に印加する電圧を調整することによって行ってもよいが、図28(b)に示すように、表示パネル148と光発生手段間に減光フィルタ731を配置して行ってもよい。減光フィルタ731を複数の透過率を有するものと置き換えることにより表示パネル148の処理ブロック691に入射する光速量を可変することができる。
図28に示すように、ホトセンサ画素27に入射する外光照度を変化させ、外光照度に対して一定のオン画素数割合(a%または0%)となるように、プリチャージ電圧Vprcを変化させる。この際、露光時間Tcは同一にする。図28では、外光照度を200、500、1000、1500Lxに変化させて、各外光照度に対応するプリチャージ電圧Vprcの点A、B、C、D及び遮光状態のV0点をプロットしている。
図28の直線は、同一のオン画素数割合になるように、複数の露光時間Tcに変化させて、外光照度とプリチャージ電圧Vprcの関係を求める。この複数の関係式から、m、n値が求まる。
なお、外光照度のレンジが異なると、図18(a)のΔVwが変化する。そのため、外光照度が大きく異なる場合は、m、nの値を変化させる必要がある。したがって、図29に示すように、外光照度レンジが異なる(図28は、およそ0〜2000Lxの範囲であり、図29は、20000Lxの範囲である)と、異なるレンジで、m、n、V0を測定しておく必要がある。
本実施形態は、複数のレンジで、m、n、V0など表示パネルを商品として出荷する前に測定し、EEPROMに格納している。オートキャリブレーションを実施する場合は、レンジ毎に対応するm、nあるいはそれに対応する値を読み出し、使用する。
(2)第2の求める方法
図28では、横軸を外光照度の絶対値としたが、m、nなどの値の算出のためには、外光照度の絶対値は不要である。つまり、相対値であればよい。例えば、図28において、15000Lxの位置を1としてプリチャージ電圧VprcのD点を測定する。また、光量を2/3に減衰させる減光フィルタ731を光路中に挿入する。この時のプリチャージ電圧VprcのD点を測定する。以下同様に、光量を1/3に減衰させる減光フィルタ731を光路中に挿入する。この時のプリチャージ電圧VprcのB点を測定する。
図28の直線は、図18で説明したように、オン画素数がa%になる関係式と、前記状態と同一の露光時間Tcでオン画素数割合がa%になる関係式を求める。なお、aの値は0以上20以下である。また、図18で説明したように、オン画素数割合a%の関係式を求め、オン画素数が0%あるいは他の任意のオン画素数割合の関係式に換算してもよい。
以上のように測定することにより、外光照度に対する最適プリチャージ電圧Vprc(キャリブレーション電圧Vk)の関係式を求めることができる。
(3)調整ツール
nの値を精度よく設定するためには、図23に図示するような、調整ツール681を用いる。図23は、調整ルール681は、階段状の形状をしている。階段は複数の平面(A、B、C)を有している。各平面は、表示パネル148のホトセンサ画素27の形成面から異なる距離で位置するように構成されている。例えば、平面Aは、1mmであり、平面Bは5mmであり、平面Cは10mmである。なお、平面A、B、Cは光151を遮光する物で構成されている。
調整ツール681は、平面Aは対象物681が接触した状態を示す。平面Cは指681などが入力面から離脱した状態を示す。平面Bは平面Aと平面Cとの中間状態である。対象物が良好に入力されるためには、空中入力されず、また、入力面に接触時に接触したということを誤認識なく判定できることである。
したがって、図23(b)などに示すように、調整ツール681を表示面10に配置した場合、平面Aが完全に接触として判定でき、平面Cが認識されないことが重要になる。以上の状態を達成するために、図22、図25などの光照射手段でホトセンサ画素27に光を照射し、プリチャージ電圧Vprcあるいは露光時間Tcを調整する。調整により、平面Aが完全に認識でき(対象物681が接触した状態)、かつ平面Cが認識できない(対象物681が入力面から隔離され、空中入力されない)ようにする。この状態のプリチャージ電圧Vprcがキャリブレーション電圧Vkとなる。
(4)調整時の遮光板の配置
図19に示すように、上記で行う調整時に表示領域10の一部に遮光板641あるいはフィルム641をキャリブレーション時に配置する。遮光板641は支点で回転し、キャリブレーション時以外は、表示領域10から取り除けるように構成されている。遮光板641を、キャリブレーション時に表示パネルの表面に実装される。
なお、遮光板641は、完全な遮光物を意味する物ではない。透過率が20%以下のものであれば十分対応できる。また、ホトセンサ64に感度がある光を遮光するものであればよい。ホトセンサ64がポリシリコンで構成されている場合は、主波長が500nm以下の光を遮光させる。遮光板641は、常時、表示パネルのホトセンサ画素27が形成された面に配置しておいてもよい。この箇所が座標入力箇所として使用できないだけである。
また、表示領域10に遮光板641の代わりに遮光シールを貼り付けてもよい。遮光シールの下(影)の部分の照度あるいはホトセンサ画素27の状態がわかれば、V0またはキャリブレーション電圧を知ることができる。つまり、図18に図示するV0または外光照度の応じたキャリブレーション電圧は、遮光状態のホトセンサ画素27がオン状態を保持する電圧もしくはこれに相関する電圧である。
(5)調整時のプリチャージ電圧の印加方法
調整時のプリチャージ電圧Vprcは、表示領域10の所定箇所に所定プリチャージ電圧Vprcを印加することに限定するものではない。
(5−1)3つの領域への印加
例えば、図20に示すようにフレーム毎に、表示領域10の各箇所に印加するプリチャージ電圧Vprcを変化させてもよい。
図20において、表示領域10は少なくとも3つの領域に区分されている。第1フレーム(第1F)では、表示領域10の上部はプリチャージ電圧Vprc=V1=2.5Vが印加され、中央部はプリチャージ電圧Vprc=V2=2.3Vが印加され、下部はプリチャージ電圧Vprc=V3=2.5Vが印加されている。
第1フレームの次の第2フレーム(第2F)では、表示領域10の上部はプリチャージ電圧Vprc=V1=2.3Vが印加され、中央部はプリチャージ電圧Vprc=V2=2.5Vが印加され、下部はプリチャージ電圧Vprc=V3=2.1Vが印加されている。
第2フレームの次の第3フレーム(第3F)では、表示領域10の上部はプリチャージ電圧Vprc=V1=2.5Vが印加され、中央部はプリチャージ電圧Vprc=V2=2.1Vが印加され、下部はプリチャージ電圧Vprc=V3=2.3Vが印加されている。
図20は、3フレームで1周期である。1周期では、表示領域10の上部は、プリチャージ電圧Vprc=2.1V、2.3V、2.5Vが印加される。したがって、1周期で平均すればプリチャージ電圧Vprcは2.3Vである。同様に、表示領域10の上部は、プリチャージ電圧Vprc=2.1V、2.3V、2.5Vが印加される。したがって、1周期で平均すればプリチャージ電圧Vprcは2.3Vである。表示領域10の中部は、プリチャージ電圧Vprc=2.3V、2.5V、2.1Vが印加される。したがって、1周期で平均すればプリチャージ電圧Vprcは2.3Vである。表示領域10の下部は、プリチャージ電圧Vprc=2.5V、2.1V、2.3Vが印加される。したがって、1周期で平均すればプリチャージ電圧Vprcは2.3Vである。したがって、表示領域10の各部は1周期でに印加されるプリチャージ電圧Vprcの平均値は同一である。
なお、プリチャージ電圧Vprcは表示領域10の全てのホトセンサ画素27に印加することに限定されない。例えば、偶数番目のホトセンサ画素27のみに印加してもよいことはいうまでもない。
(5−2)ブロック毎の印加
図20は、表示領域10を少なくとも3つの領域に分割した実施形態であった。この実施形態に限定されない。例えば、図21に示すように、処理ブロック691で選択したプリチャージ電圧Vprcを印加し、各処理ブロック691で選択するプリチャージ電圧Vprcを変化させてもよい。
図21(a)は第1フレームでのプリチャージ電圧Vprcの印加状態である。図21(b)は第2フレームでのプリチャージ電圧Vprcの印加状態である。
図21において、処理ブロック691の数字は選択して印加したプリチャージ電圧Vprcの番号をあらわしている。周期は2フレームである。図21でも明らかなように、第1フレームでプリチャージ電圧VprcのV1(図では1と図示している)を印加した処理ブロック691は、第2フレームではプリチャージ電圧Vprc=V4(図では4と図示している)を印加している。第1フレームでプリチャージ電圧VprcのV1を印加した処理ブロック691は、第2フレームではプリチャージ電圧Vprc=V4を印加している。第1フレームでプリチャージ電圧VprcのV2を印加した処理ブロック691は、第2フレームではプリチャージ電圧Vprc=V3を印加している。第1フレームでプリチャージ電圧VprcのV4を印加した処理ブロック691は、第2フレームではプリチャージ電圧Vprc=V1を印加している。第1フレームでプリチャージ電圧VprcのV3を印加した処理ブロック691は、第2フレームではプリチャージ電圧Vprc=V2を印加している。
プリチャージ電圧VprcのV1とV4との平均値と、プリチャージ電圧VprcのV2とV3との平均値とは同一になるようにしている。
(6)光発生手段の構成
各パネルでのm、nの値を安定して測定するためには、安定した光発生手段が必要である。そのため、その光発生手段について説明する。
(6−1)第1の光発生手段
第1の光発生手段は、図22に示すように、1つあるいは複数のLED672から構成される光発生手段を用いて、各パネルに光151を照射する。
LED672の出射側には、拡散板673が配置されている。LED672はケース674内に配置される。拡散板673はLED672などの光発生手段からの光を拡散され、均一な面光発生手段を発生させる。このように、構成された光発生手段は、図22(b)のように、パネル148の表示領域10の処理ブロック691上に配置される。図22などで説明した光発生手段は、所定の照度(光束量)を発生するように調整されている。また、光発生手段は、光の発生を周期的にオン(光を照射)、オフ(光の発生を停止)できるように構成されている。
図24に示すように、処理ブロックには、担当の照度を照射される領域が規定されている。図24において、処理ブロック691aは、光発生手段により100Lxの光が照射される。処理ブロック691bは、光発生手段により1000Lxの光が照射される。処理ブロック691cは、光発生手段により1万Lxの光が照射される。処理ブロック691dは、光発生手段により10万Lxの光が照射される。
表示パネル148には、プリチャージ電圧Vprcが印加される。また、光発生手段は、光をオン/オフさせる。表示パネル148の制御手段は、光のオン/オフに同期して監視する。各処理ブロック691では、最適なプリチャージ電圧Vprcを測定するとともに、各光強度でのV0電圧、Vk電圧を求める。
(6−2)第2の光発生手段
図25は、LED672などの光発生手段の出射側に正レンズ701を配置した構成である。LED672の発光強度はボリウムVR(VR1、VR2、VR3)により調整することができる。LED672からの光は、レンズ701により略平衡光に変換される。略平衡光とは、主光線の指向角が5度(DEG)以下の狭指向性の光である。狭指向性の光は、表示パネル148の指定する処理ブロック691に入射する。
(6−3)変更例
なお、調整用の処理ブロック691を指定して光照射を行うとしたがこれに限定するものではない。
表示パネル148の表示領域10の全体に光を照射して行ってもよい。また、1つの光量を照射する処理ブロック691を複数設けて、各処理ブロック691に光量を照射してもよい。例えば、図27(a)に示すように、表示領域10に光照射範囲721を設け、この範囲に光を照射してもよい。図27(b)に示すように、プリチャージ電圧Vprcを可変し、プリチャージ電圧Vprcに対するオン画素数割合を測定あるいは計測する。また、1つの光発生手段からの照射光をホトセンサ画素27が形成された面を順次走査して移動させてもよい。
(6)変更例
図28、図29では、複数の外光照度に対して、プリチャージ電圧Vprcを調整するとしたが、図18に説明したように、1つの外光照度に対して、複数に露光時間Tcを変化させ、それぞれにオン画素数割合が同一になるようにプリチャージ電圧Vprcを調整することにより、m、nあるいはこれに関係する数値が求まる。したがって、関係式を求める必要はない。しかし、図28、図29に示すように、関係式を求めることにより、m、nなどの算出精度が向上する。
また、プリチャージ電圧Vprcを可変してキャリブレーション電圧Vkなどを求めるとしたが、図26に示すように、露光時間Tcを可変してもよい。また、プリチャージ電圧Vprcと露光時間Tcの両方を変化させてもよいことはいうまでもない。但し、露光時間Tcとプリチャージ電圧Vprcとは以前に説明したように一定の関係を維持するように変化させる。
[6]変更例
本発明は上記各実施形態に限らず、その主旨を逸脱しない限り種々に変更することができる。
例えば、液晶表示装置に限らず、有機EL素子や無機EL素子などの自己発光表示装置でも適用できる。また、SED(商標)、PDP(プラズマディスプレイパネル)、液晶表示デバイス、カーボンナノチューブ(Carbon nano tube、CNT)を用いたディスプレイ、陰極線管(CRT、Cathode Ray Tube)などの他のディスプレイにも適用できる。また、アクティブブロック表示パネルだけでなく、単純ブロック表示パネルでも適用できる。
本発明の一実施形態の液晶表示装置のブロック図である。 同じく液晶表示装置の拡大説明図である。 同じく画素の等価回路図である。 液晶表示装置の縦断面図である。 ホトセンサ画素の等価回路図である。 同じくホトセンサ画素の等価回路図である。 影部分(a)と外光照射部分(b)のホトセンサ画素の等価回路図である。 液晶表示装置の周辺の回路図である。 露光時間と外光との関係を示すグラフである。 各信号のタイミングチャートである。 プリチャージ電圧と時間の関係を示す図である。 露光時間とプリチャージ電圧のタイミングチャートである。 マトリックス処理の説明図である。 指入力時の液晶表示装置の縦断面図である。 指入力時の液晶表示装置の縦断面図である。 オン画素数割合とプリチャージ電圧のグラフである。 オン画素数割合とプリチャージ電圧のグラフである。 オン画素数割合とプリチャージ電圧と外部照度のグラフである。 表示パネルの遮光部の説明図である。 プリチャージ電圧の第1の印加方法の説明図である。 プリチャージ電圧の第2の印加方法の説明図である。 第1の光発生手段の構成の説明図である。 調整ツールの構成の説明図である。 光照射方法の説明図である。 第2の光発生手段の構成の説明図である。 露光時間とプリチャージ電圧と照度強度のグラフである。 オン画素数割合とプリチャージ電圧と外部照度のグラフである。 プリチャージ電圧と外部照度のグラフである。 プリチャージ電圧と外部照度のグラフである。
符号の説明
10 表示領域
11 アレイ基板
16 画素
26 表示画素
27 ホトセンサ画素
31 共通信号線
61 画素電極
62a 第1TFT
62b 第2TFT
62c 第3TFT
63 コンデンサ(補助容量)
64 ホトセンサ

Claims (11)

  1. 縦横に列設される信号線及び第1ゲート線と、前記信号線及び前記第1ゲート線の各交点に対応して配置される表示画素と、前記表示画素に対応して設けられる複数のホトセンサ画素とを表示領域に一体的に備えた平面表示装置において、
    予め決められた外光照度に対して、前記複数のホトセンサ画素の中で予め決められた割合のホトセンサ画素が前記外光に反応するように、前記ホトセンサ画素の撮像時の撮像パラメータを記憶した記憶手段を有する
    ことを特徴とする平面表示装置。
  2. 前記撮像パラメータは、前記ホトセンサ画素が撮像を行うときに前記ホトセンサ画素へ供給されるプリチャージ電圧である
    ことを特徴とする請求項1記載の平面表示装置。
  3. 露光時間を一定にした状態で、複数の外光照度に対して調整用撮像パラメータをそれぞれ求め、
    前記複数の調整用撮像パラメータに基づいて前記撮像時の撮像パラメータを求める
    ことを特徴とする請求項1記載の平面表示装置。
  4. 前記撮像パラメータは、前記表示領域を複数のブロックに区画し、前記ブロックのそれぞれについて求められている
    ことを特徴とする請求項1記載の平面表示装置。
  5. 前記外光照度には、遮光状態の照度含まれる
    ことを特徴とする請求項1記載の平面表示装置。
  6. 前記外光照度は、一定の照度で、かつ、均一な分布の外光に基づく照度である
    ことを特徴とする請求項1記載の平面表示装置。
  7. 前記ホトセンサ画素を構成するホトセンサが、非晶質または多結晶半導体膜から構成されている
    ことを特徴とする請求項1記載の平面表示装置。
  8. 前記ホトセンサ画素を構成するホトセンサが、多結晶シリコン膜から構成されている
    ことを特徴とする請求項1記載の平面表示装置。
  9. 前記ホトセンサ画素は、
    前記第1ゲート信号線と平行に配された第2ゲート信号線からの第2ゲート信号によってオン/オフする第1スイッチング素子と、
    前記第1スイッチング素子がオン状態のときに、前記信号線と平行に配されたプリチャージ電圧供給線から所定のプリチャージ電圧が印加されて電荷が蓄積されるコンデンサと、
    前記コンデンサにより蓄積された電荷を光の強弱に応じて光リーク量を変化させて放電するホトセンサと、
    前記コンデンサからの放電電圧に基づいてオン/オフする第2スイッチング素子と、
    前記第1ゲート信号線と平行に配された第3ゲート信号線からの第3ゲート信号によって、前記第2スイッチング素子とホトセンサ信号出力線との間をオン/オフする第3スイッチング素子と、
    を有している
    ことを特徴とする請求項1記載の平面表示装置。
  10. 前記ホトセンサ画素が前記絶縁基板上にマトリックス状に複数配され、
    前記マトリックス状に配された複数のホトセンサ画素で一つのブロックを構成し、
    前記ブロックが前記絶縁基板上に複数設けられ、
    前記ブロック毎にオン状態、または、オフ状態の前記ホトセンサの数をカウントし、前記カウントした数によって前記ブロックにおける前記ホトセンサがオン状態、または、オフ状態であるかを判断するホトセンサ処理手段を有する
    ことを特徴とする請求項9記載の平面表示装置。
  11. 縦横に列設される信号線及び第1ゲート線と、前記信号線及び前記第1ゲート線の各交点に対応して配置される表示画素と、前記表示画素に対応して設けられる複数のホトセンサ画素とを表示領域に一体的に備えた平面表示装置の調整方法において、
    予め決められた外光照度に対して、前記複数のホトセンサ画素の中で予め決められた割合のホトセンサ画素が前記外光に反応するように、前記ホトセンサ画素の撮像時の撮像パラメータを調整する
    ことを特徴とする平面表示装置の調整方法。
JP2005264263A 2005-09-12 2005-09-12 平面表示装置及びその調整方法 Active JP4372070B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005264263A JP4372070B2 (ja) 2005-09-12 2005-09-12 平面表示装置及びその調整方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005264263A JP4372070B2 (ja) 2005-09-12 2005-09-12 平面表示装置及びその調整方法

Publications (2)

Publication Number Publication Date
JP2007081565A true JP2007081565A (ja) 2007-03-29
JP4372070B2 JP4372070B2 (ja) 2009-11-25

Family

ID=37941435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005264263A Active JP4372070B2 (ja) 2005-09-12 2005-09-12 平面表示装置及びその調整方法

Country Status (1)

Country Link
JP (1) JP4372070B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007226228A (ja) * 2006-02-20 2007-09-06 Samsung Electronics Co Ltd 表示装置及びその感知部検査方法
JP2010057141A (ja) * 2008-08-29 2010-03-11 Sharp Corp キャリブレーション装置、キャリブレーション方法、キャリブレーションプログラム、コンピュータ読み取り可能な記録媒体、センサ装置、及び表示装置
JP2010057142A (ja) * 2008-08-29 2010-03-11 Sharp Corp キャリブレーション装置、キャリブレーション方法、センサ装置、表示装置、キャリブレーション処理プログラム、並びにキャリブレーション処理プログラムを記録した記録媒体
JP2016071094A (ja) * 2014-09-30 2016-05-09 日亜化学工業株式会社 表示装置
CN116909049A (zh) * 2023-09-14 2023-10-20 深圳市维斯登光电有限公司 用于tft-lcd光敏阵列板的校准方法和系统

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5254530B2 (ja) * 2005-01-26 2013-08-07 株式会社ジャパンディスプレイセントラル 平面表示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007226228A (ja) * 2006-02-20 2007-09-06 Samsung Electronics Co Ltd 表示装置及びその感知部検査方法
JP2010057141A (ja) * 2008-08-29 2010-03-11 Sharp Corp キャリブレーション装置、キャリブレーション方法、キャリブレーションプログラム、コンピュータ読み取り可能な記録媒体、センサ装置、及び表示装置
JP2010057142A (ja) * 2008-08-29 2010-03-11 Sharp Corp キャリブレーション装置、キャリブレーション方法、センサ装置、表示装置、キャリブレーション処理プログラム、並びにキャリブレーション処理プログラムを記録した記録媒体
JP2016071094A (ja) * 2014-09-30 2016-05-09 日亜化学工業株式会社 表示装置
CN116909049A (zh) * 2023-09-14 2023-10-20 深圳市维斯登光电有限公司 用于tft-lcd光敏阵列板的校准方法和系统
CN116909049B (zh) * 2023-09-14 2024-01-05 深圳市维斯登光电有限公司 用于tft-lcd光敏阵列板的校准方法和系统

Also Published As

Publication number Publication date
JP4372070B2 (ja) 2009-11-25

Similar Documents

Publication Publication Date Title
JP4604121B2 (ja) イメージセンサと組み合わされた表示デバイス
TWI530844B (zh) 主動式畫素感測器及其製造方法
US7531776B2 (en) Photodetector, electro-optical device, and electronic apparatus having a differential current detection circuit
US8537124B2 (en) Touch sensor, liquid crystal display panel having the same and driving method for the same
JP5068320B2 (ja) 表示装置
US20060262055A1 (en) Plane display device
JP4372070B2 (ja) 平面表示装置及びその調整方法
KR101535894B1 (ko) 광 감지회로, 이를 구비한 액정표시장치 및 이의 구동방법
KR101336695B1 (ko) 터치 시스템 및 인식 방법
WO2009148084A1 (ja) 表示装置
CN101636643B (zh) 显示装置
JP2008102418A (ja) 表示装置
US20100220069A1 (en) Light sensing circuit, method of controlling the same, and touch panel comprising the light sensing circuit
WO2010001929A1 (ja) 表示装置
RU2449345C1 (ru) Дисплейное устройство
CN102906674B (zh) 带有触摸传感器的显示装置
JP2011174918A (ja) 検出装置、センサーデバイス及び電子機器
US8624196B2 (en) X-ray detector and driving method thereof
WO2010100785A1 (ja) 表示装置
JP5661399B2 (ja) 光センサ、および光センサアレイ
TWI418908B (zh) 主動式光感測畫素、主動式光感測陣列以及光感測方法
US20130057527A1 (en) Display device
TWI410727B (zh) 主動式光感測畫素、主動式光感測陣列以及光感測方法
JP5266970B2 (ja) アレイセンサ及び撮像装置
KR101473307B1 (ko) 광 센싱 회로, 이의 구동 방법 및 광 센싱 회로를 포함하는 터치 패널

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090804

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090901

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4372070

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130911

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250