JP5266970B2 - アレイセンサ及び撮像装置 - Google Patents

Description

本発明は、アレイセンサ、アレイセンサのバイアス電圧設定方法、撮像装置に関する。

アレイセンサを含む撮像装置としては、例えば、入射する赤外線を電気信号に変換し、画像信号を取得する赤外線アレイセンサを含む赤外線撮像装置がある。
赤外線アレイセンサでは、赤外線を感知するセンサ素子（感光素子）として、例えばＨｇＣｄＴｅフォトダイオードや量子井戸型のセンサ素子などが用いられている。これらのセンサにおいては、赤外線感光材料として化合物半導体材料が使用されている。
特開２００３−２７９４１０号公報

ところで、上述の赤外線アレイセンサなどのアレイセンサにおいて、高解像度化を図るためには、チップ内の画素数を増加させることになる。一方、アレイセンサにおいては、回折限界のために１つの画素が占める面積を小さくするのが難しい。このため、チップ全体の面積が大きくなる傾向にある。
しかしながら、チップ全体において、感光材料として用いられる化合物半導体材料の均一性を向上させることは難しい。大面積のチップを用いたアレイセンサにおいては、構成するセンサ素子間で感度にばらつきが生じてしまう。この結果、アレイセンサ（これを含む撮像装置）によって撮像された画像に、感度ムラが生じてしまい、画質が低下してしまう。

本発明の課題は、アレイセンサ（これを含む撮像装置）における撮像画像の感度ムラを低減し、画質を向上させることである。

このため、アレイセンサは、複数のセンサ素子を備えるセンサ素子アレイと、複数のセンサ素子のそれぞれに接続された信号処理回路アレイと、少なくとも１つのセンサ素子を含む複数の領域毎に、センサ素子の出力量を制御するバイアス電圧を供給するバイアス電圧供給回路とを備え、バイアス電圧供給回路は、複数の領域毎のバイアス電圧値を保持するメモリ回路と、複数の領域毎に１つずつ設けられたサンプル／ホールド回路と、メモリ回路に接続され、かつ、少なくとも２つのサンプル／ホールド回路に接続され、バイアス電圧値に応じてバイアス電圧を発生させるデジタル／アナログ変換回路と、デジタル／アナログ変換回路に接続された少なくとも２つのサンプル／ホールド回路の中から１つのサンプル／ホールド回路を選択するための走査回路とを備えることを要件とする。
撮像装置は、上記アレイセンサを備えることを要件とする。

本アレイセンサ及び撮像装置においては、撮像画像の感度ムラを低減し、画質を向上させることができる。

以下、図面により、本発明の実施の形態におけるアレイセンサ、アレイセンサのバイアス電圧設定方法、撮像装置について説明する。
［第１実施形態］
まず、第１実施形態におけるアレイセンサ、アレイセンサのバイアス電圧設定方法、撮像装置について、図１〜図６を参照しながら説明する。

本実施形態におけるアレイセンサは、可視光や赤外線（ＩＲ）の撮像デバイスであって、図２に示すように、複数のセンサ素子（感光素子）を備えるセンサ素子アレイ（感光素子アレイ）１と、複数のセンサ素子のそれぞれに接続された信号処理回路を要素とする信号処理回路アレイ２とを備えるアレイセンサ１０である。そして、センサ素子アレイ１と信号処理回路アレイ２とは、導電性の金属バンプ（導電バンプ；ここではＩｎバンプ）３を介して接続（結合）されている。

ここで、センサ素子アレイ１は、入力光に応答して電気信号（信号電流）を生成する複数の光電変換素子が行列状に形成された光電変換素子アレイ（２次元センサアレイ）である。
本実施形態では、センサ素子アレイ１は、化合物半導体基板上に形成され、赤外線感光材料として化合物半導体材料を用いた赤外線センサ素子アレイであって、入力光である赤外線に応答して電気信号を生成する複数の赤外線センサ素子が行列状に形成されたものとして構成されている。つまり、本実施形態では、アレイセンサ１０は、入射する赤外線を電気信号に変換して画像信号を取得する赤外線アレイセンサ（赤外線撮像デバイス）である。

例えば、赤外線センサ素子アレイ１は、ＨｇＣｄＴｅ基板上に複数のＨｇＣｄＴｅフォトダイオードを形成することによって構成しても良いし、ＧａＡｓ基板上に量子井戸型のセンサ素子を形成することによって構成しても良い。例えば、量子井戸型の赤外線センサ素子アレイは、ＧａＡｓ基板上に、ｎ−ＧａＡｓ下側コンタクト層、ＡｌＧａＡｓ／ＧａＡｓ多重量子井戸（ＭＱＷ）層、表面に光結合器用の回折格子溝を有するｎ−ＧａＡｓ上側コンタクト層、ｎ−ＧａＡｓ上側コンタクト層上に形成されたオーミック電極、表面に形成された光結合器の一部となるミラー電極、ミラー電極上に形成されたバンプ下地電極を備え、素子分離溝によって行列状に分離されたものを用いることができる。

信号処理回路アレイ２は、図１に示すように、センサ素子から出力される電気信号が入力され、これを増幅する複数の入力回路４、各入力回路４の出力を外部に読み出す読出回路５等を備える。なお、入力回路４と読出回路５をまとめて読出回路と呼んでも良い。
本実施形態では、信号処理回路アレイ２は、例えばＳｉ基板上に形成されている。また、各入力回路４には、それぞれ、各赤外線センサ素子によって赤外線から変換された信号電流（電気信号）が入力されるようになっている。

ここでは、複数の入力回路４は、複数の赤外線センサ素子に対応する位置に行列状に設けられている。そして、図３に示すように、赤外線センサ素子アレイ１を構成する複数の赤外線センサ素子６と信号処理回路アレイ２を構成する複数の入力回路４とが、それぞれ、導電バンプ３を介して接続されている。
入力回路４は、図３（アレイセンサの１画素の回路を示している）に示すように、赤外線が入射することにより赤外線センサ素子６に流れる電流Ｉｓを、電圧に変換して出力する回路である。つまり、この電流Ｉｓを時間で積分した値（＝∫Ｉｓｄｔ／キャパシタ４３の容量）とＶaとの差を出力電圧として出力する積分回路であって、入力端子Ｎ１に入力される入力電圧と基準電圧（赤外線センサ素子６の出力量を制御するバイアス電圧）Ｖｂとの差電圧を無限大倍にして出力端子Ｎ２から出力電圧を出力するオペアンプ４０と、入力端子Ｎ１と出力端子Ｎ２との間に設けられたフィードバックループ４１と、オペアンプ４０の出力端子Ｎ２の出力電圧をサンプリングしてホールドするサンプルホールド回路（Ｓ／Ｈ回路）４２とを備える。また、フィードバックループ４１は、容量素子としてキャパシタ（コンデンサ）４３を備え、キャパシタ４３の両端子間を短絡するリセットトランジスタ４４を更に備える。

そして、図３に示すように、入力回路４の入力側（即ち、入力回路４に備えられるオペアンプ４０の入力端子Ｎ１）には、導電バンプ３を介して、赤外線センサ素子６が接続されている。一方、入力回路４の出力側（即ち、サンプルホールド回路４２の出力側；図３中、ＯＵＴ）には、後述する読出回路５のソースフォロワトランジスタ５０のゲート端子が接続されている（図１参照）。なお、入力回路４には、後述するバイアス電圧供給回路７も接続されており、バイアス電圧Ｖｂが供給されている（図１参照）。なお、赤外線センサ素子６の反対側には共通電極の電圧Ｖｃが供給されている。

このように構成される入力回路４では、赤外線が入射して赤外線センサ素子６に流れた電流量に応じた出力電圧がオペアンプ４０の出力端子Ｎ２から出力されることになる。また、リセットトランジスタ４４を導通させてキャパシタ４３の電荷を消去するタイミングによって、赤外線が入射して赤外線センサ素子６に流れた電流Ｉｓを積分する積分期間（赤外線の入射に応答して赤外線センサ素子６に流れる電流を積分する期間）の開始および終了タイミングを決めることができる。

読出回路５は、各入力回路４の出力を順次読み出す回路であって、図１に示すように、各入力回路４のそれぞれに接続されている。
ここでは、読出回路５は、図１に示すように、入力回路４の出力に応じて動作する複数のソースフォロワトランジスタ５０と、複数の行選択トランジスタ５１と、複数の行線５２と、複数の列線（出力線）５３と、複数の列選択トランジスタ５４と、読み出し線（出力線）５５と、負荷トランジスタ５６と、増幅器（出力アンプ）５７と、垂直走査回路５８と、水平走査回路５９とを備える。

ここでは、各ソースフォロワトランジスタ５０のゲート端子は、複数の入力回路４のそれぞれに接続されている。また、各ソースフォロワトランジスタ５０のドレイン端子は、図示しない電源に接続されており、電源電圧ＶＤＡが供給されている。
各行選択トランジスタ５１は、複数のソースフォロワトランジスタ５０のソース端子のそれぞれに接続されている。また、各行線５２は、それぞれ、各行の行選択トランジスタ５１のゲート端子に接続されている。

各列線５３は、行選択トランジスタ５１を介してソースフォロワトランジスタ５０に接続されている。つまり、各列線５３は、それぞれ、行選択トランジスタ５１を介して、各列のソースフォロワトランジスタ５０に接続されている。また、各列選択トランジスタ５４は、複数の列線５３のそれぞれに接続されている。さらに、読み出し線５５は、全ての列選択トランジスタ５４に接続されている。

垂直走査回路５８は、全ての行線５２に接続されており、各行線５２を順次駆動し、各行線５２に接続されている行選択トランジスタ５１の導通・非導通制御を行なうようになっている。また、水平走査回路５９は、全ての列選択トランジスタ５４に接続されており、各列選択トランジスタ５４を順次駆動し、各列選択トランジスタ５４の導通・非導通制御を行なうようになっている。

読み出し線５５は、一方が増幅器５７を介して出力端子ＯＵＴに接続されており、他方が負荷トランジスタ５６を介してグランド電位（ＧＮＤ）に接続されている。
そして、垂直走査回路５８によって行線５２が選択されると、選択された行線５２に接続された行選択トランジスタ５１は導通状態（オン状態）となる。行選択トランジスタ５１が導通状態となると、赤外線センサ素子（各画素）６からの出力信号が、入力回路４、ソースフォロワトランジスタ５０及び行選択トランジスタ５１を介して、列線５３に出力される。

一方、水平走査回路５９によって列選択トランジスタ５４が選択されると、選択された列選択トランジスタ５４は導通状態（オン状態）となる。列選択トランジスタ５４が導通状態となると、上述のようにして各列線５３に出力されている出力信号が、列選択トランジスタ５４を介して読み出し線５５に出力される。読み出し線５５に出力された出力信号は増幅器２８を介して出力端子ＯＵＴに出力される。

このように構成される赤外線アレイセンサ１０は、例えば図４に示すような赤外線撮像装置１１に備えられる。
つまり、赤外線撮像装置１１は、図４に示すように、内部に赤外線アレイセンサ１０を備え、赤外線アレイセンサ１０に赤外線（ＩＲ）を入射させるためのレンズ（入射レンズ）１２を有する筐体１３と、装置全体の制御を行なうコントローラ［制御部；ＣＰＵ、パーソナルコンピュータ（ＰＣ）など］１４と、撮像された画像を表示するモニタ１５と、ペルチェ素子１６を有する赤外線光源１７と、ペルチェ素子１６を制御するための温度コントローラ１８とを備える。

また、筐体１３内には、メモリ回路（内部メモリ）１９を有する赤外線アレイセンサ（撮像デバイス）１０と、赤外線アレイセンサ１０を例えば液体窒素温度まで冷却する冷凍器（冷却器）２０と、赤外線アレイセンサ１０を駆動する駆動回路［メモリ回路（外部メモリ）２２を含む］２１と、赤外線アレイセンサ１０からの出力信号を処理する信号処理回路２３とが設けられており、コントローラ１４によって制御されるようになっている。

ここで、信号処理回路２３は、赤外線アレイセンサ１０からの出力信号（アナログ信号）をデジタル信号に変換するＡ／Ｄ変換回路２４と、Ａ／Ｄ変換回路２４からの出力信号（デジタル信号）を演算処理する演算回路２５と、演算回路２５によって生成された画像データを所定のフォーマットに変換するフォーマット変換回路２６と、フォーマット変換回路２６からの出力信号（デジタル信号）をアナログ信号に変換するＤ／Ａ変換回路２７とを備える。そして、Ｄ／Ａ変換回路２７からの出力信号（アナログ信号）がモニタ１５へ送られ、モニタ１５上に撮像画像が表示されるようになっている。

ここでは、演算回路２５は、補正データメモリ２８に格納されている補正データに基づいてデジタル信号に対して所定の補正処理を行なう。この補正処理は、例えば各赤外線センサ素子６のゲインやオフセットなどの補正処理である。
また、演算回路２５は、欠陥アドレスメモリ２９に格納されている赤外線アレイセンサ１０の欠陥画素の情報に基づいて、欠陥アドレスの画像データを隣接画素の画像データに置き換えるなどの処理も行なう。

また、赤外線光源（キャリブレーション用赤外線光源）１７は、ペルチェ素子１６によって温度制御することによって、赤外線アレイセンサ１０に面内で均一な赤外線を照射するためのものである。赤外線光源１７としては、黒体とみなせるように例えば表面を艶消しの黒で塗装した金属板を用いれば良い。そして、この金属板の表面の温度をペルチェ素子１６によって制御するようにすれば良い。この赤外線光源１７は、移動可能に構成されており、キャリブレーション時に、レンズ１２の前に位置させ、撮像時に、撮像対象から放射され、レンズ１２を介して赤外線アレイセンサ１０に入射する赤外線の光路外に退避させることができるようになっている（図４参照）。なお、赤外線光源１７は、各赤外線センサ素子６のゲインやオフセットを調整する際にも用いられる。

ところで、チップ全体において、感光材料として用いられる化合物半導体材料の均一性を向上させるのが難しく、赤外線アレイセンサ１０を構成する赤外線センサ素子６間で感度にばらつきが生じてしまう。この結果、アレイセンサ１０によって撮像された画像には、例えば図５（Ａ）に示すような感度ムラが生じ、画質が低下してしまう。
つまり、均一な光を入射したとしても、高感度な赤外線センサ素子（画素）に流れる信号電流は多く、低感度な赤外線センサ素子（画素）に流れる信号電流は少ないため、チップ面内で信号電流がばらついてしまい、不均一になってしまう。

この場合、赤外線アレイセンサ内の信号処理回路が扱える電流には上限があるため、信号電流が多く流れる高感度な赤外線センサ素子の出力をダイナミックレンジ内に収めることが必要になる。赤外線センサ素子アレイを構成する全ての赤外線センサ素子のバイアス電圧を同一にする場合、信号電流が少ししか流れない低感度な赤外線センサ素子の出力量を制御するバイアス電圧も低くなってしまい、局所的に極端に暗い画素（欠陥画素）ができてしまい、撮像画像の画質が劣化することになる。

そこで、本実施形態では、赤外線アレイセンサ１０を複数の領域（ブロック）に分割し［図５（Ｂ）参照］、赤外線センサ素子６の出力量を制御しうるバイアス電圧Ｖｂを、領域毎に個別に印加するようにしている。これにより、各領域に含まれる各赤外線センサ素子６に対して、区分された領域毎に異なるバイアス電圧を印加することができるため、多くの信号電流が流れる領域（高感度領域）には比較的低いバイアス電圧を印加し、少ない信号電流が流れる領域（低感度領域）には比較的高いバイアス電圧を印加することができる。この結果、信号電流のチップ面内でのバラツキを小さくして全体的に均一にすることができ、赤外線アレイセンサ１０における撮像画像の感度ムラを低減し、画質を向上させることができる［図５（Ｃ）参照］。

このため、本実施形態では、赤外線アレイセンサ１０を構成する信号処理回路アレイ２は、図１に示すように、少なくとも１つの赤外線センサ素子６（少なくとも１つの入力回路４）を含む複数の領域（ブロック）３０毎に、赤外線センサ素子６の出力量を制御するバイアス電圧として同一のバイアス電圧を供給するバイアス電圧供給回路７を備える。なお、図１では、チップを４つの領域３０に分割し、１つの領域３０に４つの赤外線センサ素子６（入力回路４）が含まれる場合を示している。

具体的には、バイアス電圧供給回路７は、図１に示すように、複数の領域３０毎のバイアス電圧値を保持するメモリ回路（内部メモリ）１９と、メモリ回路１９に接続され、バイアス電圧値に応じてバイアス電圧Ｖｂを発生させる複数のデジタル／アナログ変換回路（Ｄ／Ａ変換回路）３１とを備える。
本実施形態では、Ｄ／Ａ変換回路３１は、図１に示すように、複数の領域３０毎に１つずつ設けられており、各領域３０に含まれる少なくとも１つの赤外線センサ素子６（ここでは４つの赤外線センサ素子６）から出力される信号が入力回路４に接続されている。

また、本実施形態では、図４に示すように、駆動回路２１は、メモリ回路（外部メモリ）２２を有し、このメモリ回路２２に、チップ内の各領域３０に含まれる赤外線センサ素子６の出力量を制御するバイアス電圧を供給するためのバイアス電圧値が記憶されている（図６のステップＳ１０参照）。なお、このバイアス電圧値の設定方法については後述する。

そして、撮像時に、コントローラ１４が、駆動回路２１のメモリ回路（外部メモリ）２２から領域３０毎に設定されているバイアス電圧値を読み出し、これらを赤外線アレイセンサ１０に備えられるバイアス電圧供給回路７内のメモリ回路（内部メモリ）１９に記憶させる（図６のステップＳ２０参照）。
次に、メモリ回路（内部メモリ）１９から読み出した領域３０毎のバイアス電圧値（デジタル値）を、領域３０毎に設けられたＤ／Ａ変換回路３１によってバイアス電圧Ｖｂ（アナログ値）に変換する（即ち、Ｄ／Ａ変換回路３１でバイアス電圧Ｖｂを発生させる）。そして、バイアス電圧Ｖｂを、各領域３０に含まれる各赤外線センサ素子６のそれぞれに接続された入力回路４に供給して、領域３０毎に各赤外線センサ素子６の出力量を制御するようになっている（図６のステップＳ３０参照）。なお、例えばフレーム毎あるいはブランキング毎に、各領域に含まれる赤外線センサ素子に接続された入力回路４に印加するバイアス電圧をリフレッシュするようにして、バイアス電圧の印加を動的に行なうようにしても良い（図６中、ステップＳ３０からの点線で示すループ参照）。

なお、本実施形態では、チップを４つの領域３０に分割し、１つの領域３０に４つの赤外線センサ素子６（入力回路４）が含まれる場合を例に挙げて説明しているが、これに限られるものではなく、例えば１つの領域に少なくとも１つの赤外線センサ素子（入力回路）が含まれていれば良く、これによりも多くても良いし、少なくても良い。特に、十分に多数の領域に分け、分解能の十分に細かなＤ／Ａ変換回路（バイアス電圧を十分に細かく設定できるもの）を設ければ、赤外線アレイセンサの不均一に起因するチップ面内の信号電流のバラツキを十分に小さくすることができる。この結果、欠陥画素数を減らすことができ、十分に画質を向上させることができる。但し、例えば１つの領域に１つの赤外線センサ素子（入力回路）だけが含まれるようにすると、全ての赤外線センサ素子に対してＤ／Ａ変換回路を設けなくてはならないため、チップ全体の面積が大きくなってしまうことになる。

次に、本実施形態にかかるアレイセンサ（赤外線アレイセンサ）のバイアス電圧設定方法について、図６を参照しながら説明する。
本実施形態では、例えば装置出荷前、装置使用前、装置使用中などのキャリブレーション時に、一定温度の赤外線光源１７をレンズ１２の前（赤外線アレイセンサ１０の正面）に位置させ（図４参照）、レンズ１２を介して赤外線アレイセンサ１０に予め定められた均一な赤外線を入射させた上で、コントローラ１４が、バイアス電圧設定用プログラムを実行して、以下のような処理を行なうことで、赤外線アレイセンサ１０を構成する各赤外線センサ素子６のそれぞれの出力量を制御するバイアス電圧が領域３０毎に設定される。これにより、赤外線アレイセンサ１０の全ての領域３０に含まれる赤外線センサ素子６の信号電流がほぼ一定になるように自動調整することができる。

まず、図６に示すように、赤外線アレイセンサ（チップ）１０の全ての領域３０に含まれる赤外線センサ素子６のそれぞれの出力量を制御するために、バイアス電圧値として初期値（例えば０Ｖ）を設定（仮設定）して（バイアス電圧値を仮設定する手段）、バイアス電圧を供給する（バイアス電圧を供給する手段；ステップＡ１０）。
次いで、赤外線センサ素子６から出力される電流値（出力値；センサ出力）を検出し（出力値を検出する手段）、これに基づいて領域３０毎に平均値（平均電流値）を算出する（平均値を算出する手段；ステップＡ２０）。

次に、領域３０毎に算出された平均値が、予め設定した基準値（基準電流値）以上であるか否かを判定する（ステップＡ３０）。
この結果、平均値が基準値以上であると判定された領域３０については、その領域３０に含まれる赤外線センサ素子６の出力量を制御するバイアス電圧を供給するためのバイアス電圧値として、上記初期値を設定（本設定）する（バイアス電圧値を本設定する手段；ステップＡ５０）。ここでは、上記初期値をチップ外部のメモリ回路（外部メモリ）２２に記憶させることでバイアス電圧値の本設定を行なう。

一方、平均値が基準値よりも小さいと判定された領域３０については、上記初期値に予め設定された電圧値（例えば２０ｍＶ）を加算したものをバイアス電圧値として設定（仮設定）して、その領域３０に含まれる赤外線センサ素子６に接続された入力回路４にバイアス電圧を供給する（ステップＡ４０）。
次いで、ステップＡ２０に戻り、再び、ステップＡ２０、ステップＡ３０、ステップＡ４０又はステップＡ５０の処理を行なう。

つまり、赤外線センサ素子６から出力される電流値（出力値；センサ出力）を検出し、これに基づいて領域３０毎に平均値（平均電流値）を算出する。
次いで、領域３０毎に算出された平均値が、予め設定した基準値（基準電流値）以上であるか否かを判定し、平均値が基準値以上であると判定された領域３０については、その領域３０に含まれる赤外線センサ素子６の出力量を制御するバイアス電圧を供給するためのバイアス電圧値として、上記バイアス電圧値（初期値に設定電圧値を加えたもの）を設定（本設定）する。ここでは、上記バイアス電圧値（初期値に設定電圧値を加えたもの）をチップ外部のメモリ回路（外部メモリ）２２に記憶させることでバイアス電圧値の本設定を行なう。

以後、赤外線アレイセンサ１０の全ての領域３０に含まれる赤外線センサ素子６の出力量を制御するバイアス電圧を供給するためのバイアス電圧値が本設定されるまで、ステップＡ２０、ステップＡ３０、ステップＡ４０又はステップＡ５０の処理を繰り返す。
このように、本実施形態では、赤外線アレイセンサ１０を構成する複数の赤外線センサ素子６のそれぞれの出力量を制御するバイアス電圧を供給するためのバイアス電圧値を仮設定し、バイアス電圧値に基づいてバイアス電圧を供給し、各センサ素子６からの出力値を検出し、少なくとも１つの赤外線センサ素子６を含む複数の領域３０毎に、各赤外線センサ素子６からの出力値の平均値を算出し、平均値が基準値以上であるか否かを判定し、平均値が基準値以上であると判定された領域３０について、その領域３０に含まれる赤外線センサ素子６のそれぞれの出力量を制御するためのバイアス電圧値として上記バイアス電圧値を本設定するようにしている。

なお、本実施形態では、各領域３０に数種類のバイアス電圧値を仮設定してバイアス電圧を順次印加し、センサ出力の平均値が基準値以上であった場合に、そのときに印加していたバイアス電圧値を、その領域３０に含まれる各赤外線センサ素子６のそれぞれの出力量を制御するためのバイアス電圧値として本設定するようにしているが、これに限られるものではなく、センサ出力の平均値に基づいて、複数の領域毎に各センサ素子のそれぞれの出力量を制御するためのバイアス電圧値を本設定すれば良く、例えば、センサ出力の平均値が予め設定した基準値に等しくなった場合に、そのときのバイアス電圧値を、その領域に含まれる各赤外線センサ素子のそれぞれの出力量を制御するためのバイアス電圧値として本設定するようにしても良い。

したがって、本実施形態にかかるアレイセンサ、アレイセンサのバイアス電圧設定方法、撮像装置によれば、撮像画像の感度ムラを低減し、画質を向上させることができるという利点がある。
［第２実施形態］
次に、第２実施形態にかかるアレイセンサ、アレイセンサのバイアス電圧設定方法、撮像装置について、図７を参照しながら説明する。

本実施形態にかかるアレイセンサ（赤外線アレイセンサ）は、上述の第１実施形態のものに対し、図７に示すように、領域３０毎に１つのサンプル／ホールド回路３２を設け、少なくとも２つの領域３０に含まれる赤外線センサ素子６に接続された入力回路４に１つのＤ／Ａ変換回路３１を介してバイアス電圧を供給できるようにし、少なくとも２つの領域３０に含まれる赤外線センサ素子６に接続された入力回路４にバイアス電圧を供給するための配線の一部（バイアス電圧供給用列線）３３を共用している点が異なる。これにより、バイアス電圧を供給するために用いるＤ／Ａ変換回路３１の数を減らすことができる。なお、図７では、上述の第１実施形態のもの（図１参照）と同一のものには同一の符号を付している。

このため、本実施形態では、バイアス電圧供給回路７は、複数の領域３０毎のバイアス電圧値を保持するメモリ回路１９と、複数の領域３０毎に１つずつ設けられたサンプル／ホールド回路（Ｓ／Ｈ回路）３２と、メモリ回路１９に接続され、かつ、少なくとも２つのＳ／Ｈ回路３２に接続され、バイアス電圧値に応じてバイアス電圧を発生させるデジタル／アナログ変換回路（Ｄ／Ａ変換回路）３１と、Ｄ／Ａ変換回路３１に接続された少なくとも２つのＳ／Ｈ回路３２の中から１つのＳ／Ｈ回路３２を選択するための垂直走査回路３４とを備える。

つまり、本実施形態では、メモリ回路１９に接続されたＤ／Ａ変換回路３１は、図７に示すように、少なくとも２つの領域３０に対して１つ設けられており、各領域３０に含まれる赤外線センサ素子６（ここでは４つの赤外線センサ素子６）に接続された入力回路４に、領域３０毎に１つずつ設けられたＳ／Ｈ回路３２を介して接続されている。
また、本実施形態では、上述の第１実施形態におけるライン毎の画素出力を選択するために用いられる垂直走査回路（第１垂直走査回路；第１垂直シフトレジスタ）５８のほかに、Ｓ／Ｈ回路３２を選択するための垂直走査回路（第２垂直走査回路；第２垂直シフトレジスタ）３４を備える。この第２垂直走査回路３４は、バイアス電圧供給用行線３５を介して、複数のＳ／Ｈ回路３２の中の一部のＳ／Ｈ回路３２に接続されている。

ここでは、Ｓ／Ｈ回路３２は、トランジスタ（バイアス電圧供給用行選択トランジスタ；行選択スイッチ）３２Ａと、このトランジスタ３２Ａに接続されたコンデンサ（キャパシタ）３２Ｂとを備え、Ｄ／Ａ変換回路３１から出力されるバイアス電圧（出力電圧）をサンプリングしてホールドする回路である。そして、トランジスタ３２Ａのドレイン端子には、バイアス電圧供給用列線３３が接続されており、ゲート端子にバイアス電圧供給用行線３５が接続されており、ソース端子に各入力回路４にバイアス電圧を供給するための配線３６が接続されている。なお、赤外線センサ素子６は等間隔に設けられるが、これに対応する信号処理回路はＳ／Ｈ回路３２を避けて配置されている。

このように、本実施形態のバイアス電圧供給回路７は、上述の第１実施形態のものと比較して、Ｓ／Ｈ回路３２、バイアス電圧供給用列線３３、バイアス電圧供給用行線３５及び第２垂直走査回路３４が追加されている。そして、領域３０毎に設けられたＳ／Ｈ回路３２に接続されたバイアス電圧供給用列線３３毎（コラム毎）に１つずつＤ／Ａ変換回路３１が設けられている。

このようにしてバイアス電圧供給回路７を構成する場合、撮像時に、コントローラ１４によって、以下のような制御が行なわれることになる。
つまり、まず、駆動回路２１のメモリ回路（外部メモリ）２２から領域３０毎に設定されているバイアス電圧値を読み出し、これらを赤外線アレイセンサ１０に備えられるバイアス電圧供給回路７内のメモリ回路（内部メモリ）１９に記憶させる。

次に、メモリ回路（内部メモリ）１９から読み出した領域３０毎のバイアス電圧値（デジタル値）をＤ／Ａ変換回路３１によってバイアス電圧Ｖｂ（アナログ値）に変換する（即ち、Ｄ／Ａ変換回路３１でバイアス電圧Ｖｂを発生させる）。
そして、バイアス電圧Ｖｂを、領域３０毎に設けられたＳ／Ｈ回路３２を介して、各領域３０に含まれる各赤外線センサ素子６のそれぞれに接続された各入力回路４に供給して、領域３０毎に各赤外線センサ素子６の出力量を制御する。

具体的には、第２垂直走査回路３４の動作クロックの１周期（１フレーム）毎に、複数のバイアス電圧供給用行線３５の中の１つのバイアス電圧供給用行線３５が選択され、これに接続されている各Ｓ／Ｈ回路３２のトランジスタ３２Ａがオン状態（導通状態）となり、各Ｓ／Ｈ回路３２のそれぞれに接続されている各Ｄ／Ａ変換回路３１からのバイアス電圧Ｖｂが、各Ｓ／Ｈ回路３２のコンデンサ３２Ｂを介して、各領域３０に含まれる各赤外線センサ素子６のそれぞれに接続された各入力回路４に供給される。この場合、第２垂直走査回路３４の動作クロックの１周期（１フレーム）毎に、バイアス電圧を設定しようとしている領域３０のバイアス電圧値をメモリ回路（内部メモリ）１９から読み出し、各Ｄ／Ａ変換回路３１によってバイアス電圧Ｖｂに変換するようにして、各Ｄ／Ａ変換回路３１から出力されるバイアス電圧Ｖｂを更新するようにする。

なお、その他の詳細は、上述の第１実施形態のものと同じであるため、ここではその説明を省略する。
したがって、本実施形態にかかるアレイセンサ、アレイセンサのバイアス電圧設定方法、撮像装置によれば、上述の第１実施形態の場合と同様に、撮像画像の感度ムラを低減し、画質を向上させることができるという利点がある。
［第３実施形態］
次に、第３実施形態にかかるアレイセンサ、アレイセンサのバイアス電圧設定方法、撮像装置について、図８，図９を参照しながら説明する。

本実施形態にかかるアレイセンサ（赤外線アレイセンサ）は、上述の第２実施形態のものに対し、図８に示すように、読出回路５の列線５３（画素出力の垂直出力線）とバイアス電圧供給回路７のバイアス電圧供給用列線３３（少なくとも２つのＳ／Ｈ回路３２を結ぶ配線；Ｄ／Ａ変換回路３１の出力線）とを共用し、時分割で読出用列線５３又はバイアス電圧供給用列線３３として用いるように構成されている点が異なる。この場合、これにより、バイアス電圧を供給するための配線を減らすことができる。なお、図８では、上述の第２実施形態のもの（図７参照）と同一のものには同一の符号を付している。

このため、本実施形態では、赤外線センサ素子６からの出力信号を読み出すための読出用列線５３［赤外線センサ素子６からの信号を出力する出力線（出力バス配線）］に、垂直ブランキング期間にオン状態（導通状態）となるトランジスタ（即ち、垂直ブランキング信号に応じてオン状態となるトランジスタ３７を介して、Ｄ／Ａ変換回路３１を接続している。また、Ｓ／Ｈ回路３２は、読出用列線５３に接続している。つまり、Ｄ／Ａ変換回路３１とＳ／Ｈ回路３２とが、トランジスタ３７及び読出用列線５３を介して接続されている。なお、トランジスタ３７は、画素出力の読み出し（読出回路）とバイアス電圧の供給（バイアス電圧供給回路）とを切り替えるスイッチである。

このようにして、上述の第２実施形態のバイアス電圧供給用列線３３を省略し、読出用列線５３をバイアス電圧供給用列線３３として用いるようにすることで、垂直ブランキング期間には、読出用列線５３を介して画素出力が行われず、バイアス電圧供給用列線３３として機能する読出用列線５３及びＳ／Ｈ回路３２を介して、Ｄ／Ａ変換回路３１から各赤外線センサ素子６に接続された各入力回路４へバイアス電圧Ｖｂが供給されることになる。つまり、垂直ブランキング期間に（時分割で）、第２垂直走査回路３４によって選択されたバイアス電圧供給用行線３５に接続され、領域３０毎に設けられたＳ／Ｈ回路３２を介して（ライン毎に）、各赤外線センサ素子６に接続された各入力回路４にバイアス電圧Ｖｂが印加されることになる。

このように、本実施形態のバイアス電圧供給回路７は、上述の第１実施形態のものと比較して、Ｓ／Ｈ回路３２、読出回路５の列線５３と共用されるバイアス電圧供給用列線３３、バイアス電圧供給用行線３５及び第２垂直走査回路３４が追加されている。そして、領域３０毎に設けられたＳ／Ｈ回路３２に接続されたバイアス電圧供給用列線３３毎（コラム毎）に１つのトランジスタ３７及び１つのＤ／Ａ変換回路３１が設けられている。

このようにしてバイアス電圧供給回路７を構成する場合、撮像時に、コントローラ１４によって、以下のような制御が行なわれることになる。
つまり、まず、駆動回路２１のメモリ回路（外部メモリ）２２から領域３０毎に設定されているバイアス電圧値を読み出し、これらを赤外線アレイセンサ１０に備えられるバイアス電圧供給回路７内のメモリ回路（内部メモリ）１９に記憶させる。

次に、メモリ回路（内部メモリ）１９から読み出した領域３０毎のバイアス電圧値（デジタル値）をＤ／Ａ変換回路３１によってバイアス電圧Ｖｂ（アナログ値）に変換する（即ち、Ｄ／Ａ変換回路３１でバイアス電圧Ｖｂを発生させる）。
そして、バイアス電圧Ｖｂを、領域３０毎に設けられたＳ／Ｈ回路３２を介して、各領域３０に含まれる各赤外線センサ素子６のそれぞれに接続された各入力回路４に供給して、領域３０毎に各赤外線センサ素子６の出力量を制御する。

具体的には、図９に示すように、第２垂直走査回路３４の動作クロックの１周期（１フレーム）毎に、複数のバイアス電圧供給用行線３５の中の１つのバイアス電圧供給用行線３５が選択され、これに接続されている各Ｓ／Ｈ回路３２のトランジスタ３２Ａがオン状態（導通状態）となる。
一方、第２垂直走査回路３４の動作クロックの１周期（１フレーム）内で、第１垂直走査回路５８の動作クロックの１周期（１ライン）毎に、読出回路５を構成する複数の行線５２の中の１つの行線５２が選択される。そして、第１垂直走査回路５８の動作クロックの１周期（１ライン）内で、水平走査回路５９の動作クロックの１周期（１カラム）毎に、読出回路５を構成する複数の列線５３の中の１つの列線５３が選択される。これにより、選択された行線５２及び列線５３に接続された赤外線センサ素子６からの出力（画素出力）が順に読み出されることになる。

ここで、行線５３の数は、第２垂直走査回路３４の動作クロックの１周期（１フレーム）内の第１垂直走査回路５８の動作クロック数よりも少ないため、どの画素出力も選択されない期間（垂直ブランキング期間）がある。この垂直ブランキング期間には、読出回路５の列線５３は画素出力の読み出しに用いられない。このため、垂直ブランキング期間に、読出回路５の列線（出力線）５３を、バイアス電圧供給回路７のバイアス電圧供給用列線３３として用いるようにしている。

上述のようにして、１つのバイアス電圧供給用行線３５が選択され、これに接続されている各Ｓ／Ｈ回路３２のトランジスタ３２Ａがオン状態になっているときに、垂直ブランキング期間になって垂直ブランキング信号（垂直ＢＬＫ）が出力されると、これに応じて、各Ｄ／Ａ変換回路３１と各列線５３（バイアス電圧供給用列線３３）との間に設けられた各トランジスタ３７がオン状態（導通状態）となり、各Ｄ／Ａ変換回路３１からのバイアス電圧Ｖｂが、各Ｓ／Ｈ回路３２のコンデンサ３２Ｂを介して、各領域３０に含まれる各赤外線センサ素子６のそれぞれに接続された各入力回路４に供給される。つまり、本実施形態では、垂直ブランキング期間に、選択されたバイアス電圧供給用行線３５に接続されている各Ｓ／Ｈ回路３２のコンデンサ３２Ｂをリフレッシュする。そして、複数のバイアス電圧供給用行線３５の全てが選択されることで、全てのＳ／Ｈ回路３２のコンデンサ３２Ｂがリフレッシュされることになる。

この場合、第２垂直走査回路３４の動作クロックの１周期（１フレーム）毎に（図９中、矢印で示すタイミングで）、バイアス電圧を設定しようとしている領域３０のバイアス電圧値をメモリ回路（内部メモリ）１９から読み出し、各Ｄ／Ａ変換回路３１によってバイアス電圧に変換するようにして、各Ｄ／Ａ変換回路３１から出力されるバイアス電圧を更新するようにする。

なお、その他の詳細は、上述の第２実施形態のものと同じであるため、ここではその説明を省略する。
したがって、本実施形態にかかるアレイセンサ、アレイセンサのバイアス電圧設定方法、撮像装置によれば、上述の第２実施形態の場合と同様に、撮像画像の感度ムラを低減し、画質を向上させることができるという利点がある。
［その他］
なお、本発明は、上述した各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することができる。

例えば、撮像装置は、上述の各実施形態の構成に限られるものではない。例えば、撮像装置を、アレイセンサと、コントローラとを備え、コントローラが、アレイセンサを構成する複数のセンサ素子のそれぞれの出力量を制御するバイアス電圧を供給するためのバイアス電圧値を仮設定する手段と、バイアス電圧値に基づいてバイアス電圧を供給する手段と、各センサ素子からの出力値を検出する手段と、少なくとも１つのセンサ素子を含む複数の領域毎に、各センサ素子からの出力値の平均値を算出する手段と、平均値に基づいて、複数の領域毎に各センサ素子のそれぞれの出力量を制御するためのバイアス電圧値を本設定する手段とを備えるものとして構成されていれば良い。つまり、上述の各実施形態におけるコントローラによる制御（アレイセンサのバイアス電圧設定方法）は、上述の各実施形態におけるアレイセンサとは異なる構成のアレイセンサに対しても適用することができる。

また、上述の各実施形態では、信号処理回路アレイ２がバイアス電圧供給回路７を含むものとして構成しているが、これに限られるものではなく、例えば、信号処理回路アレイとは別に（即ち、赤外線アレイセンサとは別に）バイアス電圧供給回路を設け、信号処理回路アレイに接続するようにしても良い。

本発明の第１実施形態にかかるアレイセンサを構成する信号処理回路アレイの回路構成を示す図である。 本発明の第１実施形態にかかるアレイセンサの構成を示す模式図である。 本発明の第１実施形態にかかるアレイセンサを構成する信号処理回路アレイに含まれる入力回路の構成を示す図である。 本発明の第１実施形態にかかるアレイセンサを備える撮像装置の構成を示す図である。 （Ａ）〜（Ｃ）は、本発明の課題、原理及び作用・効果を説明するための図である。 本発明の第１実施形態にかかるアレイセンサのバイアス電圧設定方法を説明するための図である。 本発明の第２実施形態にかかるアレイセンサを構成する信号処理回路アレイの回路構成を示す図である。 本発明の第３実施形態にかかるアレイセンサを構成する信号処理回路アレイの回路構成を示す図である。 本発明の第３実施形態にかかるアレイセンサの動作を説明するためのタイムチャートである。

符号の説明

１ センサ素子アレイ（赤外線センサ素子アレイ）
２ 信号処理回路アレイ
３ 導電バンプ
４ 入力回路
５ 読出回路
６ センサ素子（赤外線センサ素子）
７ バイアス電圧供給回路
１１ 撮像装置（赤外線撮像装置）
１０ アレイセンサ（赤外線アレイセンサ）
１２ レンズ
１３ 筐体
１４ コントローラ
１５ モニタ
１６ ペルチェ素子
１７ 赤外線光源（光源）
１８ 温度コントローラ
１９ メモリ回路（内部メモリ）
２０ 冷凍器
２１ 駆動回路
２２ メモリ回路（外部メモリ）
２３ 信号処理回路
２４ Ａ／Ｄ変換回路
２５ 演算回路
２６ フォーマット変換回路
２７ Ｄ／Ａ変換回路
２８ 補正データメモリ
２９ 欠陥アドレスメモリ
３０ 領域
３１ Ｄ／Ａ変換回路
３２ Ｓ／Ｈ回路
３２Ａ トランジスタ
３２Ｂ コンデンサ（キャパシタ）
３３ バイアス電圧供給用列線
３４ 垂直走査回路（第２垂直走査回路）
３５ バイアス電圧供給用行線
３６ 配線
３７ トランジスタ
４０ オペアンプ
４１ フィードバックループ
４２ Ｓ／Ｈ回路
４３ キャパシタ
４４ リセットトランジスタ
５０ ソースフォロワトランジスタ
５１ 行選択トランジスタ
５２ 行線
５３ 列線（出力線）
５４ 列選択トランジスタ
５５ 読み出し線（出力線）
５６ 負荷トランジスタ
５７ 増幅器（出力アンプ）
５８ 垂直走査回路（第１垂直走査回路）
５９ 水平走査回路

Claims (4)

1. 複数のセンサ素子を備えるセンサ素子アレイと、
   前記複数のセンサ素子のそれぞれに接続された信号処理回路アレイと、
   少なくとも１つのセンサ素子を含む複数の領域毎に、前記センサ素子の出力量を制御するバイアス電圧を供給するバイアス電圧供給回路とを備え、
   前記バイアス電圧供給回路は、
   前記複数の領域毎のバイアス電圧値を保持するメモリ回路と、
   前記複数の領域毎に１つずつ設けられたサンプル／ホールド回路と、
   前記メモリ回路に接続され、かつ、少なくとも２つのサンプル／ホールド回路に接続され、前記バイアス電圧値に応じてバイアス電圧を発生させるデジタル／アナログ変換回路と、
   前記デジタル／アナログ変換回路に接続された少なくとも２つのサンプル／ホールド回路の中から１つのサンプル／ホールド回路を選択するための走査回路とを備えることを特徴とするアレイセンサ。
2. 前記センサ素子アレイは、入力光に応答して電気信号を生成する複数の光電変換素子が行列状に形成された光電変換素子アレイであることを特徴とする、請求項１記載のアレイセンサ。
3. 前記バイアス電圧供給回路は、
   前記センサ素子からの信号を出力する出力線に設けられ、垂直ブランキング期間にオン状態となるスイッチを備え、
   前記デジタル／アナログ変換回路と前記サンプル／ホールド回路とが、前記スイッチ及び前記出力線を介して接続されて構成されていることを特徴とする、請求項１又は２に記載のアレイセンサ。
4. アレイセンサを備え、
   前記アレイセンサが、
   複数のセンサ素子を備えるセンサ素子アレイと、
   前記複数のセンサ素子のそれぞれに接続された信号処理回路アレイと、
   少なくとも１つのセンサ素子を含む複数の領域毎に、前記センサ素子の出力量を制御するバイアス電圧を供給するバイアス電圧供給回路とを備え、
   前記バイアス電圧供給回路は、
   前記複数の領域毎のバイアス電圧値を保持するメモリ回路と、
   前記複数の領域毎に１つずつ設けられたサンプル／ホールド回路と、
   前記メモリ回路に接続され、かつ、少なくとも２つのサンプル／ホールド回路に接続され、前記バイアス電圧値に応じてバイアス電圧を発生させるデジタル／アナログ変換回路と、
   前記デジタル／アナログ変換回路に接続された少なくとも２つのサンプル／ホールド回路の中から１つのサンプル／ホールド回路を選択するための走査回路とを備えることを特徴とする撮像装置。