JP2007072889A - 電子機器、制御プログラム、および、コンピュータ読取り可能な記録媒体 - Google Patents

電子機器、制御プログラム、および、コンピュータ読取り可能な記録媒体 Download PDF

Info

Publication number
JP2007072889A
JP2007072889A JP2005260972A JP2005260972A JP2007072889A JP 2007072889 A JP2007072889 A JP 2007072889A JP 2005260972 A JP2005260972 A JP 2005260972A JP 2005260972 A JP2005260972 A JP 2005260972A JP 2007072889 A JP2007072889 A JP 2007072889A
Authority
JP
Japan
Prior art keywords
operator
random number
value
calculation
operands
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005260972A
Other languages
English (en)
Inventor
Shuji Kaya
周治 加悦
Seiichiro Miki
成一郎 三木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005260972A priority Critical patent/JP2007072889A/ja
Publication of JP2007072889A publication Critical patent/JP2007072889A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrically Operated Instructional Devices (AREA)
  • Calculators And Similar Devices (AREA)

Abstract

【課題】 電子機器等において問題を表示する場合に、必要とされる記憶容量を抑えつつ表示する問題の多様性を向上させる。
【解決手段】 電卓において表示する計算問題が作成される際、被演算数と演算数が乱数を基づいて決定され、また、演算子も乱数に基づいて決定される。なお、加算乗除の各演算子に対して、TF,HF,KF,DFというフラグが設定されており、各フラグは、対応する演算子が計算問題に利用されると0から1に値が変更される。また、4種類のフラグのすべてが1とされた場合には、これらのフラグの値は0に戻される。計算問題で利用される演算子は、乱数値(RND)とTF,HF,KF,DFの各フラグの値とに基づいて決定される。
【選択図】 図7

Description

本発明は、電子機器に関し、特に、コンピュータを利用してユーザに対して四則計算の問題文を提示する電子機器、制御プログラム、および、コンピュータ読取り可能な記録媒体に関する。
従来から、コンピュータを利用して、ユーザに対して問題文を提示する機器について種々の技術が開示されている。
たとえば、特許文献1には、四則演算の計算式に利用する数値を乱数に基づいて決定する暗算練習システムが開示されている。
また、特許文献2には、設問レジスタの内容に応じて乱数を発生させ、そして、発生した乱数に対応する数列や初期値等を利用して問題を発生させる技術が開示されている。
また、特許文献3には、ネットワーク型教育管理システムにおいて、問題作成装置が乱数を利用して問題を作成し、当該問題を複数の子機に送信し、そして、全子機において共有化するための技術が開示されている。
また、特許文献4には、ネットワークを利用した教育システムにおいて、予め記憶された問題テンプレートの中の未確定部分を乱数に基づいて確定させて出題する問題を完成させる技術が開示されている。
特開平5−94128号公報 特開平9−16072号公報 特開2001−100626号公報 特開2003−173131号公報
上記したように、従来から、問題を表示する装置において、問題の作成に乱数を利用することによって多様な問題を表示するための技術が提案されている。
このように、電子機器等において問題を表示する場合、表示される問題を多様なものとすることは常に望まれていることである。
なお、電子機器においてより多くの問題を記憶するようにすれば、表示される問題を多様なものとすることができると考えられる。
しかしながら、このような方法によれば、電子機器において、多くの問題を記憶するための大量のまたは大容量の記憶装置を必要とされ、電子機器の小型化および低コスト化の妨げとなると考えられる。
本発明は、かかる実情に鑑み考え出されたものであり、その目的は、電子機器等において問題を表示する場合に、必要とされる記憶容量を抑えつつ表示する問題の多様性を向上させることである。
本発明に従った電子機器は、計算問題を作成するために必要な数式を作成し、作成した計算問題を表示装置に表示する表示制御手段を含む電子機器であって、乱数を発生させる乱数発生手段と、前記乱数発生手段により得られた乱数を使用して、演算数および被演算数を設定する演算数設定手段と、前記乱数発生手段により得られた乱数を使用して、加減乗除のいずれか1つの演算子を設定する演算子設定手段とを含み、前記表示制御手段は、前記演算数設定手段によって設定された演算数および被演算数、ならびに、前記演算子設定手段によって設定された演算子を含む数式を前記表示装置に表示させることを特徴とする。
また、本発明に従った電子機器では、前記演算数設定手段は、前記演算子設定手段によって設定された演算子が減号であった場合、前記乱数発生手段により得られた乱数に含まれる2つの桁のそれぞれを使用して求めた数値の和を被演算数と設定し、前記乱数発生手段により得られた乱数に含まれるいずれかの桁を使用して求めた数値を演算数と設定することを特徴とする。
また、本発明に従った電子機器では、前記演算数設定手段は、前記演算子設定手段によって設定された演算子が除号であった場合、前記乱数発生手段により得られた乱数に含まれる2つの桁のそれぞれを使用して求めた数値の積を被演算数と設定し、前記乱数発生手段により得られた乱数に含まれる前記2つの桁を使用して求めた数値のいずれかを演算数と設定することを特徴とする。
また、本発明に従った電子機器は、前記演算子設定手段が過去に設定した1種類または複数種類の演算子を記憶する演算子記憶手段をさらに含み、前記演算子設定手段は、前記演算子記憶手段に記憶された演算子と異なる演算子を設定することを特徴とする。
また、本発明に従った電子機器では、前記演算子記憶手段は、前記演算子設定手段が以前に設定した1つまたは複数の演算子を記憶し、前記演算子設定手段は、乱数を使用して設定した演算子が前記演算子記憶手段に記憶された1つまたは複数の演算子と同じ場合には、再度、前記乱数発生手段により得られた乱数を使用して演算子を設定することを特徴とする。
また、本発明に従った電子機器では、前記演算子記憶手段は、前記演算子設定手段が以前に設定した1つまたは複数の演算子を記憶し、前記演算子設定手段は、前記乱数発生手段により得られた乱数を補正する乱数補正手段をさらに含み、乱数を使用して設定した演算子が前記演算子記憶手段に記憶された1つまたは複数の演算子と同じ場合には、前記乱数補正手段により補正された乱数を使用して演算子を設定することを特徴とする。
また、本発明に従った電子機器は、前記表示制御手段によって表示された数式を複数記憶する数式記憶手段をさらに含み、前記演算数設定手段は、前記表示制御手段が表示しようとする式が前記数式記憶手段に記憶された式と同じである場合には、再度、前記乱数発生手段により得られた乱数を使用して演算数および被演算数を設定することを特徴とする。
また、本発明に従った電子機器は、前記表示制御手段によって表示された数式を複数記憶する数式記憶手段をさらに含み、前記表示制御手段が表示しようとする式が前記数式記憶手段に記憶された式と同じである場合に、前記演算数設定手段が設定した演算数および被演算数を補正する数値補正手段をさらに含むことを特徴とする。
また、本発明に従った電子機器では、前記演算数設定手段は、演算数および被演算数を設定する場合に、当該演算数および被演算数が0に設定される確率を他の値に設定される確率よりも低下させる制御を実行することを特徴とする。
本発明に従った制御プログラムは、計算問題を作成するために必要な数式を作成し、作成した計算問題を表示装置に表示するための制御プログラムであって、コンピュータに、乱数を発生させるステップと、得られた乱数を使用して、演算数および被演算数を設定するステップと、得られた乱数を使用して、加減乗除のいずれか1つの演算子を設定するステップと、前記設定された演算数、被演算数、および、演算子を含む数式を前記表示装置に表示させるステップとを実行させることを特徴とする。
本発明に従ったコンピュータ読取り可能な記録媒体は、計算問題を作成するために必要な数式を作成し、かつ、作成した計算問題を表示装置に表示するための、上記した制御プログラムを記憶していることを特徴とする。
本発明によれば、表示装置に表示される数式において、演算数や被演算数だけでなく、演算子についても、乱数を使用して設定される。
これにより、使用する演算子の順序等をデータベース等に記憶させることなく、ランダムに演算子を使用して表示用の数式を作成できる。
したがって、電子機器等において問題を表示する場合に、必要とされる記憶容量を抑えつつ表示する問題の多様性を向上させることができる。
図1は、本発明の電子機器の一実施の形態である電卓1の外観を示す図である。
図1を参照して、電卓1は、液晶表示装置2、ONキー3、決定キー4、および、テンキー5を備えている。テンキー5は、0〜9の各数値を入力するために利用されるキーである。
電卓1は、一般の電卓と同様に計算機能を有するとともに、液晶表示装置2に計算問題を表示でき、ユーザから当該計算問題の解答の入力を受付け、そして、当該解答に対して正解であるか否かの表示を行なうことができる。
図2に、計算問題を表示した状態にある液晶表示装置2を示す。
図2を参照して、液晶表示装置2には、表示されている計算問題が何番目であるかを示す出題数表示部21、被演算数表示部22、演算子表示部23、演算数表示部24、および、解答表示部25を含む。なお、演算数表示部24と解答表示部25の間には、等号が表示されている。
なお、本明細書では、演算子を含む数式において、演算子の前に位置する数値を被演算数、演算子の後に位置する数値を演算数と呼ぶ。また、本明細書では、四則計算に利用する加減乗除の演算子のそれぞれについて、加算に利用される演算子(+)を加号、減算に利用される演算子(−)を減号、乗算に利用される演算子(×)を乗号、除算に利用される演算子(÷)を除号と呼ぶ。
図3は、本実施の形態の電卓1の制御ブロック図である。
図3を参照して、電卓1では、当該電卓1の動作を全体的に制御するCPU(Central Processing Unit)10と、入力装置12、種々の情報を記憶するメモリ100、および、上記した液晶表示装置2に表示させる内容を保持するVRAM(Video Random Access Memory)11を含む。入力装置12は、ONキー3、決定キー4、および、テンキー5等の、ユーザからの情報の入力を受付ける複数のキーから構成される。CPU10は、メモリ100に記憶された情報等に基づいて、液晶表示装置2に情報を表示させる。また、CPU10は、入力装置12において入力された情報に基づいて演算を行ない、液晶表示装置2に表示させる情報を決定する。
本実施の形態では、電卓1は、液晶表示装置2に表示させる計算問題に含まれる演算数、被演算数、および、被演算数を、乱数に基づいて設定する。電卓1では、CPU10が、ここで利用される乱数を発生させる。
メモリ100は、CPU10の発生させた乱数値(以下、適宜「RND」と記す)を一時的に格納する乱数値記憶部101、計算問題を作成する際に設定された被演算数(以下、適宜「CAL1」と記す)を一時的に格納する被演算数記憶部102、出題数表示部21に表示させる出題数(以下、適宜「PRB」と記す)のカウント値を格納する出題数記憶部103、計算問題を作成する際に設定された演算数(以下、適宜「CAL2」と記す)を一時的に格納する演算数記憶部104、出題数記憶部103に格納されたカウント値がリセットされるまでの正解数(以下、適宜「OK」と記す)を格納する正解数記憶部105、計算問題を作成する際に設定された演算子に対応する情報(以下、適宜「OPE」と記す)を一時的に格納する演算子記憶部106、その時点で設定されている演算数および被演算数を特定する情報(以下、適宜「TMP」と記す)を記憶する仮バッファ107、ユーザからテンキー5を用いて入力された値(以下、適宜「IN」と記す)を一時的に格納する入力値記憶部108、加減乗除の各演算子に関するフラグ(TF,HF,KF,DF)を記憶する演算子フラグ記憶部109、および、前回作成した計算問題における演算子を特定する情報(POPE[0])および前々回作成した計算問題における演算子を特定する情報(POPE[1])を格納する出題演算子記憶部110を含む。
本実施の形態では、OPEはたとえば「1」〜「4」の値をとり、「1」の値が加号に対応し、「2」の値が減号に対応し、「3」の値が乗号に対応し、「4」の値が除号に対応する。
また、メモリ100は、演算子ごとに、過去5回出題した計算問題に利用した被演算数および演算数を記憶する、足し算問題記憶部111、引き算問題記憶部112、掛算問題記憶部113、および、割算問題記憶部114を含む。
具体的には、加号については、新しいものから順にPT[0]、PT[1]、PT[2]、PT[3]、PT[4]として足し算問題記憶部111に記憶されている。たとえば、前回の加号を演算子として出題された(液晶表示装置2に表示された)練習問題が、「7+9=」というものであった場合、PT[0]としては、被演算数の「7」と演算数の「9」とを利用した2桁の数字である、「79」という値が記憶される。なお、PT[0]〜PT[4]等の値は、被演算数と演算数とが区別される態様で記憶されていれば、必ずしも2桁の数値とされる必要はない。
また、減号については、新しいものから順にPH[0]、PH[1]、PH[2]、PH[3]、PH[4]として引き算問題記憶部112に記憶されている。また、乗号については、新しいものから順にPK[0]、PK[1]、PK[2]、PK[3]、PK[4]として掛算問題記憶部113に記憶されている。また、除号については、新しいものから順にPW[0]、PW[1]、PW[2]、PW[3]、PW[4]として割算問題記憶部114に記憶されている。
ここで、足し算問題記憶部111、引き算問題記憶部112、掛算問題記憶部113、および、割算問題記憶部114には、それぞれ過去5回出題した計算問題の被演算数および演算数が記憶されているが、過去5回に限ったものではなく、5つ以上もしくは5つ未満の計算問題を記憶しても構わない。
次に、電卓1の、計算問題を表示する際の動作について、図4を参照して説明する。図4は、電卓1においてONキー3が入力された際にCPU10が実行する計算ドリル処理のフローチャートである。なお、当該計算ドリル処理では、1回の処理で最大100問の計算問題が表示される。
図4を参照して、ONキー3が入力されると、CPU10は、まずステップS10で、メモリ100に格納された値の初期化を行なう。具体的には、ステップS10では、出題数が「1」とされ、正解数が「0」とされ、演算子フラグ記憶部109に格納された各演算子のフラグが「0」とされ、出題演算子記憶部110に格納されたPOPE[0]およびPOPE[1]が「0」とされ、そして、足し算問題記憶部111のPT[0]〜PT[4]、引き算問題記憶部112のPH[0]〜PH[4]、掛算問題記憶部113のPK[0]〜PK[4]、割算問題記憶部114のPW[0]〜PW[4]が、それぞれ初期値である「100」とされる。
次に、CPU10は、ステップS20で、これから出題する計算問題における演算子を決定し、決定した演算子に対応した値を演算子記憶部106に格納する。
次に、CPU10は、ステップS30で、これから出題する計算問題における被演算数および演算数を決定し、決定した被演算数および演算数に対応した値を被演算数記憶部102および演算数記憶部104にそれぞれ格納する。
次に、CPU10は、ステップS40で、入力値記憶部108に格納されたINの値を「100」に初期化し、ステップS50に処理を進める。
ステップS50では、CPU10は、図2に示したように、出題数、計算問題、および、ユーザの入力した入力値を液晶表示装置2に表示させ、処理をステップS60に進める。
なお、出題数は、出題数記憶部103に格納された値に基づいて、出題数表示部21に表示される。
また、計算問題は、被演算数記憶部102に格納された値に基づいた被演算数と、演算子記憶部105に記憶された値に基づいた演算子と、演算数記憶部104に格納された値に基づいた演算数と、等号とによって構成され、そして、被演算数表示部22、演算子表示部23、演算数表示部24、および、演算数表示部24に隣接する等号が表示された部分に渡って表示される。
ユーザの入力した入力値は、入力値記憶部108に格納された値である。入力値記憶部108に格納される値は、ユーザがテンキー5を入力することによって適宜更新される。ただし、INの値が「100」とされている状態では、CPU10は、解答表示部25を空欄とし、数値の表示を行なわない。
ステップS60では、CPU10は、ユーザからのキー入力を待ち、キー入力がなされた場合には、入力されたキーの種類を判別する。そして、CPU10は、ONキー3が入力されたと判断するとステップS10に処理を戻し、決定キー4が入力されたと判断するとステップS100に処理を進め、そして、テンキー5が入力されたと判断するとステップS70に処理を進める。
ステップS70では、CPU10は、INの値をチェックする。そして、INの値が100であるか、または、10を越えている場合には、ステップS90に処理を進め、それ以外の場合にはステップS80に処理を進める。
ステップS90では、CPU10は、INの値を入力されたキーに対応する値に更新して、ステップS10に処理を戻す。たとえば、テンキーの中の「2」に対応するキーが入力された場合には、INの値は「2」に更新される。
一方、ステップS80では、CPU10は、現在のINの値を10の位とし、現在入力されたキーに対応する値を1の位とする値に、INの値を更新して、ステップS10に処理を戻す。たとえば、現在INの値が「1」である状態で、テンキーの中の「5」に対応するキーが入力された場合には、INの値は「15」に更新される。
また、ステップS100では、CPU10は、INの値が正解であるか否かを判断する。ここでは、CPU10は、たとえば、CAL1、OPE、および、CAL2の値から、現在出題されている計算問題の解答を算出し、当該解答と、INの値とを比較することによって、INの値が正解であるか否かを判断する。そして、正解であると判断するとステップS110に処理を進め、正解ではないと判断するとステップS120に処理を進める。
ステップS110では、CPU10は、OKの値を1加算更新して、ステップS120に処理を進める。
ステップS120では、CPU10は、PRBの値を1加算更新して、ステップS130に処理を進める。
ステップS130では、CPU10は、PRBの値が101に達したか否かを判断し、達したと判断するとステップS140へ処理を進め、まだ達していないと判断するとステップS20に処理を戻す。
ステップS140では、CPU10は、液晶表示装置2に正解数を表示させて、ステップS150に処理を進める。
ステップS150では、CPU10は、キー入力を待つ。そして、入力があった場合には、それがONキー3であるか否かを判断し、そうであればステップS10へ処理を戻す。
以上説明した処理の内容に基づいた、液晶表示装置2における表示態様を図5(A)〜図5(G)に示す。
図5(A)は、1問目の問題が表示されている状態を示す図である。出題数表示部21には「1」が表示され、被演算数表示部22には「7」が表示され、演算子表示部23には「×」が表示され、演算数表示部24には「2」が表示されている。なお、図5(A)は、INの値が「100」の状態に対応している。これにより、解答表示部25では、何も表示されていない。
図5(B)は、図5(A)に示された状態から、ステップS70〜ステップS90の処理によってINの値が入力された状態を示す。INの値が入力されることによって、INの値は初期値の「100」から別の値に更新される。これにより、解答表示部25に、INの値に対応した数値が表示される。図5(B)では、その一例として「14」が示されている。
図5(C)は、図5(B)に示された状態から、ステップS100〜ステップS130の処理が実行されたことによって、2問目の計算問題が表示されている状態を示す。図5(C)では、PRBが更新されることによって、出題数表示部21に表示される数値が「2」とされている。また、図5(C)は、INが初期値である「100」の状態を示しているため、解答表示部25には、図5(A)と同様に、何も表示されていない。
図5(D)は、図5(C)に示された状態から、ステップS70〜ステップS90の処理によってINの値が入力された状態を示す。INの値が入力されることによって、INの値は初期値の「100」から別の値に更新される。これにより、解答表示部25に、INの値に対応した数値が表示される。図5(D)では、その一例として「8」が示されている。
図5(E)は、ステップS10〜ステップS130の処理が適宜実行されて、100問目の計算問題が表示されている状態を示す。図5(E)に示された状態では、PRBが「100」となっている。これにより、出題数表示部21に表示される数値が「100」とされている。また、図5(E)は、INが初期値である「100」の状態を示しているため、解答表示部25には、図5(A)と同様に、何も表示されていない。
図5(F)は、図5(E)に示された状態から、ステップS70〜ステップS90の処理によってINの値が入力された状態を示す。INの値が入力されることによって、INの値は初期値の「100」から別の値に更新される。これにより、解答表示部25に、INの値に対応した数値が表示される。図5(F)では、その一例として「13」が示されている。
図5(G)は、図5(F)に示された状態から、ステップS100〜ステップS140の処理が実行された場合の表示態様を示す。図5(F)に示された状態から、ステップS100〜ステップS120が実行されることによってPRBの値が「101」に更新される。これによって、処理は、ステップS130からステップS140に進められる。そして、ステップS140の処理によって、図5(G)に示されるように、液晶表示装置2にOKの値が表示される。なお、本実施の形態では、一度の計算ドリルで100問の計算問題が表示されるので、正解数が、正解率と等しくなるため、図5(G)に示された表示態様では、正解数が、正解率として表示されている。
図6は、図4を参照して説明した、計算問題における演算子を決定する処理(ステップS20)のサブルーチンのフローチャートである。
図6を参照して、演算子を決定する処理では、CPU10は、まずステップS201で、乱数値(RND)を発生させる。
次に、ステップS203で、CPU10は、メモリ100に記憶された表(第1演算子決定表)に基づいて、ステップS201で発生させたRNDの値に対応する演算子を決定する。図7に、第1演算子決定表の一例を示す。
図7を参照して、第1演算子決定表では、RNDの上位2桁の値が6パターンの場合分けをされて記載されており、そして、各パターンに対応した演算子が示されている。また、第1演算子決定表では、決定された演算子とともに、括弧書きで、各演算子に対応したOPEの値が示されている。なお、本実施の形態では、CPU10は、2桁以上の桁数を有する乱数を発生させ、そして、発生された乱数の中の上位2桁が演算子の決定に利用されるが、乱数中の2桁の数が利用されれば、それは上位2桁に限定されるものではない。
第1演算子決定表では、右端に、TF,HF,KF,DFのフラグの値の組み合わせが記載されている。そして、第1演算子決定表では、RNDの値と演算子の対応関係は、これらの値の組み合わせによって異なっている。
具体的には、たとえば、TF,HF,KF,DFの値がすべて0である場合には、RNDの値が、00〜24であれば演算子は「+」に、25から49であれば演算子は「−」に、50〜74であれば演算子は「×」に、そして、75〜99であれば演算子は「÷」に、それぞれ決定される。つまり、このような場合には、4種類の演算子が計算問題の演算子として決定される確率は等しくなる。
また、たとえば、TF,HF,KFの値が0であってDFの値が1である場合には、RNDの値が、00〜33であれば演算子は「+」に、34から66であれば演算子は「−」に、そして、67〜99であれば演算子は「×」に、それぞれ決定される。つまり、このような場合には、すでにフラグの値が1とされている演算子(「÷」)以外の3種類の演算子が計算問題の演算子として決定される確率はほぼ等しくなる。
また、たとえば、TFおよびHFの値が1であってKFおよびDFの値が0である場合には、RNDの値が、00〜49であれば演算子は「×」に、そして、50から99であれば演算子は「÷」に、それぞれ決定される。つまり、このような場合には、すでにフラグの値が1とされている演算子(「+」と「−」)以外の2種類の演算子が計算問題の演算子として決定される確率は等しくなる。
また、たとえば、TF,HF,KFの値が1であってDFの値が0である場合には、RNDの値がどの値がどのような値であっても演算子が「÷」に決定される。つまり、このような場合には、すでにフラグの値が1とされている3種類の演算子(「+」、「−」、および、「×」)以外の、残りの演算子が計算問題の演算子として決定される。つまり、第1演算子決定表では、乱数が、フラグの値が1とされている演算子以外の演算子と対応するように、対応関係が記憶されている。
再度図6を参照して、ステップS203で演算子を決定すると(OPEの値を得ると)、CPU10は、ステップS205で、ステップS203で得たOPEの値をチェックする。なお、OPEの値は、演算子記憶部106に記憶され、また、演算子を決定する処理が実行されるごとに更新される。そして、OPEの値が1であればステップS207でTFのフラグを1に設定し、ステップS215に処理を進める。また、OPEの値が2であればステップS209でHFのフラグを1に設定し、ステップS215に処理を進める。また、OPEの値が3であればステップS211でKFのフラグを1に設定し、ステップS215に処理を進める。また、OPEの値が4であればステップS213でHFのフラグを1に設定し、ステップS215に処理を進める。つまり、ステップS207〜ステップS213では、現在設定された演算子に対応したフラグが「1」にセットされる。
そして、ステップS215では、CPU10は、TF,HF,KF,DFのフラグの値がすべて「1」であるか否かを判断し、そうであると判断するとステップS217でこれらのフラグの値をすべてリセットして、処理をリターンさせる。また、そうではないと判断すると、ステップS217の処理を実行させることなく、処理をリターンさせる。
以上図6を参照して説明した演算子決定処理が実行される場合、演算子フラグ記憶部109によって、演算子設定手段が過去に設定した1種類〜3種類の演算子を記憶する演算子記憶手段が構成されている。
そして、図7を利用して説明したように、4種類の演算子をまんべんなく設定するための処理が実行されることにより、演算子が乱数を利用して設定されても、確実かつ容易に、出題される計算問題に対して4種類の演算子をランダムに設定することができる。
図8に、図6を参照して説明した演算子決定処理の、変形例のフローチャートを示す。
図8を参照して、演算子を決定する処理では、CPU10は、まずステップS251で、乱数値(RND)を発生させる。
次に、CPU10は、ステップS253で、メモリ100に記憶された表(第2演算子決定表)に基づいて、ステップS251で発生させたRNDの値に対応する演算子を決定する。図9に、第2演算子決定表の一例を示す。
図9を参照して、第2演算子決定表では、RNDの上位2桁の値が4パターンの場合分けをされて記載されており、そして、各パターンに対応した演算子が示されている。また、第2演算子決定表では、決定された演算子とともに、括弧書きで各演算子に対応したOPEの値が示されている。なお、第1演算子決定表に対する説明と同様に、演算子の決定に利用される数値は、乱数中の2桁の数であれば上位2桁に限定されるものではない。
第2演算子決定表では、TF,HF,KF,DFの値に関係無く、RNDの値が、00〜24であれば演算子は「+」に、25から49であれば演算子は「−」に、50〜74であれば演算子は「×」に、そして、75〜99であれば演算子は「÷」に、それぞれ決定される。
再度図8を参照して、ステップS253で演算子を決定すると(OPEの値を得ると)、CPU10は、ステップS255で、OPEの値がPOPE[0]と同じであるか否かを判断する。なお、POPE[0]とは、前回出題した計算問題で設定された演算子に対応する値である。そして、CPU10は、同じであると判断するとステップS251に処理を戻し、異なると判断するとステップS257へ処理を進める。
ステップS257では、CPU10は、OPEの値がPOPE[1]と同じであるか否かを判断する。なお、POPE[1]とは、前々回出題した計算問題で設定された演算子に対応する値である。そして、CPU10は、同じであると判断するとステップS251に処理を戻し、異なると判断するとステップS259へ処理を進める。
ステップS259では、CPU10は、POPE[1]の値をPOPE[0]の値で更新し、また、POPE[0]の値をOPEの値で更新して、処理をリターンさせる。
以上、図8を参照して説明した演算子決定処理によれば、まず乱数を利用して演算子が暫定的に決定された後、当該演算子が、前回および前々回の計算問題で設定された演算子と同じではないかどうかが判断される。
そして、前回の演算子と前々回の演算子のいずれとも異なる場合には、暫定的に決定されていた演算子が、今回の計算問題で利用する演算子として設定される。
一方、暫定的に決定されていた演算子が、前回の演算子か前々回の演算子の少なくとも一方と同じである場合には、再度乱数を発生させて、今回の演算子が改めて決定される。なお、再度決定された演算子についても、同様に、前回および前々回の演算子と同じでないかどうかが判断され、同じであれば、もう一度決定し直される。
つまり、以上説明した図8の演算子決定処理によれば、計算問題に利用される演算子として、前回および前々回に出題された計算問題と同じ演算子が設定されることを回避される。
また、図8の演算子決定処理では、OPE[0]が更新されることによって、今回どの演算子が設定されたかということが、次回の演算子の設定に利用されることになる。
以上図8を参照して説明した演算子決定処理が実行される場合、出題演算子記憶部110によって、演算子設定手段が前回設定した演算子および前々回設定した演算子を記憶する演算子記憶手段が構成されている。
また、図9を利用して説明したように、前回および前々回設定された演算子が設定されることを回避する処理がなされることにより、演算子が乱数を利用して設定されても、確実かつ容易に、出題される計算問題に対して演算子をランダムに設定することができる。
図10に、図6を参照して説明した演算子決定処理の、さらなる変形例のフローチャートを示す。
図10に示された処理では、CPU10は、まずステップS251で、乱数値(RND)を発生させる。
次に、CPU10は、ステップS253で、メモリ100に記憶された表(第2演算子決定表:図9参照)に基づいて、ステップS251で発生させたRNDの値に対応する演算子を決定する。
次に、CPU10は、ステップS255で、OPEの値がPOPE[0]と同じであるか否かを判断し、同じであると判断するとステップS261へ、異なると判断するとステップS257へそれぞれ処理を進める。
ステップS257では、CPU10は、OPEの値がPOPE[1]と同じであるか否かを判断する。そして、CPU10は、同じであると判断するとステップS261へ、異なると判断するとステップS259へ、それぞれ処理を進める。
なお、ここで言及したPOPE[0]およびPOPE[1]は、図8を参照して説明した処理において説明したものと同様の値である。
ステップS261では、CPU10は、RNDの値を、当該値に25を加えた後その100で割った余りの数(「(RND+25)MOD100」で示される数)に更新し、処理をステップS253に戻す。
一方、ステップS259では、CPU10は、POPE[1]の値をPOPE[0]の値で更新し、また、POPE[0]の値をOPEの値で更新して、処理をリターンさせる。
以上、図10を参照して説明した演算子決定処理によれば、まず乱数を利用して演算子が暫定的に決定された後、当該演算子が、前回および前々回の計算問題で設定された演算子と同じではないかどうかが判断される。そして、前回の演算子と前々回の演算子のいずれとも異なる場合には、当該暫定的に決定された演算子が、次の計算問題に利用される演算子として設定される。一方、前回または前々回の演算子のいずれかと同じ場合には、ステップS261の処理として示されるように乱数が補正されて、再度、演算子が決定され、上記のような判断がなされる。
つまり、以上説明した図10の演算子決定処理によれば、乱数を使用して設定(決定)された演算子が演算子記憶手段に記憶された演算子と同じ場合には、乱数補正手段により補正された乱数を使用して演算子が再度設定(決定)されることになる。
図11および図12は、図4を参照して説明した、計算問題における被演算数および演算数を決定する処理(ステップS30)のサブルーチンのフローチャートである。
図11を参照して、被演算数および演算数を決定する処理では、まずステップS301で、CPU10は、乱数値(RND)を発生させる。
次に、ステップS303で、CPU10は、メモリ100に記憶された表(乱数・演算数の変換表に基づいて、被演算数(CAL1)を決定する。なお、乱数・演算数の変換表の一例を図13に示す。
図13を参照して、当該変換表では、縦軸にRNDの1桁目の値が並べられ、横軸にRNDの2桁目の値が並べられている。被演算数の値は、当該変換表において、RNDの1桁目と2桁目の値の交わるところにある値とされる。当該変換表では、被演算数の値は、基本的にRNDの1桁目の値とされる。ただし、1桁目の値が「0」である場合には、被演算数の値は、2桁目の値とされる。これにより、被演算数が、「1」〜「9」の値に決定される確率は「11/100」であるのに対し、「0」の値に決定される確率は「1/100」である。
つまり、CPU10は、図13に示されたような変換表を利用して被演算数を決定することによって、被演算数の値が「0」に決定される確率を、他の値に決定される確率よりも低下させる制御を実行していることになる。これにより、出題される計算問題において被演算数または演算数が「0」とされることによって、当該計算問題が容易なものとなってしまうことを抑制できる。なお、このように確率を低下させる制御は、図13に示したような変換表を利用することに限定されず、修正された変換表を利用することによって、または、被演算数を決定するための適切なプログラムを利用することによって、実現されることも可能である。
ステップS303で被演算数を決定した後、CPU10は、ステップS305で、再度乱数値(RND)を発生させて、処理をステップS307に進める。
ステップS307では、CPU10は、ステップS305で発生させた乱数を利用し、被演算数を決定したのと同様に変換表(図13参照)に基づいて、演算数(CAL2)を決定する。
CPU10は、演算数を被演算数と同様に決定することから、演算数についても、その値が「0」に決定される確率を、他の値に決定される確率よりも低下させる制御を実行していることになる。
次に、CPU10は、ステップS303で決定した被演算数(CAL1)とステップS305で決定した演算数(CAL2)とを利用してTMPを算出し、仮バッファ107に格納する。なお、TMPは、CAL1の値に10を掛けたものにCAL2の値を加えた値とされる。たとえば、CAL1が「6」でありCAL2が「4」であれば、TMPは「64」である。
図12を参照して、次に、CPU10は、ステップS311でOPEの値をチェックする。そして、CPU10は、OPEの値が「1」であればステップS313へ、OPEの値が「2」であればステップS325へ、OPEの値が「3」であればステップS321へ、そして、OPEの値が「4」であればステップS331へ、それぞれ処理を進める。
ステップS313では、CPU10は、PT[0]〜PT[4]の中にTMPと同じ値が有るか否かを判断し、有ると判断すればステップS315へ、無いと判断すればステップS319へ、それぞれ処理を進める。
ステップS315では、CPU10は、TMPの値を、当該値に1を加えた後その100で割った余りの数(「(TMP+1)MOD100」で示される数)に更新し、処理をステップS317に進める。
ステップS317では、CPU10は、ステップS315で更新したTMPの値に基づいてCAL1(被演算数)とCAL2(演算数)とを決定し直して、処理をステップS311に戻す。なお、ステップS317では、TMPの中の、10の位の値(下2桁目の値)がCAL1とされ、1の位の値(下1桁目の値)がCAL2とされる。
一方、ステップS319では、CPU10は、PT[0]の値をTMPの値に更新し、また、PT[1]〜PT[4]の値をそれぞれのその時点のPT[0]〜PT[3]の値に更新して、処理をリターンさせる。
また、ステップS321では、CPU10は、PK[0]〜PK[4]の中にTMPと同じ値が有るか否かを判断し、有ると判断すればステップS315へ、無いと判断すればステップS323へ、それぞれ処理を進める。
ステップS323では、CPU10は、PK[0]の値をTMPの値に更新し、また、PK[1]〜PK[4]の値をそれぞれのその時点のPK[0]〜PK[3]の値に更新して、処理をリターンさせる。
また、ステップS325では、CPU10は、PH[0]〜PH[4]の中にTMPと同じ値が有るか否かを判断し、有ると判断すればステップS315へ、無いと判断すればステップS327へ、それぞれ処理を進める。
ステップS327では、CPU10は、現在のCAL1の値を、CAL1の値にCAL2の値を加えたものに更新し、ステップS329へ処理を進める。
そして、ステップS329で、CPU10は、PH[0]の値をTMPの値に更新し、また、PH[1]〜PH[4]の値をそれぞれのその時点のPH[0]〜PH[3]の値に更新して、処理をリターンさせる。
また、ステップS331では、CPU10は、PW[0]〜PW[4]の中にTMPと同じ値が有るか否かを判断し、有ると判断すればステップS315へ、無いと判断すればステップS333へ、それぞれ処理を進める。
ステップS333では、CPU10は、現在のCAL1の値をCAL1とCAL2の積に更新し、ステップS335へ処理を進める。
そして、ステップS335で、CPU10は、PW[0]の値をTMPの値に更新し、また、PW[1]〜PW[4]の値をそれぞれのその時点のPW[0]〜PW[3]の値に更新して、処理をリターンさせる。
以上説明した本実施の形態では、ステップS315およびステップS317の処理は、暫定的に設定された被演算数と演算数の組み合わせが、同じ演算子が利用された過去5回の計算問題において設定された組み合わせと同一である場合に実行される処理である。本実施の形態では、足し算問題記憶部111、引き算問題記憶部112、掛算問題記憶部113、割算問題記憶部114によって、数式記憶手段が構成されている。そして、ステップS315およびステップS317の処理が、暫定的に設定された演算数および被演算数を含む式が数式記憶手段に記憶された式と同じである場合に、暫定的に設定された演算数および被演算数を補正する処理に相当する。
また、以上説明した本実施の形態では、ステップS327の処理は、これから出題される計算問題において演算子が減号であった場合の処理である。具体的には、この処理は、乱数に含まれる2つの桁の数値を加算した値を被演算数と設定する処理に相当する。これにより、演算子が減号である場合に、常に正解を正の数とすることができる。
また、以上説明した本実施の形態では、ステップS333の処理は、これから出題される計算問題において演算子が除号であった場合の処理である。具体的には、この処理は、乱数に含まれる2つの桁の数値の積を被演算数と設定する処理に相当する。これにより、演算子が減号である場合に、常に、正解を整数とすることができる。
以上説明した本実施の形態では、図4を参照して説明した計算ドリル処理を実行することによって、計算問題を作成し、そして、液晶表示装置2に当該計算問題を表示させるCPU10によって、表示制御手段が構成される。なお、計算ドリル処理等を実行するためのプログラムは、メモリ100に記憶されている。ただし、電卓1が、図14に示すように、メディアドライブ50等の、当該電卓1に対して着脱可能な記録媒体に記録された情報を読取るための装置を備えている場合には、上記のプログラムは、そのような記録媒体(図14の記録媒体51)に記録されていても良い。
なお、図4を参照して説明された計算ドリル処理においては、ステップS100でINが正解であるか否かが判断された場合、その結果を液晶表示装置2に表示する処理が行なわれても良い。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明の一実施の形態である電卓の外観を示す図である。 図1の電卓において、計算問題を表示した状態にある液晶表示装置を示す図である。 図1の電卓の制御ブロック図である。 図1の電卓のCPUが実行する計算ドリル処理のフローチャートである。 図1の液晶表示装置における、図4に示した処理の内容に基づいた表示態様を示す図である。 図4の計算ドリル処理の中の計算問題における演算子を決定する処理のサブルーチンのフローチャートである。 図6の処理において利用される第1演算子決定表の一例を示す図である。 図6の演算子決定処理の、変形例のフローチャートである。 図8の処理において利用される第2演算子決定表の一例を示す図である。 図6の演算子決定処理の、さらなる変形例のフローチャートである。 図4の計算ドリル処理の中の計算問題における被演算数および演算数を決定する処理のサブルーチンのフローチャートである。 図4の計算ドリル処理の中の計算問題における被演算数および演算数を決定する処理のサブルーチンのフローチャートである。 図11の処理において利用される乱数・演算数の変換表の一例を示す図である。 図1の電卓の変形例の制御ブロック図である。
符号の説明
1 電卓、2 液晶表示装置、3 ONキー、4 決定キー、5 テンキー、10 CPU、11 VRAM、12 入力装置、21 出題数表示部、22 被演算数表示部、23 演算子表示部、24 演算数表示部、25 解答表示部、100 メモリ、101
乱数値記憶部、102 被演算数記憶部、103 出題数記憶部、104 演算数記憶部、105 正解数記憶部、106 演算子記憶部、107 仮バッファ、108 入力値記憶部、109 演算子フラグ記憶部、110 出題演算子記憶部、111 足し算問題記憶部、112 引き算問題記憶部、113 掛算問題記憶部、114 割算問題記憶部。

Claims (11)

  1. 計算問題を作成するために必要な数式を作成し、作成した計算問題を表示装置に表示する表示制御手段を含む電子機器であって、
    乱数を発生させる乱数発生手段と、
    前記乱数発生手段により得られた乱数を使用して、演算数および被演算数を設定する演算数設定手段と、
    前記乱数発生手段により得られた乱数を使用して、加減乗除のいずれか1つの演算子を設定する演算子設定手段とを含み、
    前記表示制御手段は、前記演算数設定手段によって設定された演算数および被演算数、ならびに、前記演算子設定手段によって設定された演算子を含む数式を前記表示装置に表示させることを特徴とする、電子機器。
  2. 前記演算数設定手段は、前記演算子設定手段によって設定された演算子が減号であった場合、前記乱数発生手段により得られた乱数に含まれる2つの桁のそれぞれを使用して求めた数値の和を被演算数と設定し、前記乱数発生手段により得られた乱数に含まれるいずれかの桁を使用して求めた数値を演算数と設定することを特徴とする、請求項1に記載の電子機器。
  3. 前記演算数設定手段は、前記演算子設定手段によって設定された演算子が除号であった場合、前記乱数発生手段により得られた乱数に含まれる2つの桁のそれぞれを使用して求めた数値の積を被演算数と設定し、前記乱数発生手段により得られた乱数に含まれる前記2つの桁を使用して求めた数値のいずれかを演算数と設定することを特徴とする、請求項1に記載の電子機器。
  4. 前記演算子設定手段が過去に設定した1種類または複数種類の演算子を記憶する演算子記憶手段をさらに含み、
    前記演算子設定手段は、前記演算子記憶手段に記憶された演算子と異なる演算子を設定することを特徴とする、請求項1〜請求項3のいずれかに記載の電子機器。
  5. 前記演算子記憶手段は、前記演算子設定手段が以前に設定した1つまたは複数の演算子を記憶し、
    前記演算子設定手段は、乱数を使用して設定した演算子が前記演算子記憶手段に記憶された1つまたは複数の演算子と同じ場合には、再度、前記乱数発生手段により得られた乱数を使用して演算子を設定することを特徴とする、請求項4に記載の電子機器。
  6. 前記演算子記憶手段は、前記演算子設定手段が以前に設定した1つまたは複数の演算子を記憶し、
    前記演算子設定手段は、
    前記乱数発生手段により得られた乱数を補正する乱数補正手段をさらに含み、
    乱数を使用して設定した演算子が前記演算子記憶手段に記憶された1つまたは複数の演算子と同じ場合には、前記乱数補正手段により補正された乱数を使用して演算子を設定することを特徴とする、請求項4に記載の電子機器。
  7. 前記表示制御手段によって表示された数式を複数記憶する数式記憶手段をさらに含み、
    前記演算数設定手段は、前記表示制御手段が表示しようとする式が前記数式記憶手段に記憶された式と同じである場合には、再度、前記乱数発生手段により得られた乱数を使用して演算数および被演算数を設定することを特徴とする、請求項1〜請求項3のいずれかに記載の電子機器。
  8. 前記表示制御手段によって表示された数式を複数記憶する数式記憶手段をさらに含み、
    前記表示制御手段が表示しようとする式が前記数式記憶手段に記憶された式と同じである場合に、前記演算数設定手段が設定した演算数および被演算数を補正する数値補正手段をさらに含むことを特徴とする、請求項1〜請求項3のいずれかに記載の電子機器。
  9. 前記演算数設定手段は、演算数および被演算数を設定する場合に、当該演算数および被演算数が0に設定される確率を他の値に設定される確率よりも低下させる制御を実行することを特徴とする、請求項1〜請求項8のいずれかに記載の電子機器。
  10. 計算問題を作成するために必要な数式を作成し、作成した計算問題を表示装置に表示するための制御プログラムであって、
    コンピュータに、
    乱数を発生させるステップと、
    得られた乱数を使用して、演算数および被演算数を設定するステップと、
    得られた乱数を使用して、加減乗除のいずれか1つの演算子を設定するステップと、
    前記設定された演算数、被演算数、および、演算子を含む数式を前記表示装置に表示させるステップとを実行させることを特徴とする制御プログラム。
  11. 計算問題を作成するために必要な数式を作成し、作成した計算問題を表示装置に表示するための制御プログラムを記録したコンピュータ読取り可能な記録媒体であって、
    請求項10に記載した制御プログラムを記録されていることを特徴とする、コンピュータ読取り可能な記録媒体。
JP2005260972A 2005-09-08 2005-09-08 電子機器、制御プログラム、および、コンピュータ読取り可能な記録媒体 Pending JP2007072889A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005260972A JP2007072889A (ja) 2005-09-08 2005-09-08 電子機器、制御プログラム、および、コンピュータ読取り可能な記録媒体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005260972A JP2007072889A (ja) 2005-09-08 2005-09-08 電子機器、制御プログラム、および、コンピュータ読取り可能な記録媒体

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009004910A Division JP4463318B2 (ja) 2009-01-13 2009-01-13 電子機器、制御プログラム、および、コンピュータ読取り可能な記録媒体

Publications (1)

Publication Number Publication Date
JP2007072889A true JP2007072889A (ja) 2007-03-22

Family

ID=37934260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005260972A Pending JP2007072889A (ja) 2005-09-08 2005-09-08 電子機器、制御プログラム、および、コンピュータ読取り可能な記録媒体

Country Status (1)

Country Link
JP (1) JP2007072889A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109036229A (zh) * 2018-07-18 2018-12-18 乐高乐华(北京)科技有限公司 数字信息显示装置及其显示方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0777929A (ja) * 1993-06-18 1995-03-20 Kano Densan Hongkong Yugenkoshi 分数計算学習機
JPH07199793A (ja) * 1993-12-28 1995-08-04 Dainippon Printing Co Ltd 通信教育システム
JP2001318582A (ja) * 2000-05-08 2001-11-16 D Pao:Kk 移動体通信端末利用の学習システム及び学習方法。
JP2005070465A (ja) * 2003-08-25 2005-03-17 Hitoshi Kimura 学習ドリル配信システム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0777929A (ja) * 1993-06-18 1995-03-20 Kano Densan Hongkong Yugenkoshi 分数計算学習機
JPH07199793A (ja) * 1993-12-28 1995-08-04 Dainippon Printing Co Ltd 通信教育システム
JP2001318582A (ja) * 2000-05-08 2001-11-16 D Pao:Kk 移動体通信端末利用の学習システム及び学習方法。
JP2005070465A (ja) * 2003-08-25 2005-03-17 Hitoshi Kimura 学習ドリル配信システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109036229A (zh) * 2018-07-18 2018-12-18 乐高乐华(北京)科技有限公司 数字信息显示装置及其显示方法

Similar Documents

Publication Publication Date Title
JP2007072889A (ja) 電子機器、制御プログラム、および、コンピュータ読取り可能な記録媒体
JP4463318B2 (ja) 電子機器、制御プログラム、および、コンピュータ読取り可能な記録媒体
CN102063403B (zh) 电子计算器
JP5760327B2 (ja) 電子機器及びプログラム
JP5104045B2 (ja) グラフ表示装置およびその制御プログラム
JP6504128B2 (ja) 電子機器、データ処理方法およびプログラム
JP2006331184A (ja) 電子機器およびその制御プログラム
JP5979212B2 (ja) 電子機器およびプログラム
WO2024203839A1 (ja) 学習を支援するためのシステム、方法、及びプログラム
JP4092810B2 (ja) 演算表示装置及びプログラムを記録したコンピュータ読み取り可能な記録媒体
JP5353152B2 (ja) 数式演算処理装置及び数式演算処理プログラム
JP3941265B2 (ja) 計算装置及び記憶媒体
JP2009282769A (ja) 電子式計算機
JPH11213022A (ja) 設計支援方法及びそのシステム
JP3968493B2 (ja) 計算装置及び記憶媒体
JP2009129335A (ja) 素因数分解計算機
JP2008146532A (ja) 数式処理装置及び数式処理プログラム
JP5315712B2 (ja) 演算機能を備えた電子装置および演算処理プログラム
EP0729105A1 (en) Computer with a check function
JP2007102700A (ja) 電子機器、その制御プログラム、および、コンピュータ読取り可能な記録媒体
JPS6129075Y2 (ja)
JP2009230437A (ja) 数式演算装置および数式演算処理プログラム
JP2001350730A (ja) データ処理装置、及び記憶媒体
JPH04102917A (ja) コンピュータシステムのメッセージ表示装置および方法
JP5380981B2 (ja) 数式演算装置及び数式演算プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090217

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090416

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091020