JP2007061857A - Au−Sn合金はんだペーストを用いた基板と素子の接合方法 - Google Patents
Au−Sn合金はんだペーストを用いた基板と素子の接合方法 Download PDFInfo
- Publication number
- JP2007061857A JP2007061857A JP2005250798A JP2005250798A JP2007061857A JP 2007061857 A JP2007061857 A JP 2007061857A JP 2005250798 A JP2005250798 A JP 2005250798A JP 2005250798 A JP2005250798 A JP 2005250798A JP 2007061857 A JP2007061857 A JP 2007061857A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- alloy solder
- alloy
- solder paste
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Die Bonding (AREA)
Abstract
【解決手段】Au−Sn合金はんだペースト2を基板1に搭載または塗布したのち非酸化性雰囲気中でリフロー処理して基板1の表面に溶融Au−Sn合金はんだ層4およびその周囲にフラックス残渣部分5を形成し、前記溶融Au−Sn合金はんだ層4の上に素子3を搭載し加熱保持したのち冷却することにより素子3を基板1に接合し、次いでフラックス残渣部分を洗浄して除去するるAu−Sn合金はんだペーストを用いた基板と素子の接合方法。
【選択図】 図1
Description
そのため、近年、熱影響を受けて劣化しやすいLED(発光ダイオード)素子の接合には接合信頼性の一層優れたAu−Sn合金はんだペーストが多く用いられるようになってきた。このAu−Sn合金はんだペーストは、Sn:15〜25質量%(好ましくはSn:20質量%)を含有し、残りがAuおよび不可避不純物からなる組成を有するAu−Sn共晶合金ガスアトマイズ粉末とロジン、活性剤、溶剤および増粘剤からなる市販のフラックスとを混合して作られる。
このAu−Sn合金はんだペーストを使用して素子と基板を接合すると接合部がAu−Snはんだ合金であるので熱伝導性が良く接合信頼性も高いこと、ペーストであるので複数の接合部に一括供給でき、さらに一括熱処理できること、リフロー時にフラックスがAu−Snはんだ合金表面を覆っているために酸化膜が少なく、そのため、接合時の溶融Au−Snはんだ合金の流動性が大きく、濡れが良くなって接合面積を拡大することができることから素子全面を接合することができること、さらに接合時に過剰な荷重をかける必要がないことなどのメリットがある。
このAu−Sn合金はんだペーストを用いて基板と素子を接合するには、まず、図3(a)に示されるように、基板1にAu−Sn合金はんだペースト2を搭載または塗布する。次に、このAu−Sn合金はんだペースト2の上に図3(b)に示されるように素子3を搭載し、この状態で加熱してリフロー処理を施したのち冷却すると、図3(c)に示されるように、Au−Sn合金はんだ接合層40を介してと基板1と素子3が接合し、Au−Sn合金はんだ接合層40の周囲にフラックス残渣層5が形成される。この形成されたフラックス残渣層5は洗浄し除去して、図3(d)に示されるように、接合が完了する(特許文献1または2など参照)。
(1)Au−Sn合金はんだペーストを基板に搭載または塗布したのち非酸化性雰囲気中でリフロー処理して基板表面に溶融Au−Sn合金はんだ層およびその周囲にフラックス残渣部分を形成し、前記溶融Au−Sn合金はんだ層の上に素子を搭載し加熱保持したのち冷却することにより素子を基板に接合し、次いでフラックス残渣部分を洗浄して除去するAu−Sn合金はんだペーストを用いた基板と素子の接合方法、に特徴を有するものである。
さらに、この発明のAu−Sn合金はんだペーストを用いた基板と素子の接合方法では、基板1の上の溶融Au−Sn合金はんだ層4の上に素子3を搭載し、図2(c)に示されるように、素子3に荷重Fをかけながら、非酸化性雰囲気中で短時間その状態に加熱保持して、図2(d)に示されるように、素子3を基板1にAu−Sn合金はんだ接合層40を介して接合し、その後洗浄して、図2(e)に示されるように、接合を終了することが一層好ましい。したがって、この発明は、
(2)Au−Sn合金はんだペーストを基板に搭載または塗布したのち非酸化性雰囲気中でリフロー処理して基板表面に溶融Au−Sn合金はんだ層およびその周囲にフラックス残渣部分を形成し、前記溶融Au−Sn合金はんだ層の上に素子を搭載し、素子に荷重をかけながら加熱保持したのち冷却することにより素子を基板に接合し、次いでフラックス残渣部分を洗浄して除去するAu−Sn合金はんだペーストを用いた基板と素子の接合方法、に特徴を有するものである。
さらに、LED素子およびAuメッキしたアルミナ製の基板を用意した。
実施例1
先に用意した基板の上に先に用意したAu−Sn合金はんだペーストをピン転写方により搭載し、これを窒素雰囲気中の熱対流型炉に装入して200℃、60秒保持したのち、さらに310℃に30秒間保持することによりリフロー処理を施して中央に溶融Au−Sn合金はんだ層を有しかつその周囲にフラックス残渣を有するAu−Sn合金はんだペースト溶融部分が形成された。このAu−Sn合金はんだペースト溶融部分における溶融Au−Sn合金はんだ層の上に素子を搭載し、この状態で基板を窒素雰囲気中、310℃、10秒間加熱したのち冷却することにより基板表面にAu−Sn合金はんだ接合層を介してLED素子を接合した。接合部分を調べたところ、基板とLED素子の間の接合面積は95%に達し、基板とLED素子の間のAu−Sn合金はんだ接合層には5%のボイド面積しか見られなかった。
実施例2
実施例1において、310℃に加熱された溶融Au−Sn合金はんだ層の上に載置したLED素子に荷重をかけながら窒素雰囲気中、310℃に10秒間保持することによりLED素子を基板に接合した。接合部分を実施例1と同様にして調べたところ、基板とLED素子の間の接合面積は97%に達し、基板とLED素子の間のAu−Sn合金はんだ接合層には3%のボイド面積しか見られなかった。
従来例1
基板にAu−Sn合金はんだペーストを実施例1と同様にして塗布し、次に、このAu−Sn合金はんだペーストの上にLED素子を搭載し、この状態で温度:200℃、60秒間加熱した後、さらに温度:310℃、30秒間加熱してリフロー処理を施し、その後、冷却し、Au−Sn合金はんだ接合層を介してと基板とLED素子を接合した。Au−Sn合金はんだ接合層の周囲にはフラックス残渣層が形成されていたので、実施例1と同様にしてフラックス残渣層を洗浄液で洗浄し除去し、接合部分を実施例1と同様にして調べたところ、基板とLED素子の間の接合面積は65%であり、基板とLED素子の間のAu−Sn合金はんだ接合層には35%のボイド面積があった。
2:Au−Sn合金はんだペースト、
3:素子、
4:溶融Au−Sn合金はんだ層、
40:Au−Sn合金はんだ接合層、
5:フラックス残渣層5。
Claims (3)
- Au−Sn合金はんだペーストを基板に搭載または塗布したのち非酸化性雰囲気中でリフロー処理して基板表面に溶融Au−Sn合金はんだ層およびその周囲にフラックス残渣部分を形成し、前記溶融Au−Sn合金はんだ層の上に素子を搭載し加熱保持したのち冷却することにより素子を基板に接合し、次いでフラックス残渣部分を洗浄して除去することを特徴とするAu−Sn合金はんだペーストを用いた基板と素子の接合方法。
- Au−Sn合金はんだペーストを基板に搭載または塗布したのち非酸化性雰囲気中でリフロー処理して基板表面に溶融Au−Sn合金はんだ層およびその周囲にフラックス残渣部分を形成し、前記溶融Au−Sn合金はんだ層の上に素子を搭載し素子に荷重をかけながら加熱保持したのち冷却することにより素子を基板に接合し、次いでフラックス残渣部分を洗浄して除去することを特徴とするAu−Sn合金はんだペーストを用いた基板と素子の接合方法。
- 前記Au−Sn合金はんだペーストは、Sn:15〜25質量%を含有し、残りがAuおよび不可避不純物からなる組成を有するAu−Sn合金粉末とフラックスとを混合して得られたAu−Sn合金はんだペーストであることを特徴とする請求項1または2記載のAu−Sn合金はんだペーストを用いた基板と素子の接合方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005250798A JP4600672B2 (ja) | 2005-08-31 | 2005-08-31 | Au−Sn合金はんだペーストを用いた基板と素子の接合方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005250798A JP4600672B2 (ja) | 2005-08-31 | 2005-08-31 | Au−Sn合金はんだペーストを用いた基板と素子の接合方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007061857A true JP2007061857A (ja) | 2007-03-15 |
JP4600672B2 JP4600672B2 (ja) | 2010-12-15 |
Family
ID=37924669
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005250798A Active JP4600672B2 (ja) | 2005-08-31 | 2005-08-31 | Au−Sn合金はんだペーストを用いた基板と素子の接合方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4600672B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007173768A (ja) * | 2005-11-24 | 2007-07-05 | Mitsubishi Materials Corp | Au−Sn合金はんだペーストを用いた基板と素子の接合方法 |
JP2008010545A (ja) * | 2006-06-28 | 2008-01-17 | Mitsubishi Materials Corp | Au−Sn合金はんだペーストを用いて素子の接合面全面を基板に接合する方法 |
JP2009291803A (ja) * | 2008-06-04 | 2009-12-17 | Mitsubishi Materials Corp | ボイド発生の少ないAu−Sn合金はんだペーストを用いた基板と素子の接合方法 |
WO2009151123A1 (ja) | 2008-06-12 | 2009-12-17 | 三菱マテリアル株式会社 | はんだペーストを用いた基板と被搭載物の接合方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE202013103050U1 (de) | 2013-07-09 | 2013-09-10 | Kreyenborg Verwaltungen Und Beteiligungen Gmbh & Co. Kg | Längenverstellbare Adaptervorrichtung zur Verbindung eines Anlagenteils einer Kunststoffverarbeitungsanlage mit einer Rohrleitung |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63130258A (ja) * | 1986-11-19 | 1988-06-02 | Hitachi Ltd | 接合構造 |
JPH05267825A (ja) * | 1992-03-18 | 1993-10-15 | Tokuyama Soda Co Ltd | プリコート基板の製造方法 |
JPH08116170A (ja) * | 1994-08-22 | 1996-05-07 | Seiko Epson Corp | はんだ付け方法、はんだ修正方法およびこれらの装置、その装置を用いた実装方法ならびに実装品 |
JPH08222844A (ja) * | 1995-02-16 | 1996-08-30 | Pfu Ltd | 表面実装形素子の実装方法および表面実装形素子実装用電極構造 |
JP2003211282A (ja) * | 2002-01-22 | 2003-07-29 | Sony Corp | クリームはんだおよびクリームはんだの製造方法 |
-
2005
- 2005-08-31 JP JP2005250798A patent/JP4600672B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63130258A (ja) * | 1986-11-19 | 1988-06-02 | Hitachi Ltd | 接合構造 |
JPH05267825A (ja) * | 1992-03-18 | 1993-10-15 | Tokuyama Soda Co Ltd | プリコート基板の製造方法 |
JPH08116170A (ja) * | 1994-08-22 | 1996-05-07 | Seiko Epson Corp | はんだ付け方法、はんだ修正方法およびこれらの装置、その装置を用いた実装方法ならびに実装品 |
JPH08222844A (ja) * | 1995-02-16 | 1996-08-30 | Pfu Ltd | 表面実装形素子の実装方法および表面実装形素子実装用電極構造 |
JP2003211282A (ja) * | 2002-01-22 | 2003-07-29 | Sony Corp | クリームはんだおよびクリームはんだの製造方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007173768A (ja) * | 2005-11-24 | 2007-07-05 | Mitsubishi Materials Corp | Au−Sn合金はんだペーストを用いた基板と素子の接合方法 |
JP2008010545A (ja) * | 2006-06-28 | 2008-01-17 | Mitsubishi Materials Corp | Au−Sn合金はんだペーストを用いて素子の接合面全面を基板に接合する方法 |
JP2009291803A (ja) * | 2008-06-04 | 2009-12-17 | Mitsubishi Materials Corp | ボイド発生の少ないAu−Sn合金はんだペーストを用いた基板と素子の接合方法 |
WO2009151123A1 (ja) | 2008-06-12 | 2009-12-17 | 三菱マテリアル株式会社 | はんだペーストを用いた基板と被搭載物の接合方法 |
EP2290676A1 (en) * | 2008-06-12 | 2011-03-02 | Mitsubishi Materials Corporation | Method for joining substrate and object to be mounted using solder paste |
EP2290676A4 (en) * | 2008-06-12 | 2012-01-11 | Mitsubishi Materials Corp | METHOD FOR CONNECTING A SUBSTRATE AND MOUNTING OBJECT WITH SOLDERING PASTE |
CN102047397B (zh) * | 2008-06-12 | 2013-10-16 | 三菱综合材料株式会社 | 使用锡焊膏进行的基板与焊件的接合方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4600672B2 (ja) | 2010-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4924920B2 (ja) | Au−Sn合金はんだペーストを用いて素子の接合面全面を基板に接合する方法 | |
JP5363789B2 (ja) | 光半導体装置 | |
US4540115A (en) | Flux-free photodetector bonding | |
US6740544B2 (en) | Solder compositions for attaching a die to a substrate | |
KR20030092026A (ko) | 무세척 플럭스를 사용한 플립칩 상호 접속 | |
JP2000210767A (ja) | 2つの部品の接合方法 | |
JP4600672B2 (ja) | Au−Sn合金はんだペーストを用いた基板と素子の接合方法 | |
JP2005183903A (ja) | 電子デバイスおよび電子デバイスを形成する方法 | |
US7923289B2 (en) | Process for fabricating a semiconductor package | |
JPS592595B2 (ja) | ろう合金 | |
JP5062710B2 (ja) | Au−Sn合金はんだペーストを用いた基板と素子の接合方法 | |
JP2557268B2 (ja) | 装置取付け方法 | |
TWI466752B (zh) | 可用於與無鉛錫基焊料相容之金-錫-銦焊料 | |
JP2008277335A (ja) | 半導体装置およびその製造方法 | |
JP4747281B2 (ja) | Au−Sn合金はんだペーストを用いた基板と素子の接合方法 | |
JP4947345B2 (ja) | Au−Sn合金はんだペーストを用いた基板と素子の接合方法 | |
KR19990029741A (ko) | 금 도금되는 땜납 재료와 땜납을 이용하여 플럭스 없이 납땜하는 방법 | |
JP4747280B2 (ja) | Au−Sn合金はんだペーストを用いた基板と素子の接合方法 | |
JP2007059712A (ja) | 実装方法 | |
JP5391584B2 (ja) | ボイド発生の少ないAu−Sn合金はんだペーストを用いた基板と素子の接合方法 | |
TW200603700A (en) | Method of soldering electronic component having solder bumps to substrate | |
JP2010232444A (ja) | 素子のはんだ付け方法 | |
JP2000049450A (ja) | 電子部品の半田付け方法 | |
JP3722096B2 (ja) | 実装基板の製造方法 | |
JP2009302229A (ja) | 位置合わせ性に優れたはんだペーストを用いた基板と被搭載物の接合方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080321 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100720 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100901 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100914 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4600672 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |