JP2007059626A

JP2007059626A - 時計ｉｃ用印刷配線基板及び時計ｉｃ用印刷配線基板の製造方法

Info

Publication number: JP2007059626A
Application number: JP2005243217A
Authority: JP
Inventors: Yasuo Funato; 康雄船戸
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2005-08-24
Filing date: 2005-08-24
Publication date: 2007-03-08
Also published as: CA2556303A1; US20070046312A1; CN1921293A

Abstract

【課題】製造工程の削減を図ることができ、しかも基準信号の発振周波数の調整を高精度に行なえるようにした時計ＩＣ用印刷配線基板を提供する。
【解決手段】電源層１５のグランドベタパターン１５１のうち配線層１６の発振回路パターン１６１と基板垂直方向に投射したときに重なる部分について当該発振回路パターン１６１と同一幅またはそれよりも広範囲の部分を除去したパターン抜き部１５２を形成するようにして、浮遊容量を無視できる値に低減するようにしている。また、グランド層１２についても、グランドベタパターン１２１のうち配線層１６の発振回路パターン１６１と基板垂直方向に投射したときに重なる部分について当該発振回路パターン１６１と同一幅またはそれよりも広範囲の部分を除去したパターン抜き部１２２を形成するようにしている。
【選択図】図１

Description

この発明は、例えばボタン電話主装置等の電子機器に使用される時計ＩＣ用印刷配線基板及び時計ＩＣ用印刷配線基板の製造方法に関する。

一般に、ボタン電話主装置等の電子機器には、時計機能を実現するために時計ＩＣ（Real Time Clock IC）が使用されている。この時計ＩＣについては、一般的に３２．７６８ＫＨｚの発振周波数が使用され、この周波数用の水晶発振子としては音叉型水晶が使用される。

上記電子機器では、一例として時計機能に対して月差±１分が要求仕様となっている。この仕様を満たすためには、±２３ｐｐｍの発振周波数精度が必要であるが音叉型水晶についてはセンター値のバラツキが大きく、また温度による発振周波数変化特性もある。このため、通常は水晶発振子の両側に接続されるコンデンサの一方をトリマーコンデンサとして、製品出荷時に発振周波数の調整を行なっている。

水晶発振子の両側に接続されるコンデンサの容量は、一般的に数十ｐＦ程度の微少容量である。このため、印刷配線板のパターンにより浮遊容量等の影響を受けるため、機種毎に固定容量側のコンデンサの容量を調整して、トリマーコンデンサによる調整範囲を目的発振周波数センター値に入るようにしている。

しかし、近年高密度化により印刷配線板が多層化することにより、電源層やグランド層と水晶発振回路パターン間のギャップが狭くなってきている浮遊容量は大きくなってきており、最悪の場合、固定容量側のコンデンサを０としてもトリマーコンデンサ側で目標発振周波数センター値に合わせ込めない状況も起こり得る。

なお、従来では、多層基板構造において、水晶発振回路を１つの層に集約して配置、配線し、かつその領域の垂直面で他の一切の回路パターンを除去する手法が提案されている（例えば、特許文献１）。
特開平１０−２２７３４号公報。

しかしながら、上記手法では、水晶発振回路を１つの層に集約して配置、配線しなければならない分、製造に多くの手間と時間がかかる。また、各配線層についても、パターン抜き部を設ける分、回路パターンの設計変更も行わなければならず、製造コストも増大してしまうことになる。

そこで、この発明の目的は、製造工程の削減を図ることができ、しかも基準信号の発振周波数の調整を精度良く行なえるようにした時計ＩＣ用印刷配線基板及び時計ＩＣ用印刷配線基板の製造方法を提供することにある。

この発明は、上記目的を達成するために、以下のように構成される。
この発明に係わる時計ＩＣ用印刷配線基板は、１つの基板を構成すべく順に積層され、基準信号を発生する水晶発振子と、この基準信号を安定させて発振させ、かつ発振周波数を目標とする周波数に整合させるための発振安定部とを有した発振回路パターンを形成した少なくとも１つの層を含む複数の配線層と、これら複数の配線層間に介在または基板の表面もしくは裏面に配置され、基板上の回路に対して電力を供給するための電源回路パターンを形成し、この電源回路パターンのうち基板の表面を垂直方向に投影した場合に前記発振回路パターンと重なる部分について当該発振回路パターン幅と同一またはそれよりも広範囲の部分を除去した電源層、及び基板上の回路からの電力をグランドに落とすためのグランド回路パターンを形成し、このグランド回路パターンのうち基板の表面を垂直方向に投影した場合に発振回路パターンと重なる部分について当該発振回路パターン幅と同一またはそれよりも広範囲の部分を除去したグランド層のいずれか一方または両方とを備えるようにしたものである。なお、配線層の発振安定部は、固定容量素子及び可変容量素子のいずれか一方または両方を含む。

この構成によれば、電源層の電源回路パターンまたはグランド層のグランド回路パターンうち基板の表面を垂直方向に投影した場合に配線層の発振回路パターンと重なる部分について当該発振回路パターン幅と同一またはそれよりも広範囲の部分を除去することで、浮遊容量を無視できる値に低減し、回路パターンの弾き方によらず一定の固定容量素子を用いて、必要な場合に可変容量素子にて水晶発振子から発生される基準信号の発振周波数を目標とする発振周波数センター値に高精度に合わせることができる。

従って、従来のように水晶発振回路を１つの層に集約して配置、配線する場合に比して、製造工程の削減を図ることができ、しかも高精度の発振周波数の調整を行なうことができる。

以上詳述したようにこの発明によれば、製造工程の削減を図ることができ、しかも基準信号の発振周波数の調整を高精度に行なえるようにした時計ＩＣ用印刷配線基板及び時計ＩＣ用印刷配線基板の製造方法を提供することができる。

以下、この発明の実施形態について図面を参照して詳細に説明する。
図１はこの発明の一実施形態に係わる時計ＩＣ用印刷配線基板の積層構造を示す斜視図であり、図２は図１に示す時計ＩＣ用印刷配線基板を側面から見た平面図であり、さらに、図３（ａ）は上記時計ＩＣ用印刷配線基板のうちの配線層を上から見た平面図であり、図３（ｂ）は電源層を上から見た平面図である。なお、ここでは説明を簡単にするため、６層構造とする。

図１において、図中符号１１は配線層で、例えば銅箔面からなる集積回路（ＩＣ）周辺回路パターン１１１を形成している。この配線層１１の上面には、グランド層１２が積層される。グランド層１２の上面にはＩＣ周辺回路パターン１３１を形成した配線層１３が積層され、この配線層１３の上面にはＩＣ周辺回路パターン１４１を形成した配線層１４が積層される。

配線層１４の上面には電源層１５が積層され、電源層１５の上面には配線層１６が積層される。この配線層１６には、図３（ａ）に示すように、発振回路パターン１６１及びＩＣパターン１６３が形成されている。また、電源層１５には、図３（ｂ）に示すように、ＩＣ周辺回路パターン１１１，１３１，１４１、発振回路パターン１６１及び時計ＩＣ１６２に対し電力を供給する電源回路パターンとしてのグランドベタパターン１５１が形成されている。このグランドベタパターン１５１には、発振回路パターン１６１と基板垂直方向に投影したときに重なる部分に銅箔面を施さないパターン抜き部１５２が形成されている。このパターン抜き部１５２は、発振回路パターン１６１と同一幅もしくはそれよりも広い幅を有する。

また、グランド層１２の上面にも、ＩＣ周辺回路パターン１１１，１３１，１４１、発振回路パターン１６１及び時計ＩＣ１６２からの電力をグランドに落とすためのグランドベタパターン１２１が形成されている。このグランドベタパターン１２１には、発振回路パターン１６１と基板垂直方向に投影したときに重なる部分にパターン抜き部１２２が形成されている。

図４は、発振回路パターン１６１及び時計ＩＣ１６２の接続構成の一例を示したもので、基準信号としてのクロック信号を発振させる水晶発振子２１とともに構成される。水晶発振子２１には、トリマーコンデンサ２２１及び固定容量コンデンサ２２２を有する発振安定回路２２が接続されている。この発振安定回路２２は、トリマーコンデンサ２２１により調整される容量値に従い水晶発振子２１を付勢して発振動作を行わせる。時計ＩＣ１６２は、上記水晶発振子２１の発振出力を取り込み、この発振出力をもとに所定の信号処理を実行する。

次に、上記構成における製造工程及び周波数調整動作を説明する。
上記グランド層１２及び上記電源層１５のパターン抜き部１２２，１５２の形成は、時計ＩＣ用印刷配線基板の製作工程において行なわれる。これらグランド層１２及び上記電源層１５にパターン抜き部１２２，１５２を形成した状態で、配線層１１の上面にグランド層１２を積層し、このグランド層１２の上面に配線層１３を積層し、配線層１３の上面に配線層１４、配線層１４の上面に電源層１５、電源層１５の上面に配線層１６と順々に積層する。

このように製造された時計ＩＣ用印刷配線基板は、時計精度を一定のスペックに収めるために製品出荷時にトリマーコンデンサ２２１の容量を変化させて、水晶発振子２１から発振されるクロック信号の発振周波数を目標発振周波数センター値に合わせこむ必要がある。このとき、図５に示すように、トリマーコンデンサ２２１及び固定容量コンデンサ２２２のトータル容量Ｃ１のほかに、浮遊容量Ｃｆも考慮する必要がある。

この浮遊容量Ｃｆは、誘電率をε、電源層１５と配線層１６の基板垂直方向へ投射したときの重なる部分の面積をＳ、電源層１５と配線層１６との間のギャップをｄとすると、Ｃｆ＝ε×Ｓ／ｄで表される。このため、多層構造の印刷配線基板では、電源層１５と配線層１６との間のギャップが小さくなり、浮遊容量Ｃｆがトータル容量Ｃ１より大きくなり、水晶発振子２１の発振周波数を目標発振周波数センター値に合わせられなくなる。

そこで、本実施形態では、電源層１５のグランドベタパターン１５１中の発振回路パターン１６１と重なる部分を抜くことにより、Ｓを０にでき、これにより浮遊容量を無視できる値に低減できる。

なお、パターン抜き部１５２は、発振回路パターン１６１と同一幅もしくはそれより広い範囲であれば、外乱の影響を受け難くなる。

以上のように上記実施形態では、電源層１５のグランドベタパターン１５１のうち配線層１６の発振回路パターン１６１と基板垂直方向へ投射したときに重なる部分について当該発振回路パターン１６１と同一幅またはそれよりも広範囲の部分を除去したパターン抜き部１５２を形成するようにして、浮遊容量を無視できる値に低減するようにしている。また、グランド層１２についても、グランドベタパターン１２１のうち配線層１６の発振回路パターン１６１と基板垂直方向へ投射したときに重なる部分について当該発振回路パターン１６１と同一幅またはそれよりも広範囲の部分を除去したパターン抜き部１２２を形成するようにしている。

従って、回路パターンの弾き方によらず一定の固定容量コンデンサ２２２を用いて、必要によりトリマーコンデンサ２２１にて水晶発振子２１から発振されるクロック信号の発振周波数を目標とする発振周波数センター値に高精度に合わせることができ、これにより高精度の発振周波数の調整を行なうことができる。また、従来のように水晶発振回路を１つの層に集約して配置、配線する場合に比して、製造工程の削減を図ることができる。

ところで、上記実施形態における時計ＩＣ用印刷配線基板は、図６に示すボタン電話主装置ＢＴのタイマ３６に適用される。ボタン電話主装置ＢＴには、複数（最大ｉ個）の内線端末Ｔ１〜Ｔｉが接続される。

ボタン電話主装置ＢＴは、さらに、タイムスイッチ３１、複数（ｊ個）の局線インタフェース回路３２（３２−１〜３２−ｊ）、複数（ｉ個）の内線インタフェース回路３３（３３−１〜３３−ｉ）、制御部３４、データハイウェイインタフェース部３５を備えており、タイムスイッチ３１、局線インタフェース回路３２、内線インタフェース回路３３は、ＰＣＭハイウェイ３７を介して互いに接続されている。

また、局線インタフェース回路３２、内線インタフェース回路３３及びデータハイウェイインタフェース部３５は、データハイウェイ３８を介して互いに接続されている。さらに、制御部３４、データハイウェイインタフェース部３５及びタイマ３６は、ＣＰＵバス３９を介して互いに接続されている。なお、タイムスイッチ３１は、制御部３４に直接接続されている。

タイムスイッチ３１は、制御部３４の制御に基づいてＰＣＭハイウェイ３７上のタイムスロットの入れ替えを行なうことによって、局線インタフェース回路３２及び内線インタフェース回路３３を任意に交換接続する。

局線インタフェース回路３２には、局線Ｌ（Ｌ−１〜Ｌ−ｊ）が必要に応じて接続される。局線インタフェース回路３２は、接続された局線Ｌに関するインタフェース動作を行なう。

内線インタフェース回路３３には、内線端末Ｔ１〜Ｔｉが必要に応じて接続される。内線インタフェース回路３３は、接続された内線端末Ｔ１〜Ｔｉに関する内線インタフェース動作を行なう。

制御部３４は、予め格納されている動作プログラム及びタイマ３６により計時された時間情報に基づいた処理を行なうことで、タイムスイッチ３１、局線インタフェース回路３２及び内線インタフェース回路３３のそれぞれを総括制御し、ボタン電話主装置ＢＴとしての動作を実現する。

データハイウェイインタフェース部３５は、データハイウェイ３８とＣＰＵバス３９との間でのデータの授受を行なう。

このように上記実施形態に係わる時計ＩＣ用印刷配線基板をボタン電話主装置ＢＴのタイマ３６に適用することにより、要求仕様の時計精度を満たすことができる。

なお、上記実施形態ではボタン電話主装置ＢＴのタイマ３６のクロック信号の発振周波数を調整する場合を例にとって説明したが、オーディオ装置等のその他の電子機器にこの発明を適用してもよい。要するに、時計機能を有する電子機器であれば、如何なるものにもこの発明を適用可能である。

また、上記実施形態では、グランド層１２及び電源層１５を積層する例について説明したが、電源層１５のみであってもよく、グランド層１２のみであってもよい。

その他、時計ＩＣ用印刷配線基板の種類及びその積層構造、発振安定回路の構成、パターン抜き部の形成方法等についても、この発明の要旨を逸脱しない範囲で種々変形して実施できる。

この発明の一実施形態に係わる時計ＩＣ用印刷配線基板の積層構造を示す斜視図。同実施形態に係わる時計ＩＣ用印刷配線基板を側面から見た平面図。同実施形態に係わる時計ＩＣ用印刷配線基板のうちの配線層及び電源層を上から見た平面図。同実施形態における発振回路パターン及び時計ＩＣの接続構成の一例を示す回路図。同実施形態において、調整容量と浮遊容量との関係を説明するために示す回路図。同実施形態に係わる時計ＩＣ用印刷配線基板をボタン電話主装置のタイマに適用した場合のブロック図。

符号の説明

１１，１３，１４，１６…配線層、１２…グランド層、１５…電源層、２１…水晶発振子、２２…発振安定回路、３１…タイムスイッチ、３２…局線インタフェース回路、３３…内線インタフェース回路、３４…制御部、３５…データハイウェイインタフェース部、３６…タイマ、２２１…トリマーコンデンサ、２２２…固定容量コンデンサ、１１１，１３１，１４１…ＩＣ周辺回路パターン、１２１，１５１…グランドベタパターン、１２２，１５２…パターン抜き部、１６１…発振回路パターン、１６２…時計ＩＣ、１６３…ＩＣパターン、ＢＴ…ボタン電話主装置。

Claims

１つの基板を構成すべく順に積層され、基準信号を発生する水晶発振子と、この基準信号を安定させて発振させ、かつ発振周波数を目標とする周波数に整合させるための発振安定部とを有した発振回路パターンを形成した少なくとも１つの層を含む複数の配線層と、
これら複数の配線層間に介在または前記基板の表面もしくは裏面に配置され、前記基板上の回路に対して電力を供給するための電源回路パターンを形成し、この電源回路パターンのうち前記基板の表面を垂直方向に投影した場合に前記発振回路パターンと重なる部分について当該発振回路パターン幅と同一またはそれよりも広範囲の部分を除去した電源層、及び前記基板上の回路からの電力をグランドに落とすためのグランド回路パターンを形成し、このグランド回路パターンのうち前記基板の表面を垂直方向に投影した場合に前記発振回路パターンと重なる部分について当該発振回路パターン幅と同一またはそれよりも広範囲の部分を除去したグランド層のいずれか一方または両方とを具備したことを特徴とする時計ＩＣ用印刷配線基板。
前記発振安定部は、固定容量素子及び可変容量素子のいずれか一方または両方を含むことを特徴とする請求項１記載の時計ＩＣ用印刷配線基板。
１つの基板を構成すべく順に積層され、基準信号を発生する水晶発振子と、この基準信号を安定させて発振させ、かつ発振周波数を目標とする周波数に整合させるための発振安定部とを有した発振回路パターンを形成した少なくとも１つの層を含む複数の配線層を備えた時計ＩＣ用印刷配線基板の製造方法において、
前記基板上の回路に対して電力を供給するための電源回路パターンを形成し、この電源回路パターンのうち前記基板の表面を垂直方向に投影した場合に前記発振回路パターンと重なる部分について当該発振回路パターン幅と同一またはそれよりも広範囲の部分を除去した電源層、及び前記基板上の回路からの電力をグランドに落とすためのグランド回路パターンを形成し、このグランド回路パターンのうち前記基板の表面を垂直方向に投影した場合に前記発振回路パターンと重なる部分について当該発振回路パターン幅と同一またはそれよりも広範囲の部分を除去したグランド層のいずれか一方または両方を前記複数の配線層間に介在または前記基板の表面もしくは裏面に配置させるようにしたことを特徴とする時計ＩＣ用印刷配線基板の製造方法。