JP2007058835A - インピーダンス調整回路とそのエラー処理方法、及び半導体集積回路 - Google Patents
インピーダンス調整回路とそのエラー処理方法、及び半導体集積回路 Download PDFInfo
- Publication number
- JP2007058835A JP2007058835A JP2006050392A JP2006050392A JP2007058835A JP 2007058835 A JP2007058835 A JP 2007058835A JP 2006050392 A JP2006050392 A JP 2006050392A JP 2006050392 A JP2006050392 A JP 2006050392A JP 2007058835 A JP2007058835 A JP 2007058835A
- Authority
- JP
- Japan
- Prior art keywords
- adjustment
- circuit
- value
- impedance
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
【解決手段】基準抵抗1を駆動するレプリカバッファ4の出力電位を基準電位と比較し、結果に応じ値を増減し、値に応じレプリカバッファ4の駆動時出力インピーダンスを制御する調整カウンタ5を持ち、これの収束値でメインバッファ8の駆動時出力インピーダンスを制御するインピーダンス調整回路で、調整カウンタ5の有効調整値を記憶する調整値記憶回路13と、起動に応答して所定のタイミングを発生するタイマー回路12と、前記タイミングにおいて調整カウンタ5の値が規定の範囲内にあるか判定し、範囲外であれば、前記増減を抑止する調整値判定回路11と、範囲外であれば、調整値記憶回路13から読み出した有効調整値を調整カウンタ5に書き込む調整値書込回路14を具備する。
【選択図】 図1
Description
2 定電位回路
3 電圧比較回路
4 レプリカバッファ
5 調整カウンタ
6 選択回路
7 プリバッファ
8 メインバッファ
9 メインロジック
11 調整値判定回路
111 調整範囲記憶手段
112 比較回路
113、114 ゲート
115 F/F
12 タイマー回路
121 タイマー
123 比較回路
124 立ち上がり検出回路
13 調整値記憶回路
131 有効調整値記憶手段
14 調整値書込回路
141 調整値設定レジスタ
142 F/F
143 立ち上がり検出回路
15 調整エラー報告回路
151 F/F
16 調整完了報告回路
17 複写完了報告回路
18 調整値複写回路
80、80A、80B LSI
100 CARD
Claims (18)
- 基準抵抗を駆動するレプリカバッファの出力電位を基準電位と比較し、その結果に応じ値を増減し、値に応じレプリカバッファの駆動時出力インピーダンスを制御する調整カウンタを持ち、これの収束値でメインバッファの駆動時出力インピーダンスを制御する様にしたインピーダンス調整回路であって、
前記調整カウンタの有効調整値を記憶する手段と、起動に応答して所定のタイミングを発生するタイマー回路と、前記タイミングにおいて調整カウンタ値が規定の範囲内にあるかどうかを判定する回路と、規定の範囲外であれば、前記記憶手段から読み出した有効調整値を調整カウンタに書き込む回路を具備することを特徴とするインピーダンス調整回路。 - 前記タイミングにおいて調整カウンタ値が規定の範囲外であればその旨を順序回路に保持しこの出力で調整カウンタの前記値の増減を抑止する回路を具備することを特徴とする請求項1記載のインピーダンス調整回路。
- 前記タイミングにおいて調整カウンタ値が規定の範囲内にあれば、前記記憶された有効調整値を、そのときの調整カウンタ値に更新する回路を具備することを特徴とする請求項1、または2に記載のインピーダンス調整回路。
- 前記タイミングにおいて調整カウンタ値が規定の範囲外であれば、調整エラーとして報知する回路を含むことを特徴とする請求項1、または2に記載のインピーダンス調整回路。
- 基準抵抗を駆動するレプリカバッファの出力電位を基準電位と比較し、その結果に応じ値を増減し、値に応じレプリカバッファの駆動時出力インピーダンスを制御する調整カウンタを持ち、これの収束値でメインバッファの駆動時出力インピーダンスを制御する様にしたインピーダンス調整回路のエラー処理方法であって、
起動されると所定時間後のタイミングで、前記調整カウンタ値が規定の範囲内にあるかどうかを判定する手順と、調整カウンタ値が規定の範囲外であれば、調整カウンタの前記値の増減を抑止すると共に、有効調整値を記憶した記憶手段から読み出した該調整値を調整カウンタに書き込む手順とを有することを特徴とするインピーダンス調整回路のエラー処理方法。 - 前記タイミングで、調整カウンタ値が規定の範囲内にあれば、そのカウンタ値を前記記憶手段に記憶する手順を有することを特徴とする請求項5記載のインピーダンス調整回路のエラー処理方法。
- 前記タイミングで、調整カウンタ値が規定の範囲外であれば、調整エラーとして報知する手順を有することを特徴とする請求項5記載のインピーダンス調整回路のエラー処理方法。
- 基準抵抗を駆動するレプリカバッファの出力電位を基準電位と比較し、その結果に応じ値を増減し、値に応じレプリカバッファの駆動時出力インピーダンスを制御する調整カウンタを持ち、これの収束値でメインバッファの駆動時出力インピーダンスを制御する様にしたインピーダンス調整回路であって、
起動に応答して所定のタイミングを発生するタイマー回路と、前記タイミングにおいて調整カウンタ値が規定の範囲内にあるかどうかを判定する回路と、規定の範囲内になければ、同様のインピーダンス調整回路を持つ他の集積回路が出力している調整カウンタ値を自調整カウンタに複写する回路を具備することを特徴とするインピーダンス調整回路。 - 前記タイミングである旨を順序回路に保持しこの出力で調整カウンタの前記値の増減を抑止する回路を具備することを特徴とする請求項8記載のインピーダンス調整回路。
- 前記タイミングにおいて調整カウンタ値が規定の範囲内にあれば調整完了報告を行う回路と、前記タイミングにおいて調整カウンタ値が規定の範囲内になければ調整エラーを報知する回路と、前記カウンタ値を複写した他の集積回路の調整完了報告を受けると複写完了報告を行う回路を具備することを特徴とする請求項9に記載のインピーダンス調整回路。
- 前記タイミングにおいて調整カウンタ値が規定の範囲内にあれば調整完了報告を行う回路と、前記タイミングにおいて調整カウンタ値が規定の範囲内になければ前記他の集積回路からの調整完了報告を条件とし前記の他の集積回路の調整カウンタ値を自調整カウンタへ複写する回路を具備することを特徴とする請求項9に記載のインピーダンス調整回路。
- 前記タイミングで、調整カウンタ値が規定の範囲内になければ調整エラーを報知する回路と、前記自調整カウンタへの複写が行なえた場合には複写完了報告を行う回路を具備することを特徴とする請求項11に記載のインピーダンス調整回路。
- 基準抵抗を駆動するレプリカバッファの出力電位を基準電位と比較し、その結果に応じ値を増減し、値に応じレプリカバッファの駆動時出力インピーダンスを制御する調整カウンタを持ち、これの収束値でメインバッファの駆動時出力インピーダンスを制御する様にした半導体集積回路であって、
起動に応答して所定のタイミングを発生するタイマー回路と、前記タイミングにおいて調整カウンタ値が規定の範囲内にあるかどうかを判定する回路と、規定の範囲内になければ、入力端子から調整カウンタ値を内部の調整カウンタに複写する回路を具備することを特徴とする半導体集積回路。 - 前記タイミングにおいて前記調整カウンタ値の増減を禁止し、調整カウンタ値が規定の範囲内にあれば調整完了を出力端子に出力する回路と、前記タイミングにおいて調整カウンタ値が規定の範囲内になければ、他の集積回路からの調整完了を受ける端子の信号がアクティブであれば、前記の入力端子からの調整カウンタ値を内部の調整カウンタへ複写する回路を具備することを特徴とする請求項13に記載の半導体集積回路。
- 基準抵抗を駆動するレプリカバッファの出力電位を基準電位と比較し、その結果に応じ値を増減し、値に応じレプリカバッファの駆動時出力インピーダンスを制御する調整カウンタを持ち、これの収束値でメインバッファの駆動時出力インピーダンスを制御する様にしたインピーダンス調整回路のエラー処理方法であって、
起動された所定時間後のタイミングで、調整カウンタの前記値の増減を禁止し、前記調整カウンタ値が規定の範囲内にあるかどうかを判定する手順と、調整カウンタ値が規定の範囲内になければ同様のインピーダンス調整回路を持つ他の集積回路の調整カウンタ値を自調整カウンタに複写する手順とを有することを特徴とするインピーダンス調整回路のエラー処理方法。 - 前記タイミングで調整カウンタ値が規定の範囲内にあれば調整完了報告を行う手順と、前記タイミングで調整カウンタ値が規定の範囲内になければ調整エラーを報知する手順と、前記カウンタ値を複写した他の集積回路の調整完了報告を受けると複写完了報告を行う手順とを有することを特徴とする請求項15に記載のインピーダンス調整回路のエラー処理方法。
- 前記タイミングで調整カウンタ値が規定の範囲内にあれば調整完了報告を行う手順と、前記タイミングで調整カウンタ値が規定の範囲内になければ前記他の集積回路の調整完了報告を確認し前記の他の集積回路の調整カウンタ値を自調整カウンタへ複写する手順を有することを特徴とする請求項15に記載のインピーダンス調整回路のエラー処理方法。
- 前記タイミングで、調整カウンタ値が規定の範囲内になければ調整エラーを報知する手順と、前記自調整カウンタへの複写が行なえた場合には複写完了報告を行う手順を有することを特徴とする請求項17に記載のインピーダンス調整回路のエラー処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006050392A JP4904850B2 (ja) | 2005-07-27 | 2006-02-27 | インピーダンス調整回路とそのエラー処理方法、及び半導体集積回路 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005216766 | 2005-07-27 | ||
JP2005216766 | 2005-07-27 | ||
JP2006050392A JP4904850B2 (ja) | 2005-07-27 | 2006-02-27 | インピーダンス調整回路とそのエラー処理方法、及び半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007058835A true JP2007058835A (ja) | 2007-03-08 |
JP4904850B2 JP4904850B2 (ja) | 2012-03-28 |
Family
ID=37922229
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006050392A Expired - Fee Related JP4904850B2 (ja) | 2005-07-27 | 2006-02-27 | インピーダンス調整回路とそのエラー処理方法、及び半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4904850B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03272167A (ja) * | 1990-03-22 | 1991-12-03 | Mitsubishi Electric Corp | 半導体集積回路 |
JP2004030338A (ja) * | 2002-06-26 | 2004-01-29 | Nec Corp | 情報処理装置及び診断プログラム |
-
2006
- 2006-02-27 JP JP2006050392A patent/JP4904850B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03272167A (ja) * | 1990-03-22 | 1991-12-03 | Mitsubishi Electric Corp | 半導体集積回路 |
JP2004030338A (ja) * | 2002-06-26 | 2004-01-29 | Nec Corp | 情報処理装置及び診断プログラム |
Also Published As
Publication number | Publication date |
---|---|
JP4904850B2 (ja) | 2012-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101986872B1 (ko) | 메모리 칩 전력 관리 | |
KR100837274B1 (ko) | 오토 멀티-페이지 카피백 기능을 갖는 플래시 메모리 장치및 그것의 블록 대체 방법 | |
US7213120B2 (en) | Circuit for prevention of unintentional writing to a memory, and semiconductor device equipped with said circuit | |
WO2016180093A1 (zh) | Flash芯片读写控制电路和方法、AMOLED应用电路 | |
US9575098B2 (en) | Electronic apparatus to detect power supply voltage levels to protect peripheral circuits | |
KR102300825B1 (ko) | 반도체 기억 장치 및 플래쉬 메모리의 동작 방법 | |
JP4904850B2 (ja) | インピーダンス調整回路とそのエラー処理方法、及び半導体集積回路 | |
ITRM20070461A1 (it) | Acquisizione di dati di fusibili. | |
JP4544167B2 (ja) | メモリコントローラおよびフラッシュメモリシステム | |
US20190079816A1 (en) | Operating method of memory controller, storage device including the same, and operating method of storage device | |
KR102006995B1 (ko) | 반도체 장치 및 이의 동작 방법 | |
WO2019140364A1 (en) | Safety enhancement for memory controllers | |
KR102345226B1 (ko) | 반도체 장치 | |
TWI795266B (zh) | 半導體裝置和操作方法 | |
JP2010134856A (ja) | 不揮発性記憶媒体書込み回路、不揮発性記憶媒体書き込み方法、及びプログラム | |
JP2005078489A (ja) | マイクロコントローラ装置及びその制御方法 | |
TWI713039B (zh) | 半導體存儲裝置及快閃記憶體運行方法 | |
JP5738724B2 (ja) | トリミング回路、システム、判定プログラム、確認方法、及び判定方法 | |
JP2006277012A (ja) | 半導体集積回路 | |
WO2004092962A1 (ja) | 半導体装置、リセット制御システム及びメモリリセット方法 | |
JP3963135B2 (ja) | 不揮発性メモリのテスト制御方法 | |
JP2008299759A (ja) | バッテリバックアップ良否判定方法、バックアップメモリ付き制御装置およびバックアップメモリ装置 | |
JP2005234928A (ja) | 記憶装置 | |
JP2001014872A (ja) | 不揮発性半導体メモリ誤書き込み防止方式 | |
JP2005141286A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070122 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080613 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090116 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110601 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20110705 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111213 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111226 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4904850 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |