JP2007036063A - 多層基板の製造方法 - Google Patents
多層基板の製造方法 Download PDFInfo
- Publication number
- JP2007036063A JP2007036063A JP2005219631A JP2005219631A JP2007036063A JP 2007036063 A JP2007036063 A JP 2007036063A JP 2005219631 A JP2005219631 A JP 2005219631A JP 2005219631 A JP2005219631 A JP 2005219631A JP 2007036063 A JP2007036063 A JP 2007036063A
- Authority
- JP
- Japan
- Prior art keywords
- conductive pattern
- multilayer substrate
- conductive
- manufacturing
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 16
- 238000007747 plating Methods 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 14
- 229910052802 copper Inorganic materials 0.000 description 14
- 239000010949 copper Substances 0.000 description 14
- 239000000463 material Substances 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【課題】 導電性パターンの線巾および線間隔が狭い場合であっても、上層と下層の導電性パターンを確実に接続し、製品として信頼性に優れる多層基板の製造方法を提供すること。
【解決手段】 導電性パターン１３が形成された基板１２の表面に絶縁層１０を配置する工程と、配置した絶縁層１０の表面に溝５と、溝５に接続しかつ下層の導電性パターン１３に接続するバイアホール２を加工する工程と、加工した溝５及びバイアホール２に導電層を形成し、形成したこの導電層を導電性パターンとして下層の導電性パターン１３と接続する工程と、を繰り返して、多層基板を形成する。
【選択図】 図１
【解決手段】 導電性パターン１３が形成された基板１２の表面に絶縁層１０を配置する工程と、配置した絶縁層１０の表面に溝５と、溝５に接続しかつ下層の導電性パターン１３に接続するバイアホール２を加工する工程と、加工した溝５及びバイアホール２に導電層を形成し、形成したこの導電層を導電性パターンとして下層の導電性パターン１３と接続する工程と、を繰り返して、多層基板を形成する。
【選択図】 図１
Description
本発明は、複数の基板を積層して１つの多層基板とする多層基板の製造方法に関する。
近年、導電体で形成された導電層（以下、「導電性パターン」という。）と材質が樹脂である絶縁層とを交互に積層した多層基板が多用されている。多層基板の上下の導電性パターンはバイアホール（穴）により接続される。バイアホールは、予め設けられた位置合わせマークを基準にして形成される。
図２は、半導体パッケージ（高密度プリント基板）の製造工程などで用いられているセミアディティブ法の製造過程を示す図であり、（ａ１）〜（ａ４）は断面図、（ｂ１）〜（ｂ４）は（ａ１）〜（ａ４）に対応する平面図である。
コアとなる基材１２の上面には導電性パターン１３に加えて位置合わせマーク１１が数個（例えば４個）形成され、その上側に絶縁層１０が接着等により積層（ラミネート）されている。
まず、図２（ａ１）に示すように、基材１２表面に形成されている位置合わせマーク１１をカメラで撮像し、画像処理により位置合わせマーク１１のそれぞれの中心位置の座標を求めてこの基板の座標系の加工座標系との関係を求めた後、レーザの光軸を例えば導電性パターン１３の中心に位置決めし、レーザを照射して絶縁層１０にバイアホール２を形成する。なお、位置合わせマーク１１を撮像するにあたり、絶縁層１０が不透明の場合は機械加工等により位置合わせマーク１１を表面に露出させた後、絶縁層１０が透明あるいは透明に近い場合は絶縁層１０を削除することなく位置合わせマーク１１を撮像する。
次に、図２（ａ２）に示すように、バイアホール２が形成された絶縁層１０の表面１０ａにレジスト１５を塗布し、さらにその上に、位置合わせマーク１１（あるいはレーザにより絶縁層１０に形成した位置合わせマーク）を基準としてマスク１６を配置する。この状態で、マスク１６の図における上方から紫外線を照射し、マスク１６で塞がれていない部分（ここでは、ランド形成部と導電性パターン形成部）のレジスト１５を露光させる。
次に、化学処理により露光したレジスト１５を除去する。この結果、図２（ａ３）に示すように、ランド形成部と導電性パターン形成部を除き、絶縁層表面１０ａにはレジスト１５が残存することとなる。
次に、図２（ａ４）に示すように、レジスト１５除去部に銅めっきを施し、導電性パターン８及びランド９を形成する。このとき、バイアホール２の内壁部に形成される銅めっき層により、下層の導電性パターン１３と上層の導電性パターン８とが電気的に接続される。その後、残存レジスト１５を化学処理により除去する。
コアとなる基材１２の上面には導電性パターン１３に加えて位置合わせマーク１１が数個（例えば４個）形成され、その上側に絶縁層１０が接着等により積層（ラミネート）されている。
まず、図２（ａ１）に示すように、基材１２表面に形成されている位置合わせマーク１１をカメラで撮像し、画像処理により位置合わせマーク１１のそれぞれの中心位置の座標を求めてこの基板の座標系の加工座標系との関係を求めた後、レーザの光軸を例えば導電性パターン１３の中心に位置決めし、レーザを照射して絶縁層１０にバイアホール２を形成する。なお、位置合わせマーク１１を撮像するにあたり、絶縁層１０が不透明の場合は機械加工等により位置合わせマーク１１を表面に露出させた後、絶縁層１０が透明あるいは透明に近い場合は絶縁層１０を削除することなく位置合わせマーク１１を撮像する。
次に、図２（ａ２）に示すように、バイアホール２が形成された絶縁層１０の表面１０ａにレジスト１５を塗布し、さらにその上に、位置合わせマーク１１（あるいはレーザにより絶縁層１０に形成した位置合わせマーク）を基準としてマスク１６を配置する。この状態で、マスク１６の図における上方から紫外線を照射し、マスク１６で塞がれていない部分（ここでは、ランド形成部と導電性パターン形成部）のレジスト１５を露光させる。
次に、化学処理により露光したレジスト１５を除去する。この結果、図２（ａ３）に示すように、ランド形成部と導電性パターン形成部を除き、絶縁層表面１０ａにはレジスト１５が残存することとなる。
次に、図２（ａ４）に示すように、レジスト１５除去部に銅めっきを施し、導電性パターン８及びランド９を形成する。このとき、バイアホール２の内壁部に形成される銅めっき層により、下層の導電性パターン１３と上層の導電性パターン８とが電気的に接続される。その後、残存レジスト１５を化学処理により除去する。
半導体パッケージ用のプリント基板は、年々高密度化が進んでおり、導電性パターンの線巾および隣の導電性パターンまでの距離（以下、「線間隔」という。）が狭くなってきている。また、これに伴い、ランドおよびバイアホールの直径も小径になってきている。
下層の導電性パターンと上層の導電性パターンを確実に接続するためには、両者が高さ方向に重なる位置にバイアホールを配置する必要がある。
このため、従来技術では、マスクの製造費が高価になった。また、マスクおよび基板１２は温度変化に伴って伸縮するため、バイアホールや導電性パターンの線巾及び線間隔を余裕を持たせた大きさにしなければならず、バイアホールを小径にすると共に導電性パターンの線巾及び線間隔をそれぞれ１０μｍ以下にすることは困難であった。
このため、従来技術では、マスクの製造費が高価になった。また、マスクおよび基板１２は温度変化に伴って伸縮するため、バイアホールや導電性パターンの線巾及び線間隔を余裕を持たせた大きさにしなければならず、バイアホールを小径にすると共に導電性パターンの線巾及び線間隔をそれぞれ１０μｍ以下にすることは困難であった。
本発明の目的は、上記課題を解決し、導電性パターンの線巾および線間隔が狭い場合であっても、上層と下層の導電性パターンを確実に接続し、製品として信頼性に優れる多層基板の製造方法を提供するにある。
上記課題を解決するため、本発明は、導電性パターンが形成された基板の表面に絶縁層を配置する工程と、配置した前記絶縁層の表面に溝と、この溝に接続しかつ下層の前記導電性パターンに接続する穴を加工する工程と、加工した前記溝及び穴に導電層を形成し、形成したこの導電層を導電性パターンとして下層の前記導電性パターンと接続する工程と、を繰り返して、多層基板を形成することを特徴とする。
本発明によれば、導電性パターンの線巾および線間隔が狭い場合であっても、上層の導電性パターンと下層の導電性パターンとを確実に接続できるので、製品として信頼性に優れる多層基板を製造することができる。
以下、図面を参照しながら、本発明について説明する。
図１は、本発明に係る多層基板の製造過程を示す図であり、（ａ１）〜（ａ３）は断面図、（ｂ１）〜（ｂ３）は（ａ１）〜（ａ３）に対応する平面図である。
同図（ａ１）に示すように、コアとなる基材１２の上面には導電性パターン１３に加えて位置合わせマーク１１が数個（例えば４個）形成され、その上に絶縁層１０が積層されている。
まず、基材１２表面に形成されている位置合わせマーク１１をカメラで撮像し、画像処理により位置合わせマーク１１のそれぞれの中心位置の座標を求めてこの基板の座標系の加工座標系との関係を求めた後、レーザの光軸を例えば導電性パターン１３の中心に位置決めし、レーザ１を照射して絶縁層１０にバイアホール２を形成する。
図１は、本発明に係る多層基板の製造過程を示す図であり、（ａ１）〜（ａ３）は断面図、（ｂ１）〜（ｂ３）は（ａ１）〜（ａ３）に対応する平面図である。
同図（ａ１）に示すように、コアとなる基材１２の上面には導電性パターン１３に加えて位置合わせマーク１１が数個（例えば４個）形成され、その上に絶縁層１０が積層されている。
まず、基材１２表面に形成されている位置合わせマーク１１をカメラで撮像し、画像処理により位置合わせマーク１１のそれぞれの中心位置の座標を求めてこの基板の座標系の加工座標系との関係を求めた後、レーザの光軸を例えば導電性パターン１３の中心に位置決めし、レーザ１を照射して絶縁層１０にバイアホール２を形成する。
次に、同図（ａ２）に示すように、ビーム径がレーザ１よりも大径のレーザ４により、軸線がバイアホール２の軸線と同軸のランド形成のための浅底穴６をバイアホール２の外周に形成する。さらに、ビーム径がレーザ１よりも細いレーザ３により、導電性パターン形成のための溝５を加工する。溝５の深さは、底面が浅底穴６の底面と略同一あるいは僅かに深くなるように、また、長手方向の一端は浅底穴６に重なるように形成する。
次に、同図（ａ３）に示すように、レーザによって加工した溝５及び浅底穴６に銅めっきを行い、溝５及び浅底穴６を銅で充填してランドおよび導電性パターンを形成すると共にバイアホール２に充填された銅により、下層の導電性パターンとランドおよび溝５内部の導電性パターンとを接続する。なお、銅めっきは、例えば、以下の手順で行う。すなわち、無電解銅めっき処理により、バイアホール２の内壁面、浅底穴６の内壁面、溝５の底面および内壁面を含む絶縁層表面１０ａの表面全体に銅の下地層を形成する。次に、バイアホール２の内壁、浅底穴６の内壁、溝５の底面および内壁面を除く絶縁層表面１０ａの表面に形成された銅層をソフトエッチングもしくは研磨により除去し、さらに無電解銅めっき処理を行う。このようにすると、バイアホール２の内壁面、浅底穴６の内壁面、溝５の底面および内壁面に銅を充填することができる。
以下、基板をさらに積層する場合は、新たな絶縁層１０を図示の絶縁層１０の上側に配置し、上記の動作を繰り返す。
なお、バイアホール２、浅底穴６および溝５に充填する銅の表面を高さを、絶縁層表面１０ａよりも低くなるようにすると、次の絶縁層を接着等により配置する際に確実に接着することができるだけでなく、銅の表面を高さが絶縁層表面１０ａよりも高くする場合に比べて、製品としての多層基板表面の凹凸を小さくすることができる。
また、銅めっき処理を行うことに代えて、導電性のペーストをバイアホール２、溝５及び浅底穴６に充填した後、加熱処理等によりペーストを固化させるようにしてもよい。
以上説明したように、本発明によれば、バイアホール２、浅底穴６および溝５を同一工程で形成するので位置決め誤差はほとんど発生せず、溝５に形成される導電性パターンと下層の導電性パターンを電気的に確実に接続できる。したがって、製品としての多層基板の信頼性を向上させることができる。
また、露光のためのマスクを必要としないので、加工が容易になり、加工能率を向上させることができる。
また、ここではレーザによりバイアホール、ランドおよび溝を加工するようにしたが、他の方法を用いても良い。
２ バイアホール
５ 溝
１０ 絶縁層
１２ 基板
１３ 導電性パターン
５ 溝
１０ 絶縁層
１２ 基板
１３ 導電性パターン
Claims (6)
- 下記ａ〜ｃの工程を繰り返すことにより、多層基板を形成することを特徴とする多層基板の製造方法。
ａ．導電性パターンが形成された基板の表面に絶縁層を配置する工程。
ｂ．配置した前記絶縁層の表面に溝と、この溝に接続しかつ下層の前記導電性パターンに接続する穴を加工する工程。
ｃ．加工した前記溝及び穴に導電層を形成し、形成したこの導電層を導電性パターンとして下層の前記導電性パターンと接続する工程。 - 前記穴および溝をレーザで加工することを特徴とする請求項１に記載の多層基板の製造方法。
- 前記穴を、下層の前記基板に形成された位置合わせマークに基づいて形成することを特徴とする請求項１に記載の多層基板の製造方法。
- 前記導電層を導電性のめっきで形成することを特徴とする請求項１に記載の多層基板の製造方法。
- 前記導電層を導電性のペーストで形成することを特徴とする請求項１に記載の多層基板の製造方法。
- 上記工程ｃの後に、形成した前記導電層の前記絶縁層の表面よりも高い部分を除去する工程を設け、その後上記工程ａに移ることを特徴とする請求項１に記載の多層基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005219631A JP2007036063A (ja) | 2005-07-28 | 2005-07-28 | 多層基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005219631A JP2007036063A (ja) | 2005-07-28 | 2005-07-28 | 多層基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007036063A true JP2007036063A (ja) | 2007-02-08 |
Family
ID=37794920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005219631A Pending JP2007036063A (ja) | 2005-07-28 | 2005-07-28 | 多層基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007036063A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104066275A (zh) * | 2013-03-21 | 2014-09-24 | 毅嘉科技股份有限公司 | 用于电路板绝缘保护层的开口方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10200236A (ja) * | 1996-12-27 | 1998-07-31 | Victor Co Of Japan Ltd | 配線基板の製造方法 |
| JP2000165049A (ja) * | 1998-11-27 | 2000-06-16 | Shinko Electric Ind Co Ltd | 多層回路基板の製造方法 |
| JP2000165039A (ja) * | 1998-11-26 | 2000-06-16 | Nippon Carbide Ind Co Inc | プリント配線板の製造方法 |
-
2005
- 2005-07-28 JP JP2005219631A patent/JP2007036063A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10200236A (ja) * | 1996-12-27 | 1998-07-31 | Victor Co Of Japan Ltd | 配線基板の製造方法 |
| JP2000165039A (ja) * | 1998-11-26 | 2000-06-16 | Nippon Carbide Ind Co Inc | プリント配線板の製造方法 |
| JP2000165049A (ja) * | 1998-11-27 | 2000-06-16 | Shinko Electric Ind Co Ltd | 多層回路基板の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104066275A (zh) * | 2013-03-21 | 2014-09-24 | 毅嘉科技股份有限公司 | 用于电路板绝缘保护层的开口方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008283140A (ja) | 配線基板の製造方法及び配線基板 | |
| TWI449480B (zh) | 多層配線基板 | |
| TWI399136B (zh) | 線路板及其製程 | |
| JP2011096998A (ja) | 凹凸パターン付きビアパッドを含む印刷回路基板及びその製造方法 | |
| JP5172409B2 (ja) | 配線基板の製造方法 | |
| TWI608777B (zh) | 柔性電路板及其製作方法 | |
| CN102111954B (zh) | 线路板及其制作工艺 | |
| JP2010087168A (ja) | 多層プリント配線板の製造方法 | |
| JP2009231792A (ja) | 多層基板の製造方法及び多層基板 | |
| JP2010129723A (ja) | ビアホールの形成方法 | |
| JP3908610B2 (ja) | 多層配線基板の製造方法 | |
| JP2024123240A (ja) | 印刷配線板および印刷配線板の製造方法 | |
| JP2007036063A (ja) | 多層基板の製造方法 | |
| JP4085925B2 (ja) | プリント基板の製造方法 | |
| JP4934101B2 (ja) | 配線回路基板の製造方法 | |
| JP2009016806A (ja) | 埋め込みパターン基板及びその製造方法 | |
| JP4930073B2 (ja) | ビルドアップ基板の製造方法 | |
| TWI399152B (zh) | 電路板盲孔的製作方法 | |
| JP4351078B2 (ja) | プリント配線板の製造方法 | |
| JP2012209284A (ja) | 配線基板の製造方法 | |
| JP2002111204A (ja) | 多層配線基板の製造方法 | |
| TWI844167B (zh) | 印刷電路板製造方法及其印刷電路板與製造設備 | |
| TW201831066A (zh) | 線路板結構 | |
| JP2797871B2 (ja) | プリント配線板の製造方法 | |
| TW201831067A (zh) | 線路板的製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20070925 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100427 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20100601 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101207 |