JP2007034994A - 通信装置および通信方法 - Google Patents

Abstract

【課題】所望の通信速度での近接通信を迅速に行う。
【解決手段】ICカードの復調部５１では、複数のDPLL回路６３₁乃至６３_Mにおいて、リーダ／ライタから送信されてくるデータから、複数の通信速度それぞれに対応するデータが抽出されて出力される。そして、セレクタ６４では、DPLL回路６３₁乃至６３_Mが出力するデータのうちの、リーダ／ライタから送信されてくるデータの通信速度に対応するデータが選択され、リーダ／ライタから送信されてくるデータを処理するデータ処理部１２に供給される。本発明は、例えば、ICカードシステムなどに適用できる。
【選択図】図６

Description

本発明は、通信装置および通信方法に関し、特に、所望の通信速度での近接通信を迅速に行うことができるようにする通信装置および通信方法に関する。

近接通信を行うシステムとしては、例えば、IC(Integrated Circuit)カードシステムが広く知られている。ICカードシステムにおいては、リーダ／ライタ(Reader/Writer)が電磁波を発生することにより、いわゆるRF(Radio Frequency)フィールド（磁界）を形成する。そして、リーダ／ライタに、ICカードが近づくと、ICカードは、電磁誘導によって、電源の供給を受けるとともに、リーダ／ライタとの間でデータ伝送を行う。

図１は、従来のICカードシステム（システムとは、複数の装置が論理的に集合した物をいい、各構成の装置が同一筐体中にあるか否かは、問わない）の一例の構成を示している。

図１において、ICカードシステムは、ホストコンピュータ１、リーダ／ライタ２、および（非接触）ICカード３から構成されている。

ホストコンピュータ１は、リーダ／ライタ２を制御する。リーダ／ライタ２は、アンテナ２Ａを有し、ホストコンピュータ１の制御にしたがい、アンテナ２Ａから電磁波を出力することで、リーダ／ライタ２に近接する位置にあるICカード３と近接通信を行う。

ICカード３は、アンテナ３Ａ、復調部１１、データ処理部１２、およびメモリ１３から構成されている。

アンテナ３Ａは、閉ループのコイルを構成しており、リーダ／ライタ２から送信されてくる信号を受信する。即ち、アンテナ３Ａが、リーダ／ライタ２に近づくと、リーダ／ライタ２のアンテナ２Ａが出力する電磁波による電磁誘導によって、アンテナ２Ａに電流が流れる。

復調部１１は、アンテナ３Ａで受信された信号（アンテナ３Ａに流れる電流）を、例えば、ASK(Amplitude Shift Keying)復調し、その結果得られる復調データとしての、例えばマンチェスタ符号を、データ処理部１２に供給する。即ち、リーダ／ライタ２は、例えば、データをマンチェスタ符号に符号化し、そのマンチェスタ符号によってキャリアをASK変調した信号を送信するようになっており、復調部１１は、そのようにしてリーダ／ライタ２から送信されてくる信号をASK復調することで、マンチェスタ符号を得て、データ処理部１２に供給する。

データ処理部１２は、復調部１１からのマンチェスタ符号を復号し、その結果得られるデータ（コマンドを含む）に基づき、データをメモリ１３に記憶させ、あるいは、メモリ１３からデータを読み出す等の所定の処理を行う。

メモリ１３は、例えば、不揮発性のメモリで、データ処理部１２の制御にしたがい、データを記憶する。

以上のように構成されるICカードシステムでは、リーダ／ライタ２は、ホストコンピュータ１の制御にしたがい、アンテナ２Ａから電磁波を出力することで、ポーリングのためのポーリングコマンドを送信している。

そして、ICカード３が、リーダ／ライタ２と近接した状態となると、リーダ／ライタ２のアンテナ２Ａから出力されている電磁波による電磁誘導によって、ICカード３のアンテナ３Ａに電流が流れる。アンテナ３Ａに電流が流れると、ICカード３では、図示せぬ電源回路が、アンテナ３Ａに流れる電流から電源を得て、ICカード３を構成する必要なブロックに供給する。これにより、ICカード３は、動作することが可能な状態となる。

そして、アンテナ３Ａに流れる電流としての信号は、復調部１１においてASK復調され、その結果得られるマンチェスタ符号が、データ処理部１２に供給される。データ処理部１２は、復調部１１からのマンチェスタ符号を復号し、その結果得られるデータを処理する。

なお、データ処理部１２は、例えば、データをメモリ１３に記憶させる処理、メモリ１３からデータを読み出す処理、マンチェスタ符号の符号化処理と復号処理、その他の各種の処理を行う。

また、ICカード３からリーダ／ライタ２にデータが送信される場合には、ICカードにおいて、リーダ／ライタ２に送信するデータ（を符号化したマンチェスタ符号）にしたがい、リーダ／ライタ２側から、ICカード３のアンテナ３Ａを見たときのインピーダンスを変化させる負荷変調が行われる。

次に、図２は、図１の復調部１１の構成例を示している。

復調部１１は、検波回路２１、２値化回路２２、およびDPLL(Digital Phase Lock Loop)回路２３から構成されている。

検波回路２１は、アンテナ３Ａに流れる電流を検波、即ち、ASK復調し、その結果得られる信号を、２値化回路２２に供給する。

２値化回路２２は、検波回路２１からの信号を２値化することにより、２値化データとしての、例えばマンチェスタ符号を得て、DPLL回路２３に供給する。

DPLL回路２３は、リーダ／ライタ２から送信されてくるデータの通信速度（伝送レート）に対応したクロックを生成し、そのクロックに同期して、２値化回路２２からのマンチェスタ符号を抽出（捕捉）して、その結果得られる、リーダ／ライタ２から送信されてきたデータの通信速度に対応するデータを、クロックとともに、データ処理部１２（図１）に供給する。

ここで、データ処理部１２は、DPLL回路２３から供給されるクロックに同期して動作し、DPLL回路２３から供給されるデータの処理等を行う。

以上のようなICカードシステムにおいて、リーダ／ライタ２とICカード３とは、以前は、ある固定の通信速度で通信を行うようになっていたが、最近では、通信速度を変更することが可能となっている。

図３および図４を参照して、リーダ／ライタ２とICカード３とが通信速度を変更して行う通信の処理について説明する。

リーダ／ライタ２は、図３のステップＳ１において、ポーリングのためのポーリングコマンドを、あらかじめ定められた通信速度であるX[bps(bit per seconds)]で送信している。

ICカード３は、X[bps]の通信速度で通信を開始するように設定されており、リーダ／ライタ２に近接すると、ステップＳ１１において、リーダ／ライタ２がX[bps]の通信速度で送信しているポーリングコマンドを受信する。

ICカード３は、X[bps]の通信速度で送信されたポーリングコマンドを受信すると、ステップＳ１２において、X[bps]の通信速度での通信が可能であることを表すメッセージACK(acknowledge)を、X[bps]の通信速度で送信し、リーダ／ライタ２は、ステップＳ２において、ICカード３からのメッセージACKを受信する。

メッセージACKを受信したリーダ／ライタ２は、ステップＳ３において、通信速度をX[bps]から、そのX[bps]とは異なるY[bps]に変更することを指示するメッセージを、X[bps]の通信速度で送信し、ICカード３は、ステップＳ１３において、リーダ／ライタ２からの、通信速度を変更することを指示するメッセージを受信する。

ICカード３は、Y[bps]の通信速度での通信が可能であれば、ステップＳ１４において、通信速度の変更が可能であることを表すメッセージACKを、X[bps]の通信速度で送信し、リーダ／ライタ２は、ステップＳ４において、ICカード３からのメッセージACKを受信する。

その後、リーダ／ライタ２とICカード３は、通信速度をX[bps]からY[bps]に変更する処理を行い、リーダ／ライタ２は、ステップＳ５において、ポーリングコマンドを、変更後の通信速度であるY[bps]で送信する。ICカード３は、ステップＳ１５において、リーダ／ライタ２がY[bps]の通信速度で送信したポーリングコマンドを受信し、ステップＳ１６において、Y[bps]の通信速度での通信が可能であることを表すメッセージACKを、Y[bps]の通信速度で送信する。

リーダ／ライタ２は、ステップＳ６において、ICカード３からのメッセージACKを受信し、その後、リーダ／ライタ２とICカード３とは、Y[bps]の通信速度で通信（必要なデータの変換）を行う。

以上のように、リーダ／ライタ２において、ステップＳ１乃至Ｓ６の処理が行われるとともに、ICカード３において、ステップＳ１１乃至Ｓ１６の処理が行われ、その後、リーダ／ライタ２とICカード３とは、Y[bps]の通信速度でのデータのやりとりを行うことが可能となる。

従って、リーダ／ライタ２とICカード３とにおいては、通信を開始するときの通信速度X[bps]をあらかじめ定めておく必要がある。さらに、リーダ／ライタ２とICカード３とにおいて、あらかじめ定められた通信速度X[bps]以外の通信速度Y[bps]で通信を行うには、あらかじめ定められた通信速度X[bps]で通信を開始してから、通信速度をY[bps]に変更する必要があり、通信速度Y[bps]での通信が可能となるまでに、ある程度の時間を要する。

そして、リーダ／ライタ２とICカード３とにおいて、あらかじめ定められた通信速度X[bps]以外の通信速度Y[bps]で通信を行う場合、通信速度をX[bps]からY[bps]に変更する手続中に通信エラー（通信不良）が生じると、図４に示すように、通信速度X[bps]で通信を開始してから、通信速度Y[bps]での通信が可能となるまでに、さらに時間を要することになる。

即ち、図４においては、リーダ／ライタ２は、ステップＳ２１において、図３のステップＳ１と同様に、ポーリングコマンドを、あらかじめ定められたX[bps]の通信速度で送信し、ICカード３は、ステップＳ３１において、リーダ／ライタ２がX[bps]の通信速度で送信しているポーリングコマンドを受信する。

ICカード３は、X[bps]の通信速度で送信されたポーリングコマンドを受信すると、ステップＳ３２において、X[bps]の通信速度での通信が可能であることを表すメッセージACKを、X[bps]の通信速度で送信し、リーダ／ライタ２は、ステップＳ２２において、ICカード３からのメッセージACKを受信する。

メッセージACKを受信したリーダ／ライタ２は、ステップＳ２３において、通信速度をX[bps]から、そのX[bps]とは異なるY[bps]に変更することを指示するメッセージを、X[bps]の通信速度で送信し、ICカード３は、ステップＳ３３において、リーダ／ライタ２からの、通信速度を変更することを指示するメッセージを受信する。

ICカード３は、Y[bps]の通信速度での通信が可能であれば、ステップＳ３４において、通信速度の変更が可能であることを表すメッセージACKを、X[bps]の通信速度で送信し、リーダ／ライタ２は、ステップＳ２４において、ICカード３からのメッセージACKを受信する。

ここで、例えば、リーダ／ライタ２による、ステップＳ２３の、通信速度を変更することを指示するメッセージの送信中に通信エラーが生じた場合、ICカード３は、ステップＳ３３において、リーダ／ライタ２からのメッセージを正常に受信することができない。

また、例えば、ICカード３による、ステップＳ３４のメッセージACKの送信中に通信エラーが生じた場合、リーダ／ライタ２は、ステップＳ２４において、ICカード３からのメッセージACKを正常に受信することができない。

いずれにしても、リーダ／ライタ２は、通信速度の変更が可能であることを表すメッセージACKを得ることができなため、ステップＳ２５において、再び、ポーリングコマンドを、あらかじめ定められたX[bps]の通信速度で送信し、ICカード３は、ステップＳ３５において、リーダ／ライタ２がX[bps]の通信速度で送信したポーリングコマンドを受信する。

ICカード３は、X[bps]の通信速度で送信されたポーリングコマンドを受信すると、ステップＳ３６において、X[bps]の通信速度での通信が可能であることを表すメッセージACKを、X[bps]の通信速度で送信し、リーダ／ライタ２は、ステップＳ２６において、ICカード３からのメッセージACKを受信する。

メッセージACKを受信したリーダ／ライタ２は、ステップＳ２７において、通信速度をX[bps]から、そのX[bps]とは異なるY[bps]に変更することを指示するメッセージを、X[bps]の通信速度で送信し、ICカード３は、ステップＳ３７において、リーダ／ライタ２からの、通信速度を変更することを指示するメッセージを受信する。

ICカード３は、Y[bps]の通信速度での通信が可能であれば、ステップＳ３８において、通信速度の変更が可能であることを表すメッセージACKを、X[bps]の通信速度で送信し、リーダ／ライタ２は、ステップＳ２８において、ICカード３からのメッセージACKを受信する。

その後、リーダ／ライタ２とICカード３は、通信速度をX[bps]からY[bps]に変更する処理を行い、リーダ／ライタ２は、ステップＳ２９において、ポーリングコマンドを、変更後の通信速度であるY[bps]で送信する。ICカード３は、ステップＳ３９において、リーダ／ライタ２がY[bps]の通信速度で送信したポーリングコマンドを受信し、ステップＳ４０において、Y[bps]の通信速度での通信が可能であることを表すメッセージACKを、Y[bps]の通信速度で送信する。

リーダ／ライタ２は、ステップＳ３０において、ICカード３からのメッセージACKを受信し、その後、リーダ／ライタ２とICカード３とは、Y[bps]の通信速度で通信を行う。

以上のように、通信エラーが生じると、リーダ／ライタ２は、ポーリングコマンドを、あらかじめ定められたX[bps]の通信速度で送信することから処理をやり直すため、通信速度X[bps]で通信を開始してから、通信速度Y[bps]での通信が可能となるまでに、さらに時間を要することになる。

なお、特許文献１には、データ伝送の物理層特性を規定する伝送制御パラメータと、端末装置からの活性化要求に応答するための応答データとを記憶手段に記憶させておき、活性化要求に対して、記憶手段に記憶された応答データを、同じく記憶手段に記憶された伝送制御パラメータに基づく伝送速度で送信するICカードが開示されている。

特許第3009075号

近年、ICカードシステムの普及が進んでおり、これに伴い、様々な通信速度での通信が可能なICカードやリーダ／ライタが登場することが予想される。また、今後は、通信時間の短縮等のために、通信速度がより高速のICカードやリーダ／ライタが登場することが予想される。

しかしながら、図３や図４で説明したように、高速な通信速度での通信を行うのに、まず最初に、あらかじめ定められた通信速度X[bps]で通信を開始し、その後、通信速度を変更するのでは、高速な通信速度での通信を開始するのに時間を要することになり、ある短い時間内にすべての処理が終了することが重要なアプリケーション、即ち、例えば、駅の自動改札機などに、ICカードシステムを適用することが困難となる。

本発明は、このような状況に鑑みてなされたものであり、所望の通信速度での近接通信を迅速に行うことができるようにするものである。

本発明の一側面の通信装置は、複数の通信速度のうちのいずれかの通信速度で、近接通信を行う通信装置において、通信相手から送信されてくるデータから、前記複数の通信速度それぞれに対応するデータを抽出して出力する複数のデータ抽出手段と、前記複数のデータ抽出手段が出力するデータのうちの、前記通信相手から送信されてくるデータの通信速度に対応するデータを選択し、前記通信相手から送信されてくるデータを処理するデータ処理手段に供給する選択手段とを備える。

本発明の一側面の通信方法は、複数の通信速度のうちのいずれかの通信速度で、近接通信を行う通信装置の通信方法において、通信相手から送信されてくるデータから、前記複数の通信速度それぞれに対応するデータを抽出して出力する複数のデータ抽出手段それぞれにおいて前記複数の通信速度それぞれに対応するデータを抽出して出力し、前記複数のデータ抽出手段が出力するデータのうちの、前記通信相手から送信されてくるデータの通信速度に対応するデータを選択し、前記通信相手から送信されてくるデータを処理するデータ処理手段に供給するステップを含む。

上記一側面の通信装置または通信方法においては、通信相手から送信されてくるデータから、前記複数の通信速度それぞれに対応するデータを抽出して出力する複数のデータ抽出手段それぞれにおいて前記複数の通信速度それぞれに対応するデータが抽出されて出力される。そして、前記複数のデータ抽出手段が出力するデータのうちの、前記通信相手から送信されてくるデータの通信速度に対応するデータが選択され、前記通信相手から送信されてくるデータを処理するデータ処理手段に供給される。

本発明によれば、近接通信を行うことができ、特に、所望の通信速度での近接通信を迅速に行うことができる。

以下に本発明の実施の形態を説明するが、本発明の構成要件と、発明の詳細な説明に記載の実施の形態との対応関係を例示すると、次のようになる。この記載は、本発明をサポートする実施の形態が、発明の詳細な説明に記載されていることを確認するためのものである。従って、発明の詳細な説明中には記載されているが、本発明の構成要件に対応する実施の形態として、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その構成要件に対応するものではないことを意味するものではない。逆に、実施の形態が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。

本発明の一側面の通信装置は、
複数の通信速度のうちのいずれかの通信速度で、近接通信を行う通信装置（例えば、図５のICカード３）において、
通信相手（例えば、図５のリーダ／ライタ２）から送信されてくるデータから、前記複数の通信速度それぞれに対応するデータを抽出して出力する複数のデータ抽出手段（例えば、図６のDPLL回路６３₁，６３₂，・・・，６３_M）と、
前記複数のデータ抽出手段が出力するデータのうちの、前記通信相手から送信されてくるデータの通信速度に対応するデータを選択し、前記通信相手から送信されてくるデータを処理するデータ処理手段（例えば、図５のデータ処理部１２）に供給する選択手段（例えば、図６のセレクタ６４）と
を備える。

本発明の一側面の通信方法は、
複数の通信速度のうちのいずれかの通信速度で、近接通信を行う通信装置（例えば、図５のICカード３）の通信方法において、
通信相手（例えば、図５のリーダ／ライタ２）から送信されてくるデータから、前記複数の通信速度それぞれに対応するデータを抽出して出力する複数のデータ抽出手段（例えば、図６のDPLL回路６３₁，６３₂，・・・，６３_M）それぞれにおいて前記複数の通信速度それぞれに対応するデータを抽出して出力し（例えば、図９のステップＳ４１）、
前記複数のデータ抽出手段が出力するデータのうちの、前記通信相手から送信されてくるデータの通信速度に対応するデータを選択し、前記通信相手から送信されてくるデータを処理するデータ処理手段（例えば、図５のデータ処理部１２）に供給する（例えば、図１０のステップＳ５２₁，Ｓ５２₂，・・・，Ｓ５２_M）
ステップを含む。

以下、図面を参照して、本発明の実施の形態について説明する。

図５は、本発明を適用したICカードシステムの一実施の形態の構成例を示している。なお、図中、図１のICカードシステムと対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。

図５のICカードシステムは、ホストコンピュータ１、リーダ／ライタ２、およびICカード３を備える点で、図１のICカードシステムと共通する。さらに、図５のICカードシステムでは、ICカード３が、データ処理部１２とメモリ１３を備える点で、図１のICカード３と共通する。但し、図５のICカードシステムでは、ICカード３が、復調部１１に代えて、復調部５１を備える点で、図１のICカード３と相違する。

図６は、図５の復調部５１の構成例を示している。なお、図中、図２の復調部１１と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。

図６の復調部５１は、検波回路２１および２値化回路２２を備える点で、図２の復調部１１と共通するが、DPLL回路２３に代えて、複数であるM個のDPLL回路６３₁，６３₂，・・・，６３_Mが設けられ、かつ、クロック検出回路６１およびセレクタ６４が新たに設けられている点で、図２の復調部１１と相違する。なお、図６において、M個のDPLL回路６３₁，６３₂，・・・，６３_Mは、それぞれ、NCO(Number ControlOscillator)６２₁，６２₂，・・・，６２_Mを内蔵している。

クロック検出回路６１は、リーダ／ライタ２から信号（電磁波）が送信されてくることによりアンテナ３Ａに流れる電流（信号）から、リーダ／ライタ２からの信号のキャリアの周波数のクロックを生成し、DPLL回路６３₁乃至６３_Mそれぞれが内蔵するNCO６２₁乃至６２_Mに供給する。例えば、ソニー株式会社が開発したFeliCa（ソニー株式会社の登録商標）と呼ばれる技術方式では、リーダ／ライタ２からの信号のキャリアの周波数は、13.56MHzである。

ここで、以下、適宜、クロック検出回路６１が生成するクロックを、システムクロックという。

DPLL回路６３_mが内蔵するNCO６２_m（m=1,2,・・・,M)は、クロック検出回路６１から供給されるシステムクロックをｍ／Ｎの分周比で分周し、その結果得られるクロックを、DPLL回路６３_m内部に出力する。ここで、分周比ｍ／Ｎの分母Nは整数である。また、以下、適宜、NCO６２_mが出力するクロックを、基準クロックという。

DPLL回路６３_mには、２値化回路２２から２値化データ（例えば、マンチェスタ符号）が供給される。DPLL回路６３_mは、２値化回路２２からの２値化データと、NCO６２_mが出力する基準クロックとに基づき、２値化回路２２の出力から２値化データを抽出する（捕捉する）ためのクロックとしてのデータクロックを生成し、２値化データとともに、セレクタ６４に出力する。

即ち、DPLL回路６３_mは、２値化回路２２からの２値化データと、DPLL回路６３_m自身が出力するデータクロックとの位相差を検出し、その位相差に応じて、NCO６２_mで基準クロックの位相を調整する。さらに、DPLL回路６３_mは、その位相の調整後の基準クロックを、データクロックとして、そのデータクロックに同期して、２値化回路２２からの２値化データを捕捉することにより、データクロックに対応するデータ（２値化データ）を抽出する。

ここで、ICカードシステムでは、ほとんどの場合、データの通信速度の逓倍（整数倍）がキャリアの周波数となる値が、データの通信速度として採用される。そこで、図５のICカードシステムにおいても、データの通信速度の逓倍がキャリアの周波数となる値が、データの通信速度として採用されていることとして、図６の実施の形態では、NCO６２_mにおいて、キャリアの周波数のシステムクロックを分周することにより、データの通信速度に対応する基準クロックを得て、さらに、DPLL回路６３_mにおいて、NCO６２_mで得られた基準クロックを用いて、データの通信速度に対応するデータクロックを生成するようになっている。

例えば、いま、キャリアの周波数が、上述したように13.56MHzであり、NCO６２_mの分周比m/Nの分母が６４であるとすると、DPLL回路６３₁は、約211kbps（212kbps)≒13.56MHz/64の通信速度のデータにロックするDPLL回路となる。また、DPLL回路６３₂は、約424kbps≒13.56MHz×2/64の通信速度のデータにロックするDPLL回路となる。以下、同様に、DPLL回路６３_mは、13.56MHz×m/64の通信速度のデータにロックするDPLL回路となる。

DPLL回路６３_mは、上述したように、NCO６２_mが出力する基準クロックから得られるデータクロックに同期して抽出された２値化データ（データクロック（に対応する通信速度）に対応する２値化データ）を出力する他、さらに、その２値化データから、所定の同期コードを検知して、検知信号を出力する。即ち、リーダ／ライタ２から送信されてくるデータには、SYNCコードと呼ばれる、同期をとるのに用いられる同期コードが含まれている。DPLL回路６３_mは、自身が生成（出力）するデータクロックに同期して抽出した２値化データを参照してSYNCコードを検知し、SYNCコードを検知することができた場合には、その旨を表す検知信号を、セレクタ６４に供給する。

セレクタ６４は、DPLL回路６３₁乃至DPLL回路６３_Mのうちの、ICカード３の通信相手であるリーダ／ライタ２から送信されてくるデータの通信速度に対応するDPLL回路６３_mが出力するデータクロックと、そのDPLL回路６３_mが出力する２値化データとを選択し、データ処理部１２に供給する。

即ち、セレクタ６４は、DPLL回路６３₁乃至DPLL回路６３_Mのうちの、検知信号をセレクタ６４に供給したDPLL回路６３_mが出力するデータクロックおよび２値化データを選択し、データ処理部１２に供給する。

次に、リーダ／ライタ２とICカード３との間では、フレームと呼ばれる単位で、データがやりとりされる。

図７は、フレームのフォーマットの例を示している。

フレームは、その先頭から、プリアンブルフィールド、同期フィールド、ペイロードフィールド、CRC(Cyclic Redundancy Checking)フィールドが順次配置されて構成される。

プリアンブルフィールドは、例えば、６バイトの0x00がプリアンブルとして配置される。なお、0xは、その後に続く値が１６進数であることを表す。

同期フィールドには、例えば、２バイトの0xB24Dまたは0x4DB2がSYNCコードとして配置される。

ペイロードフィールドには、ペイロードとしての実データ（コマンドを含む）が配置される（含められる）。

CRCフィールドには、例えば、ペイロードフィールドに配置されたペイロードに対して計算されたCRCコードが配置される。

次に、図８を参照して、図５のICカードシステムの動作について説明する。

図５のICカードシステムにおいては、例えば、ホストコンピュータ１に、リーダ／ライタ２とICカード３との間の通信の通信速度が設定されており、ホストコンピュータ１は、その通信速度で、ポーリングコマンドを送信するように、リーダ／ライタ２を制御する。

従って、例えば、ホストコンピュータ１に、X[bps]の通信速度が設定されている場合、ホストコンピュータ１は、ポーリングコマンドを、通信速度X[bps]で送信するように、リーダ／ライタ２を制御し、これにより、リーダ／ライタ２は、図８のステップＳ６１において、ポーリングコマンドを図７のペイロードフィールドに含めたフレームを、通信速度X[bps]で送信する。

ポーリングコマンドを含むフレームを送信しているリーダ／ライタ２に対して、ICカード３が近接すると、ICカード３は、ステップＳ７１において、リーダ／ライタ２がX[bps]の通信速度で送信しているポーリングコマンドを含むフレームを受信する。

ICカード３は、X[bps]の通信速度で送信されたポーリングコマンドを含むフレームを受信すると、ステップＳ７２において、X[bps]の通信速度での通信が可能であることを表すメッセージACKを図７のペイロードに含むフレームを、X[bps]の通信速度で送信する。

リーダ／ライタ２は、ステップＳ６２において、ICカード３からのメッセージACKを含むフレームを受信し、その後、リーダ／ライタ２とICカード３とは、X[bps]の通信速度で通信を行う。

次に、図９および図１０を参照して、図５のICカード３の動作について説明する。

ICカード３がリーダ／ライタ２と近接した状態となると、リーダ／ライタ２のアンテナ２Ａから出力されている電磁波による電磁誘導によって、ICカード３のアンテナ３Ａに電流が流れる。アンテナ３Ａに電流が流れると、ICカード３では、図示せぬ電源回路が、アンテナ３Ａに流れる電流から電源を得て、ICカード３を構成する必要なブロックに供給する。これにより、ICカード３は、動作することが可能な状態となる。

ICカード３が動作することが可能な状態となると、復調部５１（図６）において、クロック検出回路６１は、アンテナ３Ａに流れる電流（信号）から、リーダ／ライタ２からの信号のキャリアの周波数のシステムクロックを生成し、M個のDPLL６３₁乃至６３_Mに供給する。

DPLL６３_m内のNCO６２_mは、クロック検出回路６１から供給されるシステムクロックをｍ／Ｎの分周比で分周し、その結果得られる基準クロック（システムクロックをｍ／Ｎの分周比で分周したクロック）を、DPLL回路６３_m内部に出力する。

一方、復調部５１（図６）において、検波回路２１は、アンテナ３Ａに流れる電流（信号）を検波し、その結果得られる信号を、２値化回路２２に供給する。２値化回路２２は、検波回路２１からの信号を２値化することにより、２値化データとしての、例えばマンチェスタ符号を得て、DPLL回路６３₁乃至６３_Mに供給する。

DPLL回路６３_mは、以上のように、NCO６２_mによる基準クロックの出力と、２値化回路２２からの２値化データの供給とが開始されると、動作を開始する。

即ち、DPLL回路６３_mは、図９のフローチャートに示すように、まず最初に、ステップＳ４１において、２値化回路２２からの２値化データと、NCO６２_mからの基準クロックとに基づくデータクロックの生成と、そのデータクロックに同期した２値化データの抽出を開始する。

即ち、DPLL回路６３_mは、２値化回路２２からの２値化データと、DPLL回路６３_m自身が出力するデータクロックとの位相差を検出し、その位相差が０になるように、NCO６２_mからの基準クロックの位相を調整する。さらに、DPLL回路６３_mは、その位相の調整後の基準クロックを、データクロックとして、そのデータクロックに同期して、２値化回路２２の出力からデータクロックに同期した２値化データを抽出し、データクロックとともにセレクタ６４に出力する。

そして、ステップＳ４１からステップＳ４２に進み、DPLL回路６３_mは、２値化回路２２の出力から抽出した２値化データから、SYNCコードを検知（捕捉）したかどうかを判定する。即ち、ステップＳ４１でデータクロックの生成と２値化データの抽出（捕捉）を開始したDPLL回路６３_mは、ステップＳ４２において、その２値化データに、SYNCコードが存在するかどうかを判定する。

ステップＳ４２において、SYNCコードが検知されていないと判定された場合、ステップＳ４３をスキップして、ステップＳ４２に戻る。

また、ステップＳ４２において、SYNCコードが検知されたと判定された場合、即ち、DPLL回路６３_mが生成しているデータクロックが、リーダ／ライタ２から送信されてきたデータの通信速度に対応し（一致し）、これにより、そのデータクロックに同期して抽出（サンプリング）された２値化データから、SYNCコードを捕捉することができた場合、ステップＳ４３に進み、DPLL回路６３_mは、SYNCコードが検知されたことを表す検知信号を、セレクタ６４に出力して、ステップＳ４２に戻る。

次に、図１０のフローチャートを参照して、ICカード３の復調部５１（図６）を構成するセレクタ６４の動作と、データ処理部１２の動作とについて説明する。

なお、以下、適宜、DPLL回路６３_mが出力するデータクロックを、データクロックR_mと記載する。

セレクタ６４は、ステップＳ５１₁において、DPLL回路６３₁から検知信号の供給を受けたかどうか、即ち、DPLL回路６３₁においてSYNCコードが検知されたかどうかを判定する。ステップＳ５１₁において、DPLL回路６３₁から検知信号の供給を受けたと判定された場合、ステップＳ５２₁に進み、セレクタ４は、DPLL回路６３₁が出力するデータクロックR₁と２値化データとを選択し、データ処理部１２に供給して、ステップＳ５３に進む。

また、ステップＳ５１₁において、DPLL回路６３₁から検知信号の供給を受けていないと判定された場合、ステップＳ５１₂に進み、セレクタ６４は、DPLL回路６３₂から検知信号の供給を受けたかどうか、即ち、DPLL回路６３₂においてSYNCコードが検知されたかどうかを判定する。ステップＳ５１₂において、DPLL回路６３₂から検知信号の供給を受けたと判定された場合、ステップＳ５２₂に進み、セレクタ４は、DPLL回路６３₂が出力するデータクロックR₂と２値化データとを選択し、データ処理部１２に供給して、ステップＳ５３に進む。

以下、同様にして、セレクタ６４は、ステップＳ５１_mにおいて、DPLL回路６３_mから検知信号の供給を受けたかどうかを判定し、DPLL回路６３_mから検知信号の供給を受けていないと判定した場合、ステップＳ５１_m+1に進み、DPLL回路６３_m+1から検知信号の供給を受けたかどうかを判定することを繰り返す。そして、ステップＳ５１_Mにおいて、DPLL回路６３_Mから検知信号の供給を受けていないと判定された場合、ステップＳ５１₁に戻り、以下、同様の処理が繰り返される。

一方、ステップＳ５１_mにおいて、DPLL回路６３_mから検知信号の供給を受けたと判定された場合、ステップＳ５２_mに進み、セレクタ６４は、DPLL回路６３_mが出力するデータクロックR_mと２値化データとを選択し、データ処理部１２に供給して、ステップＳ５３に進む。

ステップＳ５３では、データ処理部１２は、セレクタ６４から供給されるデータクロックR_m、即ち、リーダ／ライタ２の通信速度に対応するデータクロックに同期して動作し、セレクタ６４から供給される２値化データの復号（例えば、マンチェスタ符号の復号）等の処理を行って、ステップＳ５１₁に戻る。

以上のように、ICカード３の復調部５１では、複数のDPLL回路６３₁乃至６３_Mにおいて、リーダ／ライタ２から送信されてくるデータから、複数の通信速度それぞれに対応する２値化データ（データクロックR₁乃至R_Mそれぞれに同期した２値化データ）を抽出して出力し、セレクタ６４において、DPLL回路６３₁乃至６３_Mが出力する２値化データのうちの、リーダ／ライタ２から送信されてくるデータの通信速度に対応する２値化データ（リーダ／ライタ２から送信されてくるデータの通信速度に対応するデータクロックに同期して抽出された２値化データ）を選択し、リーダ／ライタ２から送信されてくるデータを処理するデータ処理部１２に供給するので、あらかじめ設定された通信速度で通信を開始し、その後、通信速度を、所望の通信速度に変更するといった手順を経ずに、所望の通信速度での近接通信を迅速に行う（即座に開始する）ことができる。

即ち、例えば、図８の実施の形態では、ホストコンピュータ１に、X[bps]の通信速度が設定されており、ホストコンピュータ１が、リーダ／ライタ２を制御することにより、リーダ／ライタ２とICカード３との間で、通信速度がX[bps]での通信を開始することとしたが、リーダ／ライタ２とICカード３との間では、X[bps]の他、X[bps]と異なるY[bps]の通信速度で通信を開始することが可能である。

具体的には、例えば、ホストコンピュータ１に、X[bps]と異なるY[bps]の通信速度が設定されている場合、ホストコンピュータ１は、ポーリングコマンドを、通信速度Y[bps]で送信するように、リーダ／ライタ２を制御する。

この場合、リーダ／ライタ２とICカード３との間では、図１１に示すように、通信が行われる。

即ち、リーダ／ライタ２は、ステップＳ８１において、ポーリングコマンドを図７のペイロードフィールドに含めたフレームを、通信速度Y[bps]で送信する。

ポーリングコマンドを含むフレームを送信しているリーダ／ライタ２に対して、ICカード３が近接すると、ICカード３は、ステップＳ９１において、リーダ／ライタ２がY[bps]の通信速度で送信しているポーリングコマンドを含むフレームを受信する。即ち、ICカード３の復調部５１（図６）では、セレクタ６４が、通信速度Y[bps]に対応するデータクロックR_mに同期して２値化データを抽出しているDPLL回路６３_mが出力する２値化データを選択して、データ処理部１２に供給するので、ICカード３では、リーダ／ライタ２がY[bps]の通信速度で送信してくるポーリングコマンドを正常に処理することができる。

ICカード３は、Y[bps]の通信速度で送信されたポーリングコマンドを含むフレームを受信すると、ステップＳ９２において、Y[bps]の通信速度での通信が可能であることを表すメッセージACKを図７のペイロードに含むフレームを、Y[bps]の通信速度で送信する。

リーダ／ライタ２は、ステップＳ８２において、ICカード３からのメッセージACKを含むフレームを受信し、その後、リーダ／ライタ２とICカード３とは、Y[bps]の通信速度で通信を行う。

以上のように、図５のICカードシステムによれば、所望の通信速度での近接通信を即座に開始することができるので、例えば、ある短い時間内にすべての処理が終了することが重要な、駅の自動改札機などのアプリケーションに容易に適用することができる。

次に、図１２は、図５のICカード３を構成する復調部５１の他の構成例を示している。なお、図中、図６の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。

図１２の復調部５１は、基本的には、図６の復調部５１と同様に構成されている。但し、図１２の復調部５１には、検知信号出力端子７１₁および７１₂、データ出力端子７２₁および７２₂、検知信号入力端子７３₁，７３₂，７３₃、および７３₄、並びに、データ入力端子７４₁，７４₂，７４₃、および７４₄が、外部に露出する形で、新たに設けられている。

なお、図１２では、図が煩雑になるのを避けるために、M=2としてある。

検知信号出力端子７１_mには、DPLL回路６３_mが出力する検知信号が供給されるようになっている。データ出力端子７２_mには、DPLL回路６３_mが出力するデータクロックR_mと２値化データが供給されるようになっている。

検知信号入力端子７３₁乃至７３₄と、データ入力端子７４₁乃至７４₄とは、セレクタ６４に接続されている。検知信号入力端子７３₁乃至７３₄には、外部から検知信号を入力することができ、データ入力端子７４₁乃至７４₄には、外部からデータクロックと２値化データを入力することができるようになっている。

そして、図１２では、セレクタ６４は、復調部５１が内蔵するDPLL回路６３₁と６３₂それぞれが出力する２値化データ等の他、さらに、外部からデータ入力端子７４₁乃至７４₄それぞれを介して入力される２値化データ等を選択の対象として、それらの２値化データ等の中から、１つの２値化データ等を選択して、データ処理部１２に供給するようになっている。

即ち、セレクタ６４は、復調部５１が内蔵するDPLL回路６３_mから検知信号の供給を受けた場合、そのDPLL回路６３_mが出力するデータクロックR_mと２値化データを選択して、データ処理部１２に供給する。

また、セレクタ６４は、外部から検知信号入力端子７３_i(i=1,2,3,4)を介して検知信号の供給を受けた場合、外部からデータ入力端子７４_iを介して入力されるデータクロックと２値化データを選択して、データ処理部１２に供給する。

従って、図１２の復調部５１によれば、復調部５１自身で得られたデータクロックと２値化データのみならず、他の復調部で得られたデータクロックと２値化データを、データ処理部１２に供給して処理させることができる。

即ち、図１２において、他の復調部である復調部９１は、復調部５１と同様に構成されており、アンテナ３Ａに対応するアンテナ９０、検知信号出力端子７１₁と７１₂に対応する検知信号出力端子８１₁と８１₂、データ出力端子７２₁と７２₂に対応するデータ出力端子８２₁と８２₂、検知信号入力端子７３₁，７３₂，７３₃，７３₄に対応する検知信号入力端子８３₁，８３₂，８３₃，８３₄、データ入力端子７４₁，７４₂，７４₃，７４₄に対応するデータ入力端子８４₁，８４₂，８４₃，８４₄を有している。

いま、図１２において点線で示すように、復調部９１の検知信号出力端子８１₁を、復調部５１の検知信号入力端子７３₁に、復調部９１の検知信号出力端子８１₂を、復調部５１の検知信号入力端子７３₂に、それぞれ接続するとともに、復調部９１のデータ出力端子８２₁を、復調部５１のデータ入力端子７４₁に、復調部９１のデータ出力端子８２₂を、復調部５１のデータ入力端子７４₂に、それぞれ接続した場合、セレクタ６４には、復調部５１が内蔵するDPLL回路６３₁が出力するデータクロックR₁および２値化データと、復調部５１が内蔵するDPLL回路６３₂が出力するデータクロックR₂および２値化データとが供給されるとともに、復調部９１からも、DPLL回路６３₁と同様に構成されるDPLL回路（図示せず）が出力するデータクロックR₁および２値化データと、DPLL回路６３₂と同様に構成されるDPLL回路（図示せず）が出力するデータクロックR₂および２値化データとが供給される。

即ち、セレクタ６４には、４セットのデータクロックおよび２値化データが供給される。

そして、セレクタ６４は、４セットのデータクロックおよび２値化データのうちの、検知信号の供給があったデータクロックおよび２値化データを選択して、データ処理部１２に供給する。

即ち、セレクタ６４は、復調部５１が内蔵するDPLL回路６３₁から検知信号の供給があった場合、そのDPLL回路６３₁が出力するデータクロックR₁および２値化データを選択し、また、復調部５１が内蔵するDPLL回路６３₂から検知信号の供給があった場合、そのDPLL回路６３₂が出力するデータクロックR₂および２値化データを選択する。さらに、セレクタ６４は、復調部９１の、DPLL回路６３₁と同様に構成されるDPLL回路から検知信号の供給があった場合、そのDPLL回路が出力するデータクロックR₁および２値化データを選択し、また、復調部９１の、DPLL回路６３₂と同様に構成されるDPLL回路から検知信号の供給があった場合、そのDPLL回路が出力するデータクロックR₂および２値化データを選択する。

ここで、復調部９１は、上述したように、復調部５１と同様に構成されるので、アンテナ３Ａと９０とで同一の電磁波を受信したとしたならば、復調部５１と９１とでは、同一のデータクロックと２値化データを得ることができる。従って、復調部５１のセレクタ６４において、復調部５１自身で得られたデータクロックおよび２値化データと、復調部９１で得られたデータクロックおよび２値化データを対象として、データ処理部１２に供給するデータクロックと２値化データを選択することにより、いわゆるダイバシティ受信を実現することができる。

即ち、近年においては、携帯電話機の高機能化が進み、ICカードの機能を内蔵する携帯電話機が普及しつつある。携帯電話機は、大雑把には、略平板形状をしているが、そのような平板形状の携帯電話機に、ICカードの機能を内蔵させる場合、一般に、平板形状の広い面内に、アンテナが設けられる。

例えば、復調部５１（ひいては、データ処理部１２およびメモリ１３も）を１チップのICチップで構成し、携帯電話機に内蔵させた場合、携帯電話機の、アンテナ３Ａが設けられた面をリーダ／ライタ２に向けて、携帯電話機がリーダ／ライタ２に近づけられたときには、リーダ／ライタ２が出力する電磁波による電磁誘導によってアンテナ３Ａに電流が流れるので、ICチップは、リーダ／ライタ２との間で通信を行うことができる。

一方、携帯電話機の、アンテナ３Ａが設けられた面と対向する面をリーダ／ライタ２に向けて、携帯電話機がリーダ／ライタ２に近づけられたときには、携帯電話機が有する多数の金属部品等の導電性がある部品によって、リーダ／ライタ２が出力する電磁波がシールドされ、その結果、アンテナ３Ａに電磁誘導による電流が（ほとんど）流れず、ICチップは、リーダ／ライタ２との間で通信を行うことができなくなることが生じうる。

そこで、携帯電話機に、さらに、復調部９１としてのICチップを内蔵させ、そのアンテナ９０を、アンテナ３Ａが設けられた面に対向する面に設けるようにする。この場合、携帯電話機の、アンテナ３Ａが設けられた面と対向する面をリーダ／ライタ２に向けて、携帯電話機がリーダ／ライタ２に近づけられたときには、その面に設けられたアンテナ９０に、リーダ／ライタ２が出力する電磁波による電磁誘導によって電流が流れ、その結果、ICチップは、リーダ／ライタ２との間で通信を行うことができる。

即ち、携帯電話機の、アンテナ３Ａが設けられた面をリーダ／ライタ２に向けて、携帯電話機がリーダ／ライタ２に近づけられたときには、復調部５１においてデータクロックと２値化データを得ることができ、データ処理部１２は、復調部５１において得られた２値化データの処理を行うことができる。一方、携帯電話機の、アンテナ３Ａが設けられた面と対向する面、つまり、アンテナ９０が設けられた面をリーダ／ライタ２に向けて、携帯電話機がリーダ／ライタ２に近づけられたときには、復調部９１においてデータクロックと２値化データを得ることができ、データ処理部１２は、復調部９１において得られた２値化データの処理を行うことができる。

なお、図１２の実施の形態では、復調部５１には（復調部９１も同様）、復調部９１の他、復調部５１と同様に構成されるもう１つの他の復調部で得られるデータクロックと２値化データを入力することができるようになっており、即ち、最大で、２つの復調部を接続し、その２つの復調部のそれぞれで得られるデータクロックと２値化データを入力することができるようになっており、その中から、データ処理部１２に供給するデータクロックと２値化データを選択することができるようになっている。

但し、復調部５１に接続する復調部の数は、２つに限定されるものではなく、３以上にすることが可能である。

また、携帯電話機には、復調部５１と９１の両方ではなく、復調部５１のみを内蔵させ、復調部５１のアンテナ３Ａを、平板形状の携帯電話機の、広い第１の面と、その第１の面に対向する第２の面とに引き回すようにすることで、第１の面と第２の面のいずれの面がリーダ／ライタ２に向けられても、リーダ／ライタ２と携帯電話機との間で近接通信を行うことが可能とすることができる。しかしながら、アンテナ３Ａを流れる信号（電流）はアナログ信号であるから、アンテナ３Ａを第１と第２の２つの面に引き回しするにあたっては、いわばシビアな設計が要求される。

これに対して、携帯電話機に、復調部５１と９１の両方を設け、復調部５１と復調部９１とを接続して、復調部９１で得られるデータクロックと２値化データを、復調部５１に供給する場合には、復調部５１のアンテナ３Ａを第１の面に設けるとともに、復調部９１のアンテナ９０を第２の面に設ければ良いので、上述の、アンテナ３Ａを第１の面と第２の面の両方に引き回す場合に比較して、それほどシビアな設計は要求されない。さらに、復調部９１から復調部５１に供給されるデータクロックと２値化データは、ディジタル信号であるから、復調部９１から復調部５１に対してデータクロックと２値化データを供給するための配線の引き回しにも、それほどシビアな設計は要求されない。

次に、図１３は、図５のICカード３を構成する復調部５１のさらに他の構成例を示している。なお、図中、図６の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。

図１３の復調部５１は、検波回路２１、２値化回路２２、およびクロック検出回路６１を備える点で、図６の復調部５１と共通するが、M個のDPLL回路６３₁乃至６３_Mとセレクタ６４に代えて、１つのDPLL回路１０１が設けられている点で、図６の復調部５１と相違する。

DPLL回路１０１は、M個のNCO６２₁乃至６２_Mとセレクタ１０２を内蔵しており、NCO６２₁乃至６２_Mそれぞれが出力する基準クロックの中からセレクタ１０２で選択された基準クロックと、２値化回路２２が出力する２値化データとに基づき、データクロックを生成するとともに、そのデータクロックに同期して、２値化回路２２の出力から２値化データを抽出して、データクロックとともに、データ処理部１２に供給する

即ち、セレクタ１０２には、NCO６２₁乃至６２_Mそれぞれから基準クロックが供給されるようになっている。セレクタ１０２は、NCO６２₁乃至６２_Mの中から１つのNCO６２_mを選択し、そのNCO６２_mが出力する、データクロックとなる基準クロックを出力する。そして、DPLL回路１０１は、２値化回路２２からの２値化データと、DPLL回路１０１自身が出力するデータクロックとの位相差を検出し、その位相差に応じて、セレクタ１０２で選択されたNCO６２_mが出力する基準クロックの位相を調整する。さらに、DPLL回路１０１は、その位相の調整後の基準クロックを、データクロックとして、そのデータクロックに同期して、２値化回路２２の出力から２値化データを抽出し、データクロックとともに、データ処理部１２に出力する。

図１３の復調部５１が、図５のICカード３に採用される場合、リーダ／ライタ２では、ポーリングコマンドをペイロードに含むフレームだけについては、図７のフォーマットのフレームに代えて、図１４のフォーマットのフレームが採用される。

ここで、図７のフレームでは、１セットのプリアンブルフィールドと同期フィールドが設けられているのに対して、図１４のフレームでは、NCO６２₁乃至６２_Mの数に等しいMセットのプリアンブルフィールドと同期フィールドが設けられている。

図１３の復調部５１において、セレクタ１０２は、２値化回路２２が出力する２値化データとしての図１４のフレームにおけるMセットのプリアンブルフィールドと同期フィールドのうちの、mセット目のプリアンブルフィールドと同期フィールドがDPLL回路１０２に供給されるタイミングで、NCO６２_mが出力する基準クロックを選択する。

そして、DPLL回路１０１は、セレクタ１０２が選択したNCO６２_mからの基準クロックの位相を調整して得られるデータクロックR_mに同期して、２値化回路２２の出力から２値化データを抽出し、その２値化データを対象として、同期フィールドのSYNCコードの検知を行う。

DPLL回路１０１において、NCO６２_mからの基準クロックを用いて得たデータクロックR_mに同期して抽出された２値化データから、SYNCコードを検知することができなかった場合、セレクタ１０２は、２値化回路２２が出力する２値化データとしての図１４のフレームにおけるMセットのプリアンブルフィールドと同期フィールドのうちの、m＋１セット目のプリアンブルフィールドと同期フィールドがDPLL回路１０２に供給されるのを待って、NCO６２_m+1が出力する基準クロックを選択し、以下、同様の処理を行う。

一方、DPLL回路１０１において、NCO６２_mからの基準クロックを用いて得たデータクロックR_mに同期して抽出された２値化データから、SYNCコードを検知（捕捉）することができた場合、即ち、NCO６２_mからの基準クロックを用いて得たデータクロックR_mが、リーダ／ライタ２からのデータの通信速度に対応したデータクロックである場合、DPLL回路１０１は、NCO６２_mからの基準クロックを用いて得たデータクロックR_mと、そのデータクロックR_mに同期して抽出された２値化データとの、データ処理部１２への出力を開始する。

この場合、データ処理部１２は、DPLL回路１０１から供給されるデータクロックR_m、即ち、リーダ／ライタ２の通信速度に対応するデータクロックR_mに同期して動作し、DPLL回路１０１から供給される２値化データの復号（例えば、マンチェスタ符号の復号）等の処理を行う。

従って、図１４の復調部５１を有するICカード３であっても、リーダ／ライタ２から送信されてくるデータの通信速度での近接通信を迅速に行う（即座に開始する）ことができる。

ここで、本明細書においてフローチャートを参照して説明した処理ステップは、必ずしもフローチャートとして記載された順序に沿って時系列に処理する必要はなく、必要に応じて、並列的あるいは個別に実行することが可能である。

また、本実施の形態では、本発明をICカードシステムに適用した場合について説明したが、本発明は、その他、例えば、ICカードの機能を有するICチップその他の近接通信を行う装置に適用可能である。

さらに、本実施の形態では、変調方式として、ASKを採用したが、変調方式は、ASKに限定されるものではなく、例えば、PSK(Phase Shift Keying)変調やQAM(Quadrature Amplitude Modulation)変調その他であっても良い。

また、データを符号化する符号も、マンチェスタ符号に限定されるものではなく、その他、例えば、モディファイドミラーや、NRZ(Non Return to Zero)等であっても良い。

さらに、キャリアの周波数も、13.56MHzに限定されるものではない。

なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。

従来のICカードシステムの一例の構成を示す図である。 変調部１１の構成例を示すブロック図である。 従来のICカードシステムの動作を説明する図である。 従来のICカードシステムの動作を説明する図である。 本発明を適用したICカードシステムの一実施の形態の構成例を示す図である。 復調部５１の構成例を示すブロック図である。 フレームのフォーマットの例を示す図である。 ICカードシステムの動作を説明する図である。 DPLL回路６３_mの動作を説明するフローチャートである。 セレクタ６４とデータ処理装置１２の動作を説明するフローチャートである。 ICカードシステムの動作を説明する図である。 復調部５１の他の構成例を示すブロック図である。 復調部５１のさらに他の構成例を示すブロック図である。 フレームのフォーマットの例を示す図である。

符号の説明

１ ホストコンピュータ， ２ リーダ／ライタ， ２Ａ アンテナ， ３ ICカード， ３Ａ アンテナ， １２ データ処理部， １３ メモリ， ２１ 検波回路， ２２ ２値化回路， ６１ クロック検出回路， ６２₁乃至６２_M NCO， ６３₁乃至６３_M DPLL回路， ６４ セレクタ

Claims (3)

1. 複数の通信速度のうちのいずれかの通信速度で、近接通信を行う通信装置において、
   通信相手から送信されてくるデータから、前記複数の通信速度それぞれに対応するデータを抽出して出力する複数のデータ抽出手段と、
   前記複数のデータ抽出手段が出力するデータのうちの、前記通信相手から送信されてくるデータの通信速度に対応するデータを選択し、前記通信相手から送信されてくるデータを処理するデータ処理手段に供給する選択手段と
   を備える通信装置。
2. 前記複数のデータ抽出手段それぞれは、さらに、前記通信相手から送信されてくるデータから、所定の同期コードを検知し、前記複数のデータ抽出手段のうちの前記所定の同期コードを検知したデータ抽出手段は、前記所定の同期コードを検知した旨の検知信号を出力し、
   前記選択手段は、前記複数のデータ抽出手段のうちの、前記検知信号を出力したデータ抽出手段が出力するデータを選択する
   請求項１に記載の通信装置。
3. 複数の通信速度のうちのいずれかの通信速度で、近接通信を行う通信装置の通信方法において、
   通信相手から送信されてくるデータから、前記複数の通信速度それぞれに対応するデータを抽出して出力する複数のデータ抽出手段それぞれにおいて前記複数の通信速度それぞれに対応するデータを抽出して出力し、
   前記複数のデータ抽出手段が出力するデータのうちの、前記通信相手から送信されてくるデータの通信速度に対応するデータを選択し、前記通信相手から送信されてくるデータを処理するデータ処理手段に供給する
   ステップを含む通信方法。

Images