JP2007027642A - 半導体装置及び半導体装置のテスト方法 - Google Patents

半導体装置及び半導体装置のテスト方法 Download PDF

Info

Publication number
JP2007027642A
JP2007027642A JP2005211518A JP2005211518A JP2007027642A JP 2007027642 A JP2007027642 A JP 2007027642A JP 2005211518 A JP2005211518 A JP 2005211518A JP 2005211518 A JP2005211518 A JP 2005211518A JP 2007027642 A JP2007027642 A JP 2007027642A
Authority
JP
Japan
Prior art keywords
circuit
output
internal
semiconductor device
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005211518A
Other languages
English (en)
Other versions
JP4949653B2 (ja
Inventor
Takao Kaminishi
孝雄 神西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2005211518A priority Critical patent/JP4949653B2/ja
Priority to CNA2006800008810A priority patent/CN101032016A/zh
Priority to PCT/JP2006/313203 priority patent/WO2007010734A1/en
Priority to EP06767780A priority patent/EP1905085B1/en
Priority to US11/662,705 priority patent/US7839708B2/en
Publication of JP2007027642A publication Critical patent/JP2007027642A/ja
Application granted granted Critical
Publication of JP4949653B2 publication Critical patent/JP4949653B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2822—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere of microwave or radiofrequency circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0401—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals in embedded memories

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

【課題】 半導体チップのチップサイズを小さくしてコストの低減を図ることができる半導体装置及び半導体装置のテスト方法を得る。
【解決手段】 Ｉ／Ｏセル１６は、内部電圧ＶＤＤを電源として作動し、Ｉ／Ｏセル１７は、内部電圧ＶＣＣを電源として作動することから、Ｉ／Ｏセル１６から出力されるハイレベルの信号は内部電圧ＶＤＤの電圧をなし、Ｉ／Ｏセル１７から出力されるハイレベルの信号は内部電圧ＶＣＣの電圧をなすようにして、Ｉ／Ｏセル１６及び１７からハイレベルの信号が出力されているときのパッドＤｏ１及びＤｏ２の電圧を測定することにより、内部電圧ＶＣＣ及びＶＤＤの電圧が規格値内であるか否かのテストを行うことができるようにした。
【選択図】 図１

Description

本発明は、ＲＦＩＤチップが使用されたＩＤタグ等のような、受信した電波を電源として作動する半導体装置及び半導体装置のテスト方法に関する。
図３は、従来の半導体装置の内部構成例を示したブロック図である。
図３において、半導体装置１００は、ＲＦＩＤチップからなる半導体チップ１０１が使用されたＩＤタグをなしており、アンテナ１０２で受信された電波を電源として作動する。アンテナ１０２で受信された電波は、アナログ回路部１１１内にある整流回路（図示せず）で整流され、ボルテージレギュレータをなす内部電圧生成回路１２１で異なる値の定電圧である内部電圧ＶＣＣ及びＶＤＤを生成する。内部電圧ＶＣＣは、アナログ回路部１１１の電源をなし、内部電圧ＶＤＤは、メモリ回路部１１３、メモリ回路部１１３の動作制御を行うデジタル回路部１１２及び各Ｉ／Ｏセル１１４〜１１７の電源をなしている。
ここで、半導体チップ１０１内で生成している内部電圧ＶＣＣ及びＶＤＤを外部からチェックするテストを実行するために、半導体チップ１０１にはテスト用のパッドＰｖｃｃ及びＰｖｄｄが設けられており、内部電圧ＶＣＣはパッドＰｖｃｃに、内部電圧ＶＤＤはパッドＰｖｄｄにそれぞれ印加されていた。
また、図４は、半導体装置１００の他の例を示したブロック図であり、図３との相違点は、選択回路１２５を備えたことにあり、選択回路１２５には、内部電圧ＶＣＣ及びＶＤＤがそれぞれ入力され、選択回路１２５は、パッドＰｓｃを介して外部から入力された制御信号Ｓｃに応じて内部電圧ＶＣＣ又はＶＤＤをパッドＰｖに出力する。
なお、本発明とは異なるが、従来において、ＣＰＵをコアにしセルライブラリを用意して、ゲートアレイ又はスタンダードセル方式で作成されたコアＬＳＩがあった（例えば、特許文献１参照。）。また、消費電流及びパッド数を増加させることなく所望の内部電圧に対するテストを正確かつ容易に行うことができる半導体集積回路装置があった（例えば、特許文献２参照。）。
特開昭６１−２０７０３０号公報 特開平１１−６６８９０号公報
しかし、例えば２ｍｍ角の半導体チップ１０１に対して、１つのパッドが１００μｍ角の大きさを有していることから、半導体チップ１０１に占めるパッドの面積は大きく、半導体チップ１０１のチップサイズを小さくしてコストの低減を図るためには、半導体チップ１０１のパッド数を削減する必要があった。
本発明は、上記のような問題を解決するためになされたものであり、内部電圧ＶＣＣ及びＶＤＤの電圧値が規格内にあるか否かを測定するための専用のパッドをなくすことによって、半導体チップのチップサイズを小さくしてコストの低減を図ることができる半導体装置及び半導体装置のテスト方法を得ることを目的とする。
この発明に係る半導体装置は、アンテナを介して受信した電波から生成した異なる電圧値の各内部電圧を電源として作動し、該受信した電波に重畳されたデータを抽出することによって外部との通信を行い、外部からの指令に基づいて作動する半導体装置において、
所定のテストを行うテスト動作時に、外部から入力された指令に基づいた２値のデータ信号を生成して出力する、所定の機能を有した内部回路と、
該内部回路から出力された２値の信号を、対応する前記内部電圧の電圧値を有する２値の信号に変換して外部に出力する各出力回路と、
を備えるものである。
具体的には、前記各出力回路は、対応する前記内部電圧を電源として作動するＩ／Ｏセルで構成されるようにした。
また、前記テスト動作時に、外部から入力された指令及びデータを前記内部回路に出力する１つ以上の入力回路を備えるようにした。
また、前記内部回路は、
アンテナを介して受信した電波から異なる電圧値の各内部電圧を生成すると共に、該受信した電波を検波して外部からの指令及びデータの抽出を行うアナログ回路部と、
不揮発性メモリからなるメモリ回路部と、
前記アナログ回路部で抽出された指令に基づいて、該メモリ回路部に対して、データの読み出し及びデータの書き込みを行うデジタル回路部と、
を備えるようにした。
また、前記デジタル回路部は、前記テスト動作時には、前記入力回路から入力された外部からの指令に基づいて、メモリ回路部に対してデータの読み出し及びデータの書き込みを行い、メモリ回路部から読み出したデータを前記各出力回路から出力するようにした。
また、前記アナログ回路部は、
アンテナを介して受信した電波を整流する整流回路と、
該整流回路で整流した信号から前記各内部電圧を生成して出力する内部電圧生成回路と、
前記受信した電波を所定の方法で検波して外部からの指令及びデータの抽出を行って前記デジタル回路部に出力する検波回路と、
を備えるようにした。
また、前記内部回路、各出力回路及び入力回路は、１つの半導体チップに集積されるようにしてもよい。
この場合、前記半導体チップは、前記アンテナが接続される１対の接続端子と、前記各出力回路に対応して設けられたテスト用出力端子と、前記入力回路に対応して設けられたテスト用入力端子とを備えるようにした。
また、前記アンテナ及び内部回路は、ＩＤタグを形成するようにした。
また、この発明に係る半導体装置のテスト方法は、アンテナを介して受信した電波から生成した異なる電圧値の各内部電圧を電源として作動し、該受信した電波に重畳されたデータを抽出することによって外部との通信を行い、外部からの指令に基づいて作動する半導体装置のテスト方法において、
所定のテストを行うテスト動作時に、外部から入力された指令に基づいた２値のデータ信号を生成して出力し、
該出力された２値の信号を、対応する前記内部電圧の電圧値を有する２値の信号に変換して外部に出力し、
該変換されて外部に出力された２値の信号から、内部動作の異常検出を行うと共に前記内部電圧の電圧測定を行って該内部電圧の異常検出を行うようにした。
本発明の半導体装置によれば、各出力回路によって、内部回路から出力された２値の信号を、対応する前記内部電圧の電圧値を有する２値の信号に変換して外部に出力するようにしたことから、各出力回路で変換されて外部に出力されたそれぞれの２値の信号から、内部動作の異常検出を行うと共に前記各内部電圧の電圧測定を行って該各内部電圧の異常検出を行うことができ、半導体チップに集積する場合において、各内部電圧の電圧を測定するための専用の端子を設けることなく、各内部電圧の電圧検査を行うことができ、半導体チップの端子数を削減することができため、チップサイズを小さくしてコストの低減を図ることができる。
また、本発明の半導体装置のテスト方法によれば、所定のテストを行うテスト動作時に、外部から入力された指令に基づいた２値のデータ信号を、対応する前記内部電圧の電圧値を有する２値の信号に変換し、該変換されて外部に出力された２値の信号から、内部動作の異常検出を行うと共に前記内部電圧の電圧測定を行って該内部電圧の異常検出を行うようにしたことから、半導体チップに集積する場合において、各内部電圧の電圧を測定するための専用の端子を設けることなく、各内部電圧の電圧検査を行うことができ、半導体チップの端子数を削減することができため、チップサイズを小さくしてコストの低減を図ることができる。
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における半導体装置の構成例を示した図である。
図１において、半導体装置１は、ＩＤタグをなしており、アンテナ２と、コンデンサ３と、ＲＦＩＤチップをなす半導体チップ４とで構成されている。
半導体チップ４は、アナログ回路部１１、デジタル回路部１２、ＥＥＰＲＯＭ等の不揮発性メモリからなるメモリ回路部１３及びＩ／Ｏセル１４〜１７で構成され、８つのパッドＶ＋，Ｖ−，Ｄｉ，Ｐｖｂｂ，Ｐｖｓｓ，ＴＳ，Ｄｏ１，Ｄｏ２を備えている。なお、Ｉ／Ｏセル１４及び１５は入力回路をなし、Ｉ／Ｏセル１６及び１７は出力回路をなす。
パッドＶ＋とＶ−との間には、アンテナ２及びコンデンサ３が並列に接続され、パッドＶ＋及びＶ−は、アナログ回路部１１にそれぞれ接続されている。パッドＤｉは、Ｉ／Ｏセル１４を介してデジタル回路部１２に接続され、パッドＴＳは、Ｉ／Ｏセル１５を介してデジタル回路部１２に接続されている。更に、デジタル回路部１２は、Ｉ／Ｏセル１６を介してパッドＤｏ１に接続されると共に、Ｉ／Ｏセル１７を介してパッドＤｏ２に接続されている。また、アナログ回路部１１は、デジタル回路部１２及びメモリ回路部１３にそれぞれ接続され、デジタル回路部１２はメモリ回路部１３に接続されている。
アナログ回路部１１は、アンテナ２で受信した信号を整流して得られた電圧ＶＢＢから、所定の定電圧をなす内部電圧ＶＤＤ及びＶＣＣをそれぞれ生成し、更に生成した内部電圧ＶＤＤを、デジタル回路部１２、メモリ回路部１３及びＩ／Ｏセル１４〜１６に電源として供給する。また、アナログ回路部１１は、生成した内部電圧ＶＣＣをＩ／Ｏセル１７に電源として供給すると共に、生成した内部電圧ＶＣＣからメモリ回路部１３にデータを書き込む際に必要な電圧を生成してメモリ回路部１３に供給する。更に、アナログ回路部１１は、接地電圧をなす電圧ＶＳＳを生成して、デジタル回路部１２、メモリ回路部１３、Ｉ／Ｏセル１４〜１７及びパッドＰｖｓｓにそれぞれ印加する。また、アナログ回路部１１は、アンテナ２で受信した信号を検波してデータを抽出し、該抽出したデータをデジタル回路部１２に出力する。デジタル回路部１２は、該入力されたデータに応じてメモリ回路部１３の動作制御を行う。
図２は、アナログ回路部１１の内部構成例を示した図である。
図２において、アナログ回路部１１は、整流回路２１、ロードスイッチをなすＮＭＯＳトランジスタ２２、電圧制限回路２３、逆流防止ダイオード２４、検波回路２５、ボルテージレギュレータで構成された内部電圧生成回路２６及びチャージポンプ回路２７を備えている。
整流回路２１は、アンテナ２で受信した信号を整流する回路であり、ブリッジ接続されたダイオードＤ１〜Ｄ４で構成されている。ダイオードＤ１及びＤ３の各アノードは接続され該接続部は接地電圧ＶＳＳに接続されている。ダイオードＤ１のカソード及びダイオードＤ２のアノードとの接続部はパッドＶ＋に、ダイオードＤ３のカソード及びダイオードＤ４のアノードとの接続部はパッドＶ−にそれぞれ接続され、ダイオードＤ２及びＤ４の各カソードの接続部が整流回路２１の出力端をなす。整流回路２１で整流された信号は逆流防止ダイオード２４を介して内部電圧生成回路２６に入力され、該入力された電圧が電圧ＶＢＢをなしパッドＰｖｂｂに印加される。
整流回路２１の出力端と接地電圧ＶＳＳとの間には、ＮＭＯＳトランジスタ２２及び電圧制限回路２３が接続され、ＮＭＯＳトランジスタ２２のゲートにはデジタル回路部１２からの制御信号Ｓｄが入力され、ＮＭＯＳトランジスタ２２は、該制御信号Ｓｄに応じてスイッチングする。内部電圧生成回路２６は、入力された電圧ＶＢＢから所定の内部電圧ＶＣＣ及びＶＤＤをそれぞれ生成し、検波回路２５及びＩ／Ｏセル１７は該内部電圧ＶＣＣを電源として作動し、チャージポンプ回路２７は内部電圧ＶＣＣが入力される。前述したように、デジタル回路部１２、メモリ回路部１３及びＩ／Ｏセル１４〜１６は、内部電圧生成回路２６で生成された内部電圧ＶＤＤを電源として作動する。また、検波回路２５は、パッドＶ＋及びＶ−に接続されてアンテナ２で受信された信号が入力され、該受信信号からデータを抽出してデジタル回路部１２に出力する。
このような構成において、通常動作時は、パッドＴＳ及びＤＩはそれぞれプルダウンされていることからそれぞれローレベルであり、このとき、デジタル回路部１２は、検波回路２５から入力された信号に含まれるコマンドに従ってメモリ回路部１３の動作制御を行い、メモリ回路部１３に対して、検波回路２５から入力された信号に含まれるデータの書き込み又は書き込まれたデータの読み出しを行う。メモリ回路部１３は、データの書き込みに必要な電圧をチャージポンプ回路２７から供給されている。
また、デジタル回路部１２は、メモリ回路部１３から読み出したデータを外部に送信する場合は、送信するデータに応じてＮＭＯＳトランジスタ２２をスイッチングさせることにより、アンテナ２を介してデータ送信を行う。電圧制限回路２３は、ＮＭＯＳトランジスタ２２がオンした際に、ＮＭＯＳトランジスタ２２に流れる電流を制限して整流回路２１の出力電圧が所定の電圧以下にならないようにする。また、デジタル回路部１２は、パッドＴＳがローレベルのときは、パッドＤｏ１及びＤｏ２が常時ハイレベルになるようにＩ／Ｏセル１６及び１７にデータ出力を行う。
一方、半導体チップ４のテストを行うときは、データを含まない電波がアンテナ２に送信されると共にパッドＴＳにはハイレベルの信号が外部から入力される。内部電圧生成回路２６は、整流回路２１から出力された電圧ＶＢＢから内部電圧ＶＣＣ及びＶＤＤをそれぞれ生成して出力する。また、パッドＴＳにハイレベルの信号が入力されると、デジタル回路部１２は、検波回路２５からのデータ信号を無視して、外部からパッドＤＩに入力されたコマンドに従って、メモリ回路部１３に対して、パッドＤＩに入力されたデータの書き込みや、データの読み出しを行い、該読み出したデータをＩ／Ｏセル１６及び１７にそれぞれ出力する。Ｉ／Ｏセル１６は、入力されたデータをパッドＤｏ１に出力し、Ｉ／Ｏセル１７は、入力されたデータをパッドＤｏ２に出力する。このため、パッドＤＩに入力したデータ信号に対して、パッドＤｏ１及びＤｏ２から出力される信号を検出することにより半導体チップ４の各回路の動作をテストすることができる。
ここで、Ｉ／Ｏセル１６は、内部電圧ＶＤＤを電源として作動し、Ｉ／Ｏセル１７は、内部電圧ＶＣＣを電源として作動することから、Ｉ／Ｏセル１６から出力されるハイレベルの信号は内部電圧ＶＤＤの電圧をなし、Ｉ／Ｏセル１７から出力されるハイレベルの信号は内部電圧ＶＣＣの電圧をなす。このため、Ｉ／Ｏセル１６及び１７からハイレベルの信号が出力されているときのパッドＤｏ１及びＤｏ２の電圧を測定することにより、内部電圧ＶＣＣ及びＶＤＤの電圧が規格値内であるか否かのテストを行うことができる。
このように、本第１の実施の形態における半導体装置は、内部電圧ＶＣＣ及びＶＤＤの電圧を測定するための専用のパッドを設けることなく、内部電圧ＶＣＣ及びＶＤＤの電圧検査を行うことができ、半導体チップ４のパッド数を削減することができため、チップサイズを小さくしてコストの低減を図ることができる。
本発明の第１の実施の形態における半導体装置の構成例を示した図である。 図１のアナログ回路部１１の内部構成例を示した図である。 従来の半導体装置の内部構成例を示したブロック図である。 従来の半導体装置の他の内部構成例を示したブロック図である。
符号の説明
１ 半導体装置
２ アンテナ
３ コンデンサ
４ 半導体チップ
１１ アナログ回路部
１２ デジタル回路部
１３ メモリ回路部
１４〜１７ Ｉ／Ｏセル
２１ 整流回路
２２ ＮＭＯＳトランジスタ
２３ 電圧制限回路
２４ 逆流防止ダイオード
２５ 検波回路
２６ 内部電圧生成回路
２７ チャージポンプ回路
Ｖ＋，Ｖ−，Ｄｉ，Ｐｖｂｂ，Ｐｖｓｓ，ＴＳ，Ｄｏ１，Ｄｏ２ パッド

Claims (10)

  1. アンテナを介して受信した電波から生成した異なる電圧値の各内部電圧を電源として作動し、該受信した電波に重畳されたデータを抽出することによって外部との通信を行い、外部からの指令に基づいて作動する半導体装置において、
    所定のテストを行うテスト動作時に、外部から入力された指令に基づいた２値のデータ信号を生成して出力する、所定の機能を有した内部回路と、
    該内部回路から出力された２値の信号を、対応する前記内部電圧の電圧値を有する２値の信号に変換して外部に出力する各出力回路と、
    を備えることを特徴とする半導体装置。
  2. 前記各出力回路は、対応する前記内部電圧を電源として作動するＩ／Ｏセルで構成されることを特徴とする請求項１記載の半導体装置。
  3. 前記テスト動作時に、外部から入力された指令及びデータを前記内部回路に出力する１つ以上の入力回路を備えることを特徴とする請求項１又は２記載の半導体装置。
  4. 前記内部回路は、
    アンテナを介して受信した電波から異なる電圧値の各内部電圧を生成すると共に、該受信した電波を検波して外部からの指令及びデータの抽出を行うアナログ回路部と、
    不揮発性メモリからなるメモリ回路部と、
    前記アナログ回路部で抽出された指令に基づいて、該メモリ回路部に対して、データの読み出し及びデータの書き込みを行うデジタル回路部と、
    を備えることを特徴とする請求項３記載の半導体装置。
  5. 前記デジタル回路部は、前記テスト動作時には、前記入力回路から入力された外部からの指令に基づいて、メモリ回路部に対してデータの読み出し及びデータの書き込みを行い、メモリ回路部から読み出したデータを前記各出力回路から出力することを特徴とする請求項４記載の半導体装置。
  6. 前記アナログ回路部は、
    アンテナを介して受信した電波を整流する整流回路と、
    該整流回路で整流した信号から前記各内部電圧を生成して出力する内部電圧生成回路と、
    前記受信した電波を所定の方法で検波して外部からの指令及びデータの抽出を行って前記デジタル回路部に出力する検波回路と、
    を備えることを特徴とする請求項４又は５記載の半導体装置。
  7. 前記内部回路、各出力回路及び入力回路は、１つの半導体チップに集積されることを特徴とする請求項３、４、５又は６記載の半導体装置。
  8. 前記半導体チップは、前記アンテナが接続される１対の接続端子と、前記各出力回路に対応して設けられたテスト用出力端子と、前記入力回路に対応して設けられたテスト用入力端子とを備えることを特徴とする請求項７記載の半導体装置。
  9. 前記アンテナ及び内部回路は、ＩＤタグを形成することを特徴とする請求項１、２、３、４、５、６、７又は８記載の半導体装置。
  10. アンテナを介して受信した電波から生成した異なる電圧値の各内部電圧を電源として作動し、該受信した電波に重畳されたデータを抽出することによって外部との通信を行い、外部からの指令に基づいて作動する半導体装置のテスト方法において、
    所定のテストを行うテスト動作時に、外部から入力された指令に基づいた２値のデータ信号を生成して出力し、
    該出力された２値の信号を、対応する前記内部電圧の電圧値を有する２値の信号に変換して外部に出力し、
    該変換されて外部に出力された２値の信号から、内部動作の異常検出を行うと共に前記内部電圧の電圧測定を行って該内部電圧の異常検出を行うことを特徴とする半導体装置のテスト方法。
JP2005211518A 2005-07-21 2005-07-21 半導体装置 Expired - Fee Related JP4949653B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005211518A JP4949653B2 (ja) 2005-07-21 2005-07-21 半導体装置
CNA2006800008810A CN101032016A (zh) 2005-07-21 2006-06-27 半导体装置以及测试半导体装置的方法
PCT/JP2006/313203 WO2007010734A1 (en) 2005-07-21 2006-06-27 Semiconductor apparatus and method of testing semiconductor apparatus
EP06767780A EP1905085B1 (en) 2005-07-21 2006-06-27 Semiconductor apparatus and method of testing semiconductor apparatus
US11/662,705 US7839708B2 (en) 2005-07-21 2006-06-27 Semiconductor apparatus and testing method using different internal voltages to output binary signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005211518A JP4949653B2 (ja) 2005-07-21 2005-07-21 半導体装置

Publications (2)

Publication Number Publication Date
JP2007027642A true JP2007027642A (ja) 2007-02-01
JP4949653B2 JP4949653B2 (ja) 2012-06-13

Family

ID=37668618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005211518A Expired - Fee Related JP4949653B2 (ja) 2005-07-21 2005-07-21 半導体装置

Country Status (5)

Country Link
US (1) US7839708B2 (ja)
EP (1) EP1905085B1 (ja)
JP (1) JP4949653B2 (ja)
CN (1) CN101032016A (ja)
WO (1) WO2007010734A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2541046A1 (en) * 2006-03-27 2007-09-27 Mosaid Technologies Incorporated Power supply testing architecture
TWI407376B (zh) * 2009-02-13 2013-09-01 Ind Tech Res Inst 無線射頻識別標籤檢測方法與系統

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01176397A (ja) * 1987-12-29 1989-07-12 Advantest Corp メモリ試験装置
JPH06194424A (ja) * 1992-10-29 1994-07-15 Mitsubishi Electric Corp 半導体装置
JP2001148199A (ja) * 1999-11-19 2001-05-29 Mitsubishi Electric Corp 自己テスト回路内蔵半導体記憶装置
JP2002319007A (ja) * 2001-04-19 2002-10-31 Matsushita Electric Ind Co Ltd 半導体集積回路とこれを搭載した非接触型情報媒体

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61207030A (ja) 1985-03-11 1986-09-13 Ricoh Co Ltd コアｌｓｉ
US4751682A (en) * 1986-02-14 1988-06-14 Ricoh Company, Ltd. Sense circuit
JP2661838B2 (ja) * 1992-04-28 1997-10-08 エスオーエンジニアリング株式会社 スクリューフィーダ式定量切り出し装置
US6130602A (en) * 1996-05-13 2000-10-10 Micron Technology, Inc. Radio frequency data communications device
JPH1166890A (ja) * 1997-08-12 1999-03-09 Mitsubishi Electric Corp 半導体集積回路装置
US6104291A (en) * 1998-01-09 2000-08-15 Intermec Ip Corp. Method and apparatus for testing RFID tags
US6412086B1 (en) * 1998-06-01 2002-06-25 Intermec Ip Corp. Radio frequency identification transponder integrated circuit having a serially loaded test mode register
JP2003535342A (ja) * 2000-05-29 2003-11-25 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 試験動作結果を示す表示手段を有するデータキャリアモジュール
US6424263B1 (en) * 2000-12-01 2002-07-23 Microchip Technology Incorporated Radio frequency identification tag on a single layer substrate
JP2005327104A (ja) * 2004-05-14 2005-11-24 Oki Electric Ind Co Ltd 非接触データキャリア、質問器、非接触データキャリアシステム、非接触データキャリアのデータ取得方法、及び、非接触データキャリアのデータ取得用プログラム
US7307528B2 (en) * 2004-12-15 2007-12-11 Impinj, Inc. RFID tag design with circuitry for wafer level testing
JP4169158B2 (ja) * 2004-12-24 2008-10-22 インターナショナル・ビジネス・マシーンズ・コーポレーション 無線ｉｃチップおよびこれを用いた位置認識システム並びにセキュリティシステム
US7279920B2 (en) * 2005-04-06 2007-10-09 Texas Instruments Incoporated Expeditious and low cost testing of RFID ICs

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01176397A (ja) * 1987-12-29 1989-07-12 Advantest Corp メモリ試験装置
JPH06194424A (ja) * 1992-10-29 1994-07-15 Mitsubishi Electric Corp 半導体装置
JP2001148199A (ja) * 1999-11-19 2001-05-29 Mitsubishi Electric Corp 自己テスト回路内蔵半導体記憶装置
JP2002319007A (ja) * 2001-04-19 2002-10-31 Matsushita Electric Ind Co Ltd 半導体集積回路とこれを搭載した非接触型情報媒体

Also Published As

Publication number Publication date
US20080100424A1 (en) 2008-05-01
US7839708B2 (en) 2010-11-23
EP1905085A4 (en) 2009-07-15
JP4949653B2 (ja) 2012-06-13
CN101032016A (zh) 2007-09-05
EP1905085A1 (en) 2008-04-02
EP1905085B1 (en) 2012-02-15
WO2007010734A1 (en) 2007-01-25

Similar Documents

Publication Publication Date Title
KR101083641B1 (ko) Ｒｆｉｄ태그
EP1852804A2 (en) Rectifier circuit radio communication device
JP2014510424A (ja) 低電力パワーオン制御回路の方法および実装
US7358718B2 (en) Semiconductor device and electronics device
US20120274153A1 (en) Load switch having load detection
US6857093B2 (en) Semiconductor integrated circuit device capable of self-testing internal power supply currents provided to internal circuits integrated on chip
CN101191815A (zh) 检测通电和断电的电路
US6735105B2 (en) Semiconductor circuit supplied with a varying power supply voltage, and method for operating the same
JP4949653B2 (ja) 半導体装置
US6714047B2 (en) Semiconductor integrated circuit
US20160077143A1 (en) Power up detecting system
US6560082B1 (en) Power source unit and card-like memory medium
Li et al. A− 20 dBm passive UHF RFID tag IC with MTP NVM in 0.13-μm standard CMOS process
US20090154280A1 (en) Nonvolatile memory device
Lee et al. Low‐Power 512‐Bit EEPROM Designed for UHF RFID Tag Chip
JP2008123074A (ja) 半導体集積回路装置
EP2382662B1 (en) A circuit for detecting tier-to-tier couplings in stacked integrated circuit devices
KR100311117B1 (ko) 반도체메모리소자의옵션기능테스트장치
US7541612B2 (en) Multi-chip package semiconductor device and method of detecting a failure thereof
JP2006100526A (ja) 半導体集積回路装置
EP1584936B1 (en) Test terminal negation circuit
KR101539309B1 (ko) 반도체 메모리 장치
JP2013109465A (ja) バンドギャップ参照電源回路および非接触型デバイス
KR20100001835A (ko) 파워업신호 생성회로 및 이를 이용한 반도체 메모리 장치
KR101475229B1 (ko) 내부 회로 초기화를 보장하는 파워 업 신호 발생 장치 및 그 방법

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080131

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120306

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120308

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4949653

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees