JP2007019983A - Video signal input circuit - Google Patents
Video signal input circuit Download PDFInfo
- Publication number
- JP2007019983A JP2007019983A JP2005200573A JP2005200573A JP2007019983A JP 2007019983 A JP2007019983 A JP 2007019983A JP 2005200573 A JP2005200573 A JP 2005200573A JP 2005200573 A JP2005200573 A JP 2005200573A JP 2007019983 A JP2007019983 A JP 2007019983A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- circuit
- gnd
- signal
- signal input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Picture Signal Circuits (AREA)
Abstract
Description
本発明は、映像信号に含まれるGNDノイズを除去する機能を有する映像信号入力回路に関するものである。 The present invention relates to a video signal input circuit having a function of removing GND noise contained in a video signal.
独立したGNDをもつ外部機器から出力される映像信号を入力して所定の映像処理を行うとき、その外部機器内でGNDノイズが発生していると、そのGNDノイズが入力映像信号に重畳されてくるので、適切な映像処理を行うことができない。 When a predetermined video processing is performed by inputting a video signal output from an external device having an independent GND, if the GND noise is generated in the external device, the GND noise is superimposed on the input video signal. Therefore, appropriate video processing cannot be performed.
特に、アナログの映像信号をデジタルの映像信号に変換するときは、そのレファレンス電圧をGNDを基準に作成するので、そのレファレンス電圧にGNDノイズが重畳していると適正なA/D変換を行うことができない。 In particular, when an analog video signal is converted into a digital video signal, the reference voltage is created based on GND, so that appropriate A / D conversion is performed if GND noise is superimposed on the reference voltage. I can't.
このような場合に従来では、図9に示すように、映像信号とGND信号を別々のA/D変換器28,29でデジタル信号に変換してから、そのデジタル信号の差分を演算回路30でとってGNDノイズを除去することが行われている(例えば、特許文献1参照)。図9において、24は映像信号取出用のエミッタホロワトランジスタ、25は抵抗、26はマッチング用のコモンチョークである。
しかし、図9の回路では、入力側の映像信号ラインのエミッタホロワトランジスタ24のエミッタとGND信号ラインが抵抗25で接続され、そのエミッタから映像信号を取り出しているため、そのトランジスタ24のエミッタ抵抗と抵抗25により分圧された信号が映像信号となるので、映像信号に重畳されるGNDノイズと、GNDラインのGNDノイズのレベルが異なることになる。よって、A/D変換を行わない場合では、映像信号に重畳するGNDノイズとGND信号に重畳するGNDノイズのレベルが異なり、映像信号からGNDノイズを除去することが困難になるという問題がある。
However, in the circuit of FIG. 9, since the emitter of the
本発明の目的は、映像信号に重畳したGNDノイズが簡単な構成で除去できるようにした映像信号入力回路を提供することである。 An object of the present invention is to provide a video signal input circuit capable of removing GND noise superimposed on a video signal with a simple configuration.
上記目的を達成するために請求項1にかかる発明は、独立したGNDをもち、GNDノイズが重畳した映像信号と前記GNDノイズが同一瞬時値で重畳したGND信号を出力する映像信号出力用外部機器と、前記映像信号出力用外部機器から出力する前記映像信号と前記GND信号を入力して前記映像信号から前記GND信号を減算する減算手段を有する映像信号用同相信号除去回路と、を具備することを特徴とする。
In order to achieve the above object, an invention according to
請求項2にかかる発明は、請求項1に記載の映像信号入力回路において、前記映像信号出力用外部機器の前記映像信号の出力部と前記映像信号用同相信号除去回路の前記映像信号の入力部との間に第1の容量を接続し、前記映像信号出力用外部機器の前記GND信号の出力部と前記映像信号用同相信号除去回路の前記GND信号の入力部との間に第2の容量を接続し、前記映像信号用同相信号除去回路の前記映像信号の入力部にクランプ回路を接続したことを特徴とする。 According to a second aspect of the present invention, in the video signal input circuit according to the first aspect, the video signal output unit of the video signal output external device and the input of the video signal of the common-mode signal removal circuit for the video signal A second capacitor is connected between the output section of the GND signal of the external device for video signal output and the input section of the GND signal of the common-mode signal removal circuit for video signal. And a clamp circuit is connected to the video signal input portion of the video signal common-mode signal removal circuit.
請求項3にかかる発明は、請求項2に記載の映像信号入力回路において、前記クランプ回路を映像信号のAPLの中心レベルをバイアスするバイアス回路に置き換えたことを特徴とする。 According to a third aspect of the present invention, in the video signal input circuit according to the second aspect, the clamp circuit is replaced with a bias circuit that biases the center level of the APL of the video signal.
請求項4にかかる発明は、請求項1に記載の映像信号入力回路において、前記映像信号出力用外部機器の前記映像信号の出力部と前記映像信号用同相信号除去回路の前記映像信号の入力部との間に第1の抵抗を接続し、前記映像信号出力用外部機器の前記GND信号の出力部と前記映像信号用同相信号除去回路の前記GND信号の入力部との間に前記第1の抵抗と同値の第2の抵抗を接続し、前記映像信号用同相信号除去回路の前記減算手段を差動増幅器で構成して、該差動増幅器の非反転入力側にゲイン設定用の第1の抵抗群を接続すると共に反転入力側に前記第1の抵抗群で設定されるゲインと同程度のゲインを設定する第2の抵抗群を接続し、且つ前記映像信号の入力部と前記第1の抵抗群の間に第1のバッファ回路を接続すると共に前記GND信号の入力部と前記第2の抵抗群の間に第2のバッファ回路を接続した、ことを特徴とする。 According to a fourth aspect of the present invention, there is provided the video signal input circuit according to the first aspect, wherein the video signal output unit of the video signal output external device and the video signal input of the video signal in-phase signal removal circuit are input. A first resistor is connected between the first signal output unit of the video signal output external device and the GND signal input unit of the video signal in-phase signal removal circuit. A second resistor having the same value as the first resistor is connected, and the subtracting means of the in-phase signal removing circuit for the video signal is constituted by a differential amplifier, and a gain setting is provided on the non-inverting input side of the differential amplifier. A first resistor group is connected and a second resistor group is set on the inverting input side for setting a gain comparable to the gain set by the first resistor group, and the video signal input section and the input A first buffer circuit is connected between the first resistors; Serial connecting the second buffer circuit between said second resistor group and the input section of the GND signal, characterized in that.
請求項5にかかる発明は、請求項4に記載の映像信号入力回路において、前記第1の抵抗に第1の容量を直列接続し、前記第2の抵抗に第2の容量を直列接続したことを特徴とする。 According to a fifth aspect of the present invention, in the video signal input circuit according to the fourth aspect, a first capacitor is connected in series to the first resistor, and a second capacitor is connected in series to the second resistor. It is characterized by.
請求項6にかかる発明は、請求項5に記載の映像信号入力回路において、前記映像信号の入力部と前記第1のバッファ回路の間にクランプ回路を接続したことを特徴とする。 According to a sixth aspect of the present invention, in the video signal input circuit according to the fifth aspect, a clamp circuit is connected between the input portion of the video signal and the first buffer circuit.
請求項7にかかる発明は、請求項5に記載の映像信号入力回路において、前記映像信号の入力部と前記第1のバッファ回路の間に映像信号のAPLの中心レベルをバイアスするバイアス回路を接続したことを特徴とする。 According to a seventh aspect of the present invention, in the video signal input circuit according to the fifth aspect, a bias circuit for biasing the center level of the APL of the video signal is connected between the input portion of the video signal and the first buffer circuit. It is characterized by that.
請求項1の発明によれば、映像信号出力用外部機器から入力されたGNDノイズ重畳映像信号から、請求項2の発明によればクランプされたGNDノイズ重畳映像信号から、請求項3の発明によればバイアスされたGNDノイズ重畳映像信号から、それぞれGNDノイズ成分のみが減算処理され、除去される。これにより、映像信号出力用外部機器内で発生し映像信号に重畳してしまっていたGNDノイズを取り除き、映像信号のみを出力することが出来る。 According to the first aspect of the invention, from the GND noise superimposed video signal input from the video signal output external device, from the clamped GND noise superimposed video signal according to the second aspect of the invention, to the third aspect of the invention. Therefore, only the GND noise component is subtracted from the biased GND noise superimposed video signal and removed. As a result, the GND noise generated in the video signal output external device and superimposed on the video signal can be removed, and only the video signal can be output.
請求項4及び請求項5の発明によれば請求項1の発明の利点に加え、請求項6の発明によれば請求項2の発明の利点に加え、請求項7の発明によれば請求項3の発明の利点に加え、それぞれ映像信号用同相信号除去回路の静電耐圧を向上させる利点がある。
According to the inventions of claims 4 and 5, in addition to the advantages of the invention of
本発明では、映像信号出力用外部機器から出力する映像信号に重畳されるGNDノイズとGND信号に重畳されるGNDノイズが瞬時値において同じとなるようにして、GNDノイズの除去を行う。以下、本発明を実施例によって図を参照しながら説明する。 In the present invention, the GND noise is removed such that the GND noise superimposed on the video signal output from the video signal output external device and the GND noise superimposed on the GND signal have the same instantaneous value. Hereinafter, the present invention will be described by way of examples with reference to the drawings.
図1は本発明の実施例1の映像信号入力回路の構成を示すブロック図であり、映像信号用同相信号除去回路100Aおよび映像信号出力用外部機器200からなる。101は同相信号除去回路100Aの映像信号入力端子、102はGND信号入力端子、103は映像信号出力端子、104は減算回路である。201は外部機器200の映像信号出力端子、202はGND信号出力端子(接地端子)である。
FIG. 1 is a block diagram showing a configuration of a video signal input circuit according to a first embodiment of the present invention, which includes a video signal common-mode
映像信号出力用外部機器200内でノイズが発生してGNDに重畳すると、このGNDに重畳したノイズにて影響された映像信号、すなわちGNDノイズを重畳した映像信号が映像信号出力端子201から出力され、映像信号用同相信号除去回路100A内の映像信号入力端子101に入力される。
When noise is generated in the video signal output
また、映像信号出力用外部機器200内で発生したノイズの重畳したGND信号もGND信号出力端子202に出力され、映像信号用同相信号除去回路100A内のGND信号入力端子4に入力される。このGND信号に重畳されたGNDノイズは映像信号に重畳したGNDノイズと瞬時値が同じである。
In addition, a GND signal on which noise generated in the video signal output
映像信号用同相信号除去回路100Aでは、映像信号入力端子101から入力されたGNDノイズ重畳の映像信号S1とGND信号入力端子102から入力されたGNDノイズ信号S2が減算回路104に入力して、前者から後者が減算され、GNDノイズ成分が除去された映像信号S3が映像出力端子103より出力される。
In the video signal in-phase
本実施例1では、入力する映像信号に重畳したGNDノイズとGND信号に重畳したGNDノイズが同じ瞬時値で映像信号用同相信号除去回路100Aに取り込まれて減算回路104に入力されるので、そのGNDノイズはそのまま相殺されることになり、簡単に映像信号からGNDノイズ成分を除去することができる。
In the first embodiment, the GND noise superimposed on the input video signal and the GND noise superimposed on the GND signal are taken into the video signal common-mode
図2は本発明の実施例2の映像信号入力回路の構成を示すブロック図である。ここでは、映像信号入力端子102と減算回路104の間にクランプ回路105を設けた映像信号用同相信号除去回路100Bを用いる。また、直流成分除去のため、映像信号出力用外部機器200の映像出力端子201と映像信号用同相信号除去回路100Bの映像信号入力端子101との間に容量C1を接続し、さらに映像信号出力用外部機器200のGND信号出力端子202と映像信号用同相信号除去回路100BのGND信号入力端子102との間に容量C2を接続する。容量値はC1=C2である。
FIG. 2 is a block diagram showing the configuration of the video signal input circuit according to the second embodiment of the present invention. Here, an in-phase
よって、容量C1を介して映像信号入力端子101に入力されたGNDノイズが重畳された映像信号は、クランプ回路105により入力映像信号のシンクチップ又はペデスタルが所望の電圧にクランプされる。クランプされた信号は、減算回路104において、容量C2を介してGND信号入力端子102に入力されたGNDノイズ重畳のGND信号と減算処理され、GNDノイズ成分が除去された映像信号が映像出力端子103より出力される。
Therefore, in the video signal on which the GND noise input to the video
図3は本発明の実施例3の映像信号入力回路の構成を示すブロック図である。ここでは、映像信号入力端子102と減算回路103の間にバイアス回路106を設けた映像信号用同相信号除去回路100Cを用いる。バイアス回路106は、入力映像信号のAPL(平均映像信号レベル)の中心となる電位を与える回路である。
FIG. 3 is a block diagram showing the configuration of the video signal input circuit according to the third embodiment of the present invention. Here, an in-phase signal removal circuit for video signal 100 </ b> C in which a
よって、容量C1を介して映像信号入力端子101に入力されたGNDノイズが重畳された映像信号は、バイアス回路106により入力映像信号のAPL中心が所定の電圧にバイアスされて、減算回路104において、容量C2を介してGND信号入力端子102に入力されたGNDノイズ重畳のGND信号と減算処理され、GNDノイズ成分が除去された映像信号が映像出力端子103より出力される。
Therefore, the video signal on which the GND noise input to the video
図4は本発明の実施例4の映像信号入力回路の構成を示すブロック図である。ここでは、映像信号用同相信号除去回路100Dを用い、その映像信号入力端子101とGND信号入力端子102の静電耐圧向上のために、それらと映像信号出力用外部機器200の映像出力端子201、GND信号出力端子202との間に、抵抗Ra,Rbを挿入する。抵抗値はRa=Rbであり、数十乃至数百Ωである。
FIG. 4 is a block diagram showing the configuration of the video signal input circuit according to the fourth embodiment of the present invention. Here, the video signal common-mode
また、減算回路として差動増幅器107を用い、差動増幅器107の非反転入力側と映像信号入力端子101との間に抵抗R1を、基準電圧源108との間に抵抗R2を設け、差動増幅器107の反転入力側とGND信号入力端子102との間に抵抗R3を、差動増幅器107の帰還抵抗として抵抗R4を設けている。請求項との関係では、抵抗R1,R2が第1の抵抗群に、抵抗R3,R4が第2の抵抗群に相当する。
Further, a
ここで、各抵抗R1〜R4は、R2/(R1+R2)≒R3/(R3+R4)の関係式を満たす関係となっていて、差動増幅器107の非反転入力側のゲインと反転入力側のゲインが同程度に設定され、差動増幅器107の同相信号除去機能を発揮できるようにしている。
Here, each of the resistors R1 to R4 satisfies a relational expression of R2 / (R1 + R2) ≈R3 / (R3 + R4), and the gain on the non-inverting input side and the gain on the inverting input side of the
そして、抵抗RaとRbのインピーダンスが抵抗R1〜R4に影響を与えないようにするために、映像信号入力端子101と抵抗R1の間にバッファ回路109を、GND信号入力端子102と抵抗R3の間にバッファ回路110を設けている。
In order to prevent the impedances of the resistors Ra and Rb from affecting the resistors R1 to R4, a
以上により、本実施例4の映像信号入力回路では、GNDノイズの除去比率を悪化させることなく静電耐圧を向上させることが出来る。 As described above, in the video signal input circuit according to the fourth embodiment, the electrostatic withstand voltage can be improved without deteriorating the GND noise removal ratio.
図5は本発明の実施例5の映像信号入力回路の構成を示すブロック図である。これは、図4の映像信号入力回路において、抵抗Ra,Rbにそれぞれ容量C1,C2を直列接続したものである。このような構成であっても、図4に示した映像信号入力回路と同様に、GNDノイズの除去比率を悪化させることなく静電耐圧を向上させることが出来る。 FIG. 5 is a block diagram showing a configuration of a video signal input circuit according to the fifth embodiment of the present invention. In the video signal input circuit of FIG. 4, capacitors C1 and C2 are connected in series to resistors Ra and Rb, respectively. Even with such a configuration, the electrostatic withstand voltage can be improved without deteriorating the GND noise removal ratio, similarly to the video signal input circuit shown in FIG.
図6は本発明の実施例6の映像信号入力回路の構成を示すブロック図である。これは、図4の映像信号用同相信号除去回路100Dを、図2で説明したクランプ回路105をさらに設けた映像信号用同相信号除去回路100Eに置き換えたものである。クランプ回路105は、映像信号入力端子101とバッファ回路109の間に接続する。これにより、静電耐圧向上とGNDノイズの除去が可能となり、また、シンクチップあるいはペデスタルのクランプも可能となる。
FIG. 6 is a block diagram showing the configuration of the video signal input circuit according to the sixth embodiment of the present invention. This is obtained by replacing the video signal in-phase
図7は本発明の実施例7の映像信号入力回路の構成を示すブロック図である。これは、図4の映像信号用同相信号除去回路100Dを、図3で説明したバイアス回路106をさらに設けた映像信号用同相信号除去回路100Fに置き換えたものである。バイアス回路106は、映像信号入力端子101とバッファ回路109の間に接続する。これにより、静電耐圧向上とGNDノイズの除去が可能となり、また、APLの中心を所定のレベルに保持できる。
FIG. 7 is a block diagram showing a configuration of a video signal input circuit according to the seventh embodiment of the present invention. This is obtained by replacing the video signal in-phase
図8(a)、(b)は本発明の実施例8の映像信号入力回路の構成を示すブロック図である。図8(a)では、図1で説明した映像信号用同相信号除去回路100Aの後段側に映像信号処理回路300を具備させている。図8(b)では、図1で説明した映像信号出力用外部機器200の像信号出力端子201と映像信号用同相信号除去回路100Aの映像信号入力端子101の間に映像信号処理回路300を具備させている。
8A and 8B are block diagrams showing the configuration of the video signal input circuit according to the eighth embodiment of the present invention. In FIG. 8A, the video
映像信号処理回路300は、映像信号を目的に応じて処理する機能を有する回路であり、図8(a)ではGNDノイズ成分を除去した映像信号について処理することになるので、その信号処理が容易となり、図8(b)では映像信号処理の後にGNDノイズが除去されるので、得られる映像処理信号はGNDノイズの影響を除去した映像信号処理済みの信号となる。なお、図8(b)では映像信号処理回路300の出力側に現れる映像信号に重畳したGNDノイズをGND信号に重畳したGNDノイズの瞬時値に合わせる必要がある。映像信号処理回路300は、例えばフィルタ回路、スイッチ回路、ゲインアンプ回路、出力ドライバ回路等の映像信号処理を行うための回路を含む回路であり、これら以外にも映像信号処理の目的を達するために容易ならしめる回路を含むことは言うまでも無い。なお、図2〜図7で説明した映像信号入力回路においても、図8(a)又は(b)に示すように映像信号処理回路300を具備させることで、同様な作用効果を得ることができる。
The video
以上、複数の実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その旨を逸脱したい範囲で種々の変更が可能であることは言うまでも無い。 While the present invention has been specifically described above based on a plurality of embodiments, the present invention is not limited to the above embodiments, and it goes without saying that various modifications can be made without departing from the scope of the present invention.
100:映像信号用同相信号除去回路、101:映像信号入力端子、102:GND信号入力端子、103:映像信号出力端子、104:減算回路、105:クランプ回路、106:バイアス回路、107:差動増幅器、108:基準電圧源、109,110:バッファ回路
200:映像信号出力用外部機器、201:映像信号出力端子、202:GND信号出力端子
300:映像信号処理回路
100: Video signal common-mode signal removal circuit, 101: Video signal input terminal, 102: GND signal input terminal, 103: Video signal output terminal, 104: Subtraction circuit, 105: Clamp circuit, 106: Bias circuit, 107: Difference Dynamic amplifier, 108: reference voltage source, 109, 110: buffer circuit 200: external device for video signal output, 201: video signal output terminal, 202: GND signal output terminal 300: video signal processing circuit
Claims (7)
前記映像信号出力用外部機器から出力する前記映像信号と前記GND信号を入力して前記映像信号から前記GND信号を減算する減算手段を有する映像信号用同相信号除去回路と、
を具備することを特徴とする映像信号入力回路。 An external device for outputting a video signal having an independent GND and outputting a GND signal in which a GND noise is superimposed and a GND signal in which the GND noise is superimposed at the same instantaneous value;
An in-phase signal removal circuit for video signals having subtracting means for inputting the video signal and the GND signal output from the video signal output external device and subtracting the GND signal from the video signal;
A video signal input circuit comprising:
前記映像信号出力用外部機器の前記映像信号の出力部と前記映像信号用同相信号除去回路の前記映像信号の入力部との間に第1の容量を接続し、
前記映像信号出力用外部機器の前記GND信号の出力部と前記映像信号用同相信号除去回路の前記GND信号の入力部との間に第2の容量を接続し、
前記映像信号用同相信号除去回路の前記映像信号の入力部にクランプ回路を接続したことを特徴とする映像信号入力回路。 The video signal input circuit according to claim 1,
A first capacitor is connected between the video signal output unit of the video signal output external device and the video signal input unit of the video signal in-phase signal removal circuit;
A second capacitor is connected between the output portion of the GND signal of the external device for outputting the video signal and the input portion of the GND signal of the common-mode signal removal circuit for the video signal;
A video signal input circuit, wherein a clamp circuit is connected to an input portion of the video signal of the common-mode signal removal circuit for the video signal.
前記クランプ回路を映像信号のAPLの中心レベルをバイアスするバイアス回路に置き換えたことを特徴とする映像信号入力回路。 The video signal input circuit according to claim 2,
A video signal input circuit, wherein the clamp circuit is replaced with a bias circuit for biasing the center level of the APL of the video signal.
前記映像信号出力用外部機器の前記映像信号の出力部と前記映像信号用同相信号除去回路の前記映像信号の入力部との間に第1の抵抗を接続し、
前記映像信号出力用外部機器の前記GND信号の出力部と前記映像信号用同相信号除去回路の前記GND信号の入力部との間に前記第1の抵抗と同値の第2の抵抗を接続し、
前記映像信号用同相信号除去回路の前記減算手段を差動増幅器で構成して、該差動増幅器の非反転入力側にゲイン設定用の第1の抵抗群を接続すると共に反転入力側に前記第1の抵抗群で設定されるゲインと同程度のゲインを設定する第2の抵抗群を接続し、且つ前記映像信号の入力部と前記第1の抵抗群の間に第1のバッファ回路を接続すると共に前記GND信号の入力部と前記第2の抵抗群の間に第2のバッファ回路を接続した、
ことを特徴とする映像信号入力回路。 The video signal input circuit according to claim 1,
Connecting a first resistor between the video signal output unit of the video signal output external device and the video signal input unit of the video signal in-phase signal removal circuit;
A second resistor having the same value as the first resistor is connected between the output portion of the GND signal of the external device for outputting the video signal and the input portion of the GND signal of the common-mode signal removing circuit for the video signal. ,
The subtracting means of the video signal in-phase signal removal circuit is configured by a differential amplifier, and a first resistor group for gain setting is connected to the non-inverting input side of the differential amplifier and the inverting input side is A second resistor group that sets a gain comparable to that set by the first resistor group is connected, and a first buffer circuit is connected between the video signal input section and the first resistor group. And a second buffer circuit is connected between the input portion of the GND signal and the second resistor group.
A video signal input circuit characterized by the above.
前記第1の抵抗に第1の容量を直列接続し、前記第2の抵抗に第2の容量を直列接続したことを特徴とする映像信号入力回路。 The video signal input circuit according to claim 4.
A video signal input circuit, wherein a first capacitor is connected in series to the first resistor, and a second capacitor is connected in series to the second resistor.
前記映像信号の入力部と前記第1のバッファ回路の間にクランプ回路を接続したことを特徴とする映像信号入力回路。 The video signal input circuit according to claim 5.
A video signal input circuit, wherein a clamp circuit is connected between the video signal input section and the first buffer circuit.
前記映像信号の入力部と前記第1のバッファ回路の間に映像信号のAPLの中心レベルをバイアスするバイアス回路を接続したことを特徴とする映像信号入力回路。
The video signal input circuit according to claim 5.
A video signal input circuit, wherein a bias circuit for biasing the center level of the APL of the video signal is connected between the video signal input unit and the first buffer circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005200573A JP4763367B2 (en) | 2005-07-08 | 2005-07-08 | Video signal input circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005200573A JP4763367B2 (en) | 2005-07-08 | 2005-07-08 | Video signal input circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007019983A true JP2007019983A (en) | 2007-01-25 |
JP4763367B2 JP4763367B2 (en) | 2011-08-31 |
Family
ID=37756719
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005200573A Active JP4763367B2 (en) | 2005-07-08 | 2005-07-08 | Video signal input circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4763367B2 (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6171777A (en) * | 1984-09-14 | 1986-04-12 | Olympus Optical Co Ltd | Differential amplifier |
JPH05316338A (en) * | 1992-05-08 | 1993-11-26 | Nec Corp | Sample-and-hold circuit |
JPH0661853A (en) * | 1992-08-10 | 1994-03-04 | Sony Corp | Electronic device |
JPH06150685A (en) * | 1992-11-09 | 1994-05-31 | Nec Corp | Sample-hold circuit |
JPH07274039A (en) * | 1994-03-28 | 1995-10-20 | Hitachi Ltd | Picture signal corrector and signal converter |
JP2000244316A (en) * | 1999-02-18 | 2000-09-08 | Internatl Business Mach Corp <Ibm> | Differential input interface and method for adjusting dc level of differential input signal |
-
2005
- 2005-07-08 JP JP2005200573A patent/JP4763367B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6171777A (en) * | 1984-09-14 | 1986-04-12 | Olympus Optical Co Ltd | Differential amplifier |
JPH05316338A (en) * | 1992-05-08 | 1993-11-26 | Nec Corp | Sample-and-hold circuit |
JPH0661853A (en) * | 1992-08-10 | 1994-03-04 | Sony Corp | Electronic device |
JPH06150685A (en) * | 1992-11-09 | 1994-05-31 | Nec Corp | Sample-hold circuit |
JPH07274039A (en) * | 1994-03-28 | 1995-10-20 | Hitachi Ltd | Picture signal corrector and signal converter |
JP2000244316A (en) * | 1999-02-18 | 2000-09-08 | Internatl Business Mach Corp <Ibm> | Differential input interface and method for adjusting dc level of differential input signal |
Also Published As
Publication number | Publication date |
---|---|
JP4763367B2 (en) | 2011-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6212922B2 (en) | Chopper amplifier | |
US10141898B2 (en) | High current low-cost DC coupled DAC follower low pass filter headphone amplifier | |
JP4763367B2 (en) | Video signal input circuit | |
US20070247341A1 (en) | Sigma-delta modulator | |
CN101783870A (en) | Semiconductor integrated circuit and video signal output circuit | |
US9900018B1 (en) | Methods and systems for reducing transient kickback from an analog-to-digital converter | |
JP4370156B2 (en) | Video signal output circuit | |
KR100983611B1 (en) | Circuit for outputting image signal | |
CN107959911B (en) | Amplifier device | |
JP2010283522A (en) | Offset voltage correction circuit | |
US10566984B2 (en) | Signal processing circuit | |
JP4351857B2 (en) | External output video signal processor | |
JP5113503B2 (en) | Video output circuit | |
JP4729658B2 (en) | Filter circuit | |
JP2004274434A (en) | Video signal correction circuit | |
JP2015154304A (en) | Amplifier circuit, amplification device, afe circuit and signal processing system | |
JP5239408B2 (en) | Current method low-pass filter | |
JP2008294561A (en) | Amplifier circuit | |
KR100332861B1 (en) | Audio noise filter circuit | |
JP2006270419A (en) | Buffer amplifier for single power source, reference voltage supply circuit, and imaging apparatus | |
JP3297993B2 (en) | Input switching circuit | |
KR20060025892A (en) | Input signal amplifying device | |
KR200443177Y1 (en) | Anti-noise usb sound board | |
JP5110108B2 (en) | Digital signal input device | |
KR20040051975A (en) | Analog video interface using dc coupling |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080507 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100603 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100609 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110310 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110502 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110524 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110609 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4763367 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |