JP4370156B2 - Video signal output circuit - Google Patents
Video signal output circuit Download PDFInfo
- Publication number
- JP4370156B2 JP4370156B2 JP2003417456A JP2003417456A JP4370156B2 JP 4370156 B2 JP4370156 B2 JP 4370156B2 JP 2003417456 A JP2003417456 A JP 2003417456A JP 2003417456 A JP2003417456 A JP 2003417456A JP 4370156 B2 JP4370156 B2 JP 4370156B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- circuit
- output
- capacitor
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 39
- 238000010586 diagram Methods 0.000 description 7
- 238000000605 extraction Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Picture Signal Circuits (AREA)
Description
本発明は、出力映像信号のサグを補正する機能も併せ持つ映像信号出力回路に関するものである。 The present invention relates to a video signal output circuit having a function of correcting a sag of an output video signal.
従来の映像信号出力回路の構成を図3に示す。図3において、1は入力端子、2は出力バッファ(ドライバ)、3は出力端子である。C2は映像信号のAC成分のみを抽出するために出力バッファ2の出力側に外付け接続された容量(第1の容量)であり、この容量C2と負荷抵抗R4(後段回路の入力インピーダンス:第1の抵抗)とによりハイパスフィルタが構成される。このため、出力映像信号から容量C2により直流成分が除去されるために、入力端子1に図4(a)に示す映像信号を入力させると、図4(b)に示すように、出力端子3に現れる映像信号が積分波形となり頂部が傾斜したいわゆるサグが発生する。なお、図4(a)において、11は映像信号期間(256H期間)、12は帰線期間、13は水平同期信号部を示す。
The configuration of a conventional video signal output circuit is shown in FIG. In FIG. 3, 1 is an input terminal, 2 is an output buffer (driver), and 3 is an output terminal. C2 is a capacitor (first capacitor) externally connected to the output side of the
そこで、このサグの発生を防止するために、通常では映像信号出力回路にサグ補正回路が組み込まれる。図5はそのサグ補正回路を組み込んだ映像信号出力回路の構成を示す回路図である。サグ補正回路は、出力バッファ2の反転入力端子と外付け容量C2の負荷抵抗R4の側との間に外付け容量C3を接続し、さらに出力バッファ2の出力端子と反転入力端子との間に出力バッファ2の出力インピーダンスZoよりも抵抗値の十分大きな抵抗R5を接続して構成されている。
In order to prevent the occurrence of this sag, a sag correction circuit is usually incorporated in the video signal output circuit. FIG. 5 is a circuit diagram showing a configuration of a video signal output circuit incorporating the sag correction circuit. The sag correction circuit connects an external capacitor C3 between the inverting input terminal of the
このサグ補正回路では、容量C2と負荷抵抗R4により構成されるハイパスフィルタを通過した信号を、容量C3を通過して出力バッファ2の反転入力端子に帰還させることにより、サグが補正される。
In this sag correction circuit, the sag is corrected by returning the signal that has passed through the high-pass filter composed of the capacitor C2 and the load resistor R4 to the inverting input terminal of the
しかしながら、上記図5に示したサグ補正回路では、輝度信号およびクロマ信号の周波数帯域では抵抗R5、容量C2、C3で構成されたループのインピーダンスを十分小さくしなければならないが、抵抗R5はゲイン確保の関係から前記したように出力バッファ2の出力インピーダンスZoよりも十分大きな抵抗値に設定しなければならないので、外付けの容量C2、C3の容量値を大きくしなければならず、その容量C2,C3が大型化するという問題があった。
However, in the sag correction circuit shown in FIG. 5, the impedance of the loop composed of the resistor R5 and the capacitors C2 and C3 must be made sufficiently small in the frequency band of the luminance signal and the chroma signal, but the resistor R5 ensures the gain. As described above, since the resistance value must be set sufficiently larger than the output impedance Zo of the
本発明の目的は、サグ補正が行われ且つAC成分抽出用およびサグ補正用の外付け容量を小さくできるようにした映像信号出力回路を提供することである。 An object of the present invention is to provide a video signal output circuit in which sag correction is performed and an external capacity for AC component extraction and sag correction can be reduced.
請求項1にかかる発明の映像信号出力回路は、映像信号を入力する出力バッファと、該出力バッファと出力端子との間に接続された第1の容量と、該出力端子と接地間に接続される第1の抵抗とを具備する映像信号出力回路において、入力端子に一方の入力側が接続された加算回路と、該加算回路の出力側と前記出力バッファの入力側に接続された増幅器と、第2の容量と第2の抵抗とからなり前記増幅器の出力側と前記加算回路の他方の入力側との間に接続されたローパスフィルタとを設け、前記増幅器の出力信号の一部を前記ローパスフィルタおよび前記加算回路を介して前記増幅器に帰還し、前記第1の容量と前記第1の抵抗により生成されるサグを補正することを特徴とする。 The video signal output circuit of the invention according to claim 1 is connected to an output buffer for inputting a video signal, a first capacitor connected between the output buffer and the output terminal, and the output terminal to ground. And an amplifier connected to the output side of the adder circuit and the input side of the output buffer; and a first resistor connected to the input terminal. A low-pass filter comprising a capacitor of 2 and a second resistor and connected between the output side of the amplifier and the other input side of the adder circuit, and a part of the output signal of the amplifier is provided in the low-pass filter And feedback to the amplifier via the adder circuit to correct a sag generated by the first capacitor and the first resistor .
請求項2にかかる発明は、請求項1に記載の映像信号出力回路において、前記第2の容量と前記第2の抵抗とで決まるローパスフィルタのカットオフ周波数を、前記第1の容量と前記第1の抵抗とで決まるハイパスフィルタのカットオフ周波数と同じに設定したことを特徴とする。 According to a second aspect of the present invention, in the video signal output circuit according to the first aspect, a cutoff frequency of a low-pass filter determined by the second capacitor and the second resistor is set to the first capacitor and the first capacitor. It is characterized in that it is set to be the same as the cut-off frequency of the high-pass filter determined by the resistance of 1.
請求項3にかかる発明は、請求項1又は2に記載の映像信号出力回路において、前記加算回路の前記他方の入力側にクランプ回路を接続したことを特徴とする。
The invention according to
請求項1および2にかかる発明によれば、AC成分抽出用の第1の容量と第1の抵抗からなるハイパスフィルタにより映像信号の頂部に生じるサグの傾斜と反対の傾斜を、第2の容量と第2の抵抗からなるローパスフィルタにより予め映像信号に与えるので、そのサグを補正することができる。このとき、第1の容量はAC抽出としての機能を満足すればよいので、小さな容量値に設定できる。また、第2の容量と第2の抵抗からなるローパスフィルタのカットオフ周波数は、第1の容量と第1の抵抗からなるハイパスフィルタのカットオフ周波数と同じに設定すればよいので、第2の抵抗を大きな値に設定することで第2の容量の容量値を小さく設定できる。よって、第1および第2の容量のいずれもその容量値を小さな値に設定でき、小型化が可能となり外付けの場合に好適となる。 According to the first and second aspects of the present invention, a slope opposite to the slope of the sag generated at the top of the video signal by the high-pass filter including the first capacitor for extracting the AC component and the first resistor is set as the second capacitor. Since the image signal is given in advance by a low-pass filter composed of the second resistor, the sag can be corrected. At this time, since the first capacitor only needs to satisfy the function of AC extraction, it can be set to a small capacitance value. Further, the cutoff frequency of the low-pass filter composed of the second capacitor and the second resistor may be set to be the same as the cutoff frequency of the high-pass filter composed of the first capacitor and the first resistor. The capacitance value of the second capacitor can be set small by setting the resistance to a large value. Therefore, both the first and second capacitors can be set to a small capacitance value, and can be reduced in size, which is suitable for an external case.
また、請求項3にかかる発明によれば、第2の容量と第2の抵抗からなるローパスフィルタの出力電圧をクランプ回路でクランプできるので、サグ補正回路を構成する増幅器に入力する信号のバイアスを所望の電圧値に固定できるため、低電圧動作が可能となる利点がある。
According to the invention of
図1は本発明の1つの実施例の映像信号出力回路の構成を示す回路図である。図3および図5におけるものと同じものには同じ符号を付けた。4は出力バッファ2の入力側に接続された増幅器、5はその増幅器4と入力端子1との間に接続された抵抗R1,R2からなる加算回路、6は増幅器4の出力側と加算回路5との間に接続された抵抗R3(第2の抵抗)と容量C1(第2の容量)からなるローパスフィルタ、7はノードcの電圧をクランプするクランプ回路である。
FIG. 1 is a circuit diagram showing a configuration of a video signal output circuit according to one embodiment of the present invention. The same components as those in FIGS. 3 and 5 are denoted by the same reference numerals. 4 is an amplifier connected to the input side of the
この映像信号出力回路では、入力端子1に入力された映像信号は、抵抗R1を経由して増幅器4で増幅され、出力バッファ2に入力すると共にローパスフィルタ6に入力する。入力端子1(ノードa)の映像信号を図2(a)に、ローパスフィルタ6のノードcの映像信号を図2(c)に示す。このようにノードcの映像信号は、増幅器4の出力映像信号からローパスフィルタ6によりDC成分のみが抽出された波形となる。よって、このノードcの信号をノードaの入力映像信号に加算回路5で加算することにより、増幅器4の入力側のノードbの映像信号は、図2(b)に示すように、前記した図4に示した波形と反対に頂部が傾斜した波形の信号となる。よって、この信号を増幅器4で増幅して出力バッファ2から出力端子3の方向に出力させれば、容量C3と負荷抵抗R4によるハイパスフィルタ(図4(b)に示すようにサグを生じる)によりその頂部の傾斜が逆方向の傾きに修正されて、出力端子3(ノードd)には、図2(d)に示すように、サグが補正された映像信号が出力する。
In this video signal output circuit, the video signal input to the input terminal 1 is amplified by the amplifier 4 via the resistor R 1, input to the
ここで、容量C2と負荷抵抗R4で構成されたハイパスフィルタのカットオフ周波数と容量C1と抵抗R3で構成されたローパスフィルタ6のカットオフ周波数が同一となるようにそれらの定数を設定すれば、サグを精度高く補正することができる。
If these constants are set so that the cut-off frequency of the high-pass filter composed of the capacitor C2 and the load resistor R4 and the cut-off frequency of the low-
このとき、容量C2はAC抽出としての機能を満足すればよいので、小さな容量値に設定できる。また、容量C1と抵抗R3からなるローパスフィルタ6のカットオフ周波数は、容量C2と負荷抵抗R4からなるハイパスフィルタのカットオフ周波数と同じに設定すればよいので、抵抗R3を大きな値に設定することで容量C1の容量値を小さく設定できる。よって、容量C1,C2のいずれもその容量値を小さな値に設定でき、小型化が可能となり外付けの場合に好適となる。
At this time, since the capacitor C2 only needs to satisfy the function of AC extraction, it can be set to a small capacitance value. Further, since the cut-off frequency of the low-
一方、前記したクランプ回路7により、ノードcの信号(図2(c))の最低レベルを所望の電圧値にクランプさせることにより、ノードbの信号(図2(b))の信号の振幅を小さな範囲内に抑え、APL(平均映像レベル)の変動に対する影響を緩和することができるので、増幅器4に要求されたダイナミックレンジを小さくすることができる。よって、電源電圧を低くすることができ、低電圧化が可能となる。
On the other hand, the
C2:容量(第1の容量)
R4:負荷抵抗(第1の抵抗)
C1:容量(第2の容量)
R3:抵抗(第2の抵抗)
1:入力端子
2:出力バッファ
3:出力端子
4:増幅器
5:加算回路
6:ローパスフィルタ
7:クランプ回路
C2: Capacity (first capacity)
R4: Load resistance (first resistance)
C1: Capacity (second capacity)
R3: Resistance (second resistance)
1: Input terminal 2: Output buffer 3: Output terminal 4: Amplifier 5: Adder circuit 6: Low pass filter 7: Clamp circuit
Claims (3)
入力端子に一方の入力側が接続された加算回路と、該加算回路の出力側と前記出力バッファの入力側に接続された増幅器と、第2の容量と第2の抵抗とからなり前記増幅器の出力側と前記加算回路の他方の入力側との間に接続されたローパスフィルタとを設け、
前記増幅器の出力信号の一部を前記ローパスフィルタおよび前記加算回路を介して前記増幅器に帰還し、前記第1の容量と前記第1の抵抗により生成されるサグを補正することを特徴とする映像信号出力回路。 A video signal output circuit comprising an output buffer for inputting a video signal, a first capacitor connected between the output buffer and the output terminal, and a first resistor connected between the output terminal and the ground In
An adder circuit having one input side connected to the input terminal, an amplifier connected to the output side of the adder circuit and the input side of the output buffer, a second capacitor and a second resistor, and the output of the amplifier A low-pass filter connected between the side and the other input side of the adder circuit ;
A part of an output signal of the amplifier is fed back to the amplifier via the low-pass filter and the addition circuit, and a sag generated by the first capacitor and the first resistor is corrected. Signal output circuit.
前記第2の容量と前記第2の抵抗とで決まるローパスフィルタのカットオフ周波数を、前記第1の容量と前記第1の抵抗とで決まるハイパスフィルタのカットオフ周波数と同じに設定したことを特徴とする映像信号出力回路。 The video signal output circuit according to claim 1.
The cut-off frequency of the low-pass filter determined by the second capacitor and the second resistor is set to be the same as the cut-off frequency of the high-pass filter determined by the first capacitor and the first resistor. A video signal output circuit.
前記加算回路の前記他方の入力側にクランプ回路を接続したことを特徴とする映像信号出力回路。 The video signal output circuit according to claim 1 or 2,
A video signal output circuit, wherein a clamp circuit is connected to the other input side of the adder circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003417456A JP4370156B2 (en) | 2003-12-16 | 2003-12-16 | Video signal output circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003417456A JP4370156B2 (en) | 2003-12-16 | 2003-12-16 | Video signal output circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005184056A JP2005184056A (en) | 2005-07-07 |
JP4370156B2 true JP4370156B2 (en) | 2009-11-25 |
Family
ID=34779946
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003417456A Expired - Fee Related JP4370156B2 (en) | 2003-12-16 | 2003-12-16 | Video signal output circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4370156B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008069228A1 (en) * | 2006-12-08 | 2008-06-12 | Panasonic Corporation | Video signal output circuit and semiconductor integrated circuit having same |
JP5088099B2 (en) | 2007-11-07 | 2012-12-05 | ミツミ電機株式会社 | Video signal amplifier circuit and semiconductor integrated circuit for amplification |
JP5113503B2 (en) * | 2007-12-06 | 2013-01-09 | 新日本無線株式会社 | Video output circuit |
JP5169861B2 (en) * | 2009-01-19 | 2013-03-27 | ミツミ電機株式会社 | Semiconductor integrated circuit, video signal output circuit |
CN101841675B (en) * | 2010-04-30 | 2011-11-30 | 德讯科技股份有限公司 | Automatic gain compensation system based on analog video wave head detection |
-
2003
- 2003-12-16 JP JP2003417456A patent/JP4370156B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005184056A (en) | 2005-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3678939B2 (en) | AGC circuit with temperature compensation | |
JP4370156B2 (en) | Video signal output circuit | |
KR101678025B1 (en) | Semiconductor integrated circuit and video signal output circuit | |
JPH08500712A (en) | Direct-coupled feedback loop with on-chip filtering for second detector and intermediate frequency amplifier in monolithic integrated circuit | |
JP5113503B2 (en) | Video output circuit | |
JP5578048B2 (en) | Video signal output circuit | |
JP4814747B2 (en) | Constant voltage circuit | |
JP4351857B2 (en) | External output video signal processor | |
JP5088099B2 (en) | Video signal amplifier circuit and semiconductor integrated circuit for amplification | |
JP2004274434A (en) | Video signal correction circuit | |
US6774715B2 (en) | BiCMOS AC filter circuit | |
JP7511446B2 (en) | Video signal amplifier circuit | |
JPH0421385B2 (en) | ||
JP4826966B2 (en) | Video signal clamp circuit | |
JPH06245100A (en) | Video signal processor | |
WO2003052925A1 (en) | Bicmos ac filter circuit | |
JP2940772B2 (en) | Nonlinear conversion circuit | |
KR950005041B1 (en) | Image signal wave form set-form circuit | |
JPS61102806A (en) | Negative feedback amplifier circuit | |
JPH09116786A (en) | Signal processing circuit for video camera | |
KR200141208Y1 (en) | Contour signal generating circuit for camcorder | |
JP3109128B2 (en) | Sharpness circuit | |
JPH0865544A (en) | Video signal reproducing device | |
KR200152804Y1 (en) | Improvement circuit of response speed in operating AGC of tuner | |
JPH023588B2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090812 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090831 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4370156 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150904 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |