JPH0865544A - Video signal reproducing device - Google Patents

Video signal reproducing device

Info

Publication number
JPH0865544A
JPH0865544A JP6218227A JP21822794A JPH0865544A JP H0865544 A JPH0865544 A JP H0865544A JP 6218227 A JP6218227 A JP 6218227A JP 21822794 A JP21822794 A JP 21822794A JP H0865544 A JPH0865544 A JP H0865544A
Authority
JP
Japan
Prior art keywords
signal
video signal
reproduced video
level
sync
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6218227A
Other languages
Japanese (ja)
Inventor
Yoshitaka Kanemoto
芳孝 金本
Katsuya Kondo
克哉 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP6218227A priority Critical patent/JPH0865544A/en
Publication of JPH0865544A publication Critical patent/JPH0865544A/en
Pending legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

PURPOSE: To reduce the deterioration of picture quality due to repeated dubbing by adding a compensating synchronizing signal extracted from a reproducing video signal having a fixed average picture level to a synchronizing signal in a reproducing video signal having a high average picture level in an in-phase state. CONSTITUTION: When a reproducing luminance signal SYIN is inputted to a buffer 12, a coefficient multiplying circuit 14 multiplies the signal SYIN by a coefficient Kg and an integrating circuit 15 generates DC voltage VDC with a fixed level and supplies the voltage VDC to a differential amplifier circuit 17. When the S is higher than the VDC, the circuit 17 outputs power supply voltage, and when the SYIN is lower than the VDC, outputs a signal having the same phase as the SYIN. When an average picture level is low in the constitution, a synchronizing part of the SYIN is not detected by the circuit 17 and the SYIN inputted to a mixer circuit 13 is outputted to a buffer 19 as it is. When the average picture level is high, compensated synchronizing voltage proportional to the average picture level is generated and added to the synchronizing part through the circuit 13. Consequently the synchronizing signal can be processed in a state almost fixing its amplitude.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術(図4〜図7) 発明が解決しようとする課題(図7) 課題を解決するための手段 作用 実施例(図1〜図3) 発明の効果[Table of Contents] The present invention will be described in the following order. Fields of Industrial Application Conventional Technology (FIGS. 4 to 7) Problem to be Solved by the Invention (FIG. 7) Means for Solving the Problem Action Example (FIGS. 1 to 3)

【0002】[0002]

【産業上の利用分野】本発明は映像信号再生装置に関
し、例えばビデオテープレコーダに適用して好適なもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video signal reproducing apparatus, which is suitable for application to, for example, a video tape recorder.

【0003】[0003]

【従来の技術】図4にビデオテープレコーダ1の再生輝
度信号処理回路として一般的に用いられている回路構成
を示す。再生ヘツド2によつて再生された再生信号はR
F(radio frequency )アンプ3によつて増幅された
後、輝度信号成分と色信号成分に分離され、輝度信号処
理回路4及び色信号処理回路(図示せず)によつて信号
処理される。そしてこれらの信号はY/Cミキサ回路5
において合成され、映像信号として出力されるようにな
されている。
2. Description of the Related Art FIG. 4 shows a circuit configuration generally used as a reproduction luminance signal processing circuit of a video tape recorder 1. The reproduction signal reproduced by the reproduction head 2 is R
After being amplified by an F (radio frequency) amplifier 3, it is separated into a luminance signal component and a chrominance signal component, and processed by a luminance signal processing circuit 4 and a chrominance signal processing circuit (not shown). These signals are output to the Y / C mixer circuit 5
Are combined and output as a video signal.

【0004】ここで輝度信号処理回路4は、ハイパスフ
イルタ4A、復調回路4B、デエンフアシス回路4C、
ローパスフイルタ4D及び複数段の増幅回路段4Eで構
成されている。このうち各増幅回路段4Eの構成を図5
に示す。増幅回路段4Eはそれぞれ増幅回路4E1とエ
ミツタフオロア出力段回路4E2との縦続接続でなり、
入力側と出力側に設けられた電解コンデンサCIN及びC
OUT を介して前後の回路と電気的に接続されるようにな
されている。
Here, the luminance signal processing circuit 4 includes a high-pass filter 4A, a demodulation circuit 4B, a de-emphasis circuit 4C,
It is composed of a low-pass filter 4D and a plurality of amplification circuit stages 4E. Of these, the configuration of each amplifier circuit stage 4E is shown in FIG.
Shown in The amplifier circuit stage 4E is a cascade connection of the amplifier circuit 4E1 and the emitter follower output stage circuit 4E2,
Electrolytic capacitors C IN and C provided on the input side and the output side
It is designed to be electrically connected to the front and rear circuits via OUT .

【0005】因にエミツタフオロア出力段回路4E2の
構成を図6に示し、その動作状態を図7を用いて説明す
る。図7において横軸はトランジスタQ1のコレクタエ
ミツタ間に印加される電圧VCEを示し、縦軸はコレクタ
電流IC を示す。また図中の実線は直流負荷線を表し、
一点鎖線は交流負荷線を表している。さて図6に示すよ
うにトランジスタQ1のエミツタ側から見た直流負荷抵
抗はエミツタ抵抗RE だけであるが、交流負荷抵抗はエ
ミツタ抵抗RE と負荷抵抗RL との並列インピーダンス
Z(=RE ‖RL )となる。従つて交流負荷線の勾配は
直流負荷抵抗の勾配より急峻になつて負荷が重くなる。
Incidentally, the structure of the emitter follower output stage circuit 4E2 is shown in FIG. 6, and its operation state will be described with reference to FIG. In FIG. 7, the horizontal axis represents the voltage V CE applied between the collector and emitter of the transistor Q1, and the vertical axis represents the collector current I C. Also, the solid line in the figure represents the DC load line,
The alternate long and short dash line represents the AC load line. As shown in FIG. 6, the DC load resistance seen from the emitter side of the transistor Q1 is only the emitter resistance R E , but the AC load resistance is the parallel impedance Z (= R E of the emitter resistance R E and the load resistance R L). ‖R L ). Therefore, the gradient of the AC load line becomes steeper than the gradient of the DC load resistance, and the load becomes heavy.

【0006】[0006]

【発明が解決しようとする課題】ところがこの回路構成
では平均画像レベル(APL:Average Picture Lebe
l)が高いとシンク波形の一部が欠落する現象(シンク
づまり)が生じ易いという問題があつた。これは平均画
像レベルが高い場合(例えば 100〔%〕の場合)にはシ
ンク部分の電圧が電源電圧VC に近くなるのでコレクタ
電流が途中で流れなくなつてシンク波形の一部が欠落す
る(いわゆるシンクづまりが生じる)ためである。因に
平均画像レベルが低い場合(例えば 0〔%〕の場合)に
はシンク部分が動作点Pの付近にあるためシンクづまり
は起き難い。
However, in this circuit configuration, the average picture level (APL: Average Picture Lebe
When l) is high, there is a problem that a phenomenon in which part of the sync waveform is missing (sync clogging) is likely to occur. This is because when the average image level is high (for example, 100 [%]), the voltage of the sink portion becomes close to the power supply voltage V C , so that the collector current stops flowing midway and a part of the sink waveform is lost ( This is because a so-called sync jam occurs). Incidentally, when the average image level is low (for example, 0 [%]), since the sync portion is near the operating point P, sync clogging is unlikely to occur.

【0007】このようにシンクづまりが生じる原因とし
ては他にも、交流負荷線の勾配が急な(コレクタ電流I
C 及び負荷抵抗RL が小さく、かつエミツタ抵抗RE
大きい)場合やエミツタフオロア出力段の段数が多い場
合が考えられる。従つてこのようなシンクづまりを起こ
さないようにするには上述の原因を取り除くためコレク
タ電流IC を大きくしたり、負荷抵抗RE を小さくした
り、段数を減らせば良い。またNPNトランジスタQ1
にPNPトランジスタをダーリントン接続する等してエ
ミツタフオロア出力段の駆動能力を強化すれば良い。
Another cause of the sink clogging is that the gradient of the AC load line is steep (collector current I
C and the load resistance R L are small and the emitter resistance R E is large), or the number of output stages of the emitter follower is large. Therefore, in order to prevent such sink clogging, the collector current I C may be increased, the load resistance R E may be decreased, or the number of stages may be reduced in order to eliminate the above cause. Also, NPN transistor Q1
The PNP transistor may be connected to Darlington to enhance the drive capability of the output stage of the emitter follower.

【0008】しかしこのようにすると消費電流が増加し
たり、回路素子(部品点数)が増加してコストが上昇す
る問題があり、また実現性から制限されて理想通りには
いかない。このため現状の回路では平均画像レベルが高
い信号の場合には少しづつシンク波形がつぶれるのを避
け得ない。このためビデオテープレコーダによつてダビ
ングを繰り返す場合、輝度信号記録処理系の自動利得調
整(AGC:Auto Gain Control )回路ではHシンクの
レベルが一定になるように利得を調整して映像信号を記
録するためにダビングを重ねると映像信号のレベルが増
大するのを避け得ず、画質が劣化する問題があつた。
However, in this case, there is a problem that the current consumption increases and the circuit element (the number of parts) increases and the cost rises. Further, the feasibility is limited, and it is not ideal. Therefore, in the current circuit, it is inevitable that the sync waveform is gradually collapsed in the case of a signal having a high average image level. Therefore, when repeating dubbing with a video tape recorder, an automatic gain adjustment (AGC: Auto Gain Control) circuit in the luminance signal recording processing system adjusts the gain so that the level of the H sync becomes constant and records the video signal. Therefore, if the dubbing is repeated, the level of the video signal is unavoidably increased, and there is a problem that the image quality is deteriorated.

【0009】本発明は以上の点を考慮してなされたもの
で、映像信号を繰り返しダビングする際における画質の
劣化を一段と低減することができる映像信号再生装置を
提案しようとするものである。
The present invention has been made in consideration of the above points, and it is an object of the present invention to propose a video signal reproducing apparatus capable of further reducing deterioration of image quality when a video signal is repeatedly dubbed.

【0010】[0010]

【課題を解決するための手段】かかる課題を解決するた
め本発明においては、レベルシフト後における平均画像
レベル(Vbias)が所定電位となるように再生映像信号
を平均画像レベルに応じてレベルシフトするレベルシフ
ト手段と、レベルシフト手段から出力された再生映像信
号(SYIN )と所定の直流電圧(VDC)とを比較し、再
生映像信号(SYIN )と直流電圧(VDC)が交差する場
合には当該再生映像信号(SYIN )から平均画像レベル
(Vbias)に比例した振幅を有する補正同期信号(V
SYNC0 )を抽出して出力する同期信号抽出手段(17)
と、再生映像信号(SYIN )の平均画像レベル
(Vbias)が低い場合には再生映像信号(SYIN )をそ
のまま出力し、再生映像信号(SYIN )の平均画像レベ
ル(Vbias)が高い場合には同期信号抽出手段(17)
から入力される補正同期信号(VSYNC0 )を当該再生映
像信号(SYIN )の同期信号に同相で加算し、同期信号
の振幅を伸張して出力する同期信号伸張手段(13)と
を設けるようにする。
In order to solve such a problem, in the present invention, the reproduced video signal is level-shifted according to the average image level so that the average image level (V bias ) after the level shift becomes a predetermined potential. The level shift means and the reproduced video signal (S YIN ) output from the level shift means are compared with a predetermined DC voltage (V DC ), and the reproduced video signal (S YIN ) and the DC voltage (V DC ) cross each other. In this case, a correction sync signal (V) having an amplitude proportional to the average image level (V bias ) from the reproduced video signal (S YIN )
Sync signal extraction means (17) for extracting and outputting SYNC0 )
If, when the average picture level of the reproduced video signal (S YIN) (V bias) is low and outputs the reproduced video signal (S YIN), average picture level of the reproduced video signal (S YIN) (V bias) is If it is higher, the synchronization signal extraction means (17)
And a sync signal expansion means (13) for adding the corrected sync signal (V SYNC0 ) input from the in-phase to the sync signal of the reproduced video signal (S YIN ) in phase to expand and output the amplitude of the sync signal. To

【0011】また本発明においては、再生映像信号に含
まれる同期信号の先端電位を一定電位にクランプするク
ランプ手段と、クランプ手段より出力された再生映像信
号(SYIN )を入力し、当該再生映像信号(SYIN )に
おける平均画像レベル(Vbias)に比例した直流電圧
(VDC)を生成するしきい値電圧発生手段と、再生映像
信号(SYIN )と直流電圧(VDC)とを比較し、再生映
像信号(SYIN )と直流電圧(VDC)とが交差する場合
には当該再生映像信号の平均画像レベル(Vbias)に比
例した振幅を有する補正同期信号(VSYNC0 )を抽出し
て出力する同期信号抽出手段(17)と、再生映像信号
(SYIN )の平均画像レベル(Vbias)が低い場合には
再生映像信号をそのまま出力し、再生映像信号
(SYIN )の平均画像レベル(Vbias)が高い場合には
同期信号抽出手段(17)から入力される補正同期信号
(VSYNC0 )を当該再生映像信号の同期信号に同相で加
算し、同期信号の振幅を伸張して出力する同期信号伸張
手段(13)とを設けるようにする。
Further, according to the present invention, the clamp means for clamping the tip potential of the synchronizing signal included in the reproduced video signal to a constant potential and the reproduced video signal (S YIN ) outputted from the clamp means are inputted to the reproduced video signal. comparing the threshold voltage generating means, and a reproduced video signal (S YIN) and DC voltage (V DC) for generating a signal DC voltage proportional to the average picture level (V bias) in (S YIN) (V DC) Then, when the reproduced video signal (S YIN ) and the DC voltage (V DC ) cross each other, a correction synchronization signal (V SYNC0 ) having an amplitude proportional to the average image level (V bias ) of the reproduced video signal is extracted. When the average image level (V bias ) of the reproduced video signal (S YIN ) is low, the reproduced video signal is output as it is, and the average of the reproduced video signal (S YIN ) is output. Image level (V When the bias is high, the correction sync signal (V SYNC0 ) input from the sync signal extraction means (17) is added in-phase to the sync signal of the reproduction video signal to expand the amplitude of the sync signal for output. A signal expansion means (13) is provided.

【0012】[0012]

【作用】平均画像レベル(Vbias)が一定電位になるよ
うに再生映像信号(SYIN )をレベルシフトすることに
より、平均画像レベル(Vbias)が高い場合には当該再
生映像信号(SYIN )に含まれる同期信号の先端電位が
平均画像レベル(Vbias)が低い場合における同期信号
の先端電位に比して低下する。従つて再生映像信号(S
YIN )と所定の直流電圧(VDC)とを比較する際、平均
画像レベル(Vbias)が高い再生映像信号(SYIN )の
場合に同期信号が直流電圧(VDC)と交差し、平均画像
レベル(Vbias)に比例した振幅を有する補正同期信号
(VSYNC0)が抽出される。この補正同期信号(V
SYNC0 )が再生映像信号(SYIN )の同期信号に同相で
加算されることにより平均画像レベル(Vbias)が高く
とも再生映像信号の同期信号波形がつぶれるおそれを有
効に回避することができる。この結果、ダビングを繰り
返しても良好な画質を保つことができる。
[Action] By shifting a level of the reproduced video signal (S YIN) so that the average picture level (V bias) is constant potential, the reproduced video signal when the average picture level (V bias) is high (S YIN 2) is lower than the tip potential of the sync signal when the average image level (V bias ) is low. Therefore, the reproduced video signal (S
When comparing YIN ) with a predetermined DC voltage (V DC ), the sync signal intersects the DC voltage (V DC ) when the reproduced image signal (S YIN ) has a high average image level (V bias ) and the average A correction sync signal (V SYNC0 ) having an amplitude proportional to the image level (V bias ) is extracted. This correction synchronization signal (V
By adding SYNC0 ) to the sync signal of the reproduced video signal (S YIN ) in phase, it is possible to effectively avoid the possibility that the sync signal waveform of the reproduced video signal is crushed even if the average image level (V bias ) is high. As a result, good image quality can be maintained even if dubbing is repeated.

【0013】一方、再生映像信号に含まれる同期信号の
先端電位を一定電位にクランプした後、当該再生映像信
号とその平均画像レベル(Vbias)に比例した直流電圧
(VDC)とを比較する場合には、再生映像信号
(SYIN )の平均画像レベル(Vbias)が高いとき直流
電圧(VDC)が再生映像信号の同期信号部分と交差し、
平均画像レベルに比例した振幅を有する補正同期信号
(VSYNC0 )が抽出される。この後は上述の場合と同様
の処理によつて同期信号の振幅を伸張することができ
る。この結果、ダビングを繰り返しても良好な画質を保
つことができる。
On the other hand, after the tip potential of the sync signal included in the reproduced video signal is clamped to a constant potential, the reproduced video signal is compared with the DC voltage (V DC ) proportional to the average image level (V bias ). In this case, when the average image level (V bias ) of the reproduced video signal (S YIN ) is high, the DC voltage (V DC ) crosses the sync signal portion of the reproduced video signal,
A corrected sync signal (V SYNC0 ) having an amplitude proportional to the average image level is extracted. After that, the amplitude of the synchronization signal can be expanded by the same processing as that described above. As a result, good image quality can be maintained even if dubbing is repeated.

【0014】[0014]

【実施例】以下図面について、本発明の一実施例を詳述
する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described in detail below with reference to the drawings.

【0015】この実施例ではビデオテープレコーダの輝
度信号再生処理系に用いられる増幅回路段の概略構成を
図1に示し、その回路例を図2に示す。増幅回路段11
は再生輝度信号SYIN をまず初段のバツフア段12に入
力した後、その出力を3つの信号経路に分けて伝送する
ようになされている。
In this embodiment, a schematic structure of an amplifier circuit stage used in a luminance signal reproduction processing system of a video tape recorder is shown in FIG. 1, and its circuit example is shown in FIG. Amplifier circuit stage 11
First, the reproduction luminance signal S YIN is first input to the buffer stage 12 of the first stage, and then the output thereof is divided into three signal paths and transmitted.

【0016】1つ目の信号経路はトランジスタQ1でな
るバツフア段12を構成するトランジスタQ1のエミツ
タ電圧をミキサ回路13に与える主信号経路であり、平
均画像レベルに比例した直流電圧分だけレベルシフトさ
れた再生輝度信号SYIN が出力されるようになされてい
る。すなわち図3(A)において細線で示すようにトラ
ンジスタQ1から出力される再生輝度信号SYIN の平均
画像レベルはトランジスタQ1のベースに与えられる直
流バイアス電圧Vbiasに基づいて定まり常に一定電位に
設定されるようになされている。
The first signal path is a main signal path for supplying the mixer circuit 13 with the emitter voltage of the transistor Q1 which constitutes the buffer stage 12 formed of the transistor Q1 and is level-shifted by a DC voltage proportional to the average image level. The reproduced luminance signal S YIN is output. That is, as indicated by the thin line in FIG. 3A, the average image level of the reproduction luminance signal S YIN output from the transistor Q1 is determined based on the DC bias voltage V bias given to the base of the transistor Q1 and is always set to a constant potential. It is designed to be.

【0017】次に2つ目の信号経路について説明する。
この信号経路はバツフア段12の出力を係数乗算回路1
4、積分回路15及び電圧シフト回路16を順に介して
差動増幅回路17に与える経路であり、直流バイアス電
圧Vbiasに応じた大きさの直流電圧VDCを発生するよう
になされている。この直流電圧VDCは平均画像レベルが
高い場合に再生輝度信号SYIN のシンク信号を補正する
のに用いられるしきい値電圧となり、この例の場合一定
電位となる。
Next, the second signal path will be described.
This signal path outputs the output of the buffer stage 12 to the coefficient multiplication circuit 1
4, a path that is applied to the differential amplifier circuit 17 through the integrating circuit 15 and the voltage shift circuit 16 in order, and is configured to generate a DC voltage V DC having a magnitude corresponding to the DC bias voltage V bias . This DC voltage V DC becomes a threshold voltage used for correcting the sync signal of the reproduction luminance signal S YIN when the average image level is high, and in this example, has a constant potential.

【0018】因にこの信号経路に存在する各回路は次の
ように構成されている。係数乗算回路14は抵抗R1及
びR2の直列接続でなり、再生輝度信号SYIN を抵抗比
で分圧した出力を積分回路15に出力するようになされ
ている。因にここでの処理は係数K1 を再生輝度信号S
YIN に乗算する処理に相当する。
Incidentally, each circuit existing in this signal path is constructed as follows. The coefficient multiplying circuit 14 is composed of resistors R1 and R2 connected in series, and outputs an output obtained by dividing the reproduction luminance signal S YIN by a resistance ratio to the integrating circuit 15. By the way, in this processing, the coefficient K 1 is set to the reproduction luminance signal S
This corresponds to the process of multiplying YIN .

【0019】また積分回路15は抵抗R3とコンデンサ
C3とでなり、時定数τが長くなるように抵抗値及び容
量が設定されている。これにより再生輝度信号SYIN
平均画像レベルの高低によらず一定レベルの直流電圧V
DCが発生される。また電圧シフト回路16はトランジス
タQ2及びQ3のカレントミラー接続回路でなり、トラ
ンジスタQ2、抵抗R3及びR2を順に介して流れる電
流値を設定することにより抵抗R3及びコンデンサC3
の接続中点に現れる電位をレベルシフトするようになさ
れている。この電圧シフト回路16の出力が図3におい
て破線で示す直流電圧VDCである。
The integrating circuit 15 is composed of a resistor R3 and a capacitor C3, and its resistance value and capacitance are set so that the time constant τ becomes long. As a result, the DC voltage V of a constant level does not depend on the level of the average image level of the reproduction luminance signal S YIN.
DC is generated. The voltage shift circuit 16 is a current mirror connection circuit of the transistors Q2 and Q3. By setting the value of the current flowing through the transistor Q2 and the resistors R3 and R2 in order, the resistor R3 and the capacitor C3 are set.
The potential appearing at the midpoint of connection is level-shifted. The output of the voltage shift circuit 16 is the DC voltage V DC shown by the broken line in FIG.

【0020】最後に3つ目の信号経路について説明す
る。この信号経路は再生輝度信号SYIN を差動増幅回路
17に与える信号経路である。そして増幅回路段11は
トランジスタQ4及びQ5の差動対でなる差動増幅回路
17によつて2つ目の信号経路を介して入力される直流
電圧VDCと3つ目の信号経路を介して入力される再生輝
度信号SYIN とを比較し、シンク部分の補正が必要か否
かを判定する。
Finally, the third signal path will be described. This signal path is a signal path for supplying the reproduction luminance signal S YIN to the differential amplifier circuit 17. The amplifier circuit stage 11 receives the DC voltage V DC input via the second signal path and the third signal path by the differential amplifier circuit 17 formed of the differential pair of the transistors Q4 and Q5. It is determined whether or not the sync portion needs to be corrected by comparing it with the input reproduction luminance signal S YIN .

【0021】ここで差動増幅回路17は再生輝度信号S
YIN の電位が直流電圧VDCより高い場合、出力端から電
源電圧を出力するのに対し、再生輝度信号SYIN の電位
が直流電圧VDCより低い場合、出力端から再生輝度信号
YIN に同相の信号を出力するようになされている。因
にこの実施例の場合、トランジスタQ5に与えられる直
流電圧VDCのレベルは平均画像レベルがほぼ 100〔%〕
の再生輝度信号SYIN のシンク部分を検出できるような
電位に設定されている。従つて差動増幅回路17は、図
3(B)に示すように、再生輝度信号SYIN の平均画像
レベルがほぼ 100〔%〕の場合のみ、平均画像レベルに
比例した振幅をもつシンク信号を発生するようになされ
ている。
Here, the differential amplifier circuit 17 uses the reproduction luminance signal S.
When the potential of YIN is higher than the DC voltage V DC , the power supply voltage is output from the output end, whereas when the potential of the reproduction luminance signal S YIN is lower than the DC voltage V DC , the same phase as the reproduction luminance signal S YIN is output from the output end. It is designed to output the signal of. Incidentally, in the case of this embodiment, the level of the DC voltage V DC applied to the transistor Q5 is such that the average image level is approximately 100%.
Is set to a potential such that the sync portion of the reproduced luminance signal S YIN can be detected. Therefore, as shown in FIG. 3B, the differential amplifier circuit 17 generates a sync signal having an amplitude proportional to the average image level only when the average image level of the reproduced luminance signal S YIN is approximately 100 [%]. It is designed to occur.

【0022】そして増幅回路段11は係数乗算回路18
においてシンク信号をK2 倍して圧縮し、これを補正シ
ンクVsync0 としてミキサ回路13に与えて再生輝度信
号SYIN のシンク信号に対して同相に加算するようにな
されている。因に係数K2 は抵抗R6及びR7の抵抗比
によつて定まる定数である。まあミキサ回路13はコン
デンサC4でなり、交流成分(すなわち補正用のシンク
信号)が発生された場合のみ係数乗算回路18の出力を
再生輝度信号SYIN に加算するようになされている。
The amplifier circuit stage 11 is connected to the coefficient multiplication circuit 18
In, the sync signal is multiplied by K 2 and compressed, and the compressed sync signal is given to the mixer circuit 13 as a correction sync V sync0 to be added in phase to the sync signal of the reproduction luminance signal S YIN . Incidentally, the coefficient K 2 is a constant determined by the resistance ratio of the resistors R6 and R7. The mixer circuit 13 is composed of a capacitor C4 and is configured to add the output of the coefficient multiplication circuit 18 to the reproduction luminance signal S YIN only when an AC component (that is, a correction sync signal) is generated.

【0023】これにより再生輝度信号SYIN の平均画像
レベルが高いときのみ補正シンクVsync0 が再生輝度信
号SYIN に加算することができる。この結果、ミキサ回
路13から後段のバツフア段19には再生輝度信号S
YIN の平均画像レベルによらずシンク波形にシンクつま
りのない再生輝度信号SYOUTを出力することができるよ
うになされている。
Thus, the correction sync V sync0 can be added to the reproduction luminance signal S YIN only when the average image level of the reproduction luminance signal S YIN is high. As a result, the reproduced luminance signal S is transferred from the mixer circuit 13 to the buffer stage 19 in the subsequent stage.
It is possible to output a reproduction luminance signal S YOUT without a clog in the sync waveform regardless of the average image level of YIN .

【0024】以上の構成において、輝度信号再生処理系
に用いられる増幅回路段11の信号処理動作を説明す
る。まず平均画像レベルが低い場合、この場合には再生
輝度信号SYIN のシンク部分の電圧は第2の信号経路で
生成される直流電圧VDCに比して高い電位となるため差
動増幅回路17においてもシンク部分は検出されない。
従つてミキサ回路13に入力された再生輝度信号SYIN
は第1の信号経路を介してそのまま後段のバツフア段1
9に出力されることになる。
The signal processing operation of the amplifier circuit stage 11 used in the luminance signal reproduction processing system in the above configuration will be described. First, when the average image level is low, in this case, the voltage of the sync portion of the reproduction luminance signal S YIN has a higher potential than the DC voltage V DC generated in the second signal path, so the differential amplifier circuit 17 Also in, the sync part is not detected.
Accordingly, the reproduction luminance signal S YIN input to the mixer circuit 13
Is the buffer stage 1 of the subsequent stage as it is via the first signal path.
9 will be output.

【0025】一方、平均画像レベルが高くほぼ 100
〔%〕に近い場合、この場合には再生輝度信号SYIN
シンク部分の電位が低下するため差動増幅回路17に入
力されるシンク部分の電圧が直流電圧VDCより低くな
り、平均画像レベルに比例した補正シンクVsync0 が発
生される。この補正シンクVsync0 はミキサ回路13に
与えられ、平均画像レベルに高いほど振幅が短くなるシ
ンク部分に加算される。これによりバツフア段19を介
して後段に出力される再生輝度信号SYIN のシンク波形
の振幅は平均画像レベルによらずほぼ一定に安定するこ
とができる。
On the other hand, the average image level is high and almost 100
When it is close to [%], in this case, the potential of the sync portion of the reproduction luminance signal S YIN decreases, so the voltage of the sync portion input to the differential amplifier circuit 17 becomes lower than the DC voltage V DC , and the average image level A correction sync V sync0 is generated which is proportional to This correction sync V sync0 is given to the mixer circuit 13 and added to the sync part where the amplitude becomes shorter as the average image level becomes higher. As a result, the amplitude of the sync waveform of the reproduced luminance signal S YIN output to the subsequent stage via the buffer stage 19 can be stabilized substantially constant regardless of the average image level.

【0026】加えてこの増幅回路段11の場合、第2の
信号経路に用いられる積分回路15の時定数τが長いた
め温度特性の変動によつてバツフア段12を構成するト
ランジスタQ1のエミツタ電位が変動してもこの電圧変
動に追従することができ、また差動増幅回路17も温度
特性をキヤンセルできるようになされているため補正シ
ンクVsync0 の振幅値が動作温度によつて変動すること
はなく、補正量に温度特性をもたせないようにすること
ができる。
In addition, in the case of the amplifier circuit stage 11, since the time constant τ of the integrating circuit 15 used in the second signal path is long, the emitter potential of the transistor Q1 forming the buffer stage 12 is changed due to the variation of the temperature characteristic. Even if it fluctuates, this voltage fluctuation can be followed, and since the differential amplifier circuit 17 can also cancel the temperature characteristic, the amplitude value of the correction sink V sync0 does not fluctuate depending on the operating temperature. It is possible to prevent the correction amount from having temperature characteristics.

【0027】以上の構成によれば、低消費電力かつ少部
品点数のまま再生輝度信号SYIN のHシンクをつぶれな
く後段に伝送することができる増幅回路段11を実現す
ることができる。これにより平均画像レベルの高い映像
信号のダビングを重ねても映像信号のレベルが増大する
おそれをなくすことができ、録画された映像信号の品位
を高いまま保つことができる。
According to the above configuration, it is possible to realize the amplifier circuit stage 11 which can transmit the H sink of the reproduction luminance signal S YIN to the subsequent stage without crushing it while keeping the power consumption low and the number of components low. As a result, even if the dubbing of the video signal having a high average image level is repeated, it is possible to eliminate the risk that the level of the video signal will increase, and it is possible to keep the quality of the recorded video signal high.

【0028】なお上述の実施例においては、平均画像レ
ベルに比例してレベルシフトされた再生輝度信号SYIN
と所定の直流電圧とを比較することにより平均画像レベ
ルが高い場合におけるシンク信号を抜き出す場合につい
て述べたが、本発明はこれに限らず、シンク先端電位が
クランプされた再生輝度信号SYIN を平均画像レベルに
比例した電位となる直流電圧と比較することにより平均
画像レベルが高い場合にシンク信号を抜き出すようにし
ても良い。このようにしても平均画像レベルが高いほど
シンク波形の振幅が大きくなる補正シンクVsync0 を生
成することができ、上述の実施例の場合と同様の効果を
得ることができる。
In the above embodiment, the reproduced luminance signal S YIN level-shifted in proportion to the average image level.
However, the present invention is not limited to this, and the reproduction luminance signal S YIN in which the sync tip potential is clamped is averaged. The sync signal may be extracted when the average image level is high by comparing with a direct current voltage that is a potential proportional to the image level. Even in this case, the corrected sync V sync0 in which the amplitude of the sync waveform becomes larger as the average image level becomes higher can be generated, and the same effect as in the case of the above-described embodiment can be obtained.

【0029】また上述の実施例においては、Hシンクの
振幅変動を低減させる場合について述べたが、本発明は
これに限らず、Vシンクの振幅変動防止にも適用し得
る。
Further, in the above-mentioned embodiment, the case where the amplitude variation of the H sync is reduced has been described, but the present invention is not limited to this and can be applied to the prevention of the amplitude variation of the V sync.

【0030】[0030]

【発明の効果】上述のように本発明によれば、再生映像
信号によらず平均画像レベルが一定電位となるようにレ
ベルシフトされた再生映像信号と所定の直流電圧とを比
較して補正同期信号を抽出し、この補正同期信号を平均
画像レベルの高い再生映像信号の同期信号に対して同相
に加算することにより同期信号の振幅一定のまま信号処
理するとこができる映像信号再生装置を容易に得ること
ができる。
As described above, according to the present invention, the reproduced video signal level-shifted so that the average image level becomes a constant potential irrespective of the reproduced video signal and the predetermined DC voltage are compared to perform correction synchronization. A video signal reproducing device that can perform signal processing while keeping the amplitude of the sync signal constant by extracting the signal and adding the corrected sync signal to the sync signal of the playback video signal with a high average image level in phase Obtainable.

【0031】また同期信号の先端電位が一定電位にクラ
ンプされた再生映像信号とその平均画像レベルに比例し
た直流電圧とを比較して補正同期信号を抽出し、この補
正同期信号を平均画像レベルの高い再生映像信号の同期
信号に対して同相に加算する場合にも同様の効果を得る
ことができる。
Further, the reproduction video signal whose tip potential of the synchronization signal is clamped to a constant potential is compared with a DC voltage proportional to the average image level thereof to extract a correction synchronization signal, and the correction synchronization signal of the average image level is extracted. The same effect can be obtained also when adding in-phase to the sync signal of the high reproduced video signal.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による映像信号再生装置に用いられる増
幅回路の回路構成を示すブロツク図である。
FIG. 1 is a block diagram showing a circuit configuration of an amplifier circuit used in a video signal reproducing apparatus according to the present invention.

【図2】増幅回路の回路例を示す接続図である。FIG. 2 is a connection diagram illustrating a circuit example of an amplifier circuit.

【図3】信号処理動作の説明に供する信号波形図であ
る。
FIG. 3 is a signal waveform diagram for explaining a signal processing operation.

【図4】映像信号再生装置の回路構成を示すブロツク図
である。
FIG. 4 is a block diagram showing a circuit configuration of a video signal reproducing device.

【図5】各増幅回路の概略構成を示すブロツク図であ
る。
FIG. 5 is a block diagram showing a schematic configuration of each amplifier circuit.

【図6】従来用いられている増幅回路の回路構成を示す
接続図である。
FIG. 6 is a connection diagram showing a circuit configuration of a conventionally used amplifier circuit.

【図7】従来用いられている増幅回路の動作特性を示す
信号波形図である。
FIG. 7 is a signal waveform diagram showing operation characteristics of a conventionally used amplifier circuit.

【符号の説明】[Explanation of symbols]

1……ビデオテープレコーダ、2……再生ヘツド、3…
…RFアンプ、4……輝度信号処理回路、5……Y/C
ミキサ回路、11……増幅回路段、12、19……バツ
フア段、13……ミキサ、14、18……係数乗算回
路、15……積分回路、16……電圧シフト回路、17
……差動増幅回路。
1 ... Video tape recorder, 2 ... Playback head, 3 ...
... RF amplifier, 4 ... Luminance signal processing circuit, 5 ... Y / C
Mixer circuit, 11 ... Amplifying circuit stage, 12, 19 ... Buffer stage, 13 ... Mixer, 14, 18 ... Coefficient multiplying circuit, 15 ... Integrating circuit, 16 ... Voltage shift circuit, 17
...... Differential amplifier circuit.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】レベルシフト後における平均画像レベルが
所定電位となるように再生映像信号を平均画像レベルに
応じてレベルシフトするレベルシフト手段と、 上記レベルシフト手段から出力された再生映像信号と所
定の直流電圧とを比較し、上記再生映像信号と上記直流
電圧とが交差する場合には当該再生映像信号から平均画
像レベルに比例した振幅を有する補正同期信号を抽出し
て出力する同期信号抽出手段と、 上記再生映像信号の平均画像レベルが低い場合には上記
再生映像信号をそのまま出力し、上記再生映像信号の平
均画像レベルが高い場合には上記同期信号抽出手段から
入力される上記補正同期信号を当該再生映像信号の同期
信号に同相で加算し、上記同期信号の振幅を伸張して出
力する同期信号伸張手段とを具えることを特徴とする映
像信号再生装置。
1. A level shift means for level-shifting a reproduced video signal according to the average image level so that the average image level after the level shift becomes a predetermined potential, and a reproduced video signal output from the level shift means and a predetermined level. Sync signal extracting means for comparing the direct-current voltage of the above and the reproduced video signal with the direct-current voltage to extract and output a corrected synchronous signal having an amplitude proportional to the average image level from the reproduced video signal. When the average image level of the reproduced video signal is low, the reproduced video signal is output as it is, and when the average image level of the reproduced video signal is high, the correction synchronization signal input from the synchronization signal extraction means. Is added to the sync signal of the reproduced video signal in phase to expand the amplitude of the sync signal and output the sync signal. The video signal reproducing apparatus for.
【請求項2】再生映像信号に含まれる同期信号の先端電
位を一定電位にクランプするクランプ手段と、 上記クランプ手段より出力された再生映像信号を入力
し、当該再生映像信号における平均画像レベルに比例し
た直流電圧を生成するしきい値電圧発生手段と、 上記再生映像信号と上記直流電圧とを比較し、上記再生
映像信号と上記直流電圧とが交差する場合には当該再生
映像信号の平均画像レベルに比例した振幅を有する補正
同期信号を抽出して出力する同期信号抽出手段と、 上記再生映像信号の平均画像レベルが低い場合には上記
再生映像信号をそのまま出力し、上記再生映像信号の平
均画像レベルが高い場合には上記同期信号抽出手段から
入力される上記補正同期信号を当該再生映像信号の同期
信号に同相で加算し、上記同期信号の振幅を伸張して出
力する同期信号伸張手段とを具えることを特徴とする映
像信号再生装置。
2. A clamp means for clamping a tip potential of a sync signal included in a reproduced video signal to a constant potential, and a reproduced video signal output from the clamp means, which is input, and is proportional to an average image level in the reproduced video signal. Comparing the reproduced video signal and the DC voltage with the threshold voltage generating means for generating the DC voltage, and when the reproduced video signal and the DC voltage intersect, the average image level of the reproduced video signal. Sync signal extraction means for extracting and outputting a corrected sync signal having an amplitude proportional to, and when the average image level of the reproduced video signal is low, the reproduced video signal is output as it is, and the average image of the reproduced video signal is output. When the level is high, the corrected sync signal input from the sync signal extraction means is added in-phase to the sync signal of the reproduced video signal to obtain the sync signal of the sync signal. Video signal reproducing apparatus characterized by comprising a synchronization signal extension means for outputting the stretched width.
【請求項3】上記同期信号は水平同期信号であることを
特徴とする請求項1又は請求項2に記載の映像信号再生
装置。
3. The video signal reproducing apparatus according to claim 1, wherein the synchronizing signal is a horizontal synchronizing signal.
JP6218227A 1994-08-19 1994-08-19 Video signal reproducing device Pending JPH0865544A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6218227A JPH0865544A (en) 1994-08-19 1994-08-19 Video signal reproducing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6218227A JPH0865544A (en) 1994-08-19 1994-08-19 Video signal reproducing device

Publications (1)

Publication Number Publication Date
JPH0865544A true JPH0865544A (en) 1996-03-08

Family

ID=16716607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6218227A Pending JPH0865544A (en) 1994-08-19 1994-08-19 Video signal reproducing device

Country Status (1)

Country Link
JP (1) JPH0865544A (en)

Similar Documents

Publication Publication Date Title
JPS6043972A (en) Black level reproducing circuit of video
US4209805A (en) Video signal processing circuit including lock-out prevention means for the intermediate frequency amplifier thereof
US4035840A (en) Television display apparatus having a video amplifier
JPH0865544A (en) Video signal reproducing device
KR920001012B1 (en) Video signal processing circuit
JP2000196973A (en) Pulse correcting device for display system
US4931857A (en) Voltage controlled comb filter
JP2797809B2 (en) Automatic gain control circuit
KR970009067B1 (en) Color burst signal gain compensation method and circuit of television
EP0271954A2 (en) Television signal processing apparatus including rise time normalization and noise reduction
JP3418061B2 (en) Video signal processing device
KR200159335Y1 (en) Automatic compensation circuit of picture for reproducing equalizer
JP3278076B2 (en) Clamp circuit
JP3403095B2 (en) Clamp circuit
JP3363475B2 (en) Video signal processing circuit
JP3097691B2 (en) Comb filter device
JP2815865B2 (en) Synchronous signal separation circuit
JPH07212618A (en) Video signal amplifier circuit
US5734440A (en) White clip circuit
JPH0145173Y2 (en)
JPH09238035A (en) Output circuit
JPH06105253A (en) Television receiver
KR940006304Y1 (en) Noise preventing circuit of vcr
JPH08186787A (en) Video signal clamping circuit
JP2761806B2 (en) Signal processing device