JP5110108B2 - Digital signal input device - Google Patents
Digital signal input device Download PDFInfo
- Publication number
- JP5110108B2 JP5110108B2 JP2010055734A JP2010055734A JP5110108B2 JP 5110108 B2 JP5110108 B2 JP 5110108B2 JP 2010055734 A JP2010055734 A JP 2010055734A JP 2010055734 A JP2010055734 A JP 2010055734A JP 5110108 B2 JP5110108 B2 JP 5110108B2
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- digital signal
- input
- cmos inverter
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Description
本発明は、デジタル信号を入力する装置に関し、特に、入力にオフセット電圧を設けた波形整形回路を用いたデジタル信号入力装置に関するものである。 The present invention relates to a device for inputting a digital signal, and more particularly to a digital signal input device using a waveform shaping circuit having an offset voltage at the input.
従来、デジタル信号入力装置として、CMOSインバーターを用いた飽和増幅器と、それに縦続接続され波形整形機能を有するCMOSインバーターを持つものが知られている。 2. Description of the Related Art Conventionally, as a digital signal input device, one having a saturation amplifier using a CMOS inverter and a CMOS inverter cascaded with the CMOS inverter having a waveform shaping function is known.
特許文献1では、入力された信号を増幅させるとともに、波形整形して出力する音声駆動制御装置が開示されている。 Patent Document 1 discloses a sound drive control device that amplifies an input signal and shapes and outputs a waveform.
このように、従来のデジタル信号入力装置は、飽和増幅機能と波形整形機能を使うことにより、振幅の小さいデジタル信号を増幅、波形整形して後段に供給することができる。 As described above, the conventional digital signal input device can amplify and waveform-shape a digital signal having a small amplitude and supply it to the subsequent stage by using the saturation amplification function and the waveform shaping function.
しかしながら、従来のデジタル信号入力装置は、入力信号が無い場合には飽和増幅器の出力ならびに波形整形器の出力が共にCMOSインバーターのしきい値電圧付近に固定されるため、(1)デジタル入力信号回路全体が大きな増幅度を持つアナログ増幅器となり、回路が不安定で発振しやすくなる、(2)後段に用いられることが多いCMOSのLSIの入力がデジタル的に不定となり、外来のノイズに対して誤動作しやすくなるとともに、入力部に貫通電流が流れる危険性が生じるという問題があった。 However, in the conventional digital signal input device, when there is no input signal, the output of the saturation amplifier and the output of the waveform shaper are both fixed near the threshold voltage of the CMOS inverter. (1) Digital input signal circuit The whole becomes an analog amplifier with a large amplification degree, and the circuit becomes unstable and easily oscillates. (2) The CMOS LSI input often used in the latter stage becomes digitally indefinite and malfunctions due to external noise. As a result, there is a problem that a through current flows through the input section.
そこで、本発明は、上記従来の問題点を解決すべく、入力信号が無い場合にも安定で、後段に用いられることの多いCMOSのLSIに対して安定した信号を供給できるデジタル信号入力装置を提供することを目的とする。 In order to solve the above-described conventional problems, the present invention provides a digital signal input device that can supply a stable signal to a CMOS LSI that is stable even in the absence of an input signal and is often used in a subsequent stage. The purpose is to provide.
上記目的を達成するために、本発明のデジタル信号入力装置は、波形整形器の入力に加えるためのオフセット電圧を保持するためのコンデンサと、前記コンデンサに充電と放電を行う手段を設けたことを特徴とするデジタル信号入力装置としたものである。 In order to achieve the above object, the digital signal input device of the present invention is provided with a capacitor for holding an offset voltage to be applied to the input of the waveform shaper, and means for charging and discharging the capacitor. The digital signal input device is characterized.
このような構成をとることにより、デジタル信号入力回路自体が安定であるとともに、後段のCMOSのLSIの安定な動作を実現することができるという作用を有する。 By adopting such a configuration, the digital signal input circuit itself is stable, and has the effect that the stable operation of the CMOS LSI in the subsequent stage can be realized.
上記の構成によれば、入力信号が無い場合でも自ら安定で、後段のMOSのLSIの安定な動作を実現する信号を供給することのできる、デジタル信号入力装置を提供できる。 According to the above configuration, it is possible to provide a digital signal input device that can supply a signal that is stable by itself even in the absence of an input signal and that can realize a stable operation of the MOS LSI in the subsequent stage.
以下、本発明を実施するための形態として、デジタル入力信号装置を利用する音楽再生装置を挙げて、図面を参照しながら説明する。
(実施の形態1)
図1に、本発明が使用されている音楽再生装置のブロック図を示す。
Hereinafter, a music playback device using a digital input signal device will be described as an embodiment for carrying out the present invention, and will be described with reference to the drawings.
(Embodiment 1)
FIG. 1 shows a block diagram of a music playback apparatus in which the present invention is used.
音楽再生装置100は、デジタル信号入力装置101と、LSI102と、DAコンバーター103と、増幅器104と、スピーカー105で構成される。
The music playback device 100 includes a digital
デジタル信号入力装置101は、音楽再生装置100に接続される他の機器から供給されるデジタル信号を受ける。
The digital
LSI102は、デジタル信号入力装置2から出力されたデジタル信号に対してデジタル信号処理並びに復号処理を行う。 The LSI 102 performs digital signal processing and decoding processing on the digital signal output from the digital signal input device 2.
DAコンバーター103は、LSI102で処理されたデジタル信号をアナログ信号に変換する。
The DA converter 103 converts the digital signal processed by the
増幅器104は、DAコンバーター103で変換されたアナログ信号を増幅する。 The amplifier 104 amplifies the analog signal converted by the DA converter 103.
スピーカー105は、増幅器104で増幅されたアナログ信号を音声に変換して出力する。 The speaker 105 converts the analog signal amplified by the amplifier 104 into sound and outputs the sound.
次に、音楽再生装置100の動作を説明する。 Next, the operation of the music playback device 100 will be described.
音楽再生装置100に接続される外部機器から供給されたデジタル信号は、デジタル信号入力装置101で増幅と波形整形され、LSI102に供給される。LSI102は、入力された信号に必要な処理と復号を行い、DAコンバーター103に供給する。DAコンバーター103は、入力されたデジタル信号をアナログ音楽信号に変換し、増幅器104に供給する。増幅器104は、入力されたアナログ音楽信号を増幅し、スピーカー105に供給する。スピーカー105は、入力されたアナログ音楽信号を再生する。
A digital signal supplied from an external device connected to the music playback device 100 is amplified and shaped by the digital
図2に、実施の形態1にかかるデジタル信号入力装置のブロック図を示す。 FIG. 2 is a block diagram of the digital signal input apparatus according to the first embodiment.
デジタル信号入力装置2は、第1のコンデンサ201と、第1の抵抗202と、第2のコンデンサ203と、第2の抵抗204と、第1のCMOSインバーター205と、第3のコンデンサ207と、第3の抵抗208と、ダイオード209と、第2のCMOSインバーター210で構成される。ダイオード209は通常第2のCMOSインバーター210の内部に保護用として設けられている。
The digital signal input device 2 includes a
第1のコンデンサ201の静電容量はCinF、第1の抵抗202の抵抗値はRinΩ、第2のコンデンサ203の静電容量はC1F、第2の抵抗204の抵抗値はR1Ω、第3のコンデンサ207の静電容量はC2F、第3の抵抗208の抵抗値はR2Ωである。
The capacitance of the
第1のコンデンサ201と第1の抵抗202は、音楽再生装置1に接続される外部機器から供給されたデジタル信号の直流成分を除去するとともに、入力インピーダンスを設定する。
The
第2のコンデンサ203と第2の抵抗204と第1のCMOSインバーター205は、飽和増幅器206として動作し、デジタル信号を飽和増幅する。
The
第3のコンデンサ207はDC電圧を保持する。
The
第3の抵抗208とダイオード209は、第3のコンデンサ207にDC電圧を充電するとともに、放電する。
The
第2のCMOSインバーター210は、飽和増幅されたデジタル信号を波形整形する。 The second CMOS inverter 210 shapes the waveform of the saturation-amplified digital signal.
以上のように構成された音楽再生装置におけるデジタル入力信号装置について、以下にその動作を説明する。 The operation of the digital input signal device in the music playback device configured as described above will be described below.
外部機器から供給されたデジタル信号は第1の入力コンデンサ201で直流成分を除かれる。直流成分が除かれたデジタル信号は、第1の抵抗202で規定の入力インピーダンスで接地され、第2のコンデンサ203と第2の抵抗204を持つ第1のCMOSインバーター205による飽和増幅器206に供給される。飽和増幅器206は、第1のCMOSインバーターのしきい値電圧を基準電圧として、入力されたデジタル信号の高周波成分を飽和増幅する。従って、飽和増幅器206の出力信号は、第1のCMOSインバーター205のしきい値電圧を基準としてデジタル入力信号の振幅を上側と下側の飽和電圧まで増幅される。第3のコンデンサ207は、第3の抵抗208による充電時定数C2R2がデジタル入力信号の周波数の周期よりも大きい場合には、第3の抵抗208を介して第1のCMOSインバーター205による飽和増幅器206の出力電圧の平均電圧に充電しようとする。しかし第1のCMOSインバーター205による飽和増幅器206の出力が下側の飽和電圧になった時には、第2のCMOSインバーター210の入力電圧がグランド電圧より大きく下がろうとするために、第2のCMOSインバーター210のダイオード209を介して瞬時にダイオード209の順方向電圧まで放電する。即ち、第3の抵抗208による充電時定数C2R2がデジタル入力信号の周波数の周期よりも大きい場合には、第3のコンデンサ207はダイオード209の順方向電圧が保持される。従って、第2のCMOSインバーターによる波形整形器には、第1のCMOSインバーターによる飽和増幅器206の出力からダイオード209の順方向電圧を引いた電圧が加わることになる。この場合、第1のCMOSインバーターによる飽和増幅器206の出力は、十分飽和しているので、第2のCMOSインバーターによる波形整形器の出力は、第1のCMOSインバーターによる飽和増幅器206の反転出力と同じになる。
The DC signal is removed from the digital signal supplied from the external device by the
もしデジタル信号入力装置の入力が無くなった場合、第1のCMOSインバーターによる飽和増幅器の出力は、第1のCMOSインバーターのしきい値電圧に固定される。その場合、第3のコンデンサの充電電圧は、ダイオード209の順方向電圧から第3の抵抗を介して第1のCMOSインバーターのしきい値電圧に徐々に充電される。このとき、第2のCMOSインバーターによる波形整形器の入力電圧は、第1のCMOSインバーターのしきい値電圧からダイオード209の順方向電圧を引いた電圧から、0に向かって下がってゆくことになる。
If there is no input to the digital signal input device, the output of the saturation amplifier by the first CMOS inverter is fixed to the threshold voltage of the first CMOS inverter. In that case, the charging voltage of the third capacitor is gradually charged from the forward voltage of the
通常、第1のCMOSインバーター205と第2のCMOSインバーター210は、同じ半導体スライス上に作られ、同一パッケージ内に封止されているので、第1のCMOSインバーター205と第2のCMOSインバーター210のしきい値電圧は、ほぼ等しい。この場合、第2のCMOSインバーター210の入力電圧は、しきい値よりも確実に低くなるので、出力電圧は確実にHレベルが確保される。
(実施の形態2)
図3は、実施の形態2にかかるデジタル信号入力装置のブロック図を示す。実施の形態2のデジタル信号入力装置は、実施の形態1のデジタル信号入力装置に、第3のコンデンサ207にDC電圧を充電するとともに放電することが可能なR3Ωの抵抗値を持つ第4の抵抗301を追加したものである。それ以外の構成は、実施の形態1と同様であるため、各構成の説明は省略する。
Usually, the first CMOS inverter 205 and the
(Embodiment 2)
FIG. 3 is a block diagram of the digital signal input device according to the second embodiment. The digital signal input device according to the second embodiment is similar to the digital signal input device according to the first embodiment in that a fourth resistor having a resistance value of R3Ω that can charge and discharge the DC voltage to the
以上のように構成されたデジタル入力信号装置について、以下にその動作を説明する。 The operation of the digital input signal device configured as described above will be described below.
外部機器から供給されたデジタル信号は第1の入力コンデンサ201で直流成分を除かれる。直流成分が除かれたデジタル信号は、第1の抵抗202で規定の入力インピーダンスで接地され、第2の入力コンデンサ203と第2の抵抗204を持つ第1のCMOSインバーター205による飽和増幅器206に供給される。飽和増幅器206は、第1のCMOSインバーター205のしきい値電圧を基準電圧として、入力されたデジタル信号の高周波成分を飽和増幅する。従って、飽和増幅器206の出力信号は第1のCMOSインバーター205のしきい値電圧を基準としてデジタル入力信号の振幅を上側と下側の飽和電圧まで増幅される。第3の抵抗208と第4の抵抗301による充電と放電の時定数C2×(R2とR3の並列抵抗値)がデジタル入力信号の周波数の周期よりも大きい場合には、第3のコンデンサ207には第3の抵抗208と第4の抵抗301を介して、第1のCMOSインバーター205による飽和増幅器206の出力電圧の平均電圧の抵抗分圧比に応じた電圧が充電される。
The DC signal is removed from the digital signal supplied from the external device by the
従って第2のCMOSインバーター210による波形整形器には第1のCMOSインバーター205による飽和増幅器206の出力から、第3のコンデンサ207に充電された電圧を引いた電圧が加わることになる。この場合、第1のCMOSインバーター205による飽和増幅器206の出力は、十分飽和しているので、第2のCMOSインバーター210による波形整形器の出力は、第1のCMOSインバーター205による飽和増幅器206の反転出力と同じになる。
Therefore, a voltage obtained by subtracting the voltage charged in the
もしデジタル信号入力装置の入力が無くなった場合、第1のCMOSインバーター205による飽和増幅器206の出力は、第1のCMOSインバーター205のしきい値電圧に固定される。その場合、第3のコンデンサ207の充電電圧は、第3の抵抗208と第4の抵抗301を介して、第1のCMOSインバーター205のしきい値電圧の抵抗分圧比に応じた電圧に徐々に変化する。通常CMOSインバーターのしきい値電圧は出力電圧のほぼ中心と考えて良いので、信号が有る場合と無くなった場合で第3のコンデンサ207に保持される電圧はほぼ等しい。
If there is no input to the digital signal input device, the output of the
通常、第1のCMOSインバーター205と第2のCMOSインバーター210は、同じ半導体スライス上に作られ、同一パッケージ内に封止されているので、第1のCMOSインバーター205と第2のCMOSインバーター210のしきい値電圧は、ほぼ等しい。この場合、第2のCMOSインバーター210の入力電圧は、しきい値電圧よりも第3のコンデンサ207に保持された電圧分だけ確実に低くなるので、出力電圧は確実にHレベルが確保されることになる。
Usually, the
なお、実施の形態1において、第3のコンデンサ207の放電用として第2のCMOSインバーターの内部保護ダイオードを用いたが、CMOSインバーターに内部保護ダイオードが無い場合や内部保護ダイオードを使えない場合は、外部にあらたなダイオードを設けることで、同等の効果が得られる。この場合は、ダイオードの順方向電圧の異なるデバイスを用いれば、第3のコンデンサ207に保持される電圧を変えることができる。
In the first embodiment, the internal protection diode of the second CMOS inverter is used for discharging the
本発明は、デジタル信号を入力する装置に関し、特に、入力にオフセット電圧を設けた波形整形回路を用いたデジタル信号入力装置に関するものであって、動作が安定するとともに、後段に接続されるCMOSのLSIの安定な動作を実現するデジタル信号入力装置を提供できる。そのため、本発明は、このようなデジタル信号入力装置で構成される音声再生装置に適用できる。 The present invention relates to a device for inputting a digital signal, and more particularly to a digital signal input device using a waveform shaping circuit in which an offset voltage is provided at the input. The operation of the CMOS is stable and connected to a subsequent stage. It is possible to provide a digital signal input device that realizes stable operation of an LSI. For this reason, the present invention can be applied to an audio reproduction device constituted by such a digital signal input device.
100 音楽再生装置
101 デジタル信号入力装置
102 LSI
103 DAコンバーター
104 増幅器
105 スピーカ
201 第1の入力コンデンサ
202 第1の抵抗
203 第2のコンデンサ
204 第2の抵抗
205 第1のCMOSインバーター
206 飽和増幅器
207 第3のコンデンサ
208 第3の抵抗
209 ダイオード
210 第2のCMOSインバーター
301 第4の抵抗
100
103 DA converter 104 amplifier 105
Claims (3)
前記第1のインバーターの出力に一方の端子を接続したコンデンサと、
前記コンデンサのもう一方の端子入力とする第2のインバーターと、
前記第2のインバーターの入力端子とグランドの間に接続された抵抗と、
前記第2のインバーターの入力端子にカソードを、グランドにアノードを接続したダイオードとを備え、
前記第1のインバーターへの入力信号が有る場合は、入力信号を増幅させて前記第2のインバーターから出力し、
前記第1のインバーターへの入力信号が無い場合は、前記第2のインバーターの出力を所定値に固定する、
ことを特徴とするデジタル信号伝送装置。 A first inverter over,
A capacitor connected to one terminal to the output of the first inverter over,
A second inverter serving as the other terminal input of the capacitor;
A resistor connected between the input terminal and the ground of the second inverter over,
The cathode to the input terminal of the second inverter chromatography, and a diode connected to the anode to ground,
If there is an input signal to the first inverter, the input signal is amplified and output from the second inverter;
When there is no input signal to the first inverter, the output of the second inverter is fixed to a predetermined value.
A digital signal transmission device.
前記第1のインバーターの出力に一方の端子を接続したコンデンサと、
前記コンデンサのもう一方の端子入力とする第2のインバーターと、
前記コンデンサと並列に接続された抵抗と、
前記第2のインバーターの入力端子とグランドの間に接続された抵抗とを備え、
前記第1のインバーターへの入力信号が有る場合は、入力信号を増幅させて前記第2のインバーターから出力し、
前記第1のインバーターへの入力信号が無い場合は、前記第2のインバーターの出力を所定値に固定する、
ことを特徴とするデジタル信号伝送装置。 A first inverter over,
A capacitor connected to one terminal to the output of the first inverter over,
A second inverter over to the other terminal input of said capacitor,
A resistor connected in parallel with the capacitor;
With connected resistors and between the input terminal and the ground of the second inverter over,
If there is an input signal to the first inverter, the input signal is amplified and output from the second inverter;
When there is no input signal to the first inverter, the output of the second inverter is fixed to a predetermined value.
A digital signal transmission device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010055734A JP5110108B2 (en) | 2010-03-12 | 2010-03-12 | Digital signal input device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010055734A JP5110108B2 (en) | 2010-03-12 | 2010-03-12 | Digital signal input device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011193095A JP2011193095A (en) | 2011-09-29 |
JP5110108B2 true JP5110108B2 (en) | 2012-12-26 |
Family
ID=44797601
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010055734A Expired - Fee Related JP5110108B2 (en) | 2010-03-12 | 2010-03-12 | Digital signal input device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5110108B2 (en) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS633511A (en) * | 1986-06-23 | 1988-01-08 | Hitachi Ltd | Integrated waveform conversion circuit |
JPH07101891B2 (en) * | 1986-10-16 | 1995-11-01 | 住友電気工業株式会社 | Optical receiver circuit |
JPH0663998B2 (en) * | 1989-10-11 | 1994-08-22 | ティーディーケイ株式会社 | Humidity sensor |
JPH0629796A (en) * | 1992-03-24 | 1994-02-04 | Nec Eng Ltd | Waveform shaping circuit |
JP3881809B2 (en) * | 1999-06-10 | 2007-02-14 | Necインフロンティア株式会社 | Signal waveform processing circuit provided with AGC circuit |
JP5021964B2 (en) * | 2006-07-03 | 2012-09-12 | オンセミコンダクター・トレーディング・リミテッド | Oscillation stop detection circuit |
-
2010
- 2010-03-12 JP JP2010055734A patent/JP5110108B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011193095A (en) | 2011-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10256777B2 (en) | Audio amplifiers | |
US20120043974A1 (en) | Circuit and method for monitoring a capacitive signal source | |
JP5504032B2 (en) | Audio signal amplifier circuit | |
JP2004274719A5 (en) | ||
TW200625796A (en) | Audio power amplifier IC and audio system equipped therewith | |
KR20120094451A (en) | Dynamic current boost amplifier for low distortion | |
JP4853176B2 (en) | Class D amplifier | |
US20170250654A1 (en) | Dynamic dead time management | |
US20180025719A1 (en) | Low-Power-Consumption Active Noise-Reduction In-Ear Music Earphone and Method for Noise Reduction | |
US20160065143A1 (en) | Circuit for reducing pop noise | |
JP5110108B2 (en) | Digital signal input device | |
CN105451137A (en) | User equipment wake-up method and device | |
US20170194017A1 (en) | Audio processing device | |
JP4801357B2 (en) | Signal amplification circuit and electronic device using the same | |
JP2008148147A (en) | Amplifier circuit, audio reproducer using the same and electronic apparatus | |
JP5156321B2 (en) | Audio output device | |
JP2009170987A (en) | Power amplifier circuit | |
JP2007142996A (en) | Audio mixing apparatus | |
TW201431282A (en) | Voltage adjusting circuit for amplifier circuit and method thereof | |
JP2006157409A (en) | Audio amplifier | |
WO2009104225A1 (en) | Digital microphone | |
JP2018530223A (en) | Integrated circuit, circuit assembly and method of operating the same | |
TWI439046B (en) | Auto-zero amplifier and sensor module using same | |
JP6325851B2 (en) | Amplifier | |
US10511916B2 (en) | Integrated circuit component for a hearing assistive device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120626 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120824 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120911 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120924 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |