JP6325851B2 - Amplifier - Google Patents

Amplifier Download PDF

Info

Publication number
JP6325851B2
JP6325851B2 JP2014052633A JP2014052633A JP6325851B2 JP 6325851 B2 JP6325851 B2 JP 6325851B2 JP 2014052633 A JP2014052633 A JP 2014052633A JP 2014052633 A JP2014052633 A JP 2014052633A JP 6325851 B2 JP6325851 B2 JP 6325851B2
Authority
JP
Japan
Prior art keywords
state
power
main amplifier
amplifier
shutdown state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014052633A
Other languages
Japanese (ja)
Other versions
JP2015177368A (en
Inventor
壽 伊藤
壽 伊藤
敦 北島
敦 北島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2014052633A priority Critical patent/JP6325851B2/en
Publication of JP2015177368A publication Critical patent/JP2015177368A/en
Application granted granted Critical
Publication of JP6325851B2 publication Critical patent/JP6325851B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Description

本発明は、シャットダウン機能を備えた増幅装置に関する。   The present invention relates to an amplifying apparatus having a shutdown function.

増幅装置200は、例えば図4に示すように構成されている。トランジスタQ1〜Q4と電流源I1は、差動入力信号Vin+,Vin−を入力する入力回路を構成し、トランジスタQ5〜Q13と電流源I2〜I5は出力回路を構成する。C1は帰還用容量である。   The amplifying device 200 is configured as shown in FIG. 4, for example. The transistors Q1 to Q4 and the current source I1 constitute an input circuit for inputting the differential input signals Vin + and Vin−, and the transistors Q5 to Q13 and the current sources I2 to I5 constitute an output circuit. C1 is a feedback capacitor.

この増幅装置200は、シャットダウン状態(電流源I1〜I5の電流がゼロ、以下同じ)からパワーオン状態(電流源I1〜I5の電流がゼロ以外の所定値、以下同じ)に変化するとき、あるいはパワーオン状態からシャットダウン状態に変化するときに、各ノードの電位が所定値になるまでの期間が不安定な状態になり、出力端子に図5に示すようなスパイクノイズN1、N2が発生する。   The amplifying apparatus 200 changes from a shutdown state (the currents of the current sources I1 to I5 are zero, the same applies hereinafter) to a power-on state (the currents of the current sources I1 to I5 are predetermined values other than zero, the same applies hereinafter), or When changing from the power-on state to the shutdown state, the period until the potential of each node becomes a predetermined value becomes unstable, and spike noises N1 and N2 as shown in FIG. 5 are generated at the output terminal.

このため、このようスパイクノイズN1,N2を発生する増幅装置200を電力線通信(Power Line Comunication)装置に使用するときは、そのスパイクノイズN1,N2が電力線に伝わって他の装置に悪影響を及ぼす。   For this reason, when the amplification device 200 that generates spike noises N1 and N2 is used in a power line communication device, the spike noises N1 and N2 are transmitted to the power line and adversely affect other devices.

そこで、増幅装置200を電力線通信用に使用する際は、図6に示すように、増幅装置200の出力端子側にスイッチSW0を挿入しておいて、図7に示すように、増幅装置200をシャットダウン状態からパワーオン状態に変化させるときは、その増幅装置200がパワーオン状態になってから所定時間が経過した後にスイッチSW0をオンにし、パワーオン状態からシャットダウン状態に変化させるときは、シャットダウン状態に移行する以前にスイッチSW0をオフにすることで、パワーオン状態とシャットダウン状態と間での変化時に発生するスパイクノイズN1,N2が電力線に悪影響を与えないようにしていた。図6において、C2,C3は直流カット用容量、TRはトランスである。   Therefore, when the amplifying apparatus 200 is used for power line communication, as shown in FIG. 6, the switch SW0 is inserted on the output terminal side of the amplifying apparatus 200, and as shown in FIG. When changing from the shutdown state to the power-on state, the switch SW0 is turned on after a predetermined time has elapsed since the amplification device 200 is turned on, and when changing from the power-on state to the shutdown state, the shutdown state By switching off the switch SW0 before shifting to, spike noises N1 and N2 generated at the time of change between the power-on state and the shutdown state are prevented from adversely affecting the power line. In FIG. 6, C2 and C3 are DC cut capacitors, and TR is a transformer.

実開昭49−66336号公報Japanese Utility Model Publication No. 49-66336

しかしながら、図6に示すように挿入したスイッチSW0は、これをトランジスタで構成する場合には、大きな電流を流す場合があり、また周波数特性の劣化や歪み発生を防止するためにオン抵抗を小さくする必要があるとこから、素子サイズが大きくなって、コスト増大を招いていた。また、増幅装置200をバイポーラプロセスで作成する際は、スイッチSW0をバイポーラトランジスタで形成することは難しく、高価なBiCMOSプロセスを使用しなければならず、さらなるコスト増を招いていた。   However, the switch SW0 inserted as shown in FIG. 6 may cause a large current to flow when it is constituted by a transistor, and the on-resistance is reduced in order to prevent deterioration of frequency characteristics and occurrence of distortion. Since it is necessary, the element size is increased, resulting in an increase in cost. Further, when the amplifying device 200 is manufactured by a bipolar process, it is difficult to form the switch SW0 with a bipolar transistor, and an expensive BiCMOS process has to be used, resulting in a further increase in cost.

本発明の目的は、パワーオン状態とシャットダウン状態との間の変化時に発生するスパイクノイズN1,N2が電力線に悪影響を与えないようにし、しかもコスト安を実現できるようにした増幅装置を提供することである。   An object of the present invention is to provide an amplifying apparatus that prevents spike noises N1 and N2 generated during a change between a power-on state and a shutdown state from adversely affecting a power line and that can realize a low cost. It is.

上記目的を達成するために、請求項1にかかる発明は、入力端子に印加した入力信号を増幅して出力端子に出力するメイン増幅器と、前記入力端子に印加した入力信号を増幅して前記出力端子に出力するサブ増幅器とを備え、前記サブ増幅器は、前記メイン増幅器よりもゲインと電流出力能力が小さく設定され、且つ前記メイン増幅器がシャットダウン状態からパワーオン状態に変化する以前にシャットダウン状態からパワーオン状態に変化すると共に、前記メイン増幅器がパワーオン状態からシャットダウン状態に変化した後にパワーオン状態からシャットダウン状態に変化する増幅装置において、前記メイン増幅器は急速充放電回路を備え、該急速充放電回路は、前記メイン増幅器がシャットダウン状態からパワーオン状態に変化したとき、帰還用容量が接続されるノードの電圧を定常電位に急速放電し、前記メイン増幅器がパワーオン状態からシャットダウン状態に変化したとき前記ノードの電位を電源電圧に急速充電することを特徴とする。
In order to achieve the above object, the invention according to claim 1 is characterized in that a main amplifier that amplifies an input signal applied to an input terminal and outputs the amplified signal to an output terminal, and amplifies the input signal applied to the input terminal to output the output. e Bei a sub amplifier that outputs to the terminal, the sub-amplifier, from said gain and current output capability than the main amplifier is set small, and previously shutdown state that the main amplifier is changed from a shutdown state to the power-on state In the amplifying apparatus that changes from a power-on state to a shutdown state after the main amplifier changes from a power-on state to a shutdown state, the main amplifier includes a quick charge / discharge circuit, The circuit states that the main amplifier has changed from a shutdown state to a power-on state. , A voltage of the node the feedback capacitor is connected to the rapid discharge in the steady potential, characterized by rapid charging potential of the node when the main amplifier is changed from the power-on state to a shutdown state to the power supply voltage.

請求項2にかかる発明は、請求項1に記載の増幅装置において、前記急速充放電回路は、前記メイン増幅器の帰還用容量の一端が非反転入力端子に接続され、反転入力端子が1又は2以上のダイオードを介して電源端子に接続されたオペアンプと、該オペアンプの前記反転入力端子と前記電源端子との間に接続された第1のスイッチと、前記帰還用容量と前記電源端子との間に接続された第2のスイッチと、備え、前記メイン増幅器がシャットダウン状態からパワーオン状態に変化したときは、前記第2のスイッチがオンからオフに切り替わった後に前記第1のスイッチがオンからオフに切り替わり、前記帰還用容量の接続されるノードの電圧を定常状態に急速放電した後に前記第1のスイッチがオフからオンに切り替わり、前記メイン増幅器がパワーオン状態からシャットダウン状態に変化したときは、前記第2のスイッチがオフからオンに切り替わる、ことを特徴とする。
According to a second aspect of the present invention, in the amplification device according to the first aspect, the quick charge / discharge circuit has one end of a feedback capacitor of the main amplifier connected to a non-inverting input terminal, and the inverting input terminal is 1 or 2 An operational amplifier connected to a power supply terminal through the above diode, a first switch connected between the inverting input terminal and the power supply terminal of the operational amplifier, and between the feedback capacitor and the power supply terminal And when the main amplifier changes from a shutdown state to a power-on state, the first switch is switched from on to off after the second switch is switched from on to off. The first switch is switched from OFF to ON after the voltage of the node connected to the feedback capacitor is rapidly discharged to a steady state, and the main amplification There when changing from the power-on state to a shutdown state, the second switch is switched from OFF to ON, characterized in that.

本発明によれば、パワーオン状態とシャットダウン状態との間の変化時に発生するスパイクノイズが電力線に悪影響を与えないようにすることができ、しかも出力端子にサイズの大きなスイッチを接続する必要が無いので、コスト安を実現できる。   According to the present invention, it is possible to prevent spike noise generated when changing between the power-on state and the shutdown state from adversely affecting the power line, and it is not necessary to connect a large switch to the output terminal. Therefore, cost reduction can be realized.

本発明の実施例の増幅装置のブロック図である。It is a block diagram of the amplification apparatus of the Example of this invention. 図1の増幅装置の動作特性図である。FIG. 2 is an operational characteristic diagram of the amplifying device of FIG. 1. 本発明の実施例の増幅装置の回路図である。It is a circuit diagram of the amplifier of the Example of this invention. 従来の増幅装置の回路図である。It is a circuit diagram of the conventional amplifier. 図4の増幅装置の動作特性図である。FIG. 5 is an operational characteristic diagram of the amplifying device of FIG. 4. 図4の増幅装置を電力線通信に使用した場合の説明図である。It is explanatory drawing at the time of using the amplifier of FIG. 4 for power line communication. 図4の増幅装置の図6の使用態様での動作特性図である。FIG. 7 is an operation characteristic diagram of the amplification device of FIG. 4 in the usage mode of FIG.

図1に本発明の実施例の増幅装置100を電力線通信に使用した例を示す。10は入力する差動信号Vin+,Vin−を増幅して出力信号Voutとして出力するメイン増幅器である。20はそのメイン増幅器10に対して入力側および出力側が共通に、つまり並列的に接続されたサブ増幅器である。そして、サブ増幅器20は、メイン増幅器10に対して、そのシャットダウン状態からパワーオン状態への変化のタイミングが異なり、また、そのパワーオン状態からシャットダウン状態への変化のタイミングも異なるよう設定されている。   FIG. 1 shows an example in which an amplification device 100 according to an embodiment of the present invention is used for power line communication. A main amplifier 10 amplifies the input differential signals Vin + and Vin− and outputs the amplified signals as an output signal Vout. A sub-amplifier 20 is connected to the main amplifier 10 on the input side and the output side in common, that is, in parallel. The sub-amplifier 20 is set so that the timing of the change from the shutdown state to the power-on state is different from that of the main amplifier 10, and the timing of the change from the power-on state to the shutdown state is also different. .

すなわち、図2に示すように、サブ増幅器20は、メイン増幅器10がシャットダウン状態からパワーオン状態に変化する以前にシャットダウン状態からパワーオン状態に変化する。また、メイン増幅器10がパワーオン状態からシャットダウン状態に変化した後にパワーオン状態からシャットダウン状態に変化する。つまり、メイン増幅器10がシャットダウン状態とパワーオン状態との間で変化するタイミングでは、サブ増幅器20が常にパワーオン状態にある。   That is, as shown in FIG. 2, the sub-amplifier 20 changes from the shutdown state to the power-on state before the main amplifier 10 changes from the shutdown state to the power-on state. Further, after the main amplifier 10 changes from the power-on state to the shutdown state, it changes from the power-on state to the shutdown state. That is, at the timing when the main amplifier 10 changes between the shutdown state and the power-on state, the sub-amplifier 20 is always in the power-on state.

そして、サブ増幅器20のゲインと電流出力能力は、メイン増幅器10よりも十分小さく設定されており、サブ増幅器20の出力側は電源電圧の半分、つまりほぼ中点電位を維持する。   The gain and current output capability of the sub-amplifier 20 are set to be sufficiently smaller than that of the main amplifier 10, and the output side of the sub-amplifier 20 maintains half the power supply voltage, that is, substantially the midpoint potential.

したがって、メイン増幅器10がシャットダウン状態とパワーオン状態との間で変化するタイミングでは、サブ増幅器20が常にパワーオン状態にあり、その出力電圧がほぼ中点電位にあるので、メイン増幅器10において発生するスパイクノイズがサブ増幅器20の出力側によって吸収され低減される。   Therefore, at the timing when the main amplifier 10 changes between the shutdown state and the power-on state, the sub-amplifier 20 is always in the power-on state, and the output voltage is almost at the midpoint potential. Spike noise is absorbed and reduced by the output side of the sub-amplifier 20.

また、メイン増幅器10は、シャットダウン状態とパワーオン状態との間での変化時には、各ノードの電圧が所望の電圧になるまでの間、回路が不安定状態であり、前記したようにスパイクノイズN1,N2が発生する。特に、図4で説明した帰還用容量C1が接続されるノードの充放電には時間がかかり不安定時間が長くなる。そこで、本実施例では、急速充放電回路を備えることにより、当該ノードの充放電時間を短くして、不安定な期間を短縮し、これによっても、スパイクノイズの低減効果を高める。   Further, when the main amplifier 10 changes between the shutdown state and the power-on state, the circuit is in an unstable state until the voltage of each node becomes a desired voltage, and as described above, the spike noise N1 , N2 are generated. In particular, it takes time to charge and discharge the node to which the feedback capacitor C1 described in FIG. Therefore, in this embodiment, by providing a quick charge / discharge circuit, the charge / discharge time of the node is shortened, the unstable period is shortened, and this also increases the effect of reducing spike noise.

図3に本実施例の増幅装置100の具体的な回路を示す。メイン増幅器10において、11は入力信号Vin+、Vin−を入力して増幅する入力回路であり、トランジスタQ1〜Q4と電流源I1で構成されている。12は急速充放電回路であり、オペアンプOP1、トランジスタQ14〜Q16、電流源I6、およびスイッチSW1,SW2で構成されている。13は出力信号Voutを出力する出力回路であり、トランジスタQ5〜Q13、電流源I2〜I5で構成されている。C1は帰還用容量である。このメイン増幅器10は、図4で説明した増幅回路200とは、急速充放電回路12を設けた点が異なる。   FIG. 3 shows a specific circuit of the amplifying apparatus 100 of this embodiment. In the main amplifier 10, reference numeral 11 denotes an input circuit that inputs and amplifies input signals Vin + and Vin−, and includes transistors Q1 to Q4 and a current source I1. A rapid charge / discharge circuit 12 includes an operational amplifier OP1, transistors Q14 to Q16, a current source I6, and switches SW1 and SW2. Reference numeral 13 denotes an output circuit for outputting an output signal Vout, which includes transistors Q5 to Q13 and current sources I2 to I5. C1 is a feedback capacitor. The main amplifier 10 differs from the amplifier circuit 200 described in FIG. 4 in that a quick charge / discharge circuit 12 is provided.

サブ増幅器20において、21は入力信号Vin+、Vin−を入力して増幅する入力回路であり、トランジスタQ17〜Q20、電流源I7で構成されている。22は出力信号Voutを出力する出力回路であり、トランジスタQ21〜Q24で構成されている。   In the sub-amplifier 20, reference numeral 21 denotes an input circuit that inputs and amplifies input signals Vin + and Vin−, and includes transistors Q17 to Q20 and a current source I7. Reference numeral 22 denotes an output circuit that outputs an output signal Vout, which includes transistors Q21 to Q24.

さて、本実施例の増幅装置100は、シャットダウン状態(電流源I1〜I7の電流がゼロ、以下同じ)からパワーオン状態(電流源I1〜I7の電流がゼロ以外の所定値、以下同じ)に復帰するときは、まずサブ増幅器20がシャットダウン状態からパワーオン状態になり、最初に電流源I7に電流が流れ始める。増幅装置100自体は、出力電圧Voutの端子から入力電圧Vin−の端子にかけて負帰還(図示せず)がかけられて使用されるので、電流源I7に電流が流れると、サブ増幅器20が帰還増幅器として動作し、出力電圧Voutの所望の電圧となる。   Now, the amplifying apparatus 100 of the present embodiment is changed from the shutdown state (the currents of the current sources I1 to I7 are zero, the same applies hereinafter) to the power-on state (the currents of the current sources I1 to I7 are a predetermined value other than zero, and the same applies hereinafter). When returning, first, the sub-amplifier 20 is switched from the shutdown state to the power-on state, and first, current starts to flow through the current source I7. Since the amplifying apparatus 100 itself is used with negative feedback (not shown) applied from the terminal of the output voltage Vout to the terminal of the input voltage Vin−, when the current flows through the current source I7, the sub-amplifier 20 becomes the feedback amplifier. The output voltage Vout becomes a desired voltage.

この後、メイン増幅器10がシャットダウン状態からパワーオン状態になり、電流源I2〜I6が電流を流し始め、若干遅れて電流源I1が電流を流し始める。このとき、各電流源I1〜I6の電流と各ノードの容量の違いから、各ノードが所望の電位に近づくまでに、メイン増幅器10は不安定な状態にある。この不安定状態時に、トランジスタQ12,Q13のコレクタ電流が一致せず、この電流差がスパイクノイズとなって出力電圧Voutに混入する。   Thereafter, the main amplifier 10 changes from the shutdown state to the power-on state, the current sources I2 to I6 start to flow current, and the current source I1 starts to flow current with a slight delay. At this time, the main amplifier 10 is in an unstable state until each node approaches a desired potential due to the difference between the current of each of the current sources I1 to I6 and the capacitance of each node. In this unstable state, the collector currents of the transistors Q12 and Q13 do not match, and this current difference becomes spike noise and is mixed into the output voltage Vout.

しかしこのとき、サブ増幅器20がすでに帰還増幅器として動作しており、出力電圧Voutの変動を抑制するように働くため、メイン増幅器10において発生するスパイクノイズが抑制されることになる。また、メイン増幅器10では、入力回路11の電流源I1が急速充放電回路12と出力回路13の電流源I2〜I6よりも遅れて電流を流し始めるので、この間は入力回路11による影響を受けない。つまり、帰還作用の影響を受けない。   However, at this time, since the sub-amplifier 20 is already operating as a feedback amplifier and works to suppress the fluctuation of the output voltage Vout, spike noise generated in the main amplifier 10 is suppressed. Further, in the main amplifier 10, since the current source I1 of the input circuit 11 starts to flow current later than the current sources I2 to I6 of the rapid charge / discharge circuit 12 and the output circuit 13, it is not affected by the input circuit 11 during this period. . In other words, it is not affected by the feedback action.

増幅装置100がパワーオン状態からシャットダウン状態に変化するときは、メイン増幅器10の電流源I1〜I6がゼロになった後でもサブ増幅器20が動作しているので、メイン増幅器10において発生するスパイクノイズがサブ増幅器20によって抑制されることになる。そしてこの後、電流源I7がゼロになり、サブ増幅器20がシャットダウン状態になる。   When the amplifying apparatus 100 changes from the power-on state to the shutdown state, the sub-amplifier 20 is operating even after the current sources I1 to I6 of the main amplifier 10 become zero, so spike noise generated in the main amplifier 10 Is suppressed by the sub-amplifier 20. Thereafter, the current source I7 becomes zero, and the sub-amplifier 20 enters a shutdown state.

急速充放電回路12は、トランジスタQ5のベース(帰還用容量C1のノード)の電圧を所望の値に早期に落ち着かせるためのものである。メイン増幅器10のシャットダウン状態時には、スイッチSW1,SW2はオンとなっている。このため、オペアンプOP1の非反転入力電圧V1は電源電圧Vccであり、反転入力電圧V2もVccであるので、V1=V2となっていて、オペアンプOP1によってトランジスタQ16はオフとなっている。また、帰還用容量C1の電荷はVccとなっている。   The rapid charging / discharging circuit 12 is used to quickly settle the voltage at the base of the transistor Q5 (node of the feedback capacitor C1) to a desired value. When the main amplifier 10 is in a shutdown state, the switches SW1 and SW2 are on. Therefore, since the non-inverting input voltage V1 of the operational amplifier OP1 is the power supply voltage Vcc and the inverting input voltage V2 is also Vcc, V1 = V2, and the transistor Q16 is turned off by the operational amplifier OP1. The charge of the feedback capacitor C1 is Vcc.

次に、パワーオン状態に切り替わると、サブ増幅器20の電流源I1が電流を流し始め、同時にメイン増幅器10のスイッチSW2がオフとなる。そして、電流源I2〜I6に電流が流れ始め、遅れて電流源I1に電流が流れ始め、次にメイン増幅器10のスイッチSW1がオフになる。このとき、電圧V1=Vcc、電圧V2=Vcc−2Vbeであり、これがオペアンプOP1で比較され、V2<V1であるので、トランジスタQ16が導通して、帰還用容量C1の電荷が放電され電圧V1が低下する。これによってV1=V2になると、トランジスタQ16がオフとなり、スイッチSW2がオンとなる。   Next, when switching to the power-on state, the current source I1 of the sub-amplifier 20 starts flowing current, and at the same time, the switch SW2 of the main amplifier 10 is turned off. Then, a current starts to flow through the current sources I2 to I6, a current starts to flow into the current source I1 with a delay, and then the switch SW1 of the main amplifier 10 is turned off. At this time, the voltage V1 = Vcc and the voltage V2 = Vcc−2Vbe, which are compared by the operational amplifier OP1, and V2 <V1, so that the transistor Q16 is turned on, the charge of the feedback capacitor C1 is discharged, and the voltage V1 is descend. Thus, when V1 = V2, the transistor Q16 is turned off and the switch SW2 is turned on.

このように、シャットダウン状態からパワーオン状態に変化するときは、トランジスタQ5のベースの電圧V1が電圧Vccから迅速に放電されて定常状態となり、メイン増幅器10の不安定状態の期間が短縮され、スパイクノイズを低減することができる。   Thus, when changing from the shutdown state to the power-on state, the voltage V1 at the base of the transistor Q5 is quickly discharged from the voltage Vcc and becomes a steady state, and the period of the unstable state of the main amplifier 10 is shortened. Noise can be reduced.

なお、パワーオン状態からシャットダウン状態に変化するときは、スイッチSW2がオン状態になって、トランジスタQ5のベース電圧V1が電圧Vccに迅速に充電され、メイン増幅器10の不安定状態の期間が短縮され、スパイクノイズを低減することができる。   When the power-on state is changed to the shutdown state, the switch SW2 is turned on, the base voltage V1 of the transistor Q5 is quickly charged to the voltage Vcc, and the period of the unstable state of the main amplifier 10 is shortened. , Spike noise can be reduced.

図3において、スイッチSW1には2個のダイオードの直列回路を並列接続したが、ダイオードの数は、1又は2以上であればよい。   In FIG. 3, a series circuit of two diodes is connected in parallel to the switch SW1, but the number of diodes may be one or two or more.

100:増幅装置
10:メイン増幅器、11:入力回路、12:急速充放電回路、13:出力回路
20:サブ増幅器、21:入力回路、22:出力回路
DESCRIPTION OF SYMBOLS 100: Amplifier 10: Main amplifier, 11: Input circuit, 12: Rapid charge / discharge circuit, 13: Output circuit 20: Sub amplifier, 21: Input circuit, 22: Output circuit

Claims (2)

入力端子に印加した入力信号を増幅して出力端子に出力するメイン増幅器と、前記入力端子に印加した入力信号を増幅して前記出力端子に出力するサブ増幅器とを備え、前記サブ増幅器は、前記メイン増幅器よりもゲインと電流出力能力が小さく設定され、且つ前記メイン増幅器がシャットダウン状態からパワーオン状態に変化する以前にシャットダウン状態からパワーオン状態に変化すると共に、前記メイン増幅器がパワーオン状態からシャットダウン状態に変化した後にパワーオン状態からシャットダウン状態に変化する増幅装置において、
前記メイン増幅器は急速充放電回路を備え、該急速充放電回路は、前記メイン増幅器がシャットダウン状態からパワーオン状態に変化したとき、帰還用容量が接続されるノードの電圧を定常電位に急速放電し、前記メイン増幅器がパワーオン状態からシャットダウン状態に変化したとき前記ノードの電位を電源電圧に急速充電することを特徴とする増幅装置。
A main amplifier for amplifying an input signal applied to the input terminal to the output terminal, said amplifies the input signal applied to the input terminal e Bei a sub amplifier output to said output terminal, said sub-amplifier, The gain and current output capability are set smaller than the main amplifier, and the main amplifier changes from the shutdown state to the power on state before the main amplifier changes from the shutdown state to the power on state. In an amplifying apparatus that changes from a power-on state to a shutdown state after changing to a shutdown state ,
The main amplifier includes a rapid charge / discharge circuit, and the rapid charge / discharge circuit rapidly discharges a voltage of a node to which a feedback capacitor is connected to a steady potential when the main amplifier changes from a shutdown state to a power-on state. An amplifying apparatus characterized in that when the main amplifier changes from a power-on state to a shutdown state, the potential of the node is rapidly charged to a power supply voltage .
請求項1に記載の増幅装置において、前記急速充放電回路は、
前記メイン増幅器の帰還用容量の一端が非反転入力端子に接続され、反転入力端子が1又は2以上のダイオードを介して電源端子に接続されたオペアンプと、
該オペアンプの前記反転入力端子と前記電源端子との間に接続された第1のスイッチと、
前記帰還用容量と前記電源端子との間に接続された第2のスイッチと、
を備え、
前記メイン増幅器がシャットダウン状態からパワーオン状態に変化したときは、前記第2のスイッチがオンからオフに切り替わった後に前記第1のスイッチがオンからオフに切り替わり、前記帰還用容量の接続されるノードの電圧を定常状態に急速放電した後に前記第1のスイッチがオフからオンに切り替わり、
前記メイン増幅器がパワーオン状態からシャットダウン状態に変化したときは、前記第2のスイッチがオフからオンに切り替わる、
ことを特徴とする増幅装置。
The amplifying apparatus according to claim 1 , wherein the rapid charge / discharge circuit includes:
An operational amplifier in which one end of the feedback capacitor of the main amplifier is connected to a non-inverting input terminal, and the inverting input terminal is connected to a power supply terminal via one or more diodes;
A first switch connected between the inverting input terminal of the operational amplifier and the power supply terminal;
A second switch connected between the feedback capacitor and the power supply terminal;
With
When the main amplifier changes from a shutdown state to a power-on state, the first switch is switched from on to off after the second switch is switched from on to off, and a node to which the feedback capacitor is connected The first switch switches from off to on after rapidly discharging the voltage to a steady state;
When the main amplifier changes from a power-on state to a shutdown state, the second switch switches from off to on;
An amplifying device characterized by that.
JP2014052633A 2014-03-14 2014-03-14 Amplifier Active JP6325851B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014052633A JP6325851B2 (en) 2014-03-14 2014-03-14 Amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014052633A JP6325851B2 (en) 2014-03-14 2014-03-14 Amplifier

Publications (2)

Publication Number Publication Date
JP2015177368A JP2015177368A (en) 2015-10-05
JP6325851B2 true JP6325851B2 (en) 2018-05-16

Family

ID=54256125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014052633A Active JP6325851B2 (en) 2014-03-14 2014-03-14 Amplifier

Country Status (1)

Country Link
JP (1) JP6325851B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10541655B2 (en) * 2018-01-31 2020-01-21 Keysight Technologies, Inc. Wideband amplifier and methods of use

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005104349A1 (en) * 2004-04-21 2005-11-03 Rohm Co., Ltd Signal output circuit, audio signal output apparatus using the same, and electronic device
US7292098B2 (en) * 2005-11-04 2007-11-06 Avago Technologies Ecbu Ip (Singapore) Pte Ltd Operational amplifier
US8717097B2 (en) * 2011-06-28 2014-05-06 Qualcomm Incorporated Amplifier with improved noise reduction
TWI531153B (en) * 2012-03-29 2016-04-21 微晶片科技公司 Audio amplifier apparatus

Also Published As

Publication number Publication date
JP2015177368A (en) 2015-10-05

Similar Documents

Publication Publication Date Title
US8749275B2 (en) Differential circuit
EP2706661B1 (en) Low-quiescent current headset driver
US8654991B2 (en) Audio signal amplifier circuit
US9525937B2 (en) Circuit for suppressing audio output noise and audio output circuit
JP2011142173A (en) Control circuit and laser diode driving circuit
JP2014515588A (en) Wide bandwidth class C amplifier with in-phase feedback
US7602237B2 (en) Amplifying circuit
JP2019527981A (en) Selectable current limiter circuit
US20080157873A1 (en) Fully differential amplification device
US7579878B2 (en) High gain, high speed comparator operable at low current
US9246448B2 (en) Amplification circuit
US8179192B2 (en) Signal processor comprising a reference voltage circuit
JP6325851B2 (en) Amplifier
JP5156321B2 (en) Audio output device
US20140144229A1 (en) Signal Processing Device and Amplifier
TW201902116A (en) Inverting amplifier comparator
JP2013009372A (en) Voltage controlling circuit
JP2012114610A (en) Electronic circuit
JP2013175908A (en) Gate monitor circuit
JPWO2003028210A1 (en) Low power variable gain amplifier
JP4768653B2 (en) Operational amplifier
JP2014115690A (en) Regulator circuit
JP4949931B2 (en) Shock noise suppression circuit
US20120207330A1 (en) Audio signal amplifying circuit
JP4613932B2 (en) Amplifier circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180413

R150 Certificate of patent or registration of utility model

Ref document number: 6325851

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250