JP2010283522A - Offset voltage correction circuit - Google Patents
Offset voltage correction circuit Download PDFInfo
- Publication number
- JP2010283522A JP2010283522A JP2009134220A JP2009134220A JP2010283522A JP 2010283522 A JP2010283522 A JP 2010283522A JP 2009134220 A JP2009134220 A JP 2009134220A JP 2009134220 A JP2009134220 A JP 2009134220A JP 2010283522 A JP2010283522 A JP 2010283522A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input terminal
- signal
- input
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 32
- 101100152598 Arabidopsis thaliana CYP73A5 gene Proteins 0.000 claims abstract description 18
- 101100219315 Arabidopsis thaliana CYP83A1 gene Proteins 0.000 claims abstract description 18
- 101100512568 Arabidopsis thaliana MED33B gene Proteins 0.000 claims abstract description 18
- 101000806846 Homo sapiens DNA-(apurinic or apyrimidinic site) endonuclease Proteins 0.000 claims abstract description 18
- 101000835083 Homo sapiens Tissue factor pathway inhibitor 2 Proteins 0.000 claims abstract description 18
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 claims abstract description 18
- 101100140580 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) REF2 gene Proteins 0.000 claims abstract description 18
- 102100026134 Tissue factor pathway inhibitor 2 Human genes 0.000 claims abstract description 18
- 238000010586 diagram Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Images
Landscapes
- Amplifiers (AREA)
Abstract
Description
本発明は、センサや差動増幅回路などから出力する差動出力信号に含まれるオフセット電圧を除去するオフセット電圧補正回路に関する。 The present invention relates to an offset voltage correction circuit that removes an offset voltage included in a differential output signal output from a sensor, a differential amplifier circuit, or the like.
図4に従来の圧力センサ回路を示す(例えば、特許文献1)。この圧力サンサ回路は、圧力によって抵抗値が変化する抵抗R1〜R4からなる抵抗ブリッジ型の圧力センサ20と、その圧力センサ20に駆動電圧を供給するセンサ駆動回路30とからなる。R5,R6はオフセット補正用の外付け抵抗、21,22はセンサ出力端子である。
FIG. 4 shows a conventional pressure sensor circuit (for example, Patent Document 1). The pressure sensor circuit includes a resistance bridge
圧力センサ20に外部圧力が加わっていない状態の一方のセンサ出力端子21の電圧をV1、他方のセンサ出力端子22の電圧をV2とする。センサ出力端子21の電圧を基準に考えると、センサ出力電圧は「V2−V1」となる。そして、外部から圧力(加圧または減圧)を加えると、ブリッジを構成している抵抗R1〜R4の抵抗値が変化し、このときのセンサ出力端子21の電圧変化がΔV1、センサ出力端子22の電圧変化がΔV2であるとすると、差動のセンサ出力電圧は、「(V2+ΔV2)−(V1+ΔV1)=(V2−V1)+(ΔV2−ΔV1)」となる。このうち、「V2−V1」は差動の無信号電圧、つまりオフセット電圧であり、「ΔV2−ΔV1」が差動の信号電圧となる。
The voltage of one
通常、圧力センサ20から出力する信号電圧「ΔV2−ΔV1」は、数mV〜数百mV程度であるため、その出力電圧を後段で所望の信号振幅に増幅する必要がある。しかし、出力オフセット電圧「V2−V1」が大きい圧力センサ(出力オフセット電圧が出力信号に比べて大きいセンサも存在する)の場合、出力電圧を後段の増幅器で所望の信号振幅まで増幅しようとすると、信号電圧「ΔV2−ΔV1」と同時に出力オフセット電圧「V2−V1」も増幅され、増幅器のダイナミックレンシを超えてしまい、結果として信号電圧についての所望の振幅が得られないという不都合が生じてしまう。
Usually, since the signal voltage “ΔV 2 −ΔV 1 ” output from the
そのため、圧力センサ20の出力電圧を所望の信号振幅まで増幅する以前に、出力オフセット電圧をゼロに補正する必要がある。そこで、オフセット電圧補正用の外付け抵抗R5,R6でブリッジの抵抗値自体を予め調整し、出力オフセット電圧をゼロに補正する方法が考えられる。しかしながら、外付け抵抗R5,R6の種類等を考慮せずに、単に出力オフセット電圧を補正した場合、補正前とセンサ感度が異なり、所望の特性が得られなくなる場合がある。
Therefore, it is necessary to correct the output offset voltage to zero before amplifying the output voltage of the
図5は、オフセット電圧補正用の外付け抵抗R5,R6を使用せず、圧力センサ20の後段にオフセット補正機能付きの差動増幅回路50を接続したものである(例えば、特許文献2)。差動増幅回路50は、演算増幅器OP3、抵抗R7〜R10、電圧源VBで構成される。
FIG. 5 shows a configuration in which a
しかし、このような回路構成であっても、圧力センサ20の出力電圧を所望の信号振幅まで増幅すると、信号電圧と同時に増幅される出力オフセット電圧の影響で、増幅回路50のダイナミックレンジを超えでしまい、所望の信号振幅が得られなくなる可能性がある。以上、図3、図4では圧力センサ20の出力電圧に関して例示したが、差動出力を持つ回路全般に対して、同様のことが言える。
However, even with such a circuit configuration, when the output voltage of the
以上のように、オフセット電圧を含む差動出力信号を後段の増幅器で所望の信号振幅まで増幅すると、信号と同時に増幅されるオフセット電圧の影響で、増幅器のダイナミックレンジを超えてしまい、所望の信号振幅が得られないという問題点があった。 As described above, if the differential output signal including the offset voltage is amplified to the desired signal amplitude by the subsequent amplifier, the dynamic range of the amplifier is exceeded due to the influence of the offset voltage amplified simultaneously with the signal, and the desired signal is There was a problem that the amplitude could not be obtained.
本発明の目的は、センサ等の差動出力信号を取り込みそこに含まれるオフセット電圧を除去できるようにしたオフセット電圧補正回路を提供することである。 An object of the present invention is to provide an offset voltage correction circuit that can take in a differential output signal of a sensor or the like and remove an offset voltage contained therein.
上記目的を達成するために、請求項1にかかる発明のオフセット電圧補正回路は、差動信号の一方が入力する第1の入力端子に一端が接続される第3のキャパシタと、差動信号の他方が入力する第2の入力端子に一端が接続される第1のキャパシタと、反転入力端子に該第1のキャパシタの他端が接続され非反転入力端子に第1又は第2の基準電圧が接続される第1の演算増幅器と、反転入力端子に前記第3のキャパシタの他端が接続され非反転入力端子に第3又は第4の基準電圧が接続される第2の演算増幅器と、前記第1の演算増幅器の反転入力端子に一端が接続され前記第1の入力端子又は前記第1の演算増幅器の出力端子に他端が接続される第2のキャパシタと、前記第2の演算増幅器の反転入力端子に一端が接続され前記第2の入力端子又は前記第2の演算増幅器の出力端子に他端が接続される第4のキャパシタとを備え、前記差動信号として前記第1および第2の入力端子に無信号電圧が各々入力するとき、前記第1および第2の入力端子の各々の電圧に応じて前記第1乃至第4の基準電圧の電圧の値を各々設定し、前記差動信号として前記第1および第2の入力端子に前記無信号電圧に信号電圧が加算されて入力するとき、前記第2のキャパシタの他端を前記第1の入力端子に接続するとともに、前記第1の演算増幅器の非反転入力端子に前記第1の基準電圧を接続し、且つ、前記4のキャパシタの他端を前記第2の入力端子に接続するとともに、前記第2の演算増幅器の非反転入力端子に前記第3の基準電圧を接続し、且つ、前記第1および第2の演算増幅器の反転入力端子と出力端子を各々接続し、その後、前記第2のキャパシタの他端を前記第1の演算増幅器の出力端子に接続するとともに、前記第1の演算増幅器の非反転入力端子に前記第2の基準電圧を接続し、且つ、前記第1の演算増幅器の反転入力端子と出力端子の間の接続を開放し、前記4のキャパシタの他端を前記第2の演算増幅器の出力端子に接続するとともに、前記第2の演算増幅器の非反転入力端子に前記第4の基準電圧を接続し、且つ、前記第2の演算増幅器の反転入力端子と出力端子の間の接続を開放し、前記第1および第2の演算増幅器の出力端子に、前記第1および第2の入力端子に入力した前記無信号電圧に前記信号電圧が加算された差動信号から前記無信号電圧を除去した前記信号電圧の差動信号を出力させることを特徴とする。 To achieve the above object, an offset voltage correction circuit according to a first aspect of the present invention includes a third capacitor having one end connected to a first input terminal to which one of differential signals is input, and a differential signal. A first capacitor having one end connected to a second input terminal to which the other is input, and the other end of the first capacitor is connected to an inverting input terminal, and the first or second reference voltage is applied to the non-inverting input terminal. A first operational amplifier connected; a second operational amplifier in which the other end of the third capacitor is connected to an inverting input terminal; and the third or fourth reference voltage is connected to a non-inverting input terminal; A second capacitor having one end connected to the inverting input terminal of the first operational amplifier and the other end connected to the first input terminal or the output terminal of the first operational amplifier; and One end is connected to the inverting input terminal and the second input And a fourth capacitor having the other end connected to the terminal or the output terminal of the second operational amplifier, and when a no-signal voltage is input to each of the first and second input terminals as the differential signal, The values of the first to fourth reference voltages are respectively set according to the voltages of the first and second input terminals, and the differential signals are applied to the first and second input terminals as the differential signals. When the signal voltage is added to the no-signal voltage and input, the other end of the second capacitor is connected to the first input terminal, and the first operational amplifier is connected to the non-inverting input terminal of the first operational amplifier. A reference voltage is connected, and the other end of the four capacitors is connected to the second input terminal, and the third reference voltage is connected to a non-inverting input terminal of the second operational amplifier, and , Counter-currents of the first and second operational amplifiers Each of the input terminal and the output terminal is connected, and then the other end of the second capacitor is connected to the output terminal of the first operational amplifier, and the second operational amplifier is connected to the non-inverting input terminal of the first operational amplifier. Are connected, the connection between the inverting input terminal and the output terminal of the first operational amplifier is opened, and the other end of the fourth capacitor is connected to the output terminal of the second operational amplifier. In addition, the fourth reference voltage is connected to the non-inverting input terminal of the second operational amplifier, the connection between the inverting input terminal and the output terminal of the second operational amplifier is opened, and the first operational amplifier is opened. And the signal voltage obtained by removing the no-signal voltage from the differential signal obtained by adding the signal voltage to the no-signal voltage input to the first and second input terminals at the output terminal of the second operational amplifier. Specially output differential signals It is a sign.
請求項2にかかる発明は、請求項1に記載のオフセット電圧補正回路において、前記第1および第2のキャパシタを同値とし、前記第3および第4のキャパシタを同値とし、且つ、前記差動信号として前記第1および第2の入力端子に無信号電圧V1、V2が各々入力するとき、前記第1乃至第4の基準電圧VREF1,VREF2,VREF3,VREF4の値を、
2VREF1+2VREF4−2VREF2−2VREF3+V2−V1=0
に設定することを特徴とする。
According to a second aspect of the present invention, in the offset voltage correction circuit according to the first aspect, the first and second capacitors have the same value, the third and fourth capacitors have the same value, and the differential signal wherein when the first and second input terminal no signal voltage V 1, V 2 are respectively inputted, the value of the first through fourth reference voltage V REF1, V REF2, V REF3 , V REF4 as,
2V REF1 + 2V REF4 -2V REF2 -2V REF3 + V 2 -V 1 = 0
It is characterized by setting to.
請求項3にかかる発明は、請求項1又は2に記載のオフセット電圧補正回路において、前記第1の基準電圧から前記第2の基準電圧を差し引いた電圧を前記第1の入力端子に入力する無信号電圧の1/2に設定し、前記第3の基準電圧から前記第4の基準電圧を差し引いた電圧を前記第2の入力端子に入力する無信号電圧の1/2に設定し、前記第1の出力端子に前記第1の入力端子に入力した前記信号電圧を出力させるとともに、前記第2の出力端子に前記第21の入力端子に入力した前記信号電圧を出力させることを特徴とする。
The invention according to claim 3 is the offset voltage correction circuit according to
本発明によれば、入力する差動の無信号電圧に応じて第1乃至第4の基準電圧の値を設定し、その基準電圧に応じて発生した第1および第2の演算増幅器の反転入力端子(仮想接地点)の電圧を利用することで、電荷保存の法則が成立するキャパシタに電荷を蓄え移動させ、無信号電圧を除去する、つまりオフセット電圧を補正するので、ダイナミックレンジに影響を与えることなく、入力オフセット電圧を補正できる。 According to the present invention, the values of the first to fourth reference voltages are set according to the input differential no-signal voltage, and the inverting inputs of the first and second operational amplifiers generated according to the reference voltage are set. By using the voltage at the terminal (virtual grounding point), the charge is stored and moved in the capacitor where the law of charge conservation is established, and the no-signal voltage is removed, that is, the offset voltage is corrected, so the dynamic range is affected. The input offset voltage can be corrected.
<第1の実施例>
図1に本発明の第1の実施例のオフセット電圧補正回路10を示す。11,12はオフセット電圧を含む差動信号が入力する入力端子、13,14はオフセット電圧を除去した差動信号が出力する出力端子、15は差動の入力端子11,12に入力する無信号電圧を検出する電圧検出回路、OP1,OP2はそれぞれ演算増幅器である。また、SW1,SW2,SW3,SW4、SW5,SW6は接点a,bをもつスイッチ、C1,C2,C3,C4はキャパシタ、VREF1,VREF2,VREF3,VREF4は基準電圧源の基準電圧である。
<First embodiment>
FIG. 1 shows an offset
一般的に、キャパシタは注意深くレイアウトすることで高精度にマッチングをとることができることが知られている。そのため、ここではキャパシタC1とC2、キャパシタC3とC4は、それぞれ完全にマッチングがとられていて、
C1=C2=CA …(1)
C3=C4=CB …(2)
の関係にあるものとする。
Generally, it is known that a capacitor can be matched with high accuracy by careful layout. Therefore, here the capacitors C 1 and C 2 and the capacitors C 3 and C 4 are perfectly matched,
C 1 = C 2 = C A (1)
C 3 = C 4 = C B (2)
It shall be in the relationship.
次に、無信号時の入力端子11の無信号電圧をV1、入力端子12の無信号電圧をV2とし、これを電圧検出回路15が検出して、その検出結果により、各基準電圧VREF1,VREF2,VREF3,VREF4の値を、
2VREF1+2VREF4−2VREF2−2VREF3+V2−V1=0 …(3)
が成立するように、制御する。この設定方法としては、例えば、各無信号電圧V1、V2をA/Dコンバータでデジタル信号に変換し、そのデシタル信号で各基準電圧VREF1,VREF2,VREF3,VREF4を設定する方法が考えられる。
Next, the no-signal voltage of the
2V REF1 + 2V REF4 -2V REF2 -2V REF3 + V 2 -V 1 = 0 (3)
Control is performed so that As this setting method, for example, each no-signal voltage V 1 , V 2 is converted into a digital signal by an A / D converter, and each reference voltage V REF1 , V REF2 , V REF3 , V REF4 is set by the digital signal. A method is conceivable.
次に、信号電圧ΔV1、ΔV2が入力し、入力端子11に電圧「V1+ΔV1」、入力端子12に電圧「V2+ΔV2」が入力されている状態において、スイッチSW1〜SW6を切り替えて、出力端子13,14の電圧Vout1、Vout2をサンプリングする。
Next, the signal voltage [Delta] V 1, [Delta] V 2 is input, the voltage "V 1 + ΔV 1" to the
演算増幅器OP1,OP2の入力オフセット電圧をそれぞれΔVOP1,ΔVOP2とし、スイッチSW1〜SW6をa側に接続したとき、図1の回路は図2(a)に示すようになり、キャパシタC1,C2,C3,C4のそれぞれに蓄えられる電荷Q1,Q2,Q3,Q4は、
Q1=CA(V2+ΔV2−VREF1−ΔVOP1)
Q2=CA(V1+ΔV1−VREF1−ΔVOP1)
Q3=CB(V1+ΔV1−VREF3−ΔVOP2)
Q4=CB(V2+ΔV2−VREF3−ΔVOP2) …(4)
となる。
Operational amplifier OP1, OP2 input offset voltage of each [Delta] V OP1 of the [Delta] V OP2, when connected switches SW1~SW6 to a side, the circuit of FIG. 1 is as shown in FIG. 2 (a), the capacitor C 1, Charges Q 1 , Q 2 , Q 3 , Q 4 stored in C 2 , C 3 , C 4 respectively
Q 1 = C A (V 2 + ΔV 2 −V REF1 −ΔV OP1 )
Q 2 = C A (V 1 + ΔV 1 -V REF1 -ΔV OP1)
Q 3 = C B (V 1 + ΔV 1 −V REF3 −ΔV OP2 )
Q 4 = C B (V 2 + ΔV 2 −V REF3 −ΔV OP2 ) (4)
It becomes.
次に、スイッチSW1〜SW6をb側に接続したとき、図1の回路は図2(b)に示すようになり、キャパシタC1,C2,C3,C4のそれぞれに蓄えられる電荷Q5,Q6,Q7,Q8は、
Q5=CA(V2+ΔV2−VREF2−ΔVOP1)
Q6=CA(Vout1−VREF2−ΔVOP1)
Q7=CB(V1+ΔV1−VREF4−ΔVOP2)
Q8=CB(Vout2−VREF4−ΔVOP2) …(5)
が成立する。
Next, when the switches SW1 to SW6 are connected to the b side, the circuit of FIG. 1 becomes as shown in FIG. 2B, and the charge Q stored in each of the capacitors C 1 , C 2 , C 3 , and C 4. 5, Q 6, Q 7, Q 8 is,
Q 5 = C A (V 2 + ΔV 2 −V REF2 −ΔV OP1 )
Q 6 = C A (V out1 −V REF2 −ΔV OP1 )
Q 7 = C B (V 1 + ΔV 1 −V REF4 −ΔV OP2 )
Q 8 = C B (V out2 -V REF4 -ΔV OP2) ... (5)
Is established.
ここで、演算増幅器OP1の反転入力端子(−)は仮想接地点であり、電荷保存則が成立するので、
Q1+Q2=Q5+Q6 …(6)
となり、この式(6)に式(4)、(5)を代入すると、
CA(V2+ΔV2−VREF1−ΔVOP1)+CA(V1+ΔV1−VREF1−ΔVOP1)
=CA(V2+ΔV2−VREF2−ΔVOP1)+CA(Vout1−VREF2−ΔVOP1) …(7)
となる。この式(7)を出力電圧Vout1について解くと、
Vout1=2VREF2−2VREF1+V1+ΔV1 …(8)
となる。
Here, the inverting input terminal (−) of the operational amplifier OP1 is a virtual ground point, and the charge conservation law is established.
Q 1 + Q 2 = Q 5 + Q 6 (6)
When substituting Equations (4) and (5) into Equation (6),
C A (V 2 + ΔV 2 −V REF1 −ΔV OP1 ) + C A (V 1 + ΔV 1 −V REF1 −ΔV OP1 )
= C A (V 2 + ΔV 2 −V REF2 −ΔV OP1 ) + C A (V out1 −V REF2 −ΔV OP1 ) (7)
It becomes. Solving this equation (7) for the output voltage Vout1 ,
V out1 = 2V REF2 -2V REF1 + V 1 + ΔV 1 (8)
It becomes.
同様に、演算増幅器OP2の反転入力端子(−)も仮想接地点であり、電荷保存則が成立するので、
Q3+Q4=Q7+Q8 …(9)
となり、この式(9)に式(4)、(5)を代入すると、
CB(V1+ΔV1−VREF3−ΔVOP2)+CB(V2+ΔV2−VREF3−ΔVOP2)
=CB(V1+ΔV1−VREF4−ΔVOP2)+CB(Vout2−VREF4−ΔVOP2) …(10)
となる。この式(10)を出力電圧Vout2について解くと、
Vout2=2VREF4−2VREF3+V2+ΔV2 …(11)
となる。
Similarly, the inverting input terminal (−) of the operational amplifier OP2 is a virtual ground point, and the charge conservation law is established.
Q 3 + Q 4 = Q 7 + Q 8 (9)
When substituting Equations (4) and (5) into Equation (9),
C B (V 1 + ΔV 1 −V REF3 −ΔV OP2 ) + C B (V 2 + ΔV 2 −V REF3 −ΔV OP2 )
= C B (V 1 + ΔV 1 −V REF4 −ΔV OP2 ) + C B (V out2 −V REF4 −ΔV OP2 ) (10)
It becomes. Solving this equation (10) for the output voltage Vout2 ,
V out2 = 2V REF4 -2V REF3 + V 2 + ΔV 2 (11)
It becomes.
従って、出力端子13,14の電圧Vout1とVout2の差である差動出力電圧は、
Vout2−Vout1=(2VREF4−2VREF3+V2+ΔV2)−(2VREF2−2VREF1+V1+ΔV1)
=(2VREF1+2VREF4−2VREF2−2VREF3+V2−V1)+ΔV2−ΔV1
…(12)
となる。式(12)下段のカッコ内は式(3)によりゼロであるので、
Vout2−Vout1=ΔV2−ΔV1 …(13)
となって、差動入力信号の信号電圧ΔV2,ΔV1の差分のみを、出力端子13,14に取り出すことができる。
Therefore, the differential output voltage, which is the difference between the voltages V out1 and V out2 of the
V out2 −V out1 = (2V REF4 −2V REF3 + V 2 + ΔV 2 ) − (2V REF2 −2V REF1 + V 1 + ΔV 1 )
= (2V REF1 + 2V REF4 -2V REF2 -2V REF3 + V 2 -V 1 ) + ΔV 2 -ΔV 1
… (12)
It becomes. Since the parenthesis in the lower part of equation (12) is zero according to equation (3),
V out2 −V out1 = ΔV 2 −ΔV 1 (13)
Thus, only the difference between the signal voltages ΔV 2 and ΔV 1 of the differential input signal can be taken out to the
ここで、式(3)の条件の一例として、
VREF1−VREF2=V1/2 …(14)
VREF3−VREF4=V2/2 …(15)
に設定すると、式(14)を式(8)に代入して解くと、
Vout1=ΔV1 …(16)
となり、(15)を式(11)に代入して解くと、
Vout2=ΔV2 …(17)
となる。
Here, as an example of the condition of Equation (3),
V REF1 -V REF2 = V 1/ 2 ... (14)
V REF3 -V REF4 = V 2/ 2 ... (15)
If set to, substituting equation (14) into equation (8) and solving,
V out1 = ΔV 1 (16)
Then, substituting (15) into equation (11) and solving,
V out2 = ΔV 2 (17)
It becomes.
このように、各基準電圧VREF1,VREF2,VREF3,VREF4を無信号電圧V2,V1に応じて、式(14)、(15)のように定めると、無信号電圧V2,V1をキャンセルした、つまりオフセット電圧をキャンセルした差動の信号電圧ΔV1、ΔV2を、それぞれ独立して取り出すこともできる。 As described above, when the reference voltages V REF1 , V REF2 , V REF3 , and V REF4 are determined according to the no-signal voltages V 2 and V 1 as shown in the equations (14) and (15), the no-signal voltage V 2 , V 1 , that is, the differential signal voltages ΔV 1 and ΔV 2 with the offset voltage canceled can be taken out independently of each other.
<第2の実施例>
図3に本発明の実施例2を示す。本実施例は、オフセットを有する差動出力段の一例として、抵抗ブリッジ型の圧力センサ回路20を想定したもので、そのセンサ回路20の出力電圧を図1に示した実施例のオフセット電圧補正回路10で受ける構成となっている。そして、このオフセット電圧補正回路10でオフセット補正を行った出力電圧Vout1、Vout2を後段の差動増幅器40に出力する構成としている。
<Second embodiment>
FIG. 3 shows a second embodiment of the present invention. This embodiment assumes a resistance bridge type
このような構成にすることで、オフセット電圧をゼロに補正してから差動増幅器40に無信号電圧の差動信号を入力できるので、差動増幅器40のダイナミックレンジに余裕を持たせることができ、圧力センサ20の出力信号を所望の信号振幅に増幅することができる。
With such a configuration, a differential signal with no signal voltage can be input to the
10:オフセット電圧補正回路、11,12:入力端子、13,14:出力端子、15:電圧検出回路
20:圧力センサ
30:センサ駆動回路
40:差動増幅器
50:オフセット電圧補正機能付き差動増幅回路
DESCRIPTION OF SYMBOLS 10: Offset voltage correction circuit, 11, 12: Input terminal, 13, 14: Output terminal, 15: Voltage detection circuit 20: Pressure sensor 30: Sensor drive circuit 40: Differential amplifier 50: Differential amplification with offset voltage correction function circuit
Claims (3)
前記差動信号として前記第1および第2の入力端子に無信号電圧が各々入力するとき、前記第1および第2の入力端子の各々の電圧に応じて前記第1乃至第4の基準電圧の値を各々設定し、
前記差動信号として前記第1および第2の入力端子に前記無信号電圧に信号電圧が加算されて入力するとき、前記第2のキャパシタの他端を前記第1の入力端子に接続するとともに、前記第1の演算増幅器の非反転入力端子に前記第1の基準電圧を接続し、且つ、前記4のキャパシタの他端を前記第2の入力端子に接続するとともに、前記第2の演算増幅器の非反転入力端子に前記第3の基準電圧を接続し、且つ、前記第1および第2の演算増幅器の反転入力端子と出力端子を各々接続し、
その後、前記第2のキャパシタの他端を前記第1の演算増幅器の出力端子に接続するとともに、前記第1の演算増幅器の非反転入力端子に前記第2の基準電圧を接続し、且つ、前記第1の演算増幅器の反転入力端子と出力端子の間の接続を開放し、前記4のキャパシタの他端を前記第2の演算増幅器の出力端子に接続するとともに、前記第2の演算増幅器の非反転入力端子に前記第4の基準電圧を接続し、且つ、前記第2の演算増幅器の反転入力端子と出力端子の間の接続を開放し、
前記第1および第2の演算増幅器の出力端子に、前記第1および第2の入力端子に入力した前記無信号電圧に前記信号電圧が加算された差動信号から前記無信号電圧を除去した前記信号電圧の差動信号を出力させることを特徴とするオフセット電圧補正回路。 A third capacitor having one end connected to the first input terminal to which one of the differential signals is input; a first capacitor having one end connected to the second input terminal to which the other differential signal is input; A first operational amplifier in which the other end of the first capacitor is connected to the inverting input terminal and the first or second reference voltage is connected to the non-inverting input terminal; in addition to the third capacitor in the inverting input terminal A second operational amplifier having an end connected and a third or fourth reference voltage connected to the non-inverting input terminal; and an end connected to the inverting input terminal of the first operational amplifier and the first input terminal or A second capacitor having the other end connected to the output terminal of the first operational amplifier; and one end connected to the inverting input terminal of the second operational amplifier and the second input terminal or the second operational amplifier. The fourth capacitor whose other end is connected to the output terminal of Equipped with a,
When no-signal voltages are respectively input to the first and second input terminals as the differential signals, the first to fourth reference voltages are changed according to the voltages of the first and second input terminals. Set each value,
When the signal voltage is added to the no-signal voltage and input to the first and second input terminals as the differential signal, the other end of the second capacitor is connected to the first input terminal, and The first reference voltage is connected to a non-inverting input terminal of the first operational amplifier, and the other end of the capacitor is connected to the second input terminal. Connecting the third reference voltage to a non-inverting input terminal, and connecting each of the inverting input terminal and the output terminal of the first and second operational amplifiers;
Thereafter, the other end of the second capacitor is connected to the output terminal of the first operational amplifier, the second reference voltage is connected to the non-inverting input terminal of the first operational amplifier, and The connection between the inverting input terminal and the output terminal of the first operational amplifier is opened, and the other end of the four capacitors is connected to the output terminal of the second operational amplifier. Connecting the fourth reference voltage to an inverting input terminal, and opening a connection between the inverting input terminal and the output terminal of the second operational amplifier;
The no-signal voltage is removed from the differential signal obtained by adding the signal voltage to the no-signal voltage input to the first and second input terminals at the output terminals of the first and second operational amplifiers. An offset voltage correction circuit that outputs a differential signal of a signal voltage.
前記第1および第2のキャパシタを同値とし、前記第3および第4のキャパシタを同値とし、且つ、前記差動信号として前記第1および第2の入力端子に無信号電圧V1、V2が各々入力するとき、前記第1乃至第4の基準電圧VREF1,VREF2,VREF3,VREF4の値を、
2VREF1+2VREF4−2VREF2−2VREF3+V2−V1=0
に設定することを特徴とするオフセット電圧補正回路。 The offset voltage correction circuit according to claim 1,
The first and second capacitors have the same value, the third and fourth capacitors have the same value, and no-signal voltages V 1 and V 2 are applied to the first and second input terminals as the differential signal. When each is input, the values of the first to fourth reference voltages V REF1 , V REF2 , V REF3 , and V REF4 are set as follows :
2V REF1 + 2V REF4 -2V REF2 -2V REF3 + V 2 -V 1 = 0
An offset voltage correction circuit characterized by being set to
前記第1の基準電圧から前記第2の基準電圧を差し引いた電圧を前記第1の入力端子に入力する無信号電圧の1/2に設定し、
前記第3の基準電圧から前記第4の基準電圧を差し引いた電圧を前記第2の入力端子に入力する無信号電圧の1/2に設定し、
前記第1の出力端子に前記第1の入力端子に入力した前記信号電圧を出力させるとともに、前記第2の出力端子に前記第21の入力端子に入力した前記信号電圧を出力させることを特徴とするオフセット電圧補正回路。 The offset voltage correction circuit according to claim 1 or 2,
A voltage obtained by subtracting the second reference voltage from the first reference voltage is set to ½ of the no-signal voltage input to the first input terminal;
A voltage obtained by subtracting the fourth reference voltage from the third reference voltage is set to ½ of the no-signal voltage input to the second input terminal;
The first output terminal outputs the signal voltage input to the first input terminal, and the second output terminal outputs the signal voltage input to the twenty-first input terminal. Offset voltage correction circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009134220A JP5284875B2 (en) | 2009-06-03 | 2009-06-03 | Offset voltage correction circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009134220A JP5284875B2 (en) | 2009-06-03 | 2009-06-03 | Offset voltage correction circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010283522A true JP2010283522A (en) | 2010-12-16 |
JP5284875B2 JP5284875B2 (en) | 2013-09-11 |
Family
ID=43539898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009134220A Active JP5284875B2 (en) | 2009-06-03 | 2009-06-03 | Offset voltage correction circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5284875B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013140851A1 (en) * | 2012-03-22 | 2013-09-26 | セイコーインスツル株式会社 | Sensor device |
WO2013161571A1 (en) * | 2012-04-27 | 2013-10-31 | セイコーインスツル株式会社 | Sensor device |
TWI504915B (en) * | 2013-02-21 | 2015-10-21 | Seiko Instr Inc | Magnetic sensing apparatus |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05203518A (en) * | 1992-01-24 | 1993-08-10 | Casio Comput Co Ltd | Bridge-type sensor |
JPH1051247A (en) * | 1996-07-29 | 1998-02-20 | Toshiba Corp | Full differential analog circuit |
JP2008153744A (en) * | 2006-12-14 | 2008-07-03 | Handotai Rikougaku Kenkyu Center:Kk | Fully differential amplifier |
-
2009
- 2009-06-03 JP JP2009134220A patent/JP5284875B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05203518A (en) * | 1992-01-24 | 1993-08-10 | Casio Comput Co Ltd | Bridge-type sensor |
JPH1051247A (en) * | 1996-07-29 | 1998-02-20 | Toshiba Corp | Full differential analog circuit |
JP2008153744A (en) * | 2006-12-14 | 2008-07-03 | Handotai Rikougaku Kenkyu Center:Kk | Fully differential amplifier |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013140851A1 (en) * | 2012-03-22 | 2013-09-26 | セイコーインスツル株式会社 | Sensor device |
JP2013195379A (en) * | 2012-03-22 | 2013-09-30 | Seiko Instruments Inc | Sensor device |
CN104246526A (en) * | 2012-03-22 | 2014-12-24 | 精工电子有限公司 | Sensor device |
US9128127B2 (en) | 2012-03-22 | 2015-09-08 | Seiko Instruments Inc. | Sensor device |
TWI554743B (en) * | 2012-03-22 | 2016-10-21 | Sii Semiconductor Corp | Sensor device |
KR101918338B1 (en) * | 2012-03-22 | 2018-11-13 | 에이블릭 가부시키가이샤 | Sensor device |
WO2013161571A1 (en) * | 2012-04-27 | 2013-10-31 | セイコーインスツル株式会社 | Sensor device |
JP2013242296A (en) * | 2012-04-27 | 2013-12-05 | Seiko Instruments Inc | Sensor device |
CN104254784A (en) * | 2012-04-27 | 2014-12-31 | 精工电子有限公司 | Sensor device |
KR20150013138A (en) * | 2012-04-27 | 2015-02-04 | 세이코 인스트루 가부시키가이샤 | Sensor device |
KR102108778B1 (en) * | 2012-04-27 | 2020-05-11 | 에이블릭 가부시키가이샤 | Sensor device |
TWI504915B (en) * | 2013-02-21 | 2015-10-21 | Seiko Instr Inc | Magnetic sensing apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP5284875B2 (en) | 2013-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101127891B1 (en) | Output amplifier circuit and sensor device using the same | |
JP5030940B2 (en) | Device for detecting current | |
US8446220B2 (en) | Method and apparatus for increasing the effective resolution of a sensor | |
US7446602B2 (en) | Switched capacitor amplifier circuit and method for operating a switched capacitor amplifier circuit | |
TW201346306A (en) | Magnetic sensor device | |
JP5284875B2 (en) | Offset voltage correction circuit | |
EP3443310A1 (en) | Transducer measurement | |
JP2543177B2 (en) | Clamping device and automatic gain control device | |
WO2009009420A3 (en) | Low glitch offset correction circuit for auto-zero sensor amplifiers and method | |
JP6609610B2 (en) | Error elimination amplifier circuit | |
JP3584803B2 (en) | Pressure sensor circuit | |
JP6257019B2 (en) | Magnetic sensor | |
US10054502B2 (en) | Sensor driving device | |
JP2010085319A (en) | Sensor signal detection circuit, ratiometric correction circuit, and sensor device | |
TWI439046B (en) | Auto-zero amplifier and sensor module using same | |
KR20140002368A (en) | Hybrid analog to digital converter and sensing apparatus using its | |
WO2019097870A1 (en) | Instrumentation amplifier | |
JP2008199563A (en) | Amplifier circuit | |
Dutta et al. | Low offset, low noise, variable gain interfacing circuit with a novel scheme for sensor sensitivity and offset compensation for MEMS based, Wheatstone bridge type, resistive smart sensor | |
JP4178663B2 (en) | Pressure sensor circuit | |
CN111707297B (en) | Sensor compensation circuit | |
JP2002016452A (en) | Amplifier circuit | |
WO2022176523A1 (en) | Sensor device | |
WO2019097871A1 (en) | Instrumentation amplifier | |
JP2012026802A (en) | Electrostatic capacitance detection circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120502 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130305 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130416 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130523 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130530 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5284875 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |