JP2007019289A - 半導体素子 - Google Patents

半導体素子 Download PDF

Info

Publication number
JP2007019289A
JP2007019289A JP2005199758A JP2005199758A JP2007019289A JP 2007019289 A JP2007019289 A JP 2007019289A JP 2005199758 A JP2005199758 A JP 2005199758A JP 2005199758 A JP2005199758 A JP 2005199758A JP 2007019289 A JP2007019289 A JP 2007019289A
Authority
JP
Japan
Prior art keywords
region
electrode
semiconductor
type
diffusion layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005199758A
Other languages
English (en)
Inventor
Tetsuya Takahashi
哲也 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2005199758A priority Critical patent/JP2007019289A/ja
Priority to US11/483,238 priority patent/US20070007570A1/en
Publication of JP2007019289A publication Critical patent/JP2007019289A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region

Abstract

【課題】良好な耐圧性を備える半導体素子を提供する。
【解決手段】
半導体素子１０は、トレンチ１９の表面に形成された絶縁層１５とＮ型半導体領域１１との間にＮ型拡散層１７を備える。Ｎ型拡散層１７は、ソース電極２１とドレイン電極２２とを、結ぶ方向に濃度勾配を設けてＮ型不純物が拡散されている。Ｎ型拡散層１７を設けることによって逆方向電圧が印加された際、半導体素子１０内に空乏層が良好に発生し、また漏れ電流を減少させることができるため半導体素子１０は良好な耐圧性を備える。
【選択図】図１

Description

本発明は、トレンチ構造を備える半導体素子に関する。
従来、半導体素子内部の電界の集中を防ぐため、トレンチを設け、トレンチ内部にフィールドプレートを形成することが行われている。（例えば、特許文献１）
このようなトレンチ構造を備える従来の半導体素子８０を図５に模式的に示す。半導体素子８０は、Ｎ型半導体領域８１と、Ｎ型ドレイン領域８２と、Ｐ型ベース領域８３と、Ｎ型ソース領域８４と、絶縁層８５と、フィールドプレート８６と、トレンチ９０と、ソース電極９１と、ドレイン電極９２と、ゲート電極９３と、ゲート絶縁膜９４と、を備える。
特開２００３−８００６号公報
半導体素子８０に逆方向電圧が印加されると、Ｐ型ベース領域８３及びＮ型半導体領域８１の界面近傍から空乏層が広がる。半導体素子８０においてソース電極９１とフィールドプレート８６とは接触しているため、絶縁層８５とＮ型半導体領域８１の界面近傍にも空乏層が広がる。
また、ドレイン電極９２に印加する電圧を更に上げると、図６に示すようにＮ型半導体領域８１の絶縁層８５と接する界面近傍にＰ型反転層８８が生じる。このＰ型反転層８８は、ドレイン電極９２側のキャリア濃度が高く、ソース電極９１側のキャリア濃度が低い。このようなキャリア濃度の勾配を有するＰ型反転層８８内をＹ方向（ドレイン電極９２からソース電極９１に向かう方向）に漏れ電流が流れると、Ｎ型半導体領域８１内に空乏層が良好に生じず（例えば完全な空乏層が生じず）、半導体素子８０は良好な耐圧性を得られないという問題があった。
また、半導体素子８０の耐圧性を高くするために、絶縁層８５の厚みを増加させる方法が一般に採用される。しかし、絶縁層８５の厚みを増やすことによって耐圧性を高くするには構造上の限界がある。更に絶縁層８５を熱酸化法によって形成する場合、絶縁膜８５の厚みを増やすためには製造時間を増加させる必要があり、歩留まりが悪化する問題も生ずる。また、半導体素子８０の耐圧性を高くするために、Ｎ型半導体領域８１を厚く形成する方法も考えられる。しかし、Ｎ型半導体領域８１を厚く形成すると、半導体素子８０のオン電圧が悪化する問題が生ずる。
本発明は上記実情に鑑みてなされたものであって、Ｎ型半導体領域や絶縁層の厚みを増加することなく良好な耐圧性を備える半導体素子を提供することを目的とする。
上記目的を達成するため、本発明の第１の観点に係る半導体素子は、
第１導電型の第１半導体領域と、前記第１半導体領域の表面領域に形成された第２導電型の第２半導体領域と、前記第２半導体領域の表面領域から前記第１半導体領域内まで延びるように形成されたトレンチと、前記トレンチの表面に形成された絶縁層と、前記絶縁層を介して前記トレンチを充填するように形成されたフィールドプレートと、を備える半導体基体と、
前記半導体基体の一方の主面に形成された前記第２半導体領域上に、前記フィールドプレートと接触するように形成された第１の電極と、
前記半導体基体の他方の主面に形成された第２の電極と、を備え、
前記第１の電極と前記第２の電極を結ぶ方向の前記絶縁層と接する前記第１半導体領域に、前記第１の電極側から前記第２の電極側に向かって濃度勾配を設けて不純物を拡散させた拡散層を更に備えることを特徴とする。
上記目的を達成するため、本発明の第２の観点に係る半導体素子は、
第１導電型の第１半導体領域と、前記第１半導体領域の表面領域に形成された第２導電型の第２半導体領域と、前記第２半導体領域の表面領域から前記第１半導体領域内まで延びるように形成されたトレンチと、前記トレンチの表面に形成された絶縁層と、前記絶縁層を介して前記トレンチを充填するように形成されたフィールドプレートと、を備える半導体基体と、
前記半導体基体の一方の主面に形成された前記第２半導体領域上に、前記フィールドプレートと接触するように形成された第１の電極と、
前記半導体基体の他方の主面に形成された第２の電極と、を備え、
前記第１の電極と前記第２の電極に逆方向電圧が印加された場合、前記第１の電極と前記第２の電極を結ぶ方向の前記絶縁層と接する前記第１半導体領域で発生する反転層のキャリア濃度が、前記第１の電極と前記第２の電極を結ぶ方向にほぼ均一となるように第１導電型の不純物を拡散させた拡散層を更に備えることを特徴とする。
前記拡散層は、前記第１の電極と前記第２の電極に逆方向電圧が印加された際、前記第１半導体領域の前記絶縁層と接する領域で発生する導電型の反転した反転層を包含するように形成されてもよい。
前記拡散層は、不純物濃度が一定に形成された第１の領域と、前記第１の領域より不純物濃度が高く形成された第２の領域とを備え、
前記第１の領域と前記第２の領域とは交互に配置され、
前記第１の領域の不純物濃度と、前記第１の領域に隣接する前記第２の領域の不純物濃度の平均値は、前記第２の電極側から前記第１の電極側に向かって減少してもよい。
前記第２の電極は前記第１の電極よりも高い電圧が印加され、
前記拡散層の不純物濃度は、前記第２の電極側から前記第１の電極側に向かって直線的に減少してもよい。
前記半導体素子は、少なくとも前記第１半導体領域の前記拡散層と接する面に形成された絶縁膜を更に備え、
前記拡散層は、前記絶縁膜と前記絶縁層によって挟まれてもよい。
本発明によれば、不純物の濃度勾配を設けた拡散層を形成することにより、絶縁層の厚さを変更しなくとも良好な耐圧性を備える半導体素子を提供することができる。
本発明の実施の形態に係る半導体素子について、図を用いて説明する。なお、本実施の形態では、半導体素子として縦型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を例に挙げて説明する。
本発明の実施の形態に係る半導体素子１０を図１及び図２に示す。図１は半導体素子１０の断面図である。図２は、逆方向電圧が印加された状態の半導体素子１０を模式的に示す断面図である。
半導体素子１０は、図１に示すように、半導体基体２０と、ソース電極２１と、ドレイン電極２２と、ゲート電極２３と、ゲート絶縁膜２４と、を備える。また、半導体基体２０は、Ｎ型半導体領域１１と、Ｎ型ドレイン領域１２と、Ｐ型ベース領域１３と、Ｎ型ソース領域１４と、絶縁層１５と、フィールドプレート１６と、Ｎ型拡散層１７と、トレンチ１９と、を備える。
Ｎ型半導体領域１１は、リン、ヒ素等が拡散されたＮ型（第１導電型）の半導体領域から構成される。Ｎ型半導体領域１１は、エピタキシャル成長法によってＮ型ドレイン領域１２の上面に形成され、例えば７０μｍ程度の厚さ、１×１０１３〜１×１０１６cm-3程度の不純物濃度で形成される。
Ｎ型ドレイン領域１２は、リン、ヒ素等が拡散されたＮ型（第１導電型）の半導体領域から構成される。Ｎ型ドレイン領域１２は、Ｎ型半導体領域１１の下面に形成される。Ｎ型ドレイン領域１２は、例えば４００μｍ程度の厚さで形成されており、Ｎ型ドレイン領域１２のＮ型不純物濃度は、Ｎ型半導体領域１１の不純物濃度より高く、１×１０１９cm-3程度である。
Ｐ型ベース領域１３は、ボロン等のＰ型不純物（第２導電型）が拡散されたＰ型半導体領域から構成される。Ｐ型ベース領域１３は、Ｎ型半導体領域１１の表面領域に形成される。Ｎ型半導体領域１１とＮ型ソース領域１４とに挟まれたＰ型ベース領域１３の表面領域上に、ゲート電極２３がゲート絶縁膜２４を介して形成される。Ｐ型ベース領域１３は、例えば３μｍ程度の厚さで形成されており、Ｐ型ベース領域１３のＰ型不純物濃度は、５×１０１７cm-3程度である。
Ｎ型ソース領域１４は、リン、ヒ素等が拡散されたＮ型（第１導電型）の半導体領域から構成され、Ｐ型ベース領域１３の表面領域に形成される。Ｎ型ソース領域１４上に、ソース電極２１が形成される。Ｎ型ソース領域１４は、例えば０．５μｍ程度の厚さで形成されており、Ｎ型ソース領域１４のＮ型不純物濃度は、１×１０２０cm-3程度である。
絶縁層１５は、二酸化ケイ素（ＳｉＯ２）から構成され、Ｎ型ソース領域１４の表面領域からＰ型ベース領域１３を貫通し、Ｎ型半導体領域１１内まで延びるように形成されたトレンチ１９の表面（内壁）に形成される。
フィールドプレート１６は、導電体、例えば金属、又はリン、ヒ素、ボロン等の不純物が所定程度拡散され導電性が付与されたポリシリコンから構成され、絶縁層１５を介してトレンチ１９を充填するように形成される。また、フィールドプレート１６はソース電極２１と接触しており、ソース電極２１の電圧がフィールドプレート１６へと伝搬する。
Ｎ型拡散層１７は、リン、ヒ素等のN型不純物（第１導電型）が拡散されたＮ型半導体領域から構成される。Ｎ型拡散層１７は、絶縁層１５とＮ型半導体領域１１とに挟まれて形成される。Ｎ型拡散層１７は図１に示すようにＰ型ベース領域１３とＮ型ドレイン領域１２とに接するように形成されても良いし、Ｐ型ベース領域１３又はＮ型ドレイン領域１２から離間して形成されても良い。また、Ｎ型拡散層１７における厚さ（Ｎ型拡散層１７の絶縁膜１５との界面からＮ型拡散層１７のＮ型半導体領域１１との界面までの幅）は、半導体素子１０に逆方向電圧が所定程度以上印加された際に発生する図２に示すＰ型反転層１８の厚さ（Ｐ型反転層１８の絶縁膜１５との界面からＰ型反転層１８のＮ型拡散層１７又はＮ型半導体領域１１との界面までの幅）より厚く、Ｐ型反転層１８を包含するように形成されることが望ましい。
Ｎ型拡散層１７は、ソース電極２１側（Ｐ型ベース領域１３側）から、ドレイン電極２２側（Ｎ型ドレイン領域１２側）にかけて、直線的にＮ型不純物濃度が高くなるように濃度勾配を設けて形成される。例えば、最もＰ型ベース領域１３に近い部分のＮ型不純物濃度は１×１０１６cm-3程度であり、Ｎ型ドレイン領域１２に近い部分のＮ型不純物濃度は１×１０１８cm-3程度である。
Ｐ型反転層１８は、図２に示すように絶縁層１５とＮ型拡散層１７との界面近傍の電圧が所定の程度を超えて高くなった際、Ｎ型拡散層１７がＰ型化（反転）して生じる層である。Ｎ型拡散層１７は、Ｐ型反転層１８よりも厚く、更にＰ型反転層１８を包含するように形成されることが望ましい。更に、従来技術（図５）において、ドレイン電極２２側からソース電極２１側に向かってほぼ直線的にＰ型反転層１８のキャリア（正孔）濃度が減少するのに対し、Ｎ型拡散層１７の不純物濃度は、ドレイン電極２２側からソース電極２１側にかけてＰ型反転層１８のキャリア濃度の勾配とほぼ等しく、ほぼ直線的に減少するように濃度勾配が設けられている。従って、半導体素子１０に逆方向電圧が印加された際、半導体素子１０のＰ型化が抑制され、Ｐ型反転層１８のキャリア濃度は縦方向（ドレイン電極２２からソース電極２１に向かう方向）にほぼ均一に生ずる。
ソース電極２１は、例えばアルミニウム（Ａｌ）等からなる金属多層膜等から構成され、図１に示すように半導体基体２０の一方の主面（上面）上に形成されたＮ型ソース領域１４と、絶縁層１５と、フィールドプレート１６と、の上に形成される。
ドレイン電極２２は、例えばチタン−ニッケル（Ｔｉ−Ｎｉ）等からなる金属多層膜等から構成され、図１に示すように半導体基体２０の他方の主面（下面）に設けられたＮ型ドレイン領域１２の下面に形成される。
ゲート電極２３は、ポリシリコン等から形成され、ゲート絶縁膜２４を介して半導体基体２０の上面に設けられたＰ型ベース領域１３上に形成される。ゲート電極２３に電圧が印加されると、ゲート電極２３下のＰ型ベース領域１３内が、Ｎ型に反転してチャネルが形成され、ソース電極２１とドレイン電極２２との間に順方向電流が流れる。
このような構成を採る半導体素子１０は、Ｎ型拡散層１７を備えない従来の半導体素子８０と比べて高い耐圧性を得ることができる。例えば、本実施の形態の半導体素子１０に所定の逆方向電圧（ドレイン電極２２がソース電極２１よりも所定程度高い電圧）を印加すると、上述したようにＮ型拡散層１７に濃度勾配が設けられているため、Ｐ型反転層１８のキャリア（正孔）の濃度は縦方向にほぼ均一となる。従って、Ｐ型反転層１８内を図２に示す矢印Ｘ方向に漏れ電流が流れると、Ｐ型反転層１８内のキャリア濃度がほぼ均一であり、Ｐ型反転層１８内の抵抗値はほぼ均一となるため、Ｐ型反転層１８があたかも抵抗性フィールドプレートのようにＮ型半導体領域１１内に良好な空乏層（例えば完全空乏化）が生じ、半導体素子１０の耐圧性を高めることができる。
このように本実施の形態の半導体素子１０は、不純物濃度の勾配を備えるＮ型拡散層１７を設けることで良好な耐圧性を得ることができる。従って、例えば絶縁層１５を厚く形成する、Ｎ型半導体領域１１を厚く形成する等、半導体素子のサイズを変化させることなく、良好な耐圧性を備える半導体素子を提供することができる。
本発明は上述した実施の形態に限られず、様々な修正及び応用が可能である。
例えば上述した実施の形態では、Ｎ型拡散層１７はＮ型半導体領域１１と絶縁層１５とに挟まれて形成される構成を例に挙げて説明したが、これに限られない。例えば図３に示す半導体素子３０のように、Ｎ型半導体領域１１のＮ型拡散層１７と接する面に、絶縁膜３１をＮ型拡散層１７を介して絶縁層１５と対向するように設ける、換言すれば、絶縁膜３１と絶縁層１５でＮ型拡散層１７を挟むように絶縁膜３１を形成することもできる。この構成を採る場合、Ｎ型拡散層１７の形成後に続く熱処理工程で、Ｎ型拡散層１７内に拡散された不純物がＮ型半導体領域１１内に拡散し、Ｎ型拡散層１７の不純物濃度が低下することを防ぐことができる。
さらに、図４に示す半導体素子４０のように、絶縁膜４１をＮ型半導体領域１１のＮ型拡散層１７と接する面だけでなく、Ｎ型拡散層１７とその他の領域とが接する面、例えばＮ型拡散層１７とＰ型ベース領域１３とのが接する面、Ｎ型拡散層１７とＮ型ドレイン領域１２とが接する面に形成してもよい。ただし、Ｐ型反転層１８内に漏れ電流が流れる必要があり、絶縁膜４１と絶縁層１５とによってＮ型拡散層１７が完全に覆われるのは好ましくないため、例えばＮ型拡散層１７の上面側（Ｐ型ベース領域１３との界面）と下面側（Ｎ型ドレイン領域１２との界面）の一部が露出するように絶縁膜４１を形成するのが好ましい。
また上述した実施の形態では、Ｐ型反転層１８のキャリア濃度を均一化するため、Ｎ型拡散層１７の不純物濃度をドレイン電極２２からソース電極２１に向かって直線的に減少するように濃度勾配を設ける構成を例に挙げて説明したが、これに限られず、例えばＮ型拡散層１７の不純物濃度をドレイン電極２２側からソース電極２１側に向かって階段状に減少させる構成を採ることも可能である。また、Ｎ型拡散層１７の不純物濃度が一定な第１の領域とそれより不純物濃度が高い第２の領域との２種類の領域とを交互に形成することもできる。この場合、不純物濃度の高い第２の領域はソース電極２１側に近いほど不純物濃度が低くなるように形成される。つまり、Ｎ型拡散層１７の不純物濃度はドレイン電極２２からソース電極２１につれて高低を繰り返して減少するが、不純物濃度が一定な第１の領域と、それに隣接する不純物濃度の高い第２の領域との不純物濃度の平均値はドレイン電極２２からソース電極２１にかけてほぼ直線状に減少するように形成される。
また、上述した実施の形態において縦型のＭＯＳＦＥＴを例に挙げて説明したが、本発明はこれらに限られず例えばダイオード、ツェナーダイオード、トランジスタ、ＩＧＢＴ（Insulated Gate Bipolar Transistor ）、サイリスタ等に利用することも可能である。また、トレンチゲート構造を備える半導体素子や複数の半導体素子を備えるＩＣ（Integrated Circuit）に利用することも可能である。
上述した実施の形態において第１導電型をＮ型、第２導電型をＰ型として説明したが、第１導電型をＰ型、第２導電型をＮ型としてもよい。また、本実施の形態において記載した厚み、不純物濃度等は一例であり、適宜変更することが可能である。
本発明の実施の形態に係る半導体素子の構成例を示す断面図である。 図１に示す半導体素子に逆方向電圧が印加された状態を模式的に示す断面図である。 本発明の実施の形態にかかる半導体素子の変形例を示す断面図である。 本発明の実施の形態にかかる半導体素子の変形例を示す断面図である。 従来のトレンチ構造を備える半導体素子を示す断面図である。 図５に示す半導体素子に逆方向電圧が印加された状態を模式的に示す断面図である。
符号の説明
１０ 半導体素子
１１ Ｎ型半導体領域
１２ Ｎ型ドレイン領域
１３ Ｐ型ベース領域
１４ Ｎ型ソース領域
１５ 絶縁層
１６ フィールドプレート
１７ Ｎ型拡散層
１８ Ｐ型反転層
１９ トレンチ
２０ 半導体基体
２１ ソース電極
２２ ドレイン電極
２３ ゲート電極
２４ ゲート絶縁膜

Claims (6)

  1. 第１導電型の第１半導体領域と、前記第１半導体領域の表面領域に形成された第２導電型の第２半導体領域と、前記第２半導体領域の表面領域から前記第１半導体領域内まで延びるように形成されたトレンチと、前記トレンチの表面に形成された絶縁層と、前記絶縁層を介して前記トレンチを充填するように形成されたフィールドプレートと、を備える半導体基体と、
    前記半導体基体の一方の主面に形成された前記第２半導体領域上に、前記フィールドプレートと接触するように形成された第１の電極と、
    前記半導体基体の他方の主面に形成された第２の電極と、を備え、
    前記第１の電極と前記第２の電極を結ぶ方向の前記絶縁層と接する前記第１半導体領域に、前記第１の電極側から前記第２の電極側に向かって濃度勾配を設けて不純物を拡散させた拡散層を更に備えることを特徴とする半導体素子。
  2. 第１導電型の第１半導体領域と、前記第１半導体領域の表面領域に形成された第２導電型の第２半導体領域と、前記第２半導体領域の表面領域から前記第１半導体領域内まで延びるように形成されたトレンチと、前記トレンチの表面に形成された絶縁層と、前記絶縁層を介して前記トレンチを充填するように形成されたフィールドプレートと、を備える半導体基体と、
    前記半導体基体の一方の主面に形成された前記第２半導体領域上に、前記フィールドプレートと接触するように形成された第１の電極と、
    前記半導体基体の他方の主面に形成された第２の電極と、を備え、
    前記第１の電極と前記第２の電極に逆方向電圧が印加された場合、前記第１の電極と前記第２の電極を結ぶ方向の前記絶縁層と接する前記第１半導体領域で発生する反転層のキャリア濃度が、前記第１の電極と前記第２の電極を結ぶ方向にほぼ均一となるように第１導電型の不純物を拡散させた拡散層を更に備えることを特徴とする半導体素子。
  3. 前記拡散層は、前記第１の電極と前記第２の電極に逆方向電圧が印加された際、前記第１半導体領域の前記絶縁層と接する領域で発生する導電型の反転した反転層を包含するように形成されることを特徴とする請求項１又は２のいずれか１項に記載の半導体素子。
  4. 前記拡散層は、不純物濃度が一定に形成された第１の領域と、前記第１の領域より不純物濃度が高く形成された第２の領域とを備え、
    前記第１の領域と前記第２の領域とは交互に配置され、
    前記第１の領域の不純物濃度と、前記第１の領域に隣接する前記第２の領域の不純物濃度の平均値は、前記第２の電極側から前記第１の電極側に向かって減少することを特徴とする請求項１乃至３のいずれか１項に記載の半導体素子。
  5. 前記第２の電極は前記第１の電極よりも高い電圧が印加され、
    前記拡散層の不純物濃度は、前記第２の電極側から前記第１の電極側に向かって直線的に減少することを特徴とする請求項１乃至４のいずれか１項に記載の半導体素子。
  6. 前記半導体素子は、少なくとも前記第１半導体領域の前記拡散層と接する面に形成された絶縁膜を更に備え、
    前記拡散層は、前記絶縁膜と前記絶縁層によって挟まれることを特徴とする請求項１乃至５のいずれか１項に記載の半導体素子。
JP2005199758A 2005-07-08 2005-07-08 半導体素子 Withdrawn JP2007019289A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005199758A JP2007019289A (ja) 2005-07-08 2005-07-08 半導体素子
US11/483,238 US20070007570A1 (en) 2005-07-08 2006-07-07 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005199758A JP2007019289A (ja) 2005-07-08 2005-07-08 半導体素子

Publications (1)

Publication Number Publication Date
JP2007019289A true JP2007019289A (ja) 2007-01-25

Family

ID=37617525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005199758A Withdrawn JP2007019289A (ja) 2005-07-08 2005-07-08 半導体素子

Country Status (2)

Country Link
US (1) US20070007570A1 (ja)
JP (1) JP2007019289A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109346524B (zh) * 2018-09-30 2020-06-02 重庆大学 一种具有阶梯浓度多晶硅侧墙结构的超结vdmos器件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573558B2 (en) * 2001-09-07 2003-06-03 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure

Also Published As

Publication number Publication date
US20070007570A1 (en) 2007-01-11

Similar Documents

Publication Publication Date Title
JP5196980B2 (ja) 半導体装置
JP4843843B2 (ja) 超接合半導体素子
JP5259920B2 (ja) 半導体装置およびその製造方法
JP2008124346A (ja) 電力用半導体素子
JP2008091450A (ja) 半導体素子
JP2009117715A (ja) 半導体装置及びその製造方法
JP2007300034A (ja) 半導体装置及び半導体装置の製造方法
JP2009088345A (ja) 半導体装置
JP5537359B2 (ja) 半導体装置
JP4896001B2 (ja) 半導体装置
JP2019169575A (ja) 半導体装置
JP2009272397A (ja) 半導体装置
JP2009164460A (ja) 半導体装置
JP2006287127A (ja) 半導体装置およびその製造方法
JP4857590B2 (ja) 半導体素子
JP2008306022A (ja) 半導体装置
JP2022143238A (ja) 半導体装置
CN113614883B (zh) 半导体装置
JP2006295062A (ja) 半導体装置
JP2006041123A (ja) 半導体装置
JP2004241768A (ja) 半導体素子
JP2016062975A (ja) 半導体装置およびその製造方法
CN111554743A (zh) 半导体装置
JP2009105219A (ja) 半導体装置
JP2007019289A (ja) 半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080605

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090403