JP2007012202A - エラー訂正処理装置、エラー訂正処理方法、再生装置 - Google Patents
エラー訂正処理装置、エラー訂正処理方法、再生装置 Download PDFInfo
- Publication number
- JP2007012202A JP2007012202A JP2005194171A JP2005194171A JP2007012202A JP 2007012202 A JP2007012202 A JP 2007012202A JP 2005194171 A JP2005194171 A JP 2005194171A JP 2005194171 A JP2005194171 A JP 2005194171A JP 2007012202 A JP2007012202 A JP 2007012202A
- Authority
- JP
- Japan
- Prior art keywords
- erasure pointer
- data
- pointer
- error correction
- erasure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Detection And Correction Of Errors (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Error Detection And Correction (AREA)
Abstract
【課題】消失訂正処理の信頼性向上。
【解決手段】
消失ポインタを生成した後、その消失ポインタについて有効性、つまりその消失ポインタが正しいか否かを判断するようにする。そして、その判断結果に基づいて消失ポインタの補正を行い、補正された消失ポインタを用いてデータに対する消失訂正としてのエラー訂正処理を行う。
【選択図】 図５
【解決手段】
消失ポインタを生成した後、その消失ポインタについて有効性、つまりその消失ポインタが正しいか否かを判断するようにする。そして、その判断結果に基づいて消失ポインタの補正を行い、補正された消失ポインタを用いてデータに対する消失訂正としてのエラー訂正処理を行う。
【選択図】 図５
Description
本発明はエラー訂正処理装置、エラー訂正処理方法に関し、またこれらを搭載する再生装置に関するものである。
デジタルデータを記録・再生するための技術として、例えば、ＣＤ（Compact Disc），ＭＤ（Mini-Disc），ＤＶＤ（Digital Versatile Disc）などの、光ディスク（光磁気ディスクを含む）を記録メディアに用いたデータ記録技術が知られている。更に近年、ブルーレイディスク（Blu-Ray Disc）と呼ばれる高密度光ディスクが開発され、著しい大容量化が図られている。例えばこれらのメディアを用いたデジタルデータ記録再生の分野では、メディアから読み出したデータについてのエラー訂正処理は重要な技術要素となっている。
また、ＨＤＤ（Hard Disc Drive）や固体メモリを用いたメモリカードなど光ディスク以外のメディアを用いた記録再生や、各種データ通信の分野でもエラー訂正技術は用いられている。
また、ＨＤＤ（Hard Disc Drive）や固体メモリを用いたメモリカードなど光ディスク以外のメディアを用いた記録再生や、各種データ通信の分野でもエラー訂正技術は用いられている。
エラー訂正処理における訂正能力を向上させる技術として消失ポインタ（イレージャ）を用いた訂正処理（消失訂正）が知られている。
一般にエラー訂正処理は、エラー箇所の算出処理と、元データの算出処理を行うことでデータの訂正を行っているといえるが、消失訂正方式ではこのエラー訂正処理のうちのエラー箇所特定を“消失ポインタ”として与える。これにより、エラー訂正符号の有する処理能力の全てを 元データの算出処理に用いることができるようにして、エラー訂正能力の向上を図ったものである。
一般にエラー訂正処理は、エラー箇所の算出処理と、元データの算出処理を行うことでデータの訂正を行っているといえるが、消失訂正方式ではこのエラー訂正処理のうちのエラー箇所特定を“消失ポインタ”として与える。これにより、エラー訂正符号の有する処理能力の全てを 元データの算出処理に用いることができるようにして、エラー訂正能力の向上を図ったものである。
消失ポインタの生成方式としては、エラー訂正処理前のデコード処理系でのデコード結果やコード違反検出等を元に生成する方式や、エラー訂正ブロック単位としてのデータ内に消失ポインタを生成するための専用の符号をあらかじめ組み込んでおき、消失データ訂正を行う前にこの符号処理を行うことで消失ポインタを生成する方式がある。
ところで消失訂正では、消失ポインタの信頼性が重要となる。即ち消失ポインタが、正しく、エラー箇所を示していることが重要となる。消失ポインタが、エラーではない箇所を示してしまうことが生じるなど消失ポインタの信頼性が低い場合には、消失訂正により符号訂正能力をかえって悪化させる結果を招いてしまうからである。
上記特許文献１，２には、このような消失ポインタの信頼性に関する技術が開示されている。
特許文献１には、消失ポインタの有効性確認のためのテストモードを用意するといった手法が提案されている。しかしこの方法はシステムを一度テストモードに切替え、そのモードでのテスト結果により消失ポインタの有効性を判断して、その後のデータ訂正処理に反映させるという手順となる。
このため、テストモードとして消失ポインタの検証を行う動作と、通常モードとしてデータのエラー訂正処理を行う動作の切り替えが必要となり、つまりデータ再生時にポインタをリアルタイムに検証できるものではない。
またこのことから、テストモード時のポインタ評価と、実際のデータ訂正処理時のポインタ有効性との相関が保障されるとは限らない。
特許文献１には、消失ポインタの有効性確認のためのテストモードを用意するといった手法が提案されている。しかしこの方法はシステムを一度テストモードに切替え、そのモードでのテスト結果により消失ポインタの有効性を判断して、その後のデータ訂正処理に反映させるという手順となる。
このため、テストモードとして消失ポインタの検証を行う動作と、通常モードとしてデータのエラー訂正処理を行う動作の切り替えが必要となり、つまりデータ再生時にポインタをリアルタイムに検証できるものではない。
またこのことから、テストモード時のポインタ評価と、実際のデータ訂正処理時のポインタ有効性との相関が保障されるとは限らない。
特許文献２には、エラー訂正ブロック内部の情報による消失ポインタについての技術が開示されている。即ち、予め消失ポインタ生成用の訂正符号を記録フォーマットにある間隔で組み込んでおき、その間隔以上のバーストエラーに対してはこの専用符号の訂正結果により信頼性の高い消失ポインタ生成が期待できるというものである。
ところがこの場合、フォーマットで想定されている固定バースト長単位でポインタが生成され、それ以下のバーストエラーに対しては消失ポインタの信頼性がないという問題が残されている。
ところがこの場合、フォーマットで想定されている固定バースト長単位でポインタが生成され、それ以下のバーストエラーに対しては消失ポインタの信頼性がないという問題が残されている。
そこで本発明では、リアルタイム処理として消失ポインタの有効性を判断できるようにするとともに、消失ポインタの信頼性を向上させ、適切なエラー訂正が実行できるようにすることを目的とする。
本発明のエラー訂正処理装置は、入力データに対してエラー箇所を判定し、エラー箇所を示す消失ポインタを生成する消失ポインタ生成手段と、上記消失ポインタ生成手段で生成された消失ポインタの有効性を判断する有効性判断手段と、上記有効性判断手段による判断結果に基づいて、上記消失ポインタ生成手段で生成された消失ポインタを補正する消失ポインタ補正手段と、上記消失ポインタ補正手段で補正された消失ポインタを用いて入力データのエラー訂正処理を行うエラー訂正手段とを備える。
また上記入力データは、第１の符号（例えばユーザデータ）についてのエラー訂正ブロック単位内に、第２の符号（例えばＢＩＳ符号）が挿入されており、上記消失ポインタ生成手段は、上記第２の符号を抽出し、該第２の符号のエラー検出を行うことで、上記第１の符号に対する消失ポインタを生成する。
この場合、上記有効性判断手段は、エラー訂正ブロック単位の入力データから、上記第１の符号のうちの一部のデータを抽出し、抽出した一部のデータのエラー訂正処理結果を用いて、上記消失ポインタ生成手段で生成された消失ポインタの有効性を判断する。
またこの場合、上記有効性判断手段は、エラー訂正ブロック単位の入力データにおける上記第１の符号についてデインターリーブ処理を行った後のエラー訂正ブロックから、一部のデータを抽出する。
また上記有効性判断手段による上記第１の符号のうちの一部のデータの抽出は、上記エラー訂正ブロック単位内で、上記第２の符号のエラー検出に基づく消失ポインタの生成対象となる全てのデータ単位から少なくとも１符号づつ抽出されるように行われるようにする。
また、上記有効性判断手段による上記第１の符号のうちの一部のデータの抽出に関し、その抽出量を可変設定する設定手段、或いは上記有効性判断手段による消失ポインタの有効性判断の条件を可変設定する設定手段を、さらに備えるようにする。
また上記入力データは、第１の符号（例えばユーザデータ）についてのエラー訂正ブロック単位内に、第２の符号（例えばＢＩＳ符号）が挿入されており、上記消失ポインタ生成手段は、上記第２の符号を抽出し、該第２の符号のエラー検出を行うことで、上記第１の符号に対する消失ポインタを生成する。
この場合、上記有効性判断手段は、エラー訂正ブロック単位の入力データから、上記第１の符号のうちの一部のデータを抽出し、抽出した一部のデータのエラー訂正処理結果を用いて、上記消失ポインタ生成手段で生成された消失ポインタの有効性を判断する。
またこの場合、上記有効性判断手段は、エラー訂正ブロック単位の入力データにおける上記第１の符号についてデインターリーブ処理を行った後のエラー訂正ブロックから、一部のデータを抽出する。
また上記有効性判断手段による上記第１の符号のうちの一部のデータの抽出は、上記エラー訂正ブロック単位内で、上記第２の符号のエラー検出に基づく消失ポインタの生成対象となる全てのデータ単位から少なくとも１符号づつ抽出されるように行われるようにする。
また、上記有効性判断手段による上記第１の符号のうちの一部のデータの抽出に関し、その抽出量を可変設定する設定手段、或いは上記有効性判断手段による消失ポインタの有効性判断の条件を可変設定する設定手段を、さらに備えるようにする。
本発明のエラー訂正処理方法は、入力データに対してエラー箇所を判定し、エラー箇所を示す消失ポインタを生成する消失ポインタ生成ステップと、上記消失ポインタ生成ステップで生成された消失ポインタの有効性を判断する有効性判断ステップと、上記有効性判断ステップによる判断結果に基づいて、上記消失ポインタ生成ステップで生成された消失ポインタを補正する消失ポインタ補正ステップと、上記消失ポインタ補正ステップで補正された消失ポインタを用いて入力データのエラー訂正処理を行うエラー訂正ステップと、を備える。
本発明の再生装置は、記録媒体から読み出されて入力された入力データに対するエラー訂正処理装置部として、上記エラー訂正処理装置を備える。
本発明の再生装置は、記録媒体から読み出されて入力された入力データに対するエラー訂正処理装置部として、上記エラー訂正処理装置を備える。
即ち本発明では、消失ポインタについて有効性、つまりその消失ポインタが正しいか否かを判断するようにする。そして、その判断結果に基づいて消失ポインタの補正を行い、データに対する消失訂正としてのエラー訂正処理を行う。
これを例えば再生装置でのデータ再生処理においてリアルタイムで実行するが、消失ポインタの有効性判断については、入力データの一部をサンプリング（抽出）して行うことが処理時間の点で有効となる。
これを例えば再生装置でのデータ再生処理においてリアルタイムで実行するが、消失ポインタの有効性判断については、入力データの一部をサンプリング（抽出）して行うことが処理時間の点で有効となる。
本発明によれば、消失ポインタの有効性判断に基づいて消失ポインタの補正が実行され、補正された消失ポインタを用いて消失訂正としてのエラー訂正処理が行われるためる。従って信頼性の高い消失ポインタを用いた消失訂正が行われることになり、エラー訂正能力を適切なエラー訂正処理が実現されるという効果がある。
またエラー訂正処理過程において消失ポインタの有効性判断及び補正が実行されるため、例えばデータ再生時等のリアルタイムの処理として実現される。
特に消失ポインタの有効性判断は、エラー訂正ブロック単位の入力データから一部のデータを抽出し、抽出した一部のデータのエラー訂正処理結果に基づいて行われることで、処理負担は少なく、リアルタイム処理に好適である。
また消失ポインタの有効性判断のためのサンプル符号数や、有効性判断の条件が可変設定できることで、システムに合わせた設定が可能であり、柔軟な運用が可能である。
またエラー訂正処理過程において消失ポインタの有効性判断及び補正が実行されるため、例えばデータ再生時等のリアルタイムの処理として実現される。
特に消失ポインタの有効性判断は、エラー訂正ブロック単位の入力データから一部のデータを抽出し、抽出した一部のデータのエラー訂正処理結果に基づいて行われることで、処理負担は少なく、リアルタイム処理に好適である。
また消失ポインタの有効性判断のためのサンプル符号数や、有効性判断の条件が可変設定できることで、システムに合わせた設定が可能であり、柔軟な運用が可能である。
以下、本発明の実施の形態を、ブルーレイ方式のディスクに対するディスクドライブ装置の例で説明する。説明は次の順序で行う。
［１．ディスクドライブ装置の構成］
［２．ＥＣＣ処理部の構成］
［３．ＥＣＣブロック及び消失ポインタ］
［４．消失訂正処理動作］
［１．ディスクドライブ装置の構成］
［２．ＥＣＣ処理部の構成］
［３．ＥＣＣブロック及び消失ポインタ］
［４．消失訂正処理動作］
［１．ディスクドライブ装置の構成］
図１でディスクドライブ装置の構成を説明する。
記録メディアであるディスク９０は、図示しないターンテーブルに積載され、記録／再生動作時においてスピンドルモータ１２によって一定線速度（ＣＬＶ：Constant Linear Velocity）で回転駆動される。
そしてデータ記録時には光学ピックアップ（光学ヘッド）１１によって、ディスク９０上に形成されたトラックにユーザーデータがフェイズチェンジマークとして記録され、再生時にはピックアップ１１によって記録されたマークの読出が行われる。
またピックアップ１１によって、ディスク９０上のグルーブトラックのウォブリングとして埋め込まれたＡＤＩＰ（Address in Pregroove）情報の読み出しもおこなわれる。
なお、ディスク９０上には、再生専用の管理情報として例えばディスクの物理情報等がエンボスピット又はウォブリンググルーブによって記録されるが、これらの情報の読出もピックアップ１１により行われる。
図１でディスクドライブ装置の構成を説明する。
記録メディアであるディスク９０は、図示しないターンテーブルに積載され、記録／再生動作時においてスピンドルモータ１２によって一定線速度（ＣＬＶ：Constant Linear Velocity）で回転駆動される。
そしてデータ記録時には光学ピックアップ（光学ヘッド）１１によって、ディスク９０上に形成されたトラックにユーザーデータがフェイズチェンジマークとして記録され、再生時にはピックアップ１１によって記録されたマークの読出が行われる。
またピックアップ１１によって、ディスク９０上のグルーブトラックのウォブリングとして埋め込まれたＡＤＩＰ（Address in Pregroove）情報の読み出しもおこなわれる。
なお、ディスク９０上には、再生専用の管理情報として例えばディスクの物理情報等がエンボスピット又はウォブリンググルーブによって記録されるが、これらの情報の読出もピックアップ１１により行われる。
ピックアップ１１内には、レーザ光源となるレーザダイオードや、反射光を検出するためのフォトディテクタ、レーザ光の出力端となる対物レンズ、レーザ光を対物レンズを介してディスク記録面に照射し、またその反射光をフォトディテクタに導く光学系（図示せず）が形成される。レーザダイオードは、例えば波長４０５ｎｍのいわゆる青色レーザを出力する。また光学系によるＮＡは０．８５である。
ピックアップ１１内において対物レンズは二軸機構によってトラッキング方向及びフォーカス方向に移動可能に保持されている。
またピックアップ１１全体はスレッド機構１３によりディスク半径方向に移動可能とされている。
またピックアップ１１におけるレーザダイオードはレーザドライバ２３からのドライブ信号（ドライブ電流）によってレーザ発光駆動される。
ピックアップ１１内において対物レンズは二軸機構によってトラッキング方向及びフォーカス方向に移動可能に保持されている。
またピックアップ１１全体はスレッド機構１３によりディスク半径方向に移動可能とされている。
またピックアップ１１におけるレーザダイオードはレーザドライバ２３からのドライブ信号（ドライブ電流）によってレーザ発光駆動される。
ディスク９０からの反射光情報はフォトディテクタによって検出され、受光光量に応じた電気信号とされてマトリクス回路１４に供給される。
マトリクス回路１４には、フォトディテクタとしての複数の受光素子からの出力電流に対応して電流電圧変換回路、マトリクス演算／増幅回路等を備え、マトリクス演算処理により必要な信号を生成する。
例えば再生データに相当する高周波信号（再生データ信号）、サーボ制御のためのフォーカスエラー信号、トラッキングエラー信号などを生成する。
さらに、グルーブのウォブリングに係る信号、即ちウォブリングを検出する信号としてプッシュプル信号を生成する。
マトリクス回路１４から出力される再生データ信号はデータ信号処理回路１５へ、フォーカスエラー信号及びトラッキングエラー信号は光学ブロックサーボ回路２１へ、プッシュプル信号はウォブル信号処理回路２５へ、それぞれ供給される。
マトリクス回路１４には、フォトディテクタとしての複数の受光素子からの出力電流に対応して電流電圧変換回路、マトリクス演算／増幅回路等を備え、マトリクス演算処理により必要な信号を生成する。
例えば再生データに相当する高周波信号（再生データ信号）、サーボ制御のためのフォーカスエラー信号、トラッキングエラー信号などを生成する。
さらに、グルーブのウォブリングに係る信号、即ちウォブリングを検出する信号としてプッシュプル信号を生成する。
マトリクス回路１４から出力される再生データ信号はデータ信号処理回路１５へ、フォーカスエラー信号及びトラッキングエラー信号は光学ブロックサーボ回路２１へ、プッシュプル信号はウォブル信号処理回路２５へ、それぞれ供給される。
データ信号処理回路１５は、再生データ信号に対して２値化処理、ＰＬＬによる再生クロック生成処理等を行い、例えばフェイズチェンジマークとして読み出されたデータを再生して、データ復号回路１６に供給する。
データ復号回路１６は、再生時におけるデコード処理として、いわゆるＰＲＭＬ（Partial Response Maximum Likelihood）方式のイコライジングやビタビ復号処理を行って復号データ列を得る。
復号されたデータはＥＣＣ処理部１７に供給される。
データ復号回路１６は、再生時におけるデコード処理として、いわゆるＰＲＭＬ（Partial Response Maximum Likelihood）方式のイコライジングやビタビ復号処理を行って復号データ列を得る。
復号されたデータはＥＣＣ処理部１７に供給される。
ＥＣＣ処理部１７は、記録時にエラー訂正コードを付加するＥＣＣエンコード処理と、再生時にエラー訂正を行うＥＣＣデコード処理を行う。
再生時には、データ復号回路１６で復号されたデータを内部メモリに取り込んで、デインターリーブ、エラー検出／訂正処理を行い、再生データを得る。特にエラー訂正処理としては、消失ポインタを用いた消失訂正を行う。
ＥＣＣ処理部１７で再生データにまでデコードされたデータは、システムコントローラ２０の指示に基づいて読み出され、ＡＶ（Audio-Visual）システム１００に転送される。
再生時には、データ復号回路１６で復号されたデータを内部メモリに取り込んで、デインターリーブ、エラー検出／訂正処理を行い、再生データを得る。特にエラー訂正処理としては、消失ポインタを用いた消失訂正を行う。
ＥＣＣ処理部１７で再生データにまでデコードされたデータは、システムコントローラ２０の指示に基づいて読み出され、ＡＶ（Audio-Visual）システム１００に転送される。
ディスク９０上のグルーブのウォブリングに係る信号としてマトリクス回路５４から出力されるプッシュプル信号は、ウォブル信号処理回路２５においてデジタル化されたウォブルデータとされる。またＰＬＬ処理によりプッシュプル信号に同期したクロックが生成される。
ウォブルデータはＡＤＩＰ復調回路２６で復調され、ＡＤＩＰアドレスを構成するデータストリームに復調されてアドレスデコーダ１９に供給される。アドレスデコーダ１９は、供給されるデータについてのデコードを行い、アドレス値を得て、システムコントローラ２０に供給する。
ウォブルデータはＡＤＩＰ復調回路２６で復調され、ＡＤＩＰアドレスを構成するデータストリームに復調されてアドレスデコーダ１９に供給される。アドレスデコーダ１９は、供給されるデータについてのデコードを行い、アドレス値を得て、システムコントローラ２０に供給する。
記録時には、ＡＶシステム１００から記録データが転送されてくるが、その記録データはＥＣＣ処理部１７におけるメモリに送られてバッファリングされる。
この場合ＥＣＣ処理部１７は、バファリングされた記録データのエンコード処理として、エラー訂正コード付加やインターリーブ、サブコード等の付加を行う。
またＥＣＣエンコードされたデータは、記録パルス変換回路２４においてＲＬＬ（１−７）ＰＰ方式（ＲＬＬ；Run Length Limited、ＰＰ：Parity preserve/Prohibit rmtr(repeated minimum transition runlength)）の変調が施される。なお、記録時においてこれらのエンコード処理のための基準クロックとなるエンコードクロックはウォブル信号から生成したクロックを用いる。
この場合ＥＣＣ処理部１７は、バファリングされた記録データのエンコード処理として、エラー訂正コード付加やインターリーブ、サブコード等の付加を行う。
またＥＣＣエンコードされたデータは、記録パルス変換回路２４においてＲＬＬ（１−７）ＰＰ方式（ＲＬＬ；Run Length Limited、ＰＰ：Parity preserve/Prohibit rmtr(repeated minimum transition runlength)）の変調が施される。なお、記録時においてこれらのエンコード処理のための基準クロックとなるエンコードクロックはウォブル信号から生成したクロックを用いる。
記録パルス変換回路２４でのエンコード処理により生成された記録データは、レーザドライバ２３で、記録補償処理として、記録層の特性、レーザー光のスポット形状、記録線速度等に対する最適記録パワーの微調整やレーザドライブパルス波形の調整などが行われる。そしてレーザドライバ２３は、記録補償処理したレーザドライブパルスをピックアップ１１内のレーザダイオードに与えてレーザ発光駆動を実行させる。これによりディスク１に記録データに応じたピット（フェイズチェンジマーク）が形成されることになる。
なお、レーザドライバ２３は、いわゆるＡＰＣ回路（Automatic Power Control）を備え、ピックアップ１１内に設けられたレーザパワーのモニタ用ディテクタの出力によりレーザ出力パワーをモニターしながらレーザーの出力が温度などによらず一定になるように制御する。記録時及び再生時のレーザー出力の目標値はシステムコントローラ２０から与えられ、記録時及び再生時にはそれぞれレーザ出力レベルが、その目標値になるように制御する。
なお、レーザドライバ２３は、いわゆるＡＰＣ回路（Automatic Power Control）を備え、ピックアップ１１内に設けられたレーザパワーのモニタ用ディテクタの出力によりレーザ出力パワーをモニターしながらレーザーの出力が温度などによらず一定になるように制御する。記録時及び再生時のレーザー出力の目標値はシステムコントローラ２０から与えられ、記録時及び再生時にはそれぞれレーザ出力レベルが、その目標値になるように制御する。
光学ブロックサーボ回路２１は、マトリクス回路１４からのフォーカスエラー信号、トラッキングエラー信号から、フォーカス、トラッキング、スレッドの各種サーボドライブ信号を生成しサーボ動作を実行させる。
即ちフォーカスエラー信号、トラッキングエラー信号に応じてフォーカスドライブ信号、トラッキングドライブ信号を生成し、二軸ドライバ２８によりピックアップ１１内の二軸機構のフォーカスコイル、トラッキングコイルを駆動することになる。これによってピックアップ１１、マトリクス回路１４、光学ブロックサーボ回路２１、二軸ドライバ２８、二軸機構によるトラッキングサーボループ及びフォーカスサーボループが形成される。
また光学ブロックサーボ回路２１は、システムコントローラ２０からのトラックジャンプ指令に応じて、トラッキングサーボループをオフとし、ジャンプドライブ信号を出力することで、トラックジャンプ動作を実行させる。
また光学ブロックサーボ回路２１は、トラッキングエラー信号の低域成分として得られるスレッドエラー信号や、システムコントローラ２０からのアクセス実行制御などに基づいてスレッドドライブ信号を生成し、スレッドドライバ２９によりスレッド機構１３を駆動する。スレッド機構１３には、図示しないが、ピックアップ１１を保持するメインシャフト、スレッドモータ、伝達ギア等による機構を有し、スレッドドライブ信号に応じてスレッドモータを駆動することで、ピックアップ１１の所要のスライド移動が行なわれる。
即ちフォーカスエラー信号、トラッキングエラー信号に応じてフォーカスドライブ信号、トラッキングドライブ信号を生成し、二軸ドライバ２８によりピックアップ１１内の二軸機構のフォーカスコイル、トラッキングコイルを駆動することになる。これによってピックアップ１１、マトリクス回路１４、光学ブロックサーボ回路２１、二軸ドライバ２８、二軸機構によるトラッキングサーボループ及びフォーカスサーボループが形成される。
また光学ブロックサーボ回路２１は、システムコントローラ２０からのトラックジャンプ指令に応じて、トラッキングサーボループをオフとし、ジャンプドライブ信号を出力することで、トラックジャンプ動作を実行させる。
また光学ブロックサーボ回路２１は、トラッキングエラー信号の低域成分として得られるスレッドエラー信号や、システムコントローラ２０からのアクセス実行制御などに基づいてスレッドドライブ信号を生成し、スレッドドライバ２９によりスレッド機構１３を駆動する。スレッド機構１３には、図示しないが、ピックアップ１１を保持するメインシャフト、スレッドモータ、伝達ギア等による機構を有し、スレッドドライブ信号に応じてスレッドモータを駆動することで、ピックアップ１１の所要のスライド移動が行なわれる。
スピンドルサーボ回路２２はスピンドルモータ１２をＣＬＶ回転させる制御を行う。
スピンドルサーボ回路２２は、ウォブル信号に対するＰＬＬ処理で生成されるクロックを、現在のスピンドルモータ１２の回転速度情報として得、これを所定のＣＬＶ基準速度情報と比較することで、スピンドルエラー信号を生成する。
またデータ再生時においては、データ信号処理回路１５内のＰＬＬによって生成される再生クロック（デコード処理の基準となるクロック）が、現在のスピンドルモータ５２の回転速度情報となるため、これを所定のＣＬＶ基準速度情報と比較することでスピンドルエラー信号を生成することもできる。
そしてスピンドルサーボ回路２２は、スピンドルエラー信号に応じて生成したスピンドルドライブ信号を出力し、スピンドルドライバ２７によりスピンドルモータ１２のＣＬＶ回転を実行させる。
またスピンドルサーボ回路２２は、システムコントローラ２０からのスピンドルキック／ブレーキ制御信号に応じてスピンドルドライブ信号を発生させ、スピンドルモータ１２の起動、停止、加速、減速などの動作も実行させる。
スピンドルサーボ回路２２は、ウォブル信号に対するＰＬＬ処理で生成されるクロックを、現在のスピンドルモータ１２の回転速度情報として得、これを所定のＣＬＶ基準速度情報と比較することで、スピンドルエラー信号を生成する。
またデータ再生時においては、データ信号処理回路１５内のＰＬＬによって生成される再生クロック（デコード処理の基準となるクロック）が、現在のスピンドルモータ５２の回転速度情報となるため、これを所定のＣＬＶ基準速度情報と比較することでスピンドルエラー信号を生成することもできる。
そしてスピンドルサーボ回路２２は、スピンドルエラー信号に応じて生成したスピンドルドライブ信号を出力し、スピンドルドライバ２７によりスピンドルモータ１２のＣＬＶ回転を実行させる。
またスピンドルサーボ回路２２は、システムコントローラ２０からのスピンドルキック／ブレーキ制御信号に応じてスピンドルドライブ信号を発生させ、スピンドルモータ１２の起動、停止、加速、減速などの動作も実行させる。
以上のようなサーボ系及び記録再生系の各種動作はマイクロコンピュータによって形成されたシステムコントローラ２０により制御される。
システムコントローラ２０は、ＡＶシステム１００からのコマンドに応じて各種処理を実行する。
例えばＡＶシステム１００から書込命令（ライトコマンド）が出されると、システムコントローラ２０は、まず書き込むべきアドレスにピックアップ１１を移動させる。そしてＥＣＣ処理部１７、記録パルス変換回路２４により、ＡＶシステム１００から転送されてきたデータ（例えばＭＰＥＧ方式などの各種方式のビデオデータや、オーディオデータ等）について上述したようにエンコード処理を実行させる。そしてエンコードされたデータに応じてレーザドライバ２３がレーザ発光駆動することで記録が実行される。
システムコントローラ２０は、ＡＶシステム１００からのコマンドに応じて各種処理を実行する。
例えばＡＶシステム１００から書込命令（ライトコマンド）が出されると、システムコントローラ２０は、まず書き込むべきアドレスにピックアップ１１を移動させる。そしてＥＣＣ処理部１７、記録パルス変換回路２４により、ＡＶシステム１００から転送されてきたデータ（例えばＭＰＥＧ方式などの各種方式のビデオデータや、オーディオデータ等）について上述したようにエンコード処理を実行させる。そしてエンコードされたデータに応じてレーザドライバ２３がレーザ発光駆動することで記録が実行される。
また例えばＡＶシステム１００から、ディスク９０に記録されている或るデータ（ＭＰＥＧ方式のビデオデータ等）の転送を求めるリードコマンドが供給された場合は、まず指示されたアドレスを目的としてシーク動作制御を行う。即ち光学ブロックサーボ回路２１に指令を出し、シークコマンドにより指定されたアドレスをターゲットとするピックアップ１１のアクセス動作を実行させる。
その後、その指示されたデータ区間のデータをＡＶシステム１００に転送するために必要な動作制御を行う。即ちディスク９０からのデータ読出を行い、データ信号処理回路１５、データ復号回路１６、ＥＣＣ処理部１７におけるデコード／バファリング等を実行させ、要求されたデータを転送する。
その後、その指示されたデータ区間のデータをＡＶシステム１００に転送するために必要な動作制御を行う。即ちディスク９０からのデータ読出を行い、データ信号処理回路１５、データ復号回路１６、ＥＣＣ処理部１７におけるデコード／バファリング等を実行させ、要求されたデータを転送する。
なお、これらのフェイズチェンジマークによるデータの記録再生時には、システムコントローラ２０は、ウォブル信号処理回路２５，ＡＤＩＰ復調回路２６、及びアドレスデコーダ１９によって検出されるＡＤＩＰアドレスを用いてアクセスや記録再生動作の制御を行う。
ところで、この図１の例は、ＡＶシステム１００に接続されるディスクドライブ装置としたが、ディスクドライブ装置としては例えばパーソナルコンピュータ等と接続されるものとしてもよい。
さらには他の機器に接続されない形態もあり得る。その場合は、操作部や表示部が設けられたり、データ入出力のインターフェース部位の構成が、図１とは異なるものとなる。つまり、ユーザーの操作に応じて記録や再生が行われるとともに、各種データの入出力のための端子部が形成されればよい。
もちろん構成例としては他にも多様に考えられ、例えば記録専用装置、再生専用装置としての例も考えられる。
さらには他の機器に接続されない形態もあり得る。その場合は、操作部や表示部が設けられたり、データ入出力のインターフェース部位の構成が、図１とは異なるものとなる。つまり、ユーザーの操作に応じて記録や再生が行われるとともに、各種データの入出力のための端子部が形成されればよい。
もちろん構成例としては他にも多様に考えられ、例えば記録専用装置、再生専用装置としての例も考えられる。
［２．ＥＣＣ処理部の構成］
ＥＣＣ処理部１７の構成を図２に示す。なお、以下ではＥＣＣデコード系の構成及び動作を説明し、ＥＣＣエンコード系については説明を省略する。
ＥＣＣ処理部１７は、メモリ・バスコントローラ１、メインメモリ２、訂正デコード部３、消失ポインタメモリ４、消失ポインタ有効性メモリ５、消失ポインタ生成／補正部６、設定レジスタ７を有する。
ＥＣＣ処理部１７の構成を図２に示す。なお、以下ではＥＣＣデコード系の構成及び動作を説明し、ＥＣＣエンコード系については説明を省略する。
ＥＣＣ処理部１７は、メモリ・バスコントローラ１、メインメモリ２、訂正デコード部３、消失ポインタメモリ４、消失ポインタ有効性メモリ５、消失ポインタ生成／補正部６、設定レジスタ７を有する。
メモリ・バスコントローラ１は、メインメモリ２に対するデータの書き込み・読み出し制御や、デインターリーブ処理を行う。また各部の間のデータ転送動作を制御する。データ復号回路１６から供給されるデータＤＴ１は、メモリ・バスコントローラ１によってメインメモリ２に格納されるが、このときデインターリーブ処理も行われる。
訂正デコード部３は、メモリ・バスコントローラ１の制御によってメインメモリ２から供給されたデータに対してエラー訂正処理を行う。後述するが、この訂正デコード部３ではＢＩＳ（Burst Indicator Subcode）として後述するＥＣＣブロック内に付加された符号の訂正処理、消失ポインタ情報の生成、ユーザーデータのサンプルデータの訂正処理とその訂正処理結果に基づく消失ポインタの有効性判断、及びユーザーデータに対する消失ポインタを用いた消失訂正処理を行う。
消失ポインタメモリ４は、ＢＩＳ訂正結果として得られるエラー位置を、消失ポインタ情報として記憶する。
消失ポインタ有効性メモリ５は、消失ポインタの有効性判断の結果としての情報を記憶する。
訂正デコード部３は、メモリ・バスコントローラ１の制御によってメインメモリ２から供給されたデータに対してエラー訂正処理を行う。後述するが、この訂正デコード部３ではＢＩＳ（Burst Indicator Subcode）として後述するＥＣＣブロック内に付加された符号の訂正処理、消失ポインタ情報の生成、ユーザーデータのサンプルデータの訂正処理とその訂正処理結果に基づく消失ポインタの有効性判断、及びユーザーデータに対する消失ポインタを用いた消失訂正処理を行う。
消失ポインタメモリ４は、ＢＩＳ訂正結果として得られるエラー位置を、消失ポインタ情報として記憶する。
消失ポインタ有効性メモリ５は、消失ポインタの有効性判断の結果としての情報を記憶する。
消失ポインタ出力／補正部６は、消失ポインタメモリ４に記憶された消失ポインタ情報に基づいて消失ポインタ信号ＥＰを訂正デコード部３に供給する。また消失ポインタ有効性メモリ５の情報を参照して消失ポインタメモリ４の消失ポインタを補正し、補正された消失ポインタ信号ＥＰ’を訂正デコード部３に供給する。
設定レジスタ７は、消失ポインタの有効性判断のためのサンプル数や、有効性判断条件の情報が記憶される。例えばユーザー設定或いは機種に応じた設定としてシステムコントローラ２０により、これらの情報が書き込まれる。
設定レジスタ７は、消失ポインタの有効性判断のためのサンプル数や、有効性判断条件の情報が記憶される。例えばユーザー設定或いは機種に応じた設定としてシステムコントローラ２０により、これらの情報が書き込まれる。
［３．ＥＣＣブロック及び消失ポインタ］
ディスク９０から読み出されデータ復号回路１６で復号されてＥＣＣ処理部１７に供給されるデータＤＴ１としてのＥＣＣブロック構造を説明する。
まず図３で、ディスク９０に記録されるメインデータ（ユーザーデータ）に対するエラー訂正コードを説明する。
ディスク９０から読み出されデータ復号回路１６で復号されてＥＣＣ処理部１７に供給されるデータＤＴ１としてのＥＣＣブロック構造を説明する。
まず図３で、ディスク９０に記録されるメインデータ（ユーザーデータ）に対するエラー訂正コードを説明する。
ＥＣＣ（エラー訂正コード）としては、記録単位である１クラスタとなるメインデータ６４Kbytes（＝１セクターの２０４８バイト×３２セクター）に対するＬＤＣ（long distance code）と、ＢＩＳ(Burst indicator subcode)の２つがある。
図３（ａ）に示すメインデータ６４KBytesについては、図３（ｂ）のようにＥＣＣエンコードされる。即ちメインデータは、１セクタ（＝２０４８Bytes）について４BytesのＥＤＣ(error detection code)を付加し、３２セクタに対し、ＬＤＣを符号化する。ＬＤＣはＲＳ(248,216,33)、符号長２４８、データ２１６、ディスタンス３３のＲＳ(reed solomon)コードである。３０４の符号語がある。
一方、ＢＩＳは、図３（ｃ）に示す７２０Bytesのデータに対して、図３（ｄ）のようにＥＣＣエンコードされる。即ちＲＳ(62,30,33)、符号長６２、データ３０、ディスタンス３３のＲＳ(reed solomon)コードである。２４の符号語がある。
このようにＥＣＣエンコード処理でエラー訂正コードが付加されたメインデータが、インターリーブされ、その後ＲＬＬ変調されてディスク９０に記録される。
図３（ａ）に示すメインデータ６４KBytesについては、図３（ｂ）のようにＥＣＣエンコードされる。即ちメインデータは、１セクタ（＝２０４８Bytes）について４BytesのＥＤＣ(error detection code)を付加し、３２セクタに対し、ＬＤＣを符号化する。ＬＤＣはＲＳ(248,216,33)、符号長２４８、データ２１６、ディスタンス３３のＲＳ(reed solomon)コードである。３０４の符号語がある。
一方、ＢＩＳは、図３（ｃ）に示す７２０Bytesのデータに対して、図３（ｄ）のようにＥＣＣエンコードされる。即ちＲＳ(62,30,33)、符号長６２、データ３０、ディスタンス３３のＲＳ(reed solomon)コードである。２４の符号語がある。
このようにＥＣＣエンコード処理でエラー訂正コードが付加されたメインデータが、インターリーブされ、その後ＲＬＬ変調されてディスク９０に記録される。
そして再生時にＥＣＣ処理部１７に供給される再生データとしてＥＣＣブロック構造は図４のようになる。なお、この図４のＥＣＣブロック構造は、再生時にＥＣＣ処理部１７でデインターリーブされる前の物理的な配置のイメージである。
ＥＣＣブロックは、３８バイトのＬＤＣのデータと、１バイトのＢＩＳにより構成されるフレーム構造が、フレームＦ０〜Ｆ４９５の４９６フレームが連続して形成される。
１フレームは、データ（３８Bytes）、ＢＩＳ（１Byte）、データ（３８Bytes）、ＢＩＳ（１Byte）、データ（３８Bytes）が配された１５５Bytesの構造となる。つまり１フレームは３８Bytes×４の１５２Bytesのデータと、３８BytesごとにＢＩＳが１Byte挿入されて構成される。
なお図示していないが、各フレームの先頭にはフレームシンクが付加される。
ＥＣＣブロックは、３８バイトのＬＤＣのデータと、１バイトのＢＩＳにより構成されるフレーム構造が、フレームＦ０〜Ｆ４９５の４９６フレームが連続して形成される。
１フレームは、データ（３８Bytes）、ＢＩＳ（１Byte）、データ（３８Bytes）、ＢＩＳ（１Byte）、データ（３８Bytes）が配された１５５Bytesの構造となる。つまり１フレームは３８Bytes×４の１５２Bytesのデータと、３８BytesごとにＢＩＳが１Byte挿入されて構成される。
なお図示していないが、各フレームの先頭にはフレームシンクが付加される。
ＢＩＳはＬＤＣの符号より訂正能力が非常に優れた符号をもちいており、ほぼ、すべて訂正される。つまり符号長６２に対してディスタンスが３３という符号を用いている。
このため、エラーが検出されたＢＩＳのシンボルは次のように使うことができる。
ＥＣＣのデコードの際、ＥＣＣブロックに含まれる１４８８BytesのＢＩＳ、つまり図３（ｄ）の構造を抽出し、先にエラー訂正デコードする。図４のフレーム構造において隣接したＢＩＳあるいはフレームシンクの２つがエラーの場合、両者のあいだにはさまれたデータ３８Bytesはバーストエラーとみなされる。このデータ３８Bytesにはそれぞれ消失ポインタが付加される。ＬＤＣではこのエラーポインタをつかって、ポインターイレージャ訂正をおこなうことができ、ＬＤＣのみの訂正より、訂正能力を上げることができる。
このため、エラーが検出されたＢＩＳのシンボルは次のように使うことができる。
ＥＣＣのデコードの際、ＥＣＣブロックに含まれる１４８８BytesのＢＩＳ、つまり図３（ｄ）の構造を抽出し、先にエラー訂正デコードする。図４のフレーム構造において隣接したＢＩＳあるいはフレームシンクの２つがエラーの場合、両者のあいだにはさまれたデータ３８Bytesはバーストエラーとみなされる。このデータ３８Bytesにはそれぞれ消失ポインタが付加される。ＬＤＣではこのエラーポインタをつかって、ポインターイレージャ訂正をおこなうことができ、ＬＤＣのみの訂正より、訂正能力を上げることができる。
図５にＢＩＳのエラー訂正結果による消失ポインタのイメージを示す。ＢＩＳのエラー訂正結果として、図中「×」をつけた箇所がエラーであったとする。すると、そのエラーとされた２つの隣接するＢＩＳの間の３８Bytesのデータがバーストエラーとみなされ、消失ポインタＥＰとして、そのバーストエラー箇所が示されるものとなる。
消失ポインタは、このようにＢＩＳのデコード結果に基づいて生成される。
消失ポインタは、このようにＢＩＳのデコード結果に基づいて生成される。
なお、このようにＢＩＳを用いた消失ポインタの生成は、ＥＣＣブロックの内部情報を用いた生成方式といえる。
この他に、ＥＣＣブロックの外部情報を用いて消失ポインタを生成することもできる。例えばＥＣＣ処理部１７の前段のデータ復号回路１６でのビタビ復号結果、コード違反検出等を元に、消失ポインタを生成できる。図５においては、フレームＦ８，Ｆ９の部分が、ビタビ復号結果に基づいて消失ポインタＥＰが生成された例を示している。
この他に、ＥＣＣブロックの外部情報を用いて消失ポインタを生成することもできる。例えばＥＣＣ処理部１７の前段のデータ復号回路１６でのビタビ復号結果、コード違反検出等を元に、消失ポインタを生成できる。図５においては、フレームＦ８，Ｆ９の部分が、ビタビ復号結果に基づいて消失ポインタＥＰが生成された例を示している。
［４．消失訂正処理動作］
ＥＣＣ処理部１７で行われる本例の消失訂正処理について説明する。
図６は処理１〜処理１２として、消失訂正デコードまでの処理の流れを示している。図６に示す各処理について、図７〜図１６を参照しながら説明する。
ＥＣＣ処理部１７で行われる本例の消失訂正処理について説明する。
図６は処理１〜処理１２として、消失訂正デコードまでの処理の流れを示している。図６に示す各処理について、図７〜図１６を参照しながら説明する。
・処理１：再生データ検出。
ピックアップ１１によりディスク９０からデータ読出を行い、マトリクス回路１４、データ信号処理回路１５で再生データ信号を２値化するまでの処理を示している。
ピックアップ１１によりディスク９０からデータ読出を行い、マトリクス回路１４、データ信号処理回路１５で再生データ信号を２値化するまでの処理を示している。
・処理２：ビタビ復号。
２値化された再生データ信号は、データ復号回路１６でＰＲＭＬ等化及びビタビ復号が行われる。ビタビ復号により生成された復号データがＥＣＣ処理部１７に供給される。
２値化された再生データ信号は、データ復号回路１６でＰＲＭＬ等化及びビタビ復号が行われる。ビタビ復号により生成された復号データがＥＣＣ処理部１７に供給される。
・処理３：外部消失ポインタ情報記憶。
上述したように、消失ポインタをビタビ復号結果から生成する場合もある。ここではビタビ復号結果で消失ポインタを生成する処理を外部消失ポインタ情報記憶の処理として示している。外部消失ポインタ情報記憶の処理で記憶された消失ポインタの情報は図２に破線で示すようにデータ復号回路１６から消失ポインタ生成／補正部６に供給され、消失ポインタ生成に用いられる。
なお、以降の説明では消失ポインタ生成はＢＩＳデコード結果に基づいて行われる例で説明する。この外部消失ポインタ情報記憶については、消失ポインタ生成の例として挙げているのみである。もちろん消失ポインタは、ＢＩＳデコード結果とビタビ復号結果の両方を用いて生成されても良いし、一方のみでもよい。
上述したように、消失ポインタをビタビ復号結果から生成する場合もある。ここではビタビ復号結果で消失ポインタを生成する処理を外部消失ポインタ情報記憶の処理として示している。外部消失ポインタ情報記憶の処理で記憶された消失ポインタの情報は図２に破線で示すようにデータ復号回路１６から消失ポインタ生成／補正部６に供給され、消失ポインタ生成に用いられる。
なお、以降の説明では消失ポインタ生成はＢＩＳデコード結果に基づいて行われる例で説明する。この外部消失ポインタ情報記憶については、消失ポインタ生成の例として挙げているのみである。もちろん消失ポインタは、ＢＩＳデコード結果とビタビ復号結果の両方を用いて生成されても良いし、一方のみでもよい。
・処理４：デインターリーブ及びＢＩＳ抽出。
この処理４から処理１２までがＥＣＣ処理部１７で実行される処理となる。
データ復号回路１６で復号されたデータＤＴ１は、図７の矢印（ＰＳ１）として示すように、ＥＣＣ処理部１７に供給されてメインメモリ２に格納される。この際に、デインターリーブ処理とＢＩＳ抽出処理が行われる。
データ復号回路１６から供給されるデータＤＴ１は、図４に示した物理配置イメージでのＥＣＣブロック構造を持つ。このＥＣＣブロック構造のデータがメインメモリ２上で論理配置の状態にデインターリーブされるとともにＢＩＳ符号が抽出される。
この処理４から処理１２までがＥＣＣ処理部１７で実行される処理となる。
データ復号回路１６で復号されたデータＤＴ１は、図７の矢印（ＰＳ１）として示すように、ＥＣＣ処理部１７に供給されてメインメモリ２に格納される。この際に、デインターリーブ処理とＢＩＳ抽出処理が行われる。
データ復号回路１６から供給されるデータＤＴ１は、図４に示した物理配置イメージでのＥＣＣブロック構造を持つ。このＥＣＣブロック構造のデータがメインメモリ２上で論理配置の状態にデインターリーブされるとともにＢＩＳ符号が抽出される。
図１０にデインターリーブ及びＢＩＳ抽出のイメージを示す。
図１０（ａ）は、図４で説明した物理配置としてのＥＣＣブロック構造を示している。４つの各３８BytesのＬＤＣと、３つの各１ByteのＢＩＳによる１５５Bytesのフレームが４９６フレームで構成される。
図１０（ａ）は、図４で説明した物理配置としてのＥＣＣブロック構造を示している。４つの各３８BytesのＬＤＣと、３つの各１ByteのＢＩＳによる１５５Bytesのフレームが４９６フレームで構成される。
このＥＣＣブロック構造のデータから、１４８８Bytes（＝３×４９６）のＢＩＳが抽出される。
抽出された１４８８BytesのＢＩＳからは、図１０（ｃ）のように、２４個のＢＩＳ訂正ブロック（ＢＢＫ０〜ＢＢＫ２３）が形成される。
各ＢＩＳ訂正ブロック（ＢＢＫ０〜ＢＢＫ２３）は、それぞれ３０BytesのＢＩＳデータと３２バイトのＢＩＳパリティによる６２Bytesで構成される。
抽出された１４８８BytesのＢＩＳからは、図１０（ｃ）のように、２４個のＢＩＳ訂正ブロック（ＢＢＫ０〜ＢＢＫ２３）が形成される。
各ＢＩＳ訂正ブロック（ＢＢＫ０〜ＢＢＫ２３）は、それぞれ３０BytesのＢＩＳデータと３２バイトのＢＩＳパリティによる６２Bytesで構成される。
また図１０（ａ）の物理配置のＥＣＣブロック構造から、７５３９２Bytes（＝３８×４×４９６）のＬＤＣについてデインターリーブが行われ、図１０（ｂ）に示す、３０４Bytes×２４８行の構造の論理配置のＥＣＣブロックとされる。
デインターリーブについて図１１に示す。
図１１（ａ）は物理配置のＥＣＣブロック構造における各３８BytesのＬＤＣを、データ単位Ｘ０，Ｘ１，Ｘ２・・・として示している。このデータ単位Ｘ０，Ｘ１，Ｘ２・・・はＢＩＳによって区切られている単位である。即ちこれはＢＩＳから得られる消失ポインタの区切りでもある。
図１１（ｂ）は論理配置されたＥＣＣブロック構造のデータ単位Ｙ０，Ｙ１，Ｙ２・・・として示している。
データ単位Ｙ０，Ｙ１，Ｙ２・・・は、それぞれ７６Bytesである。
図１１（ａ）は物理配置のＥＣＣブロック構造における各３８BytesのＬＤＣを、データ単位Ｘ０，Ｘ１，Ｘ２・・・として示している。このデータ単位Ｘ０，Ｘ１，Ｘ２・・・はＢＩＳによって区切られている単位である。即ちこれはＢＩＳから得られる消失ポインタの区切りでもある。
図１１（ｂ）は論理配置されたＥＣＣブロック構造のデータ単位Ｙ０，Ｙ１，Ｙ２・・・として示している。
データ単位Ｙ０，Ｙ１，Ｙ２・・・は、それぞれ７６Bytesである。
デインターリーブ処理によっては、物理配置のＥＣＣブロック構造における２つの３８Bytesのデータ単位（Ｘ）がまとめられて、論理配置のＥＣＣブロック構造における１つの７６Bytesのデータ単位（Ｙ）に並び替えられる。
具体的には、図示するように、データ単位Ｘ０，Ｘ４のデータがデータ単位Ｙ０に並び替えられる。
より詳細には、図１２に示すように並び替えられる。図１２（ａ）はデータ単位Ｘ０の３８バイトをそれぞれデータ０−１、０−２・・・０−３８として示し、またデータ単位Ｘ４の３８バイトをそれぞれデータ４−１、４−２・・・４−３８として示している。
この各データについて、データ単位Ｘ０，Ｘ４から交互に取り出されてデータ単位Ｙ０として配置されていく。即ち、データ単位Ｙ０の７６Bytesは、図１２（ｂ）のように、データ０−１、データ４−１、データ０−２、データ４−２・・・データ０−３８、データ４−３８という順序で配列されたものとなる。
具体的には、図示するように、データ単位Ｘ０，Ｘ４のデータがデータ単位Ｙ０に並び替えられる。
より詳細には、図１２に示すように並び替えられる。図１２（ａ）はデータ単位Ｘ０の３８バイトをそれぞれデータ０−１、０−２・・・０−３８として示し、またデータ単位Ｘ４の３８バイトをそれぞれデータ４−１、４−２・・・４−３８として示している。
この各データについて、データ単位Ｘ０，Ｘ４から交互に取り出されてデータ単位Ｙ０として配置されていく。即ち、データ単位Ｙ０の７６Bytesは、図１２（ｂ）のように、データ０−１、データ４−１、データ０−２、データ４−２・・・データ０−３８、データ４−３８という順序で配列されたものとなる。
他のデータ単位についても同様に、
データ単位Ｘ１，Ｘ５のデータ → データ単位Ｙ１、
データ単位Ｘ２，Ｘ６のデータ → データ単位Ｙ２、
データ単位Ｘ３，Ｘ７のデータ → データ単位Ｙ３、
データ単位Ｘ８，Ｘ１２のデータ → データ単位Ｙ４、
データ単位Ｘ９，Ｘ１３のデータ → データ単位Ｙ５、
データ単位Ｘ１０，Ｘ１４のデータ → データ単位Ｙ６、
データ単位Ｘ１１，Ｘ１５のデータ → データ単位Ｙ７、
・・・というように並び替えられていく。
データ単位Ｘ１，Ｘ５のデータ → データ単位Ｙ１、
データ単位Ｘ２，Ｘ６のデータ → データ単位Ｙ２、
データ単位Ｘ３，Ｘ７のデータ → データ単位Ｙ３、
データ単位Ｘ８，Ｘ１２のデータ → データ単位Ｙ４、
データ単位Ｘ９，Ｘ１３のデータ → データ単位Ｙ５、
データ単位Ｘ１０，Ｘ１４のデータ → データ単位Ｙ６、
データ単位Ｘ１１，Ｘ１５のデータ → データ単位Ｙ７、
・・・というように並び替えられていく。
また図４（ｂ）からわかるように、論理配置のＥＣＣブロック構造では、各行で所定バイト数づつずれるようにデータ単位（Ｙ）が配置される。
例えば１行目ではデータ単位Ｙ０，Ｙ１，Ｙ２，Ｙ３が順に配置されるが、２行目の最初のデータ単位Ｙ４は、行の先頭から所定バイト数（例えば６Byte）ずれた位置を先頭として配置される。そしてデータ単位Ｙ４に続いてデータ単位Ｙ５，Ｙ６，Ｙ７が配置されるが、データ単位Ｙ７は、その後半部分が行の先頭に折り返した形で配置されることになる。
第３行目以降の行も同様に、それぞれ前の行より所定バイト数ずれた位置を先頭としてデータ単位Ｙが配置されていく。
例えば１行目ではデータ単位Ｙ０，Ｙ１，Ｙ２，Ｙ３が順に配置されるが、２行目の最初のデータ単位Ｙ４は、行の先頭から所定バイト数（例えば６Byte）ずれた位置を先頭として配置される。そしてデータ単位Ｙ４に続いてデータ単位Ｙ５，Ｙ６，Ｙ７が配置されるが、データ単位Ｙ７は、その後半部分が行の先頭に折り返した形で配置されることになる。
第３行目以降の行も同様に、それぞれ前の行より所定バイト数ずれた位置を先頭としてデータ単位Ｙが配置されていく。
図６の処理４としては、以上のようにＢＩＳ抽出とデインターリーブが行われ、ＢＩＳ符号について２４個のＢＩＳ訂正ブロックＢＢＫが形成され、また論理配置のＥＣＣブロック構造が形成される。
・処理５：ＢＩＳ符号デコード。
上述のように物理配置のＥＣＣブロック構造から抽出されたＢＩＳ符号のエラー訂正デコードを行い、消失ポインタ情報を生成する。
即ち、図１０（ｃ）のように抽出されてメインメモリ２に格納されている２４個のＢＩＳ訂正ブロック（ＢＢＫ０〜ＢＢＫ２３）が、メモリ・バスコントローラ１の制御によって訂正デコード部３に転送され（図７の矢印ＰＳ２）、各ＢＩＳ訂正ブロックＢＢＫについて訂正デコード部３でエラー検出処理が行われる。つまり３０BytesのＢＩＳデータについて３２BytesのＢＩＳパリティを用いたエラー検出処理が行われる。
そして、このＢＩＳ符号についてのエラー検出処理によって消失ポインタ情報が得られる。つまり図５で説明したように、エラーとされたＢＩＳ符号に挟まれた間のＬＤＣがバーストエラーとみなされる。
上述のように物理配置のＥＣＣブロック構造から抽出されたＢＩＳ符号のエラー訂正デコードを行い、消失ポインタ情報を生成する。
即ち、図１０（ｃ）のように抽出されてメインメモリ２に格納されている２４個のＢＩＳ訂正ブロック（ＢＢＫ０〜ＢＢＫ２３）が、メモリ・バスコントローラ１の制御によって訂正デコード部３に転送され（図７の矢印ＰＳ２）、各ＢＩＳ訂正ブロックＢＢＫについて訂正デコード部３でエラー検出処理が行われる。つまり３０BytesのＢＩＳデータについて３２BytesのＢＩＳパリティを用いたエラー検出処理が行われる。
そして、このＢＩＳ符号についてのエラー検出処理によって消失ポインタ情報が得られる。つまり図５で説明したように、エラーとされたＢＩＳ符号に挟まれた間のＬＤＣがバーストエラーとみなされる。
・処理６：内部消失ポインタ情報記憶。
上記のＢＩＳ符号デコード結果として生成された消失ポインタ情報を消失ポインタメモリ４に記憶する（図７の矢印ＰＳ３）。つまりエラー検出された隣接するＢＩＳ符号の間のＬＤＣの各バイトについて消失ポインタ情報がマップ情報として記憶される。
消失ポインタメモリ４は、例えば４×４９６bitsのメモリ領域として形成できる。つまり物理配置のＥＣＣブロック構造におけるデータ単位（Ｘ）毎で消失ポインタの有無を記憶すればよいためである。
上記のＢＩＳ符号デコード結果として生成された消失ポインタ情報を消失ポインタメモリ４に記憶する（図７の矢印ＰＳ３）。つまりエラー検出された隣接するＢＩＳ符号の間のＬＤＣの各バイトについて消失ポインタ情報がマップ情報として記憶される。
消失ポインタメモリ４は、例えば４×４９６bitsのメモリ領域として形成できる。つまり物理配置のＥＣＣブロック構造におけるデータ単位（Ｘ）毎で消失ポインタの有無を記憶すればよいためである。
・処理７：サンプル符号デコード。
処理７としてサンプル符号デコードが行われる。なお、この処理７から処理１１までについては、各処理を説明した後に図１６で処理のイメージを説明する。
処理７のサンプル符号デコードでは、上述のようにデインターリーブされた論理配置のＥＣＣブロック構造から一部のデータをサンプルし、そのサンプルした列についてエラー訂正処理を行う。
メモリ・バスコントローラ１は、論理配置のＥＣＣブロック構造から一部のデータとして所定の列にデータＤＴｓｐを抽出して、図８に矢印（ＰＳ４）として示すように訂正デコード部３に供給する。
サンプルする列とは、図１１（ｃ）に示すようなデータである。論理配置のＥＣＣブロック構造における各列は、図１１（ｃ）のように２１６Bytesのユーザーデータと３２Bytesのパリティから成る２４８Bytesのデータ構造とされているが、この１列につき２４８Bytesのデータが７６符号間隔でそれぞれ（２×ｎ）列サンプルされて訂正デコード部３に供給される。つまりＥＣＣブロックから４×（２×ｎ）列がサンプルされる。
処理７としてサンプル符号デコードが行われる。なお、この処理７から処理１１までについては、各処理を説明した後に図１６で処理のイメージを説明する。
処理７のサンプル符号デコードでは、上述のようにデインターリーブされた論理配置のＥＣＣブロック構造から一部のデータをサンプルし、そのサンプルした列についてエラー訂正処理を行う。
メモリ・バスコントローラ１は、論理配置のＥＣＣブロック構造から一部のデータとして所定の列にデータＤＴｓｐを抽出して、図８に矢印（ＰＳ４）として示すように訂正デコード部３に供給する。
サンプルする列とは、図１１（ｃ）に示すようなデータである。論理配置のＥＣＣブロック構造における各列は、図１１（ｃ）のように２１６Bytesのユーザーデータと３２Bytesのパリティから成る２４８Bytesのデータ構造とされているが、この１列につき２４８Bytesのデータが７６符号間隔でそれぞれ（２×ｎ）列サンプルされて訂正デコード部３に供給される。つまりＥＣＣブロックから４×（２×ｎ）列がサンプルされる。
図１３は、ｎ＝１としたときのサンプル例を示している。
斜線部の列として示すように論理配置のＥＣＣブロック構造から、先頭の連続した２列がサンプルされ、さらに７６符号間隔で、連続した２列づつサンプルされる。即ち、１列２１６Bytesのデータが、１つの論理配置のＥＣＣブロック構造から８列サンプルされることになる。
連続した２符号づつとする理由は、図１２で説明したように、物理配置上の２つデータ単位（Ｘ）に対して、デインターリーブ時に、論理配置のＥＣＣブロック構造のデータ単位（Ｙ）に対して交互に１Byteづつ論理配置されていくからである。
即ち、図１３のようにｎ＝１として７６符号間隔で（２×ｎ）列サンプリングしていくことは、物理配置のＥＣＣブロック構造における全てのポインタ区切りとしてのデータ単位（Ｘ０、Ｘ１，Ｘ２・・・）からｎBytes（つまり１Byte）づつ抽出したものとなる。
図１３のようにサンプルされる各列のデータを、物理配置のＥＣＣブロック構造上で示したものが図１５である。ｎ＝１として７６符号間隔で（２×ｎ）列サンプリングしていくことは、図１５のように物理配置のＥＣＣブロック構造の各データ単位（ＢＩＳ符号で区切られるデータ単位Ｘ）から図示するようなイメージで１バイトづつがサンプリングされることになる。
データ単位Ｘは、ＢＩＳ符号デコード結果による消失ポインタ情報が得られる単位であるため、全ての消失ポインタ情報の生成単位から１Byteづつがサンプリングされることを意味する。
斜線部の列として示すように論理配置のＥＣＣブロック構造から、先頭の連続した２列がサンプルされ、さらに７６符号間隔で、連続した２列づつサンプルされる。即ち、１列２１６Bytesのデータが、１つの論理配置のＥＣＣブロック構造から８列サンプルされることになる。
連続した２符号づつとする理由は、図１２で説明したように、物理配置上の２つデータ単位（Ｘ）に対して、デインターリーブ時に、論理配置のＥＣＣブロック構造のデータ単位（Ｙ）に対して交互に１Byteづつ論理配置されていくからである。
即ち、図１３のようにｎ＝１として７６符号間隔で（２×ｎ）列サンプリングしていくことは、物理配置のＥＣＣブロック構造における全てのポインタ区切りとしてのデータ単位（Ｘ０、Ｘ１，Ｘ２・・・）からｎBytes（つまり１Byte）づつ抽出したものとなる。
図１３のようにサンプルされる各列のデータを、物理配置のＥＣＣブロック構造上で示したものが図１５である。ｎ＝１として７６符号間隔で（２×ｎ）列サンプリングしていくことは、図１５のように物理配置のＥＣＣブロック構造の各データ単位（ＢＩＳ符号で区切られるデータ単位Ｘ）から図示するようなイメージで１バイトづつがサンプリングされることになる。
データ単位Ｘは、ＢＩＳ符号デコード結果による消失ポインタ情報が得られる単位であるため、全ての消失ポインタ情報の生成単位から１Byteづつがサンプリングされることを意味する。
図１４は、ｎの値を大きくしたとき（例えばｎ＝３、ｎ＝４など）としたときのサンプル例を示している。
斜線部の列として示すように論理配置のＥＣＣブロック構造から、先頭の連続した２×ｎ列がサンプルされ、さらに７６符号間隔で、連続した２×ｎ列づつサンプルされる。即ち、１列２４８Bytesのデータが、１つの論理配置のＥＣＣブロック構造から４×（２×ｎ）列（＝８×ｎ列）サンプルされることになる。
この場合は、上記説明から理解されるように、この場合は。全ての消失ポインタ情報の生成単位からｎBytesづつがサンプリングされることになる。
斜線部の列として示すように論理配置のＥＣＣブロック構造から、先頭の連続した２×ｎ列がサンプルされ、さらに７６符号間隔で、連続した２×ｎ列づつサンプルされる。即ち、１列２４８Bytesのデータが、１つの論理配置のＥＣＣブロック構造から４×（２×ｎ）列（＝８×ｎ列）サンプルされることになる。
この場合は、上記説明から理解されるように、この場合は。全ての消失ポインタ情報の生成単位からｎBytesづつがサンプリングされることになる。
これら図１３，図１４の例のように、論理配置のＥＣＣブロック構造から８×ｎ列がサンプリングされ、各列の２４８Bytesのデータについて、それぞれ訂正デコード部３でエラー訂正処理が行われる。なお、このとき次に述べる処理８により消失ポインタ信号ＥＰが訂正デコード部３に供給されるが、ここでは消失ポインタ信号ＥＰを用いないエラー訂正処理が行われる。
このエラー訂正処理の結果を用いると、全ての消失ポインタ区切り中のｎByteのデータ（ｎが２以上ならｎBytesの連続データ）に対して、ＢＩＳ符号デコード結果で得られた消失ポインタ情報の有効性を確認できるようになる。
このエラー訂正処理の結果を用いると、全ての消失ポインタ区切り中のｎByteのデータ（ｎが２以上ならｎBytesの連続データ）に対して、ＢＩＳ符号デコード結果で得られた消失ポインタ情報の有効性を確認できるようになる。
・処理８：補正前消失ポインタ発生。
上記処理６でＢＩＳ符号デコード結果で生成された消失ポインタ情報に基づいて消失ポインタ信号ＥＰを生成し、訂正デコード部３に与える。即ち図８に矢印（ＰＳ５）として示すように、消失ポインタ出力／補正部６は消失ポインタメモリ４に記憶されている消失ポインタ情報（消失ポインタの位置を示すマップ情報）を参照し、上記処理７のサンプル符号デコードでサンプリングされる列データに対応する消失ポインタ信号ＥＰを訂正デコード部３に供給する（矢印ＰＳ６）。
上記処理６でＢＩＳ符号デコード結果で生成された消失ポインタ情報に基づいて消失ポインタ信号ＥＰを生成し、訂正デコード部３に与える。即ち図８に矢印（ＰＳ５）として示すように、消失ポインタ出力／補正部６は消失ポインタメモリ４に記憶されている消失ポインタ情報（消失ポインタの位置を示すマップ情報）を参照し、上記処理７のサンプル符号デコードでサンプリングされる列データに対応する消失ポインタ信号ＥＰを訂正デコード部３に供給する（矢印ＰＳ６）。
・処理９：ポインタ有効性情報記憶。
訂正デコード部３は、処理７としてのサンプル符号デコードの結果と、処理８で供給された消失ポインタの比較処理により、消失ポインタの有効性を判断して、その有効性の判断結果の情報を消失ポインタ有効性メモリ５に記憶する（図８の矢印ＰＳ７）。例えばマップ情報として、消失ポインタが誤っている位置の情報を記憶する。
この消失ポインタ有効性メモリ５は、消失ポインタメモリ４で示される消失ポインタ位置についての有効性情報を記憶すればよいため、４×４９６bitsのメモリ領域として実現できる。
訂正デコード部３は、処理７としてのサンプル符号デコードの結果と、処理８で供給された消失ポインタの比較処理により、消失ポインタの有効性を判断して、その有効性の判断結果の情報を消失ポインタ有効性メモリ５に記憶する（図８の矢印ＰＳ７）。例えばマップ情報として、消失ポインタが誤っている位置の情報を記憶する。
この消失ポインタ有効性メモリ５は、消失ポインタメモリ４で示される消失ポインタ位置についての有効性情報を記憶すればよいため、４×４９６bitsのメモリ領域として実現できる。
・処理１０：消失ポインタ補正。
消失ポインタ有効性メモリ５の情報を用いて、消失ポインタメモリ４の情報に基づく消失ポインタ信号の補正を行う。
即ち、消失ポインタ出力／補正部６は、消失ポインタメモリ４の情報を参照して生成する消失ポインタ信号（図９の矢印ＰＳ８）を、消失ポインタ有効性メモリ５の情報を参照して補正し（図９の矢印ＰＳ９）、補正した消失ポインタ信号ＥＰ’を訂正デコード部３に供給する（図９の矢印ＰＳ１０）。
消失ポインタ有効性メモリ５の情報を用いて、消失ポインタメモリ４の情報に基づく消失ポインタ信号の補正を行う。
即ち、消失ポインタ出力／補正部６は、消失ポインタメモリ４の情報を参照して生成する消失ポインタ信号（図９の矢印ＰＳ８）を、消失ポインタ有効性メモリ５の情報を参照して補正し（図９の矢印ＰＳ９）、補正した消失ポインタ信号ＥＰ’を訂正デコード部３に供給する（図９の矢印ＰＳ１０）。
・処理１１：データ消失訂正デコード。
デインターリーブされた論理配置のＥＣＣブロック構造のデータに対して消失訂正としてのエラー訂正処理を行う。
即ちメモリ・バスコントローラ１の制御により、メインメモリ２に格納された論理配置のＥＣＣブロック構造から、全ての列データが読み出され、順次訂正デコード部３に供給される（図９の矢印ＰＳ１１）。
訂正デコード部３は、この供給されたデータに対して、消失ポインタ出力／補正部６から供給される補正された消失ポインタ信号ＥＰ’を用いて消失訂正処理を行う。
訂正処理されたデータは、メモリ・バスコントローラ１の制御によってメインメモリ２に格納され（図９の矢印ＰＳ１２）、所定タイミングで読み出されて再生データＤＴ２として出力される（図９の矢印ＰＳ１３）。例えば図１のＡＶシステム１００に転送出力される。
デインターリーブされた論理配置のＥＣＣブロック構造のデータに対して消失訂正としてのエラー訂正処理を行う。
即ちメモリ・バスコントローラ１の制御により、メインメモリ２に格納された論理配置のＥＣＣブロック構造から、全ての列データが読み出され、順次訂正デコード部３に供給される（図９の矢印ＰＳ１１）。
訂正デコード部３は、この供給されたデータに対して、消失ポインタ出力／補正部６から供給される補正された消失ポインタ信号ＥＰ’を用いて消失訂正処理を行う。
訂正処理されたデータは、メモリ・バスコントローラ１の制御によってメインメモリ２に格納され（図９の矢印ＰＳ１２）、所定タイミングで読み出されて再生データＤＴ２として出力される（図９の矢印ＰＳ１３）。例えば図１のＡＶシステム１００に転送出力される。
つまり、本例のエラー訂正処理では、処理４，処理５，処理６で、入力されたデータＤＴ１に対してＢＩＳ符号デコードによりエラー箇所を判定し、エラー箇所を示す消失ポインタが生成される。（消失ポインタ生成手段）
また処理７，処理８，処理９で、消失ポインタの有効性が判断される。（有効性判断手段）
そして処理１０として、有効性判断結果に基づいて消失ポインタを補正する。（消失ポインタ補正手段）
最後に処理１１で、補正された消失ポインタを用いてデータＤＴ１のエラー訂正処理を行うものとなる。（エラー訂正手段）
また処理７，処理８，処理９で、消失ポインタの有効性が判断される。（有効性判断手段）
そして処理１０として、有効性判断結果に基づいて消失ポインタを補正する。（消失ポインタ補正手段）
最後に処理１１で、補正された消失ポインタを用いてデータＤＴ１のエラー訂正処理を行うものとなる。（エラー訂正手段）
処理７，処理８，処理９，処理１０，処理１１の処理イメージを図１６で説明する。
図１６（ａ）は、処理６で消失ポインタ情報が記憶された消失ポインタメモリ４を示している。
処理７，処理８，処理９では、論理配置のＥＣＣブロック構造から８×ｎ個の列データがサンプリングされ、訂正デコード部３に供給されるとともに、消失ポインタメモリ５の情報に基づいて消失ポインタ信号ＥＰが訂正デコード部３に供給される。
ここで、サンプルされた列のデータＤＴｓｐに対する消失ポインタ信号ＥＰとして図１６（ｂ）に示す信号が発生されたとする。この消失ポインタ信号ＥＰでは、消失ポインタｅｐ１、ｅｐ２、ｅｐ３により、データＤＴｓｐ上で「×」を付した位置がエラーであると示しているとする。
図１６（ａ）は、処理６で消失ポインタ情報が記憶された消失ポインタメモリ４を示している。
処理７，処理８，処理９では、論理配置のＥＣＣブロック構造から８×ｎ個の列データがサンプリングされ、訂正デコード部３に供給されるとともに、消失ポインタメモリ５の情報に基づいて消失ポインタ信号ＥＰが訂正デコード部３に供給される。
ここで、サンプルされた列のデータＤＴｓｐに対する消失ポインタ信号ＥＰとして図１６（ｂ）に示す信号が発生されたとする。この消失ポインタ信号ＥＰでは、消失ポインタｅｐ１、ｅｐ２、ｅｐ３により、データＤＴｓｐ上で「×」を付した位置がエラーであると示しているとする。
処理７のサンプル符号デコードは、消失ポインタ信号ＥＰを用いないで行われるが、データＤＴｓｐについてのサンプル符号デコード結果が図１６（ｃ）のようであったとする。「△」は、訂正処理により訂正された符号、「○」は訂正処理前後で値が変わらなかった符号、つまり元々エラーではなかった符号を示している。
ここで図１６（ｂ）の補正前の消失ポインタ信号ＥＰと、図１６（ｃ）のデコード結果を比較すると、消失ポインタの有効性が判断できる。即ち消失ポインタが示す符号は、エラーが生じた符号であるはずなので、消失ポインタ信号ＥＰの消失ポインタｅｐ１、ｅｐ２、ｅｐ３で示される符号は、図１６（ｃ）のデコード結果として「△」、つまり値の訂正が行われた符号となるはずである。
ところが、図１６（ｂ）の消失ポインタｅｐ２で示される符号は、図１６（ｃ）で「○」となっており、即ち元々エラーがなかった符号とされている。この場合消失ポインタｅｐ２が正しくないと判断できることになる。
つまり消失ポインタメモリ４の情報から生成された消失ポインタ信号ＥＰと、サンプル符号デコード結果を比較することで、図１６（ｄ）に「●」として示すように消失ポインタが正しくない符号、つまり消失ポインタが付されているが、その消失ポインタが有効でない符号が判別できる。換言すれば、有効でない消失ポインタを判別できる。
このような有効でない消失ポインタの情報が、処理９として消失ポインタ有効性メモリ５（図１６（ｅ））に記憶される。
ここで図１６（ｂ）の補正前の消失ポインタ信号ＥＰと、図１６（ｃ）のデコード結果を比較すると、消失ポインタの有効性が判断できる。即ち消失ポインタが示す符号は、エラーが生じた符号であるはずなので、消失ポインタ信号ＥＰの消失ポインタｅｐ１、ｅｐ２、ｅｐ３で示される符号は、図１６（ｃ）のデコード結果として「△」、つまり値の訂正が行われた符号となるはずである。
ところが、図１６（ｂ）の消失ポインタｅｐ２で示される符号は、図１６（ｃ）で「○」となっており、即ち元々エラーがなかった符号とされている。この場合消失ポインタｅｐ２が正しくないと判断できることになる。
つまり消失ポインタメモリ４の情報から生成された消失ポインタ信号ＥＰと、サンプル符号デコード結果を比較することで、図１６（ｄ）に「●」として示すように消失ポインタが正しくない符号、つまり消失ポインタが付されているが、その消失ポインタが有効でない符号が判別できる。換言すれば、有効でない消失ポインタを判別できる。
このような有効でない消失ポインタの情報が、処理９として消失ポインタ有効性メモリ５（図１６（ｅ））に記憶される。
処理１０の消失ポインタ補正では、図１６（ｅ）の消失ポインタ有効性メモリ５の情報を参照して、消失ポインタ出力／補正部６が、消失ポインタメモリ４の情報に基づいて生成する消失ポインタ信号ＥＰを補正する。即ち有効でないと判断された消失ポインタを削除する補正を行う。そして補正された消失ポインタ信号ＥＰ’を訂正デコード部３に供給する。
処理１１として、図１６（ｆ）に示すように、有効でないと判断された消失ポインタｅｐ２が削除されるように補正された消失ポインタ信号ＥＰ’を用いて、論理配置のＥＣＣブロック構造のデータに対して消失訂正処理が行われることになる。この場合、消失ポインタ信号ＥＰ’における消失ポインタｅｐ１，ｅｐ３は信頼できるものとなるため、その消失ポインタｅｐ１，ｅｐ３によって「×」で示される符号をエラーと判断して行われる消失訂正は、消失ポインタを用いない通常の訂正処理よりも訂正能力が高いものとなる。
換言すれば、信頼できる消失ポインタを用いた消失訂正となるため、消失訂正能力を最大限に活用することが可能となる。
処理１１として、図１６（ｆ）に示すように、有効でないと判断された消失ポインタｅｐ２が削除されるように補正された消失ポインタ信号ＥＰ’を用いて、論理配置のＥＣＣブロック構造のデータに対して消失訂正処理が行われることになる。この場合、消失ポインタ信号ＥＰ’における消失ポインタｅｐ１，ｅｐ３は信頼できるものとなるため、その消失ポインタｅｐ１，ｅｐ３によって「×」で示される符号をエラーと判断して行われる消失訂正は、消失ポインタを用いない通常の訂正処理よりも訂正能力が高いものとなる。
換言すれば、信頼できる消失ポインタを用いた消失訂正となるため、消失訂正能力を最大限に活用することが可能となる。
以上のように本例では、サンプル符号デコードによって消失ポインタ区切り毎の消失ポインタの評価を行い、有効性が認められなかった消失ポインタについては、ＢＩＳ符号デコード結果で得られた元の消失ポインタ情報より削除するようにポインタ補正を行い、有効性の認められた消失ポインタのみを用いて消失訂正を行うことで、信頼性の高いエラー訂正処理が実現される。
またリアルタイムに消失ポインタの有効性が判断されるため、再生装置の動作として好適であると共に、有効性の判断と、消失訂正で用いる消失ポインタの相関性が確保され、信頼性の高い動作となる。
またリアルタイムに消失ポインタの有効性が判断されるため、再生装置の動作として好適であると共に、有効性の判断と、消失訂正で用いる消失ポインタの相関性が確保され、信頼性の高い動作となる。
なおリアルタイム性を確保するには、消失ポインタの有効性判断の処理負担が軽く、迅速に実行できることが必要であるが、特に本例ではサンプル符号デコード処理により消失ポインタの有効性判断を行っている。そして上述のようにインターリーブ、デインターリーブの構造を利用して効率的に８×ｎ列をサンプルしてサンプル符号デコードを行うことで、有効性判断を行うことでの処理が圧迫されることを防止している。
処理時間として、（８×ｎ）列のサンプル訂正処理にかかる時間が１つのＥＣＣブロック処理期間中に占める割合は、
（８×ｎ）／３０４＝ｎ／３８
である。例えばｎ＝４として、消失ポインタ区切り中、連続４Bytesのデータをサンプルした場合でも１０％ 程度のレイテンシー増加で抑えることができる。
もちろん、ｎ＝１、ｎ＝２とすれば、より処理負担は小さくなるが、ｎの値を大きくするほど、消失ポインタの有効性判断の信頼性が高くなる。
従ってシステムの処理能力に応じて、ｎの値が設定されればよい。
処理時間として、（８×ｎ）列のサンプル訂正処理にかかる時間が１つのＥＣＣブロック処理期間中に占める割合は、
（８×ｎ）／３０４＝ｎ／３８
である。例えばｎ＝４として、消失ポインタ区切り中、連続４Bytesのデータをサンプルした場合でも１０％ 程度のレイテンシー増加で抑えることができる。
もちろん、ｎ＝１、ｎ＝２とすれば、より処理負担は小さくなるが、ｎの値を大きくするほど、消失ポインタの有効性判断の信頼性が高くなる。
従ってシステムの処理能力に応じて、ｎの値が設定されればよい。
ところで、図２に示した設定レジスタ７には、消失ポインタの有効性判断のためのサンプル数や、有効性判断条件の情報が記憶されると述べた。
消失ポインタの有効性判断のためのサンプル数としては、上記ｎの値が設定される。設定レジスタ７にｎの値を記憶させることで、ｎの値を、システム構成・状態・レイテンシーを考慮して可変設定することが可能である。
消失ポインタの有効性判断のためのサンプル数としては、上記ｎの値が設定される。設定レジスタ７にｎの値を記憶させることで、ｎの値を、システム構成・状態・レイテンシーを考慮して可変設定することが可能である。
またサンプル符号デコード結果に基づく消失ポインタの有効性判断についても、その判断条件を設定レジスタ７の設定値で可変設定することが可能である。
例えば、８×ｎBytesをサンプルにおいてｎを３以上とするとして、物理配置のＥＣＣブロック構造における各データ単位（Ｘ）から各３バイト以上づつがサンプリングされるとしたとき、
１）消失ポインタが示す連続するｎBytes全てがエラーであったときに、その消失ポインタが有効。
２）消失ポインタが示す連続するｎBytesのうち、(ｎ−１)Bytesがエラーであったときに、その消失ポインタが有効。
３）消失ポインタが示す連続するｎBytesのうち、(ｎ−２)Bytesがエラーであったときに、その消失ポインタが有効。
というような有効性判断条件を選択設定できるようにする。
このように有効性判断条件もシステム構成・状態・エラー訂正能力等を考慮して可変設定することで、システムに適した処理を実現できる。
例えば、８×ｎBytesをサンプルにおいてｎを３以上とするとして、物理配置のＥＣＣブロック構造における各データ単位（Ｘ）から各３バイト以上づつがサンプリングされるとしたとき、
１）消失ポインタが示す連続するｎBytes全てがエラーであったときに、その消失ポインタが有効。
２）消失ポインタが示す連続するｎBytesのうち、(ｎ−１)Bytesがエラーであったときに、その消失ポインタが有効。
３）消失ポインタが示す連続するｎBytesのうち、(ｎ−２)Bytesがエラーであったときに、その消失ポインタが有効。
というような有効性判断条件を選択設定できるようにする。
このように有効性判断条件もシステム構成・状態・エラー訂正能力等を考慮して可変設定することで、システムに適した処理を実現できる。
図６に処理１２として示す補正ストラテジ設定とは、このように設定レジスタ７の設定値によりサンプル数や有効性判断条件を可変設定する処理を示している。これによりシステムに合わせた柔軟な運用が可能となる。
以上実施の形態を説明してきたが、本発明は、ブルーレイディスクシステム以外の再生装置、或いはエラー訂正処理装置、エラー訂正処理方法としても適用できる。
例えばＣＤ、ＤＶＤ等の光ディスクに対する再生装置やそのエラー訂正処理装置、更にはＨＤＤ等におけるエラー訂正処理部としても適用できる。
また記録媒体から再生したデータのエラー訂正処理に限らず、例えば通信装置において受信したデータのエラー訂正処理などにも本発明は適用できる。
例えばＣＤ、ＤＶＤ等の光ディスクに対する再生装置やそのエラー訂正処理装置、更にはＨＤＤ等におけるエラー訂正処理部としても適用できる。
また記録媒体から再生したデータのエラー訂正処理に限らず、例えば通信装置において受信したデータのエラー訂正処理などにも本発明は適用できる。
１ メモリ・バスコントローラ、２ メインメモリ、３ 訂正デコード部、４ 消失ポインタメモリ、５ 消失ポインタ有効性メモリ、６ 消失ポインタ生成／補正部、７ 設定レジスタ、１６ データ復号回路、１７ ＥＣＣ処理部、２０ システムコントローラ
Claims (9)
- 入力データに対してエラー箇所を判定し、エラー箇所を示す消失ポインタを生成する消失ポインタ生成手段と、
上記消失ポインタ生成手段で生成された消失ポインタの有効性を判断する有効性判断手段と、
上記有効性判断手段による判断結果に基づいて、上記消失ポインタ生成手段で生成された消失ポインタを補正する消失ポインタ補正手段と、
上記消失ポインタ補正手段で補正された消失ポインタを用いて入力データのエラー訂正処理を行うエラー訂正手段と、
を備えたことを特徴とするエラー訂正処理装置。 - 上記入力データは、第１の符号についてのエラー訂正ブロック単位内に、第２の符号が挿入されており、
上記消失ポインタ生成手段は、上記第２の符号を抽出し、該第２の符号のエラー検出を行うことで、上記第１の符号に対する消失ポインタを生成することを特徴とする請求項１に記載のエラー訂正処理装置。 - 上記有効性判断手段は、エラー訂正ブロック単位の入力データから、上記第１の符号のうちの一部のデータを抽出し、抽出した一部のデータのエラー訂正処理結果を用いて、上記消失ポインタ生成手段で生成された消失ポインタの有効性を判断することを特徴とする請求項２に記載のエラー訂正処理装置。
- 上記有効性判断手段は、エラー訂正ブロック単位の入力データにおける上記第１の符号についてデインターリーブ処理を行った後のエラー訂正ブロックから、一部のデータを抽出することを特徴とする請求項３に記載のエラー訂正処理装置。
- 上記有効性判断手段による上記第１の符号のうちの一部のデータの抽出は、上記エラー訂正ブロック単位内で、上記第２の符号のエラー検出に基づく消失ポインタの生成対象となる全てのデータ単位から少なくとも１符号づつ抽出されるように行われることを特徴とする請求項３に記載のエラー訂正処理装置。
- 上記有効性判断手段による上記第１の符号のうちの一部のデータの抽出に関し、その抽出量を可変設定する設定手段を、さらに備えたことを特徴とする請求項３に記載のエラー訂正処理装置。
- 上記有効性判断手段による消失ポインタの有効性判断の条件を可変設定する設定手段を、さらに備えたことを特徴とする請求項３に記載のエラー訂正処理装置。
- 入力データに対してエラー箇所を判定し、エラー箇所を示す消失ポインタを生成する消失ポインタ生成ステップと、
上記消失ポインタ生成ステップで生成された消失ポインタの有効性を判断する有効性判断ステップと、
上記有効性判断ステップによる判断結果に基づいて、上記消失ポインタ生成ステップで生成された消失ポインタを補正する消失ポインタ補正ステップと、
上記消失ポインタ補正ステップで補正された消失ポインタを用いて入力データのエラー訂正処理を行うエラー訂正ステップと、
を備えたことを特徴とするエラー訂正処理方法。 - 記録媒体から読み出されて入力された入力データに対してエラー箇所を判定し、エラー箇所を示す消失ポインタを生成する消失ポインタ生成手段と、
上記消失ポインタ生成手段で生成された消失ポインタの有効性を判断する有効性判断手段と、
上記有効性判断手段による判断結果に基づいて、上記消失ポインタ生成手段で生成された消失ポインタを補正する消失ポインタ補正手段と、
上記消失ポインタ補正手段で補正された消失ポインタを用いて入力データのエラー訂正処理を行うエラー訂正手段と、
を備えたことを特徴とする再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005194171A JP4577123B2 (ja) | 2005-07-01 | 2005-07-01 | エラー訂正処理装置、エラー訂正処理方法、再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005194171A JP4577123B2 (ja) | 2005-07-01 | 2005-07-01 | エラー訂正処理装置、エラー訂正処理方法、再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007012202A true JP2007012202A (ja) | 2007-01-18 |
| JP4577123B2 JP4577123B2 (ja) | 2010-11-10 |
Family
ID=37750463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005194171A Expired - Fee Related JP4577123B2 (ja) | 2005-07-01 | 2005-07-01 | エラー訂正処理装置、エラー訂正処理方法、再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4577123B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009140534A (ja) * | 2007-12-04 | 2009-06-25 | Sony Corp | 復号方法および復号装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0530469A (ja) * | 1991-07-19 | 1993-02-05 | Matsushita Electric Ind Co Ltd | デイジタル信号復号装置 |
| JP2000113607A (ja) * | 1998-10-02 | 2000-04-21 | Hitachi Ltd | 積符号誤り訂正装置および訂正方法 |
| JP2003036608A (ja) * | 2001-07-19 | 2003-02-07 | Matsushita Electric Ind Co Ltd | 光ディスク、光ディスク装置、エラー訂正フォーマットおよびデータ記録再生方法 |
| JP2003123394A (ja) * | 2001-07-19 | 2003-04-25 | Matsushita Electric Ind Co Ltd | データ記録方法、記録媒体、および再生装置 |
-
2005
- 2005-07-01 JP JP2005194171A patent/JP4577123B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0530469A (ja) * | 1991-07-19 | 1993-02-05 | Matsushita Electric Ind Co Ltd | デイジタル信号復号装置 |
| JP2000113607A (ja) * | 1998-10-02 | 2000-04-21 | Hitachi Ltd | 積符号誤り訂正装置および訂正方法 |
| JP2003036608A (ja) * | 2001-07-19 | 2003-02-07 | Matsushita Electric Ind Co Ltd | 光ディスク、光ディスク装置、エラー訂正フォーマットおよびデータ記録再生方法 |
| JP2003123394A (ja) * | 2001-07-19 | 2003-04-25 | Matsushita Electric Ind Co Ltd | データ記録方法、記録媒体、および再生装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009140534A (ja) * | 2007-12-04 | 2009-06-25 | Sony Corp | 復号方法および復号装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4577123B2 (ja) | 2010-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3998307B2 (ja) | 磁気ディスク装置及び磁気ディスク装置のエラー訂正方法 | |
| US7706231B2 (en) | Read-only recording medium, reproduction apparatus and reproduction method | |
| KR100452570B1 (ko) | 데이터기록/재생장치및방법과데이터기록매체 | |
| JP2007334954A (ja) | 再生装置、再生方法 | |
| JP4598355B2 (ja) | ディスクドライブ装置、プリピット検出方法 | |
| JP4209953B2 (ja) | データ記録／再生装置および方法、並びにディスク状記録媒体 | |
| JP4337341B2 (ja) | 再生専用記録媒体、再生装置、再生方法、ディスク製造方法 | |
| US20110103202A1 (en) | Optical disk unit and reproduction method therefor | |
| JP4577123B2 (ja) | エラー訂正処理装置、エラー訂正処理方法、再生装置 | |
| JP4839966B2 (ja) | 再生装置、シンク信号検出方法 | |
| JP2007080408A (ja) | 情報記録再生装置及びそのデータ再生方法、並びにその光ディスク | |
| US8638648B2 (en) | Information erasing device and information erasing method | |
| JP5113670B2 (ja) | 記録変調回路および記録変調方法ならびに光ディスク装置および光ディスク記録方法 | |
| US20090092018A1 (en) | Recording modulation circuit, recording modulation method and optical disk apparatus | |
| JP2004079030A (ja) | ディスクドライブ装置、アドレス検出方法 | |
| JP4981130B2 (ja) | データ変調ルールのバリエーションにより光ディスクデータに第二のコードを埋め込む方法及びシステム | |
| JP2008123648A (ja) | データ符号化回路および光ディスク装置 | |
| JP4775401B2 (ja) | 再生専用記録媒体、再生装置、再生方法、ディスク製造方法 | |
| JP2008108289A (ja) | データ符号化回路および光ディスク装置 | |
| JP4484813B2 (ja) | 再生装置、記録装置、再生方法、及び記録方法 | |
| JP4504591B2 (ja) | 光ディスク記録方法及び記録再生装置 | |
| JP2010049771A (ja) | データ記録再生装置 | |
| JP2002050110A (ja) | ディスクドライブ装置、記録媒体 | |
| JP2004227644A (ja) | ディスクドライブ装置、プリピット検出方法 | |
| JP2004039111A (ja) | ディスク記録装置及び方法、ディスク再生装置及び方法、並びにディスク記録再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080627 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100706 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100727 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100809 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |