JP2007012041A5 - - Google Patents

Claims (7)

1. リーダ／ライタからの通信信号より、受信データの開始を示す信号、前記受信データ、及び前記受信データの終了を示す信号を識別して抽出する受信回路と、
   前記受信データに従って演算処理を行い、送信データを生成する演算回路と、
   前記送信データの開始を示す信号、前記送信データ、及び前記送信データの終了を示す信号から前記リーダ／ライタへの通信信号を生成する送信回路と、
   受信処理状態、演算処理状態、または送信処理状態のいずれか一の状態を示す状態制御レジスタとを有し、
   前記状態制御レジスタが前記受信処理状態のとき、前記受信回路が動作するとともに前記演算回路及び前記送信回路が停止しており、
   前記状態制御レジスタが前記演算処理状態のとき、前記演算回路が動作するとともに前記受信回路及び前記送信回路が停止しており、
   前記状態制御レジスタが前記送信処理状態のとき、前記送信回路が動作するとともに前記受信回路及び前記演算回路が停止していることを特徴とする半導体装置。
2. 請求項１において、
   前記状態制御レジスタは、
   前記受信データの終了を示す信号を受信したときに前記受信処理状態から前記演算処理状態に変化し、
   前記演算処理回路において前記演算処理が終了したときに前記演算処理状態から前記送信処理状態に変化し、
   前記送信データの送信終了時に前記送信処理状態から前記受信処理状態に変化することを特徴とする半導体装置。
3. 請求項１または２において、
   前記演算回路における電源線と前記演算回路以外の回路における電源線とは、互いに独立した電源線であることを特徴とする半導体装置。
4. 請求項１乃至３のいずれか一において、
   前記演算回路が停止しているとき、前記演算回路における電源線と電源回路との電気的接続が遮断されていることを特徴とする半導体装置。
5. 請求項１乃至４のいずれか一において、前記状態制御レジスタは、前記受信データまたは前記送信データを保存する機能を有することを特徴とする半導体装置。
6. 請求項１乃至５のいずれか一において、前記受信回路、前記演算回路、前記送信回路、及び前記状態制御レジスタは、ガラス基板上において薄膜トランジスタで形成されていることを特徴とする半導体装置。
7. 請求項１乃至５のいずれか一において、前記受信回路、前記演算回路、前記送信回路、及び前記状態制御レジスタは、プラスチック基板上において薄膜トランジスタで形成されていることを特徴とする半導体装置。