JP2007005510A

JP2007005510A - 半導体装置およびその製造方法

Info

Publication number: JP2007005510A
Application number: JP2005182845A
Authority: JP
Inventors: Yukiko Hashimoto; 由紀子橋本
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2005-06-23
Filing date: 2005-06-23
Publication date: 2007-01-11
Anticipated expiration: 2025-06-23
Also published as: JP4361517B2

Abstract

【課題】現有の製造装置および材料を変更することなく、半導体チップのダイシングの際、および樹脂封止の際の膜剥離を防止する。
【解決手段】基板上に、複数の半導体素子を集積して形成する。次に、複数の半導体素子が集積して形成された素子形成領域の周縁部の少なくとも一部において、積層された複数の絶縁膜層のうちの少なくとも一層を貫通するように凹状に犠牲剥離パターン３１３を形成する。次に、溝部上を覆うように、素子形成領域上に表面保護膜３１４を形成する。ここで、表面保護膜を形成する際には、表面保護膜は犠牲剥離パターンの内部に空孔部を有するように犠牲剥離パターン内を埋め込む。これにより、ダイシング時あるいは樹脂封止時にこの犠牲剥離パターンが犠牲剥離領域となり、膜剥離を防止する。
【選択図】図３

Description

本発明は、低誘電率（Ｌｏｗ−ｋ）膜を備える半導体装置およびその製造方法に関し、特に、Ｌｏｗ−ｋ膜を層間膜に用いた大規模集積回路（ＬＳＩ）についての半導体装置およびその製造方法に関するものである。

現在ＬＳＩは産業の各分野において多用されているが、今後、更に膨大な情報を高速に処理することが要求されるようになってくる。これまではトランジスタの小型化がＬＳＩの性能を決めていたが、近年は回路内の抵抗や容量（ＲＣ：Ｒｅｓｉｓｔａｎｃｅ、Ｃａｐａｃｉｔａｎｃｅ）における遅延が問題となり、微細化だけでなく、個々のトランジスタを相互に接続する配線の抵抗と配線間の絶縁材料の容量とが問題となってきているのが現状である。

この問題に対応すべく、配線はアルミニウム（Ａｌ）から銅（Ｃｕ）へ、絶縁材料はシリコン酸化膜から、Ｌｏｗ−ｋ膜へと変更してきている。

しかしながら、一般に、Ｌｏｗ−ｋ膜は膜密度が低いため、下層材料との密着強度が弱く、半導体チップのダイシングの際、また、樹脂封止時における樹脂が硬化収縮する際に、剥離しやすい。その結果、この層間膜剥離は周辺の配線を断線させ、配線不良を引き起こし、歩留まりを低下させる問題が起きている。

一方、従来、上記問題点を解決するため以下の２つの対応策が行われてきた。

第１の対策は、Ｌｏｗ−ｋ膜中にプラグなどの強度の高いものを埋め込むことにより、膜剥離を防止する方法である（例えば、特許文献１参照）。実際、この方法は工程の追加がなく、現在多用されている。

第２の対策は、Ｌｏｗ−ｋ膜との密着性が高い材料を用いて、製造工程中の膜剥離を防止する方法である。この対策法については現在開発段階にある。
特開２００１−２６７３２３号公報

しかしながら、上記した第１の対策法では、ＣＭＰ時において膜剥離を引き起こす問題がある。また、製造工程の最終段階において追加できるものではない。また、第２の対策法では、Ｌｏｗ−ｋ膜との密着性が高い材料を開発することに関して様々な試みがなされているが、現在はまだ、樹脂封止の際の膜剥離を防止するには至っていない。

したがって、本発明の目的は、上記課題に鑑み、現有の製造装置および材料を変更することなく、半導体チップのダイシングの際、および樹脂封止の際の膜剥離を防止することが可能な、半導体装置およびその製造方法を提供することである。

上記課題を解決するために、本発明の請求項１記載の半導体装置は、複数の半導体素子が集積して形成された素子形成領域の周縁部の少なくとも一部において、前記素子形成領域に積層された複数の絶縁膜層のうちの少なくとも一層を貫通するように凹状に形成された犠牲剥離パターンと、前記犠牲剥離パターン上を覆うように、前記素子形成領域上に形成された表面保護膜とを備え、前記表面保護膜は、前記犠牲剥離パターンの内部に空孔部を有するように前記犠牲剥離パターン内を埋め込んでいる。

請求項２記載の半導体装置は、複数の半導体素子が集積して形成された素子形成領域の周縁部の少なくとも一部において、前記素子形成領域に積層された複数の絶縁膜層のうちの少なくとも一層を貫通するように凹状に形成された犠牲剥離パターンと、前記犠牲剥離パターン上を覆うように、前記素子形成領域上に形成された表面保護膜とを備え、前記表面保護膜は、前記犠牲剥離パターンの内面に沿うように前記犠牲剥離パターン内を覆っている。

請求項３記載の半導体装置は、請求項１または２記載の半導体装置において、前記犠牲剥離パターンが形成された前記絶縁膜層はＬｏｗ−ｋ膜からなる。

請求項４記載の半導体装置は、請求項３記載の半導体装置において、前記Ｌｏｗ−ｋ膜の比誘電率は３．９未満である。

請求項５記載の半導体装置は、請求項１，２，３または４記載の半導体装置において、前記犠牲剥離パターンは、前記素子形成領域の周縁部全体に形成されている。

請求項６記載の半導体装置は、請求項１，２，３または４記載の半導体装置において、前記犠牲剥離パターンは、前記素子形成領域の周縁部の角部およびその近傍に形成されている。

請求項７記載の半導体装置は、請求項１，２，３または４記載の半導体装置において、前記犠牲剥離パターンは、複数個のコンタクト孔の集合体からなる。

請求項８記載の半導体装置は、請求項１，２，３または４記載の半導体装置において、前記犠牲剥離パターンは、複数個のミシン目状の溝の集合体からなる。

請求項９記載の半導体装置は、請求項１，２，３または４記載の半導体装置において、前記犠牲剥離パターンは、平行して並ぶ複数本の溝からなる。

請求項１０記載の半導体装置の製造方法は、基板上に、複数の半導体素子を集積して形成し、複数の絶縁膜層を積層する工程と、前記複数の半導体素子が集積して形成された素子形成領域の周縁部の少なくとも一部において、前記複数の絶縁層膜のうちの少なくとも一層を貫通するように犠牲剥離パターンを凹状に形成する工程と、前記犠牲剥離パターン上を覆うように、前記素子形成領域上に表面保護膜を形成する工程とを含み、前記表面保護膜を形成する工程は、前記犠牲剥離パターンの内部に空孔部を有するように前記表面保護膜を前記犠牲剥離パターン内に埋め込む。

請求項１１記載の半導体装置の製造方法は、基板上に、複数の半導体素子を集積して形成し、複数の絶縁膜層を積層する工程と、前記複数の半導体素子が集積して形成された領域の周縁部の少なくとも一部において、前記複数の絶縁膜層のうちの少なくとも一層を貫通するように犠牲剥離パターンを凹状に形成する工程と、前記犠牲剥離パターン上を覆うように、前記複数の半導体素子が集積して形成された領域上に表面保護膜を形成する工程とを含み、前記表面保護膜を形成する工程は、前記表面保護膜を前記犠牲剥離パターンの内面に沿うように前記犠牲剥離パターン内を覆う。

請求項１２記載の半導体装置の製造方法は、請求項１０または１１記載の半導体装置の製造方法において、前記犠牲剥離パターンを化学的エッチング手法により形成する。

本発明の請求項１記載の半導体装置によれば、表面保護膜は、犠牲剥離パターンの内部に空孔部を有するように犠牲剥離パターン内を埋め込んでいるので、ダイシング時、樹脂封止時の応力がかかると、犠牲剥離パターンが剥離することにより、素子形成領域への膜剥離を防ぐことができる。このため、現有の製造装置および材料を変更することなく、半導体チップのダイシングの際、および樹脂封止の際の膜剥離を防止することが可能となる。

本発明の請求項２記載の半導体装置によれば、表面保護膜は、犠牲剥離パターンの内面に沿うように前記犠牲剥離パターン内を覆っているので、ダイシング時、樹脂封止時の応力がかかると、犠牲剥離パターンが剥離することにより、素子形成領域への膜剥離を防ぐことができ、請求項１と同様の効果が得られる。

請求項３，４では、犠牲剥離パターンが形成された絶縁膜層はＬｏｗ−ｋ膜からなるので、回路内の抵抗や容量における遅延の問題を解消できる。また、Ｌｏｗ−ｋ膜は膜密度が低いため、下層材料との密着強度が弱く、半導体チップのダイシングの際、樹脂封止時における樹脂が硬化収縮する際に、剥離しやすいので有効である。また、Ｌｏｗ−ｋ膜の比誘電率は３．９未満であることが好ましい。

請求項５では、犠牲剥離パターンは、素子形成領域の周縁部全体に形成されているので、ダイシング時、樹脂封止時の応力による膜剥離を素子形成領域の周縁部全体で防ぐことができる。

請求項６では、犠牲剥離パターンは、前記素子形成領域の周縁部の角部およびその近傍に形成されているので、ダイシング時、樹脂封止時の応力による膜剥離を素子形成領域の周縁部の角部およびその近傍で防ぐことができる。

請求項７〜９では、請求項１，２，３または４記載の半導体装置において、犠牲剥離パターンは、複数個のコンタクト孔の集合体、複数個のミシン目状の溝の集合体または平行して並ぶ複数本の溝からなることが好ましい。この場合、請求項１における犠牲剥離パターンとして、表面保護膜が溝部の底部まで届かない高アスペクト比の微細コンタクトもしくは微細ラインを設け、請求項２における犠牲剥離パターンとして、表面保護膜が溝部の底部まで届かないアスペクト比の微細コンタクトもしくは微細ラインを設ける。

本発明の請求項１０記載の半導体装置の製造方法によれば、表面保護膜を形成する工程は、犠牲剥離パターンの内部に空孔部を有するように表面保護膜を犠牲剥離パターン内に埋め込むので、ダイシング時、樹脂封止時の応力がかかると、犠牲剥離パターンが剥離することにより、素子形成領域への膜剥離を防ぐことができる。このため、現有の製造装置および材料を変更することなく、半導体チップのダイシングの際、および樹脂封止の際の膜剥離を防止することが可能となる。

請求項１１では、表面保護膜を形成する工程は、表面保護膜を犠牲剥離パターンの内面に沿うように犠牲剥離パターン内を覆うので、ダイシング時、樹脂封止時の応力がかかると、犠牲剥離パターンが剥離することにより、素子形成領域への膜剥離を防ぐことができ、請求項１０と同様の効果が得られる。

請求項１２では、請求項１０または１１記載の半導体装置の製造方法において、犠牲剥離パターンを化学的エッチング手法により形成することが好ましい。

（第１の実施形態）
以下に、本発明の第１の実施形態の半導体装置およびその製造方法について、図１〜図３に基づいて説明する。

図１は、本発明の第１の実施形態において半導体チップ内の犠牲剥離領域形成部分を示す平面図を、図２はその各犠牲剥離領域における犠牲剥離パターンの平面図を示している。図３は、本実施形態における半導体装置の製造方法を示す工程断面図である。

図１及び図２において、１０１，２０１は半導体素子が形成された素子形成領域、１０２，２０２は犠牲剥離領域、１０３はダイシングライン領域である。

図１および図３に示すように、複数の半導体素子が集積して形成された素子形成領域１０１の周縁部の少なくとも一部において、素子形成領域１０１に積層された複数の絶縁膜層のうちの少なくとも一層を貫通するように凹状に形成された犠牲剥離パターン３１３と、犠牲剥離パターン３１３上を覆うように、素子形成領域１０１上に形成された表面保護膜３１４とを備えている。表面保護膜３１４は、犠牲剥離パターン３１３の内部に空孔部を有するように犠牲剥離パターン３１３内を埋め込んでいる。

この場合、図１（ａ）においては、半導体チップの外周全体に、図１（ｂ）においては、半導体チップのコーナー部に、図１（ｃ）においては、半導体チップの外周及びコーナー部に、それぞれ犠牲剥離領域１０２を設けている。

また、各犠牲剥離領域において、図２（ｂ）に示すような、複数個のコンタクト形状の犠牲剥離パターン２０３、図２（ｃ）に示すような、複数本のミシン目状のライン形状の犠牲剥離パターン２０４、または図２（ｄ）に示すような、複数本のライン形状の犠牲剥離パターン２０５をそれぞれ設けている。

このような各犠牲剥離領域および各犠牲剥離パターン３１３は、図３（ｂ）に示す半導体チップの断面図からわかるように、半導体チップの複数層３０３，３０４を跨ぐ溝形状に形成されている。さらに、図３（ｃ）に示すように、この溝部の内壁の一部を表面保護膜３１４が覆っている。

次に、本実施形態における半導体装置の製造方法について、図面を参照しながら説明する。

ここで、本実施形態では、Ｓｉなどの基板３０１上に、ＳｉＯ_２などの層間膜３０２、Ｆ添加ＳｉＯ_２などのｌｏｗ−ｋ層間膜３０３，３０４、配線３０６〜３０８、コンタクト３０９〜３１１、Ｐａｄ３１２、犠牲剥離パターン３１３、パッシベーション膜３１４（表面保護膜）で形成されている。Ｌｏｗ−ｋ層間膜の比誘電率は３．９未満であることが望ましい。

まず、図３（ａ）に示すように、半導体チップとして素子形成領域を表面保護膜形成前の最上層までを作製する。次に、図３（ｂ）に示すように、例えば、ドライエッチング等の化学的エッチング手法により、半導体チップの周辺の所定領域に、複数層の層間絶縁膜３０３，３０４を貫通し、ｌｏｗ−ｋ膜でない層間膜３０２に到達する深さまでの溝部を形成し、犠牲剥離領域とする。次に、図３（ｃ）に示すように、素子形成領域を含む半導体チップ全体に表面保護膜３１４を形成する。このとき、犠牲剥離領域においては、犠牲剥離パターン３１３として表面保護膜が溝部の底部まで届かない高アスペクト比の微細コンタクトもしくは微細ラインを設けておく。このようにすることで、表面保護膜３１４は犠牲剥離パターン３１３の溝内部全体を埋め込まず、微細シームが形成される。

この、犠牲剥離領域を設けることにより、ダイシング時、樹脂封止時の応力がかかると、開口パターンが剥離することにより、素子形成領域への膜剥離を防ぐことができる。

本実施形態においては、複数層の層間絶縁膜３０３，３０４を貫通し、ｌｏｗ−ｋ膜でない層間膜３０２に到達する深さまでの溝部を形成し、犠牲剥離領域としたが、これに限定されるものではなく、少なくとも１層の層間絶縁膜を貫通する溝部を形成すれば、犠牲剥離領域としての機能を果たすことができる。

なお、犠牲剥離パターン３１３の溝内部を部分的に埋める表面保護膜３１４を設けることにより、パッシベーション膜の防湿効果を維持しながら、犠牲剥離領域を少ない面積で作成することができる。

また、表面保護膜３１４が溝内部全体を埋め込んでいないことにより、ダイシング時、樹脂封止時の応力がかかった際に、より容易に開口パターンを剥離させることができる。

なお、本発明は故意に犠牲剥離領域を設けることにより、チップ本体への剥離を防止することを特徴としており、犠牲剥離領域の形状や、犠牲領域パターンについては、本実施形態に限定されるものではない。
（第２の実施形態）
以下に、本発明の第２の実施形態の半導体装置およびその製造方法について、図４に基づいて説明する。

本実施形態における犠牲剥離領域および犠牲剥離パターンの平面形状は、図１、図２に示す第１の実施形態と同様であるため説明を省略する。

このような各犠牲剥離領域および各犠牲剥離パターン４１４は、図４（ｂ）に示す半導体チップの断面図からわかるように、半導体チップの複数層４０３，４０４を跨ぐ溝形状に形成されている。さらに、図４（ｃ）に示すように、この溝部の内壁に沿うように表面保護膜４１４が覆っている。

図４は、本実施形態における半導体装置の製造方法を示す工程断面図である。

ここで、本実施形態では、Ｓｉなどの基板４０１上に、ＳｉＯ_２などの層間膜４０２、Ｆ添加ＳｉＯ_２などのｌｏｗ−ｋ層間膜４０３，４０４、配線４０６〜４０８、コンタクト４０９〜４１１、Ｐａｄ４１２、犠牲剥離パターン４１３、パッシベーション膜（表面保護膜）４１４で形成されている。Ｌｏｗ−ｋ層間膜の比誘電率は３．９未満であることが望ましい。

まず、図４（ａ）に示すように、半導体チップとして素子形成領域を表面保護膜形成前の最上層までを作製する。次に、図４（ｂ）に示すように、例えば、ドライエッチング等の化学的エッチング手法により、半導体チップの周辺の所定領域に、複数層の層間絶縁膜４０３，４０４を貫通し、ｌｏｗ−ｋ膜でない層間膜４０２に到達する深さまでの溝部を形成し、犠牲剥離領域とする。次に、図４（ｃ）に示すように、素子形成領域を含む半導体チップ全体に表面保護膜４１４を形成する。このとき、犠牲剥離領域においては、犠牲剥離パターン４１３として表面保護膜４１４が溝部の底部まで届くアスペクト比の微細コンタクトもしくは微細ラインを設けておく。このようにすることで、表面保護膜４１４は犠牲剥離パターン４１３の溝内部の壁面に沿うように、かつ、溝部内を埋め込まないように、溝部の内壁全体を覆う形状に形成される。

本実施形態においては、複数層の層間絶縁膜４０３，４０４を貫通し、ｌｏｗ−ｋ膜でない層間膜４０２に到達する深さまでの溝部を形成し、犠牲剥離領域としたが、これに限定されるものではなく、少なくとも１層の層間絶縁膜を貫通する溝部を形成すれば、犠牲剥離領域としての機能を果たすことができる。

なお、犠牲剥離パターン４１３の溝内部の壁面に沿うように、かつ、溝部内を埋め込まないように、溝部の内壁全体を覆う形状に表面保護膜４１４を設けることにより、第１の実施形態より面積は多く必要となるものの、第１の実施形態と比較し、容易にかつ、確実にパッシベーション膜の防湿効果を得ることができる。

また、表面保護膜４１４が溝内部全体を埋め込んでいないことにより、ダイシング時、樹脂封止時の応力がかかった際に、より容易に開口パターンを剥離させることができる。

なお、本発明は故意に犠牲剥離領域を設けることにより、チップ本体への剥離を防止することを特徴としており、犠牲剥離領域の形状や、犠牲領域パターンについては、本実施形態に限定されるものではない。

本発明の半導体装置およびその製造方法は、ダイシングおよび樹脂封止の際の膜剥離を防止することができるものであり、特に、Ｌｏｗ−ｋ膜を層間膜に用いた大規模集積回路（ＬＳＩ）の製造等に有用である。

（ａ）〜（ｃ）は本発明の第１および第２の実施形態における犠牲剥離領域の例を示す平面図である。（ａ）は本発明の第１および第２の実施形態における犠牲剥離領域を示す平面図、（ｂ）〜（ｄ）はその犠牲剥離パターンの例を示す平面図である。本発明の第１の実施形態における犠牲剥離領域を形成するための工程断面図である。本発明の第２の実施形態における犠牲剥離領域を形成するための工程断面図である。

符号の説明

１０１素子形成領域
１０２犠牲剥離領域
１０３ダイシングライン領域
２０１素子形成領域
２０２犠牲剥離領域
３０１基板
３０２層間膜
３０３ｌｏｗ−ｋ層間膜
３０４ｌｏｗ−ｋ層間膜
３０５配線
３０６配線
３０７配線
３０８配線
３０９コンタクト
３１０コンタクト
３１１コンタクト
３１２Ｐａｄ
３１３犠牲剥離パターン
３１４パッシベーション膜
４０１基板
４０２層間膜
４０３ｌｏｗ−ｋ層間膜
４０４ｌｏｗ−ｋ層間膜
４０５配線
４０６配線
４０７配線
４０８配線
４０９コンタクト
４１０コンタクト
４１１コンタクト
４１２Ｐａｄ
４１３犠牲剥離パターン
４１４パッシベーション膜

Claims

複数の半導体素子が集積して形成された素子形成領域の周縁部の少なくとも一部において、前記素子形成領域に積層された複数の絶縁膜層のうちの少なくとも一層を貫通するように凹状に形成された犠牲剥離パターンと、
前記犠牲剥離パターン上を覆うように、前記素子形成領域上に形成された表面保護膜とを備え、
前記表面保護膜は、前記犠牲剥離パターンの内部に空孔部を有するように前記犠牲剥離パターン内を埋め込んでいることを特徴とする半導体装置。
複数の半導体素子が集積して形成された素子形成領域の周縁部の少なくとも一部において、前記素子形成領域に積層された複数の絶縁膜層のうちの少なくとも一層を貫通するように凹状に形成された犠牲剥離パターンと、
前記犠牲剥離パターン上を覆うように、前記素子形成領域上に形成された表面保護膜とを備え、
前記表面保護膜は、前記犠牲剥離パターンの内面に沿うように前記犠牲剥離パターン内を覆っていることを特徴とする半導体装置。
前記犠牲剥離パターンが形成された前記絶縁膜層はＬｏｗ−ｋ膜からなる請求項１または２記載の半導体装置。
前記Ｌｏｗ−ｋ膜の比誘電率は３．９未満である請求項３記載の半導体装置。
前記犠牲剥離パターンは、前記素子形成領域の周縁部全体に形成されている請求項１，２，３または４記載の半導体装置。
前記犠牲剥離パターンは、前記素子形成領域の周縁部の角部およびその近傍に形成されている請求項１，２，３または４記載の半導体装置。
前記犠牲剥離パターンは、複数個のコンタクト孔の集合体からなる請求項１，２，３または４記載の半導体装置。
前記犠牲剥離パターンは、複数個のミシン目状の溝の集合体からなる請求項１，２，３または４記載の半導体装置。
前記犠牲剥離パターンは、平行して並ぶ複数本の溝からなる請求項１，２，３または４記載の半導体装置。
基板上に、複数の半導体素子を集積して形成し、複数の絶縁膜層を積層する工程と、
前記複数の半導体素子が集積して形成された素子形成領域の周縁部の少なくとも一部において、前記複数の絶縁層膜のうちの少なくとも一層を貫通するように犠牲剥離パターンを凹状に形成する工程と、
前記犠牲剥離パターン上を覆うように、前記素子形成領域上に表面保護膜を形成する工程とを含み、
前記表面保護膜を形成する工程は、前記犠牲剥離パターンの内部に空孔部を有するように前記表面保護膜を前記犠牲剥離パターン内に埋め込むことを特徴とする半導体装置の製造方法。
基板上に、複数の半導体素子を集積して形成し、複数の絶縁膜層を積層する工程と、
前記複数の半導体素子が集積して形成された領域の周縁部の少なくとも一部において、
前記複数の絶縁膜層のうちの少なくとも一層を貫通するように犠牲剥離パターンを凹状に形成する工程と、
前記犠牲剥離パターン上を覆うように、前記複数の半導体素子が集積して形成された領域上に表面保護膜を形成する工程とを含み、
前記表面保護膜を形成する工程は、前記表面保護膜を前記犠牲剥離パターンの内面に沿うように前記犠牲剥離パターン内を覆うことを特徴とする半導体装置の製造方法。
前記犠牲剥離パターンを化学的エッチング手法により形成する請求項１０または１１記載の半導体装置の製造方法。