JP2006526849A - ビットレーン・フェイルオーバーのあるメモリ・チャネル - Google Patents
ビットレーン・フェイルオーバーのあるメモリ・チャネル Download PDFInfo
- Publication number
- JP2006526849A JP2006526849A JP2006514926A JP2006514926A JP2006526849A JP 2006526849 A JP2006526849 A JP 2006526849A JP 2006514926 A JP2006514926 A JP 2006514926A JP 2006514926 A JP2006514926 A JP 2006514926A JP 2006526849 A JP2006526849 A JP 2006526849A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- agent
- bit
- bit lanes
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
- G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4247—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
- G06F13/4256—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus using a clocked protocol
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
Description
この特許は独立した有用性をもつ数多く事項を包含する発明の一環である。場合によっては、原理のいくつかをさまざまに組み合わせて用いることでさらなる恩恵が実現され、それによりさらなる発明を生じることになる。これらの原理は無数の実施形態において実現しうるものである。いくつかの個別的な詳細が発明の原理を解説する目的で示されるが、ほかにも数多くの構成が本発明の原理に基づいて考案されうる。よって、発明の原理はここに開示される個別的な詳細に限定されるものではない。
16 リングリンク
14 スレーブ
18 制御インターフェース
50 メモリ・コントローラ(ホスト)
52 メモリ・モジュール
58 メモリ素子
60 再駆動
62 再駆動
66 メモリ・インターフェース
64 バッファ
70 デスキュー
72 パターン発生器
76 クロック発生器
78 クロック・バッファ
82 位相ロック・ループ(PLL)
84 位相クロック発生器
88 サンプリング・クロック発生器
90 補間器
92 受信素子追跡ユニット(RTU)
94 バッファ
102 シリアライザ
104 デシリアライザ
122 フェイルオーバー
124 フェイルオーバー
130 フェイルオーバー
132 フェイルオーバー
136 内側ポート
138 外側ポート
148 スリープ
150 ホットリセット
152 ホット較正
154 ホット検出
155 外側のエージェントが存在?
156 ホット・エージェント・リセット
158 読み出しコマンド送信
160 第一の応答フレーム受信
162 第一の応答フレームのパターンが状態パターンか?
164 読み出しコマンド再送信
166 第二の応答フレーム受信
168 第二の応答フレームのパターンが転置した状態パターンか?
172 第一の応答フレームは状態フレームだったと判定
170 第一の応答フレームはデータ・フレームだったと判定
Claims (31)
- 複数のビットレーンをもつ再駆動回路と、
メモリ・インターフェースと、
前記複数のビットレーンと前記メモリ・インターフェースとの間に結合されたフェイルオーバー回路
とを有することを特徴とするメモリ・バッファ。 - 前記フェイルオーバー回路が前記再駆動回路とは別個であることを特徴とする、請求項1記載のメモリ・バッファ。
- 前記複数のビットレーンと前記フェイルオーバー回路との間に結合されているデスキュー回路をさらに有することを特徴とする、請求項1記載のメモリ・バッファ。
- 前記フェイルオーバー回路と前記メモリ・インターフェースとの間に結合されているデスキュー回路をさらに有することを特徴とする、請求項1記載のメモリ・バッファ。
- 前記フェイルオーバー回路がクロスバー・スイッチを有することを特徴とする、請求項1記載のメモリ・バッファ。
- 前記フェイルオーバー回路がマルチプレクサを有することを特徴とする、請求項1記載のメモリ・バッファ。
- エラーのあったビットレーンを検出することができることを特徴とする、請求項1記載のメモリ・バッファ。
- コマンドに反応してエラーのあったビットレーンを経路から除外することができることを特徴とする、請求項1記載のメモリ・バッファ。
- 複数のビットレーンをもつ再駆動回路と、
メモリ素子と、
前記複数のビットレーンと前記メモリ素子との間に結合されたフェイルオーバー回路
とを有することを特徴とするメモリ・モジュール。 - エラーのあったビットレーンを検出することができることを特徴とする、請求項9記載のメモリ・モジュール。
- コマンドに反応してエラーのあったビットレーンを経路から除外することができることを特徴とする、請求項9記載のメモリ・モジュール。
- 複数のビットレーンをもつ単方向リンク・インターフェースと、
前記複数のビットレーンに結合されたフェイルオーバー回路
とを有することを特徴とするメモリ・コントローラ。 - エラーのあったビットレーンを検出することができることを特徴とする、請求項12記載のメモリ・コントローラ。
- 前記複数のビットレーンのうちエラーのあったものを経路から除外するようエージェントに指示するコマンドを発することができることを特徴とする、請求項12記載のメモリ・コントローラ。
- 第一のエージェントと、
第二のエージェントと、
前記第一のエージェントと第二のエージェントとの間に結合された複数のビットレーンをもつ単方向リンクとを有しており、
前記第一のエージェントが前記複数のビットレーン上の一つまたは複数の信号を経路変更することができることを特徴とする、メモリ・システム。 - 前記第二のエージェントが前記複数のビットレーン上の一つまたは複数の信号を経路変更することができることを特徴とする、請求項15記載のメモリ・システム。
- 前記第一のエージェントがフェイルオーバー回路を有していることを特徴とする、請求項15記載のメモリ・システム。
- 前記第一のエージェントがエラーのあったビットレーンを検出することができることを特徴とする、請求項15記載のメモリ・システム。
- 前記第一のエージェントが、コマンドに反応して、エラーのあったビットレーンを経路から除外することができることを特徴とする、請求項15記載のメモリ・システム。
- 複数のビットレーン上で信号を再駆動し、
前記複数のビットレーンとメモリ・インターフェースとの間で信号を結合し、
前記複数のビットレーンと前記メモリ・インターフェースとの間の一つまたは複数の信号を経路変更する、
ことを含むことを特徴とする、メモリ・エージェントを動作させる方法。 - エラーのあったビットレーンを検出することをさらに含むことを特徴とする、請求項20記載の方法。
- 一つまたは複数の信号の経路変更が、コマンドに反応して一つまたは複数の信号を経路変更することであることを特徴とする、請求項20記載の方法。
- メモリ・コントローラから信号を複数のビットレーンをもつ第一の単方向リンク上で送信し、
前記メモリ・コントローラにおいて信号を複数のビットレーンをもつ第二の単方向リンク上で受信し、
前記単方向リンクの一方の複数のビットレーン上で一つまたは複数の信号を経路変更する、
ことを特徴とする方法。 - 前記単方向リンクの両方の複数のビットレーン上の一つまたは複数の信号を経路変更することをさらに含むことを特徴とする、請求項23記載の方法。
- エラーのあったビットレーンを検出することをさらに含むことを特徴とする、請求項23記載の方法。
- エラーのあったビットレーンを経路から除外するようエージェントに指示するコマンドを発することをさらに含むことを特徴とする、請求項23記載の方法。
- 第一のメモリ・エージェントから信号を複数のビットレーンをもつ第一の単方向リンク上で送信し、
前記複数のビットレーン上で一つまたは複数の信号を経路変更する、
ことを特徴とする方法。 - エラーのあったビットレーンを検出することをさらに含むことを特徴とする、請求項27記載の方法。
- 一つまたは複数の信号の経路変更が、コマンドに反応して一つまたは複数の信号を経路変更することであることを特徴とする、請求項27記載の方法。
- 一つまたは複数の信号の経路変更が、エラーのあったビットレーンを経路から除外することであることを特徴とする、請求項27記載の方法。
- エラーのあったビットレーンを経路から除外することが、前記エラーのあったビットレーンを通るはずだった信号を前記第一のメモリ・エージェントおよび前記第二のメモリ・エージェントの両者において経路変更することであることを特徴とする、請求項30記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/456,353 US7386768B2 (en) | 2003-06-05 | 2003-06-05 | Memory channel with bit lane fail-over |
PCT/US2004/016116 WO2004109526A2 (en) | 2003-06-05 | 2004-05-20 | Memory channel with bit lane fail-over |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006526849A true JP2006526849A (ja) | 2006-11-24 |
JP4519839B2 JP4519839B2 (ja) | 2010-08-04 |
Family
ID=33490147
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006514926A Expired - Fee Related JP4519839B2 (ja) | 2003-06-05 | 2004-05-20 | ビットレーン・フェイルオーバーのあるメモリ・チャネル |
Country Status (7)
Country | Link |
---|---|
US (7) | US7386768B2 (ja) |
EP (1) | EP1629389A2 (ja) |
JP (1) | JP4519839B2 (ja) |
KR (1) | KR100806446B1 (ja) |
CN (1) | CN100511192C (ja) |
TW (1) | TWI246081B (ja) |
WO (1) | WO2004109526A2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005353060A (ja) * | 2004-06-11 | 2005-12-22 | Samsung Electronics Co Ltd | ハブ、メモリモジュール、及びメモリシステムとこれを通じた読み込み方法及び書き込み方法 |
JP2013505616A (ja) * | 2009-09-17 | 2013-02-14 | インターナショナル・ビジネス・マシーンズ・コーポレーション | エラー検出に応答するためのシステム及び方法 |
Families Citing this family (71)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6643752B1 (en) | 1999-12-09 | 2003-11-04 | Rambus Inc. | Transceiver with latency alignment circuitry |
US6502161B1 (en) * | 2000-01-05 | 2002-12-31 | Rambus Inc. | Memory system including a point-to-point linked memory subsystem |
US7362697B2 (en) | 2003-01-09 | 2008-04-22 | International Business Machines Corporation | Self-healing chip-to-chip interface |
US7200787B2 (en) * | 2003-06-03 | 2007-04-03 | Intel Corporation | Memory channel utilizing permuting status patterns |
US8171331B2 (en) | 2003-06-04 | 2012-05-01 | Intel Corporation | Memory channel having deskew separate from redrive |
US7386768B2 (en) * | 2003-06-05 | 2008-06-10 | Intel Corporation | Memory channel with bit lane fail-over |
US7136958B2 (en) | 2003-08-28 | 2006-11-14 | Micron Technology, Inc. | Multiple processor system and method including multiple memory hub modules |
DE10344877B3 (de) * | 2003-09-26 | 2004-12-30 | Infineon Technologies Ag | Vorrichtung zum Testen eines Speichermoduls |
US7120743B2 (en) * | 2003-10-20 | 2006-10-10 | Micron Technology, Inc. | Arbitration system and method for memory responses in a hub-based memory system |
US7447953B2 (en) | 2003-11-14 | 2008-11-04 | Intel Corporation | Lane testing with variable mapping |
US20050138267A1 (en) * | 2003-12-23 | 2005-06-23 | Bains Kuljit S. | Integral memory buffer and serial presence detect capability for fully-buffered memory modules |
US7412574B2 (en) * | 2004-02-05 | 2008-08-12 | Micron Technology, Inc. | System and method for arbitration of memory responses in a hub-based memory system |
US7788451B2 (en) | 2004-02-05 | 2010-08-31 | Micron Technology, Inc. | Apparatus and method for data bypass for a bi-directional data bus in a hub-based memory sub-system |
US7257683B2 (en) | 2004-03-24 | 2007-08-14 | Micron Technology, Inc. | Memory arbitration system and method having an arbitration packet protocol |
US7447240B2 (en) * | 2004-03-29 | 2008-11-04 | Micron Technology, Inc. | Method and system for synchronizing communications links in a hub-based memory system |
US6980042B2 (en) * | 2004-04-05 | 2005-12-27 | Micron Technology, Inc. | Delay line synchronizer apparatus and method |
US7363419B2 (en) * | 2004-05-28 | 2008-04-22 | Micron Technology, Inc. | Method and system for terminating write commands in a hub-based memory system |
DE102004026248A1 (de) * | 2004-05-28 | 2005-12-29 | Infineon Technologies Ag | Halbleiter-Bauelement-Test-Verfahren, insbesondere für ein System mit mehreren jeweils ein Daten-Zwischenspeicher-Bauelement aufweisenden Modulen, sowie Test-Modul zur Verwendung bei einem derartigen Verfahren |
US7539800B2 (en) * | 2004-07-30 | 2009-05-26 | International Business Machines Corporation | System, method and storage medium for providing segment level sparing |
WO2006033945A2 (en) * | 2004-09-16 | 2006-03-30 | Mar-Rog Specialties, Inc. | Spotlight mounted motion detector |
US7366931B2 (en) | 2004-12-30 | 2008-04-29 | Intel Corporation | Memory modules that receive clock information and are placed in a low power state |
US7417883B2 (en) * | 2004-12-30 | 2008-08-26 | Intel Corporation | I/O data interconnect reuse as repeater |
US9384818B2 (en) | 2005-04-21 | 2016-07-05 | Violin Memory | Memory power management |
US9582449B2 (en) | 2005-04-21 | 2017-02-28 | Violin Memory, Inc. | Interconnection system |
CA2597692A1 (en) * | 2005-04-21 | 2006-11-02 | Violin Memory, Inc. | Interconnection system |
US7562271B2 (en) | 2005-09-26 | 2009-07-14 | Rambus Inc. | Memory system topologies including a buffer device and an integrated circuit memory device |
US11328764B2 (en) | 2005-09-26 | 2022-05-10 | Rambus Inc. | Memory system topologies including a memory die stack |
US7464225B2 (en) | 2005-09-26 | 2008-12-09 | Rambus Inc. | Memory module including a plurality of integrated circuit memory devices and a plurality of buffer devices in a matrix topology |
US7644347B2 (en) | 2005-09-30 | 2010-01-05 | Intel Corporation | Silent data corruption mitigation using error correction code with embedded signaling fault detection |
US7587625B2 (en) * | 2006-02-16 | 2009-09-08 | Intel Corporation | Memory replay mechanism |
US7353316B2 (en) * | 2006-03-24 | 2008-04-01 | Micron Technology, Inc. | System and method for re-routing signals between memory system components |
DE102006045906A1 (de) * | 2006-09-28 | 2008-04-17 | Infineon Technologies Ag | Modul mit einem Controller für eine Chipkarte |
US8028186B2 (en) * | 2006-10-23 | 2011-09-27 | Violin Memory, Inc. | Skew management in an interconnection system |
US7797594B1 (en) * | 2007-07-05 | 2010-09-14 | Oracle America, Inc. | Built-in self-test of 3-dimensional semiconductor memory arrays |
US7624310B2 (en) * | 2007-07-11 | 2009-11-24 | Micron Technology, Inc. | System and method for initializing a memory system, and memory device and processor-based system using same |
US8086936B2 (en) * | 2007-08-31 | 2011-12-27 | International Business Machines Corporation | Performing error correction at a memory device level that is transparent to a memory channel |
US8082482B2 (en) * | 2007-08-31 | 2011-12-20 | International Business Machines Corporation | System for performing error correction operations in a memory hub device of a memory module |
US20100269021A1 (en) * | 2007-09-05 | 2010-10-21 | Gower Kevin C | Method for Performing Error Correction Operations in a Memory Hub Device of a Memory Module |
US8019919B2 (en) * | 2007-09-05 | 2011-09-13 | International Business Machines Corporation | Method for enhancing the memory bandwidth available through a memory module |
US7913128B2 (en) * | 2007-11-23 | 2011-03-22 | Mosaid Technologies Incorporated | Data channel test apparatus and method thereof |
US8140936B2 (en) * | 2008-01-24 | 2012-03-20 | International Business Machines Corporation | System for a combined error correction code and cyclic redundancy check code for a memory channel |
JP5233415B2 (ja) * | 2008-05-29 | 2013-07-10 | 富士通株式会社 | エラー特定方法、データ処理装置、及び半導体装置 |
US8082475B2 (en) * | 2008-07-01 | 2011-12-20 | International Business Machines Corporation | Enhanced microprocessor interconnect with bit shadowing |
US8201069B2 (en) * | 2008-07-01 | 2012-06-12 | International Business Machines Corporation | Cyclical redundancy code for use in a high-speed serial link |
US7895374B2 (en) * | 2008-07-01 | 2011-02-22 | International Business Machines Corporation | Dynamic segment sparing and repair in a memory system |
US8082474B2 (en) * | 2008-07-01 | 2011-12-20 | International Business Machines Corporation | Bit shadowing in a memory system |
US8139430B2 (en) * | 2008-07-01 | 2012-03-20 | International Business Machines Corporation | Power-on initialization and test for a cascade interconnect memory system |
US8245105B2 (en) * | 2008-07-01 | 2012-08-14 | International Business Machines Corporation | Cascade interconnect memory system with enhanced reliability |
US20100005335A1 (en) * | 2008-07-01 | 2010-01-07 | International Business Machines Corporation | Microprocessor interface with dynamic segment sparing and repair |
US8234540B2 (en) * | 2008-07-01 | 2012-07-31 | International Business Machines Corporation | Error correcting code protected quasi-static bit communication on a high-speed bus |
US8332729B2 (en) * | 2008-09-29 | 2012-12-11 | Oracle International Corporation | System and method for automatic communication lane failover in a serial link |
US7979759B2 (en) * | 2009-01-08 | 2011-07-12 | International Business Machines Corporation | Test and bring-up of an enhanced cascade interconnect memory system |
US20100180154A1 (en) * | 2009-01-13 | 2010-07-15 | International Business Machines Corporation | Built In Self-Test of Memory Stressor |
US20120030396A1 (en) * | 2009-03-02 | 2012-02-02 | Zhichun Zhu | Decoupled Memory Modules: Building High-Bandwidth Memory Systems from Low-Speed Dynamic Random Access Memory Devices |
JP5544896B2 (ja) * | 2010-01-22 | 2014-07-09 | 富士通株式会社 | 受信回路、情報処理装置、およびバッファ制御方法 |
EP2529374A4 (en) | 2010-01-28 | 2014-04-02 | Hewlett Packard Development Co | MEMORY ACCESS METHODS AND APPARATUS |
US8938589B2 (en) | 2010-01-28 | 2015-01-20 | Hewlett-Packard Development Company, L. P. | Interface methods and apparatus for memory devices using arbitration |
US8381059B2 (en) * | 2010-02-17 | 2013-02-19 | Micron Technology, Inc. | Error correction and recovery in chained memory architectures |
US9146867B2 (en) | 2011-10-31 | 2015-09-29 | Hewlett-Packard Development Company, L.P. | Methods and apparatus to access memory using runtime characteristics |
TWI529730B (zh) * | 2013-03-01 | 2016-04-11 | 慧榮科技股份有限公司 | 資料儲存裝置與快閃記憶體控制方法 |
KR102076858B1 (ko) * | 2013-12-24 | 2020-02-12 | 에스케이하이닉스 주식회사 | 반도체장치 및 이를 포함하는 반도체시스템 |
KR20150135004A (ko) | 2014-05-23 | 2015-12-02 | 삼성전자주식회사 | 어드레스 미러링 기능을 갖는 메모리 모듈 |
WO2016081190A1 (en) | 2014-11-20 | 2016-05-26 | Rambus Inc. | Memory systems, modules, and methods for improved capacity |
US9692589B2 (en) * | 2015-07-17 | 2017-06-27 | Intel Corporation | Redriver link testing |
US10592114B2 (en) | 2016-03-03 | 2020-03-17 | Samsung Electronics Co., Ltd. | Coordinated in-module RAS features for synchronous DDR compatible memory |
US10621119B2 (en) * | 2016-03-03 | 2020-04-14 | Samsung Electronics Co., Ltd. | Asynchronous communication protocol compatible with synchronous DDR protocol |
US10216657B2 (en) | 2016-09-30 | 2019-02-26 | Intel Corporation | Extended platform with additional memory module slots per CPU socket and configured for increased performance |
US9818457B1 (en) | 2016-09-30 | 2017-11-14 | Intel Corporation | Extended platform with additional memory module slots per CPU socket |
US11023405B2 (en) * | 2018-09-11 | 2021-06-01 | Rockley Photonics Limited | Daisy chain control network with data generators and token-forwarding connections |
KR20220052018A (ko) * | 2020-10-20 | 2022-04-27 | 삼성전자주식회사 | 스토리지 시스템 |
US20230401169A1 (en) * | 2022-06-10 | 2023-12-14 | Chain Reaction Ltd. | Cryptocurrency miner and device enumeration |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000505223A (ja) * | 1996-11-14 | 2000-04-25 | データー・ゼネラル・コーポレーション | フェイル・オーバ・スイッチング・システム |
Family Cites Families (65)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6112287A (en) | 1993-03-01 | 2000-08-29 | Busless Computers Sarl | Shared memory multiprocessor system using a set of serial links as processors-memory switch |
IL96808A (en) | 1990-04-18 | 1996-03-31 | Rambus Inc | Introductory / Origin Circuit Agreed Using High-Performance Brokerage |
US6408402B1 (en) | 1994-03-22 | 2002-06-18 | Hyperchip Inc. | Efficient direct replacement cell fault tolerant architecture |
DE69519426T2 (de) | 1994-03-22 | 2001-06-21 | Hyperchip Inc | Zellenbasierte fehlertolerante Architektur mit vorteilhafter Verwendung der nicht-zugeteilten redundanten Zellen |
US6154826A (en) | 1994-11-16 | 2000-11-28 | University Of Virginia Patent Foundation | Method and device for maximizing memory system bandwidth by accessing data in a dynamically determined order |
US5867422A (en) | 1995-08-08 | 1999-02-02 | University Of South Florida | Computer memory chip with field programmable memory cell arrays (fpmcas), and method of configuring |
US5742840A (en) | 1995-08-16 | 1998-04-21 | Microunity Systems Engineering, Inc. | General purpose, multiple precision parallel operation, programmable media processor |
US6006318A (en) | 1995-08-16 | 1999-12-21 | Microunity Systems Engineering, Inc. | General purpose, dynamic partitioning, programmable media processor |
US5860080A (en) | 1996-03-19 | 1999-01-12 | Apple Computer, Inc. | Multicasting system for selecting a group of memory devices for operation |
US6125419A (en) | 1996-06-13 | 2000-09-26 | Hitachi, Ltd. | Bus system, printed circuit board, signal transmission line, series circuit and memory module |
US6092229A (en) | 1996-10-09 | 2000-07-18 | Lsi Logic Corporation | Single chip systems using general purpose processors |
JP3455040B2 (ja) | 1996-12-16 | 2003-10-06 | 株式会社日立製作所 | ソースクロック同期式メモリシステムおよびメモリユニット |
US5991891A (en) * | 1996-12-23 | 1999-11-23 | Lsi Logic Corporation | Method and apparatus for providing loop coherency |
JP3127853B2 (ja) | 1997-04-30 | 2001-01-29 | 日本電気株式会社 | メモリ集積回路並びにこれを用いた主記憶システム及びグラフィクスメモリシステム |
US5898863A (en) | 1997-06-03 | 1999-04-27 | Emc Corporation | Method and apparatus for determining I/O size distribution of an input/output system and its use for load simulation |
WO1999030240A1 (en) | 1997-12-05 | 1999-06-17 | Intel Corporation | Memory system including a memory module having a memory module controller |
US6968419B1 (en) | 1998-02-13 | 2005-11-22 | Intel Corporation | Memory module having a memory module controller controlling memory transactions for a plurality of memory devices |
US6970968B1 (en) | 1998-02-13 | 2005-11-29 | Intel Corporation | Memory module controller for providing an interface between a system memory controller and a plurality of memory devices on a memory module |
US6327205B1 (en) | 1998-03-16 | 2001-12-04 | Jazio, Inc. | Signal latching of high bandwidth DRAM arrays when skew between different components is higher than signal rate |
US6160423A (en) | 1998-03-16 | 2000-12-12 | Jazio, Inc. | High speed source synchronous signaling for interfacing VLSI CMOS circuits to transmission lines |
CN100452787C (zh) | 1998-03-16 | 2009-01-14 | 杰佐公司 | 检测进入信号从一种已知的先前逻辑状态转变的方法 |
US6173382B1 (en) * | 1998-04-28 | 2001-01-09 | International Business Machines Corporation | Dynamic configuration of memory module using modified presence detect data |
US6505305B1 (en) * | 1998-07-16 | 2003-01-07 | Compaq Information Technologies Group, L.P. | Fail-over of multiple memory blocks in multiple memory modules in computer system |
US7100071B2 (en) * | 1998-07-16 | 2006-08-29 | Hewlett-Packard Development Company, L.P. | System and method for allocating fail-over memory |
US6347350B1 (en) * | 1998-12-22 | 2002-02-12 | Intel Corporation | Driving the last inbound signal on a line in a bus with a termination |
US6389494B1 (en) * | 1998-12-30 | 2002-05-14 | Emc Corporation | System for interfacing a data storage system to a host utilizing a plurality of busses for carrying end-user data and a separate bus for carrying interface state data |
JP2000222294A (ja) | 1999-01-29 | 2000-08-11 | Toshiba Corp | 計算機システム及びバス障害回復方法 |
US6643752B1 (en) | 1999-12-09 | 2003-11-04 | Rambus Inc. | Transceiver with latency alignment circuitry |
US6571355B1 (en) | 1999-12-29 | 2003-05-27 | Emc Corporation | Fibre channel data storage system fail-over mechanism |
US6502161B1 (en) * | 2000-01-05 | 2002-12-31 | Rambus Inc. | Memory system including a point-to-point linked memory subsystem |
US6640282B2 (en) * | 2000-01-25 | 2003-10-28 | Hewlett-Packard Development Company, L.P. | Hot replace power control sequence logic |
US6785835B2 (en) * | 2000-01-25 | 2004-08-31 | Hewlett-Packard Development Company, L.P. | Raid memory |
US6961347B1 (en) * | 2000-06-20 | 2005-11-01 | Hewlett-Packard Development Company, L.P. | High-speed interconnection link having automated lane reordering |
US6316980B1 (en) * | 2000-06-30 | 2001-11-13 | Intel Corporation | Calibrating data strobe signal using adjustable delays with feedback |
US6487102B1 (en) | 2000-09-18 | 2002-11-26 | Intel Corporation | Memory module having buffer for isolating stacked memory devices |
US6625687B1 (en) | 2000-09-18 | 2003-09-23 | Intel Corporation | Memory module employing a junction circuit for point-to-point connection isolation, voltage translation, data synchronization, and multiplexing/demultiplexing |
US6317352B1 (en) * | 2000-09-18 | 2001-11-13 | Intel Corporation | Apparatus for implementing a buffered daisy chain connection between a memory controller and memory modules |
US6449213B1 (en) | 2000-09-18 | 2002-09-10 | Intel Corporation | Memory interface having source-synchronous command/address signaling |
US6369605B1 (en) | 2000-09-18 | 2002-04-09 | Intel Corporation | Self-terminated driver to prevent signal reflections of transmissions between electronic devices |
US6687780B1 (en) * | 2000-11-02 | 2004-02-03 | Rambus Inc. | Expandable slave device system |
US6493250B2 (en) | 2000-12-28 | 2002-12-10 | Intel Corporation | Multi-tier point-to-point buffered memory interface |
TW594775B (en) * | 2001-06-04 | 2004-06-21 | Toshiba Corp | Semiconductor memory device |
US6543073B2 (en) * | 2001-08-27 | 2003-04-08 | Hsin-Tsai Wu | Inflation seat assembly for an inflatable article |
US6871294B2 (en) * | 2001-09-25 | 2005-03-22 | Sun Microsystems, Inc. | Dynamically reconfigurable interconnection |
US6898728B2 (en) * | 2001-09-25 | 2005-05-24 | Sun Microsystems, Inc. | System domain targeted, configurable interconnection |
US7394823B2 (en) * | 2001-11-20 | 2008-07-01 | Broadcom Corporation | System having configurable interfaces for flexible system configurations |
KR100448709B1 (ko) * | 2001-11-29 | 2004-09-13 | 삼성전자주식회사 | 데이터 버스 시스템 및 그 제어방법 |
JP2004127147A (ja) * | 2002-10-07 | 2004-04-22 | Hitachi Ltd | デスキュー回路およびそれを用いたディスクアレイ制御装置 |
US7362697B2 (en) * | 2003-01-09 | 2008-04-22 | International Business Machines Corporation | Self-healing chip-to-chip interface |
DE112004000821B4 (de) * | 2003-05-13 | 2016-12-01 | Advanced Micro Devices, Inc. | System mit einem Hauptrechner, der mit mehreren Speichermodulen über eine serielle Speicherverbindung verbunden ist |
US7320100B2 (en) * | 2003-05-20 | 2008-01-15 | Cray Inc. | Apparatus and method for memory with bit swapping on the fly and testing |
US7194581B2 (en) * | 2003-06-03 | 2007-03-20 | Intel Corporation | Memory channel with hot add/remove |
US7200787B2 (en) * | 2003-06-03 | 2007-04-03 | Intel Corporation | Memory channel utilizing permuting status patterns |
US7127629B2 (en) * | 2003-06-03 | 2006-10-24 | Intel Corporation | Redriving a data signal responsive to either a sampling clock signal or stable clock signal dependent on a mode signal |
US7340537B2 (en) * | 2003-06-04 | 2008-03-04 | Intel Corporation | Memory channel with redundant presence detect |
US8171331B2 (en) * | 2003-06-04 | 2012-05-01 | Intel Corporation | Memory channel having deskew separate from redrive |
US7165153B2 (en) * | 2003-06-04 | 2007-01-16 | Intel Corporation | Memory channel with unidirectional links |
US7386768B2 (en) * | 2003-06-05 | 2008-06-10 | Intel Corporation | Memory channel with bit lane fail-over |
US7447953B2 (en) * | 2003-11-14 | 2008-11-04 | Intel Corporation | Lane testing with variable mapping |
US7143207B2 (en) * | 2003-11-14 | 2006-11-28 | Intel Corporation | Data accumulation between data path having redrive circuit and memory device |
US7219294B2 (en) * | 2003-11-14 | 2007-05-15 | Intel Corporation | Early CRC delivery for partial frame |
US20050268061A1 (en) * | 2004-05-31 | 2005-12-01 | Vogt Pete D | Memory channel with frame misalignment |
US7212423B2 (en) * | 2004-05-31 | 2007-05-01 | Intel Corporation | Memory agent core clock aligned to lane |
US20060004953A1 (en) * | 2004-06-30 | 2006-01-05 | Vogt Pete D | Method and apparatus for increased memory bandwidth |
US7383399B2 (en) * | 2004-06-30 | 2008-06-03 | Intel Corporation | Method and apparatus for memory compression |
-
2003
- 2003-06-05 US US10/456,353 patent/US7386768B2/en active Active
-
2004
- 2004-05-20 WO PCT/US2004/016116 patent/WO2004109526A2/en active Application Filing
- 2004-05-20 EP EP04753015A patent/EP1629389A2/en not_active Ceased
- 2004-05-20 JP JP2006514926A patent/JP4519839B2/ja not_active Expired - Fee Related
- 2004-05-20 CN CNB2004800154273A patent/CN100511192C/zh not_active Expired - Fee Related
- 2004-05-20 KR KR1020057023351A patent/KR100806446B1/ko active IP Right Grant
- 2004-05-27 TW TW093115101A patent/TWI246081B/zh active
-
2008
- 2008-06-09 US US12/136,028 patent/US7761753B2/en not_active Expired - Lifetime
-
2010
- 2010-07-15 US US12/836,953 patent/US8020056B2/en not_active Expired - Fee Related
- 2010-12-23 US US12/977,395 patent/US8135999B2/en not_active Expired - Fee Related
-
2011
- 2011-12-29 US US13/340,552 patent/US8286039B2/en not_active Expired - Fee Related
-
2012
- 2012-09-07 US US13/606,339 patent/US8510612B2/en not_active Expired - Lifetime
- 2012-12-03 US US13/692,355 patent/US8489944B2/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000505223A (ja) * | 1996-11-14 | 2000-04-25 | データー・ゼネラル・コーポレーション | フェイル・オーバ・スイッチング・システム |
Non-Patent Citations (1)
Title |
---|
JPN7008004755, IEEE Standards Board, "IEEE standard for high−bandwidth memory interface based on Scalable Coherent Interface (SCI) signali", IEEE Standards, 19960319, IEEE Std 1596.4, US, IEEE * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005353060A (ja) * | 2004-06-11 | 2005-12-22 | Samsung Electronics Co Ltd | ハブ、メモリモジュール、及びメモリシステムとこれを通じた読み込み方法及び書き込み方法 |
JP2013505616A (ja) * | 2009-09-17 | 2013-02-14 | インターナショナル・ビジネス・マシーンズ・コーポレーション | エラー検出に応答するためのシステム及び方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4519839B2 (ja) | 2010-08-04 |
US20110131370A1 (en) | 2011-06-02 |
US20130097371A1 (en) | 2013-04-18 |
CN1799035A (zh) | 2006-07-05 |
US20120331356A1 (en) | 2012-12-27 |
US7386768B2 (en) | 2008-06-10 |
US8510612B2 (en) | 2013-08-13 |
WO2004109526A2 (en) | 2004-12-16 |
US7761753B2 (en) | 2010-07-20 |
KR100806446B1 (ko) | 2008-02-21 |
WO2004109526A3 (en) | 2005-04-14 |
US8020056B2 (en) | 2011-09-13 |
US20120102256A1 (en) | 2012-04-26 |
TW200502955A (en) | 2005-01-16 |
US8135999B2 (en) | 2012-03-13 |
CN100511192C (zh) | 2009-07-08 |
US8489944B2 (en) | 2013-07-16 |
US20040250181A1 (en) | 2004-12-09 |
KR20060023985A (ko) | 2006-03-15 |
TWI246081B (en) | 2005-12-21 |
US20100281315A1 (en) | 2010-11-04 |
EP1629389A2 (en) | 2006-03-01 |
US8286039B2 (en) | 2012-10-09 |
US20090013211A1 (en) | 2009-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4519839B2 (ja) | ビットレーン・フェイルオーバーのあるメモリ・チャネル | |
JP4210302B2 (ja) | 単方向リンクを用いるメモリ・チャネル | |
JP4210300B2 (ja) | 電源投入状態での追加/取外しが可能なメモリ・チャネル | |
JP4210301B2 (ja) | 転置状態パターンを利用するメモリ・チャネル | |
JP4331756B2 (ja) | 一部のフレームについての早期crc供給 | |
US9335373B2 (en) | Memory channel having deskew separate from redrive | |
US7127629B2 (en) | Redriving a data signal responsive to either a sampling clock signal or stable clock signal dependent on a mode signal | |
JP2007514216A (ja) | 可変マッピングを備えたレーン検査 | |
JP2007511012A (ja) | データ経路とメモリ装置との間でのデータ蓄積 | |
US7340537B2 (en) | Memory channel with redundant presence detect |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080610 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080910 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080918 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081010 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100303 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100420 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100519 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4519839 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |