JP4210301B2 - 転置状態パターンを利用するメモリ・チャネル - Google Patents
転置状態パターンを利用するメモリ・チャネル Download PDFInfo
- Publication number
- JP4210301B2 JP4210301B2 JP2006514913A JP2006514913A JP4210301B2 JP 4210301 B2 JP4210301 B2 JP 4210301B2 JP 2006514913 A JP2006514913 A JP 2006514913A JP 2006514913 A JP2006514913 A JP 2006514913A JP 4210301 B2 JP4210301 B2 JP 4210301B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- memory
- agent
- memory agent
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Description
この特許は独立した有用性をもつ数多く事項を包含する発明の一環である。場合によっては、原理のいくつかをさまざまに組み合わせて用いることでさらなる恩恵が実現され、それによりさらなる発明を生じることになる。これらの原理は無数の実施形態において実現しうるものである。いくつかの個別的な詳細が発明の原理を解説する目的で示されるが、ほかにも数多くの構成が本発明の原理に基づいて考案されうる。よって、発明の原理はここに開示される個別的な詳細に限定されるものではない。
16 リングリンク
14 スレーブ
18 制御インターフェース
50 メモリ・コントローラ(ホスト)
52 メモリ・モジュール
58 メモリ素子
60 再駆動
62 再駆動
66 メモリ・インターフェース
64 バッファ
70 デスキュー
72 パターン発生器
76 クロック発生器
78 クロック・バッファ
82 位相ロック・ループ(PLL)
84 位相クロック発生器
88 サンプリング・クロック発生器
90 補間器
92 受信素子追跡ユニット(RTU)
94 バッファ
102 シリアライザ
104 デシリアライザ
122 フェイルオーバー
124 フェイルオーバー
130 フェイルオーバー
132 フェイルオーバー
136 内側ポート
138 外側ポート
148 スリープ
150 ホットリセット
152 ホット較正
154 ホット検出
155 外側のエージェントが存在?
156 ホット・エージェント・リセット
158 読み出しコマンド送信
160 第一の応答フレーム受信
162 第一の応答フレームのパターンが状態パターンか?
164 読み出しコマンド再送信
166 第二の応答フレーム受信
168 第二の応答フレームのパターンが転置した状態パターンか?
172 第一の応答フレームは状態フレームだったと判定
170 第一の応答フレームはデータ・フレームだったと判定
Claims (27)
- 第二のメモリ・エージェントにリンクを通じて結合されているメモリ・エージェントであって、メモリ・エージェントはメモリ・システム内のメモリ・バッファ、メモリ・モジュールまたはメモリ・コントローラであり、
当該メモリ・エージェントは、当該メモリ・エージェントの状態を表す状態パターンを発生させるパターン発生器を有しており、
当該メモリ・エージェントは、前記リンクを通じてデータ・パターンおよび状態パターンを送ることができ、
前記パターン発生器が前記状態パターンを転置することができることを特徴とするメモリ・エージェント。 - 当該メモリ・エージェントが、各フレームが誤り検査符号を付けて送られるよう構成されており、前記パターン発生器が誤った誤り検査符号が付いた状態パターンを発生させることができることを特徴とする、請求項1記載のメモリ・エージェント。
- 前記パターン発生器が、前記メモリ・エージェントがフェイルオーバー・モードで動作している場合には正しい誤り検査符号の付いた状態パターンを発生させることができることを特徴とする、請求項2記載のメモリ・エージェント。
- 請求項1記載のメモリ・エージェントにリンクを通じて結合される第二のメモリ・エージェントであって、当該第二のメモリ・エージェントが、前記リンクを通じてデータ・パターンおよび状態パターンを受信することができ、誤った誤り検査符号が付いた受信された状態パターンを状態パターンとして解釈することができることを特徴とする、第二のメモリ・エージェント。
- 当該第二のメモリ・エージェントが、正しい誤り検査符号の付いた受信された状態パターンをデータ・パターンとして解釈することができることを特徴とする、請求項4記載の第二のメモリ・エージェント。
- 当該メモリ・エージェントがメモリ・バッファであることを特徴とする、請求項1記載のメモリ・エージェント。
- 当該メモリ・エージェントがメモリ・モジュールであることを特徴とする、請求項1記載のメモリ・エージェント。
- 当該メモリ・エージェントがメモリ・コントローラであることを特徴とする、請求項1記載のメモリ・エージェント。
- 受信したパターンが所定の状態パターンに一致する場合にコマンドを再試行することができることを特徴とする、請求項4記載の第二のメモリ・エージェント。
- 前記再試行に反応して受信された第二の受信したパターンが前記所定の状態パターンの所定の転置された状態パターンに一致する場合に、前記第二の受信したパターンを状態パターンとして解釈することができることを特徴とする、請求項9記載の第二のメモリ・エージェント。
- 前記再試行に反応して受信された第二の受信したパターンが前記所定の状態パターンの所定の転置された状態パターンに一致しない場合に、前記第二の受信したパターンをデータ・パターンとして解釈することができることを特徴とする、請求項9記載の第二のメモリ・エージェント。
- 前記パターン発生器が専用論理回路を有することを特徴とする、請求項1記載のメモリ・エージェント。
- 前記専用論理回路がフィードバック・シフト・レジスタを有することを特徴とする、請求項12記載のメモリ・エージェント。
- 前記状態パターンが無意味パターンであり、ここで、無意味パターンとはそのパターンが読み出しデータではないことを示す所定のパターンであることを特徴とする、請求項1記載のメモリ・エージェント。
- 前記状態パターンが警告パターンであり、ここで、警告パターンとはエラー状態を通知するための所定のパターンであることを特徴とする、請求項1記載のメモリ・エージェント。
- 前記パターン発生器が二つ以上の種類の状態パターンを生成することができ、それらの種類のうちの第一の種類の状態パターンがそれらの種類のうちの第二の種類の状態パターンの補数であることを特徴とする、請求項1記載のメモリ・エージェント。
- 前記第一の種類の状態パターンが無意味パターンであり、
前記第二の種類の状態パターンが警告パターンであり、
ここで、無意味パターンとはそのパターンが読み出しデータではないことを示す所定のパターンであり、警告パターンとはエラー状態を通知するための所定のパターンであることを特徴とする、請求項16記載のメモリ・エージェント。 - 第一のメモリ・エージェントと、
前記第一のメモリ・エージェントにリンクを通じて結合されている第二のメモリ・エージェントとを有しており、
前記第一のメモリ・エージェントがデータ・パターンおよび状態パターンを前記リンク上で送信することができ、
前記第二のメモリ・エージェントがデータ・パターンおよび状態パターンを前記リンク上で受信することができ、
前記第一のメモリ・エージェントが前記状態パターンを転置することができる、
ことを特徴とするシステム。 - 前記第二のメモリ・エージェントが転置された状態パターンを解釈することができることを特徴とする、請求項18記載のシステム。
- 前記第一のメモリ・エージェントがメモリ・モジュールであり、
前記第二のメモリ・エージェントがメモリ・コントローラである、
ことを特徴とする、請求項19記載のシステム。 - 前記第一のメモリ・エージェントがメモリ・バッファであり、
前記第二のメモリ・エージェントがメモリ・コントローラである、
ことを特徴とする、請求項19記載のシステム。 - 前記第二のメモリ・エージェントが、受信したパターンが所定の状態パターンに一致する場合にコマンドを再試行することができることを特徴とする、請求項19記載のシステム。
- 前記第二のメモリ・エージェントが、前記再試行に反応して受信された第二の受信したパターンが前記所定の状態パターンの所定の転置された状態パターンに一致する場合に、前記第二の受信したパターンを状態パターンとして解釈することができることを特徴とする、請求項22記載のシステム。
- 前記第二のメモリ・エージェントが、前記再試行に反応して受信された第二の受信したパターンが前記所定の状態パターンの所定の転置された状態パターンに一致しない場合に、前記第二の受信したパターンをデータ・パターンとして解釈することができることを特徴とする、請求項22記載のシステム。
- 第一のメモリ・エージェントが第二のメモリ・エージェントにリンクを通じてデータ・パターンを送信し、
前記第一のメモリ・エージェントが前記第二のメモリ・エージェントに前記リンクを通じて状態パターンを送信し、
前記第一のメモリ・エージェント内のパターン発生器が前記状態パターンを転置する、
ことを有することを特徴とする方法。 - 前記データ・パターンの送信が、誤り検査符号を付けてデータ・パターンを送信することを含み、前記状態パターンの送信が、誤り検査符号を付けて状態パターンを送信することを含み、前記第一のメモリ・エージェント内のパターン発生器は誤った誤り検査符号が付いた状態パターンを発生させることを特徴とする、請求項25記載の方法。
- 前記第一のメモリ・エージェント内のパターン発生器は、前記メモリ・エージェントがフェイルオーバー・モードで動作している場合には正しい誤り検査符号の 付いた状態パターンを発生させることを特徴とする、請求項26記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/454,400 US7200787B2 (en) | 2003-06-03 | 2003-06-03 | Memory channel utilizing permuting status patterns |
PCT/US2004/015984 WO2004109712A2 (en) | 2003-06-03 | 2004-05-20 | Memory interface protocol for distinguishing status information from read data |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006526847A JP2006526847A (ja) | 2006-11-24 |
JP4210301B2 true JP4210301B2 (ja) | 2009-01-14 |
Family
ID=33510399
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006514913A Expired - Fee Related JP4210301B2 (ja) | 2003-06-03 | 2004-05-20 | 転置状態パターンを利用するメモリ・チャネル |
Country Status (9)
Country | Link |
---|---|
US (1) | US7200787B2 (ja) |
EP (1) | EP1629393B1 (ja) |
JP (1) | JP4210301B2 (ja) |
KR (1) | KR100896982B1 (ja) |
CN (1) | CN100440188C (ja) |
AT (1) | ATE412941T1 (ja) |
DE (1) | DE602004017454D1 (ja) |
HK (1) | HK1080190A1 (ja) |
WO (1) | WO2004109712A2 (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6643752B1 (en) | 1999-12-09 | 2003-11-04 | Rambus Inc. | Transceiver with latency alignment circuitry |
US6502161B1 (en) * | 2000-01-05 | 2002-12-31 | Rambus Inc. | Memory system including a point-to-point linked memory subsystem |
US7362697B2 (en) | 2003-01-09 | 2008-04-22 | International Business Machines Corporation | Self-healing chip-to-chip interface |
US8171331B2 (en) | 2003-06-04 | 2012-05-01 | Intel Corporation | Memory channel having deskew separate from redrive |
US7386768B2 (en) | 2003-06-05 | 2008-06-10 | Intel Corporation | Memory channel with bit lane fail-over |
US7386765B2 (en) * | 2003-09-29 | 2008-06-10 | Intel Corporation | Memory device having error checking and correction |
US6996749B1 (en) * | 2003-11-13 | 2006-02-07 | Intel Coporation | Method and apparatus for providing debug functionality in a buffered memory channel |
US20050138267A1 (en) * | 2003-12-23 | 2005-06-23 | Bains Kuljit S. | Integral memory buffer and serial presence detect capability for fully-buffered memory modules |
US7417883B2 (en) * | 2004-12-30 | 2008-08-26 | Intel Corporation | I/O data interconnect reuse as repeater |
US7366931B2 (en) | 2004-12-30 | 2008-04-29 | Intel Corporation | Memory modules that receive clock information and are placed in a low power state |
US11328764B2 (en) | 2005-09-26 | 2022-05-10 | Rambus Inc. | Memory system topologies including a memory die stack |
US7562271B2 (en) | 2005-09-26 | 2009-07-14 | Rambus Inc. | Memory system topologies including a buffer device and an integrated circuit memory device |
US7464225B2 (en) | 2005-09-26 | 2008-12-09 | Rambus Inc. | Memory module including a plurality of integrated circuit memory devices and a plurality of buffer devices in a matrix topology |
US7444479B2 (en) * | 2005-12-28 | 2008-10-28 | Alexander James W | Fully buffered DIMM read data substitution for write acknowledgement |
US7353316B2 (en) * | 2006-03-24 | 2008-04-01 | Micron Technology, Inc. | System and method for re-routing signals between memory system components |
US20070247185A1 (en) * | 2006-03-30 | 2007-10-25 | Hideo Oie | Memory system with dynamic termination |
US7345900B2 (en) * | 2006-07-26 | 2008-03-18 | International Business Machines Corporation | Daisy chained memory system |
US20080104424A1 (en) * | 2006-10-31 | 2008-05-01 | International Business Machines Corporation | Systems and Methods to Reduce Deployment Security Exposure Using WOL |
US7913128B2 (en) * | 2007-11-23 | 2011-03-22 | Mosaid Technologies Incorporated | Data channel test apparatus and method thereof |
JP5309938B2 (ja) * | 2008-12-05 | 2013-10-09 | 富士通株式会社 | 要求処理装置、要求処理システムおよびアクセス試験方法 |
EP3049942B1 (en) * | 2013-09-27 | 2021-10-20 | Intel Corporation | Mapping memory controller connectors to memory connectors |
US9818457B1 (en) | 2016-09-30 | 2017-11-14 | Intel Corporation | Extended platform with additional memory module slots per CPU socket |
US10216657B2 (en) | 2016-09-30 | 2019-02-26 | Intel Corporation | Extended platform with additional memory module slots per CPU socket and configured for increased performance |
CN109949850A (zh) * | 2017-12-21 | 2019-06-28 | 光宝电子(广州)有限公司 | 储存系统与储存方法 |
Family Cites Families (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2643933A1 (de) | 1976-09-29 | 1978-03-30 | Siemens Ag | Verfahren zur kennzeichnung von nutzund steuerzeichen in datenuebertragungssystemen |
US6112287A (en) | 1993-03-01 | 2000-08-29 | Busless Computers Sarl | Shared memory multiprocessor system using a set of serial links as processors-memory switch |
IL96808A (en) | 1990-04-18 | 1996-03-31 | Rambus Inc | Introductory / Origin Circuit Agreed Using High-Performance Brokerage |
US6408402B1 (en) | 1994-03-22 | 2002-06-18 | Hyperchip Inc. | Efficient direct replacement cell fault tolerant architecture |
EP1037149A3 (en) | 1994-03-22 | 2003-10-15 | Hyperchip Inc. | Efficient direct cell replacement fault tolerant architecture supporting completey integrated systems with means for direct communication with system operator |
US6154826A (en) | 1994-11-16 | 2000-11-28 | University Of Virginia Patent Foundation | Method and device for maximizing memory system bandwidth by accessing data in a dynamically determined order |
US5867422A (en) | 1995-08-08 | 1999-02-02 | University Of South Florida | Computer memory chip with field programmable memory cell arrays (fpmcas), and method of configuring |
US5742840A (en) | 1995-08-16 | 1998-04-21 | Microunity Systems Engineering, Inc. | General purpose, multiple precision parallel operation, programmable media processor |
US6006318A (en) | 1995-08-16 | 1999-12-21 | Microunity Systems Engineering, Inc. | General purpose, dynamic partitioning, programmable media processor |
US5860080A (en) | 1996-03-19 | 1999-01-12 | Apple Computer, Inc. | Multicasting system for selecting a group of memory devices for operation |
JPH09293015A (ja) | 1996-04-24 | 1997-11-11 | Mitsubishi Electric Corp | メモリシステムおよびそれに用いられる半導体記憶装置 |
US6125419A (en) | 1996-06-13 | 2000-09-26 | Hitachi, Ltd. | Bus system, printed circuit board, signal transmission line, series circuit and memory module |
US6092229A (en) | 1996-10-09 | 2000-07-18 | Lsi Logic Corporation | Single chip systems using general purpose processors |
US5922077A (en) | 1996-11-14 | 1999-07-13 | Data General Corporation | Fail-over switching system |
JP3455040B2 (ja) | 1996-12-16 | 2003-10-06 | 株式会社日立製作所 | ソースクロック同期式メモリシステムおよびメモリユニット |
JP3127853B2 (ja) | 1997-04-30 | 2001-01-29 | 日本電気株式会社 | メモリ集積回路並びにこれを用いた主記憶システム及びグラフィクスメモリシステム |
US5944797A (en) * | 1997-05-28 | 1999-08-31 | International Business Machines Corporation | Data mover hardware controlled processing in a commanding system and in a commanded system for controlling frame communications on a link |
US5898863A (en) | 1997-06-03 | 1999-04-27 | Emc Corporation | Method and apparatus for determining I/O size distribution of an input/output system and its use for load simulation |
US6757798B2 (en) | 1997-06-30 | 2004-06-29 | Intel Corporation | Method and apparatus for arbitrating deferred read requests |
US6442644B1 (en) | 1997-08-11 | 2002-08-27 | Advanced Memory International, Inc. | Memory system having synchronous-link DRAM (SLDRAM) devices and controller |
WO1999030240A1 (en) | 1997-12-05 | 1999-06-17 | Intel Corporation | Memory system including a memory module having a memory module controller |
US6970968B1 (en) | 1998-02-13 | 2005-11-29 | Intel Corporation | Memory module controller for providing an interface between a system memory controller and a plurality of memory devices on a memory module |
US6968419B1 (en) | 1998-02-13 | 2005-11-22 | Intel Corporation | Memory module having a memory module controller controlling memory transactions for a plurality of memory devices |
US6327205B1 (en) | 1998-03-16 | 2001-12-04 | Jazio, Inc. | Signal latching of high bandwidth DRAM arrays when skew between different components is higher than signal rate |
US6160423A (en) | 1998-03-16 | 2000-12-12 | Jazio, Inc. | High speed source synchronous signaling for interfacing VLSI CMOS circuits to transmission lines |
ATE362682T1 (de) | 1998-03-16 | 2007-06-15 | Jazio Inc | Hochgeschwindigkeitssignalisierung zur schnittstellenbildung von vlsi cmos- schaltungsanordnungen |
US6510503B2 (en) | 1998-07-27 | 2003-01-21 | Mosaid Technologies Incorporated | High bandwidth memory interface |
US6493656B1 (en) * | 1999-02-26 | 2002-12-10 | Compaq Computer Corporation, Inc. | Drive error logging |
US6643752B1 (en) | 1999-12-09 | 2003-11-04 | Rambus Inc. | Transceiver with latency alignment circuitry |
US6502161B1 (en) | 2000-01-05 | 2002-12-31 | Rambus Inc. | Memory system including a point-to-point linked memory subsystem |
US6487102B1 (en) | 2000-09-18 | 2002-11-26 | Intel Corporation | Memory module having buffer for isolating stacked memory devices |
US6369605B1 (en) | 2000-09-18 | 2002-04-09 | Intel Corporation | Self-terminated driver to prevent signal reflections of transmissions between electronic devices |
US6449213B1 (en) | 2000-09-18 | 2002-09-10 | Intel Corporation | Memory interface having source-synchronous command/address signaling |
US6625687B1 (en) | 2000-09-18 | 2003-09-23 | Intel Corporation | Memory module employing a junction circuit for point-to-point connection isolation, voltage translation, data synchronization, and multiplexing/demultiplexing |
US6317352B1 (en) | 2000-09-18 | 2001-11-13 | Intel Corporation | Apparatus for implementing a buffered daisy chain connection between a memory controller and memory modules |
US6493250B2 (en) | 2000-12-28 | 2002-12-10 | Intel Corporation | Multi-tier point-to-point buffered memory interface |
WO2004102403A2 (en) | 2003-05-13 | 2004-11-25 | Advanced Micro Devices, Inc. | A system including a host connected to a plurality of memory modules via a serial memory interconnect |
US7194581B2 (en) * | 2003-06-03 | 2007-03-20 | Intel Corporation | Memory channel with hot add/remove |
US7127629B2 (en) * | 2003-06-03 | 2006-10-24 | Intel Corporation | Redriving a data signal responsive to either a sampling clock signal or stable clock signal dependent on a mode signal |
US7340537B2 (en) * | 2003-06-04 | 2008-03-04 | Intel Corporation | Memory channel with redundant presence detect |
US8171331B2 (en) * | 2003-06-04 | 2012-05-01 | Intel Corporation | Memory channel having deskew separate from redrive |
US7165153B2 (en) * | 2003-06-04 | 2007-01-16 | Intel Corporation | Memory channel with unidirectional links |
US7386768B2 (en) * | 2003-06-05 | 2008-06-10 | Intel Corporation | Memory channel with bit lane fail-over |
US7219294B2 (en) * | 2003-11-14 | 2007-05-15 | Intel Corporation | Early CRC delivery for partial frame |
US7447953B2 (en) * | 2003-11-14 | 2008-11-04 | Intel Corporation | Lane testing with variable mapping |
US7143207B2 (en) * | 2003-11-14 | 2006-11-28 | Intel Corporation | Data accumulation between data path having redrive circuit and memory device |
-
2003
- 2003-06-03 US US10/454,400 patent/US7200787B2/en not_active Expired - Fee Related
-
2004
- 2004-05-20 CN CNB2004800149218A patent/CN100440188C/zh not_active Expired - Fee Related
- 2004-05-20 EP EP04752912A patent/EP1629393B1/en not_active Not-in-force
- 2004-05-20 WO PCT/US2004/015984 patent/WO2004109712A2/en active Application Filing
- 2004-05-20 KR KR1020057023176A patent/KR100896982B1/ko not_active IP Right Cessation
- 2004-05-20 JP JP2006514913A patent/JP4210301B2/ja not_active Expired - Fee Related
- 2004-05-20 DE DE602004017454T patent/DE602004017454D1/de active Active
- 2004-05-20 AT AT04752912T patent/ATE412941T1/de not_active IP Right Cessation
-
2006
- 2006-03-06 HK HK06102863.4A patent/HK1080190A1/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP1629393B1 (en) | 2008-10-29 |
JP2006526847A (ja) | 2006-11-24 |
CN1799039A (zh) | 2006-07-05 |
CN100440188C (zh) | 2008-12-03 |
HK1080190A1 (en) | 2006-04-21 |
WO2004109712A3 (en) | 2005-01-13 |
EP1629393A2 (en) | 2006-03-01 |
KR20060029221A (ko) | 2006-04-05 |
US7200787B2 (en) | 2007-04-03 |
DE602004017454D1 (de) | 2008-12-11 |
US20040260991A1 (en) | 2004-12-23 |
WO2004109712A2 (en) | 2004-12-16 |
KR100896982B1 (ko) | 2009-05-14 |
ATE412941T1 (de) | 2008-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4210300B2 (ja) | 電源投入状態での追加/取外しが可能なメモリ・チャネル | |
JP4210302B2 (ja) | 単方向リンクを用いるメモリ・チャネル | |
JP4519839B2 (ja) | ビットレーン・フェイルオーバーのあるメモリ・チャネル | |
JP4210301B2 (ja) | 転置状態パターンを利用するメモリ・チャネル | |
JP4331756B2 (ja) | 一部のフレームについての早期crc供給 | |
US9335373B2 (en) | Memory channel having deskew separate from redrive | |
US7127629B2 (en) | Redriving a data signal responsive to either a sampling clock signal or stable clock signal dependent on a mode signal | |
JP2007514216A (ja) | 可変マッピングを備えたレーン検査 | |
JP2007511012A (ja) | データ経路とメモリ装置との間でのデータ蓄積 | |
US7340537B2 (en) | Memory channel with redundant presence detect |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080826 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080924 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081024 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |