JP2006525587A - データを伝送する処理システム及び方法 - Google Patents
データを伝送する処理システム及び方法 Download PDFInfo
- Publication number
- JP2006525587A JP2006525587A JP2006507535A JP2006507535A JP2006525587A JP 2006525587 A JP2006525587 A JP 2006525587A JP 2006507535 A JP2006507535 A JP 2006507535A JP 2006507535 A JP2006507535 A JP 2006507535A JP 2006525587 A JP2006525587 A JP 2006525587A
- Authority
- JP
- Japan
- Prior art keywords
- functional unit
- data
- communication thread
- information
- processing system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
- G06F13/4269—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using a handshaking protocol, e.g. Centronics connection
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
Abstract
Description
― 第1ハンドシェイク手続きにおいて、データが、前記第1機能ユニット(I)によって選択される通信スレッド(TID)に対応して交換されるステップと、
― これとは独立に、第2ハンドシェイク手続きにおいて、少なくとも1つの通信スレッドの状態に関する情報が、前記第2機能ユニット(T)から前記第1機能ユニット(I)に交換されるステップと、
を有する方法において、前記情報は、前記第1機能ユニット(I)が少なくとも1つの通信スレッドに関するデータを交換する可能性を予測できるようにすることを特徴とする方法。
Claims (5)
- 第1及び第2の機能ユニットの間でデータを交換する方法であって、
― 第1ハンドシェイク手続きにおいて、データが、前記第1機能ユニットによって選択された通信スレッドに対応して交換されるステップと、
― これとは独立に、第2ハンドシェイク手続きにおいて、少なくとも1つの通信スレッドの状態に関連する情報が、前記第2機能ユニットから前記第1機能ユニットに交換されるステップと、
を有する方法において、前記情報は、前記第1機能ユニットが、前記少なくとも1つの通信スレッドに関するデータを交換する可能性を予測することができるようにすることを特徴とする方法。 - 前記情報は、前記少なくとも1つの通信スレッドに関して確保されているバッファの充填度を示す、請求項1に記載の方法。
- 前記情報は、前記少なくとも1つの通信スレッドに関する要求が取り扱われることができるまでの、期待される待ち時間を示している、請求項1に記載の方法。
- 第1及び第2機能ユニットを有する処理システムであって、前記処理システムは、第1ハンドシェイク手続きにおいて、前記第1機能ユニットにより選択された通信スレッドに対応してデータを交換し、これとは独立に第2ハンドシェイク手続きにおいて、少なくとも1つの通信スレッドの状態に関する情報を前記第2機能ユニットから前記第1機能ユニットに交換する処理システムにおいて、前記情報は、前記第1機能ユニットが前記少なくとも1つの通信スレッドに関するデータを交換する可能性を予測することができるようにすることを特徴とする処理システム。
- ネットワーク内に複数の機能ユニットを有する請求項4に記載の処理システムであって、前記処理システムは、データと前記データに関する通信スレッド識別子とを、スプリットプロトコルに従って、第1機能ユニット及び第2機能ユニットを含む、ソース機能ユニットから宛先機能ユニットまで1つ以上の中間機能ユニットを介する通信経路に沿って伝送する処理システム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP03101263 | 2003-05-07 | ||
PCT/IB2004/050577 WO2004100006A1 (en) | 2003-05-07 | 2004-05-04 | Processing system and method for transmitting data |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006525587A true JP2006525587A (ja) | 2006-11-09 |
Family
ID=33427184
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006507535A Pending JP2006525587A (ja) | 2003-05-07 | 2004-05-04 | データを伝送する処理システム及び方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US7961604B2 (ja) |
EP (1) | EP1623331A1 (ja) |
JP (1) | JP2006525587A (ja) |
CN (1) | CN100390771C (ja) |
WO (1) | WO2004100006A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100944600B1 (ko) * | 2003-04-07 | 2010-02-25 | 사일린 파마슈티칼스, 인크 | 치환된 퀴노벤족사진 유사체 |
FR2857114B1 (fr) * | 2003-07-04 | 2005-09-30 | Arteris | Systeme et procede de communication entre des modules |
US20110137889A1 (en) * | 2009-12-09 | 2011-06-09 | Ca, Inc. | System and Method for Prioritizing Data Storage and Distribution |
CN104378339B (zh) * | 2013-08-16 | 2019-07-05 | 深圳市腾讯计算机系统有限公司 | 一种使用代理协议的通信方法和装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09265439A (ja) * | 1995-11-06 | 1997-10-07 | Sun Microsyst Inc | ホスト・システムと非同期転送モード・コア機能ブロックとの間の汎用インタフェースを行う装置および方法 |
JPH10269169A (ja) * | 1997-03-27 | 1998-10-09 | Toshiba Corp | コンピュータシステムおよびバストランザクション制御方法 |
JP2002530744A (ja) * | 1998-11-13 | 2002-09-17 | ソニックス・インコーポレーテッド | 多重レベル接続識別を備えた通信のシステムおよび方法 |
JP2002533832A (ja) * | 1998-12-29 | 2002-10-08 | インテル コーポレイション | データ転送時間の調節方法、コンピュータシステム及びバス・デバイス |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5388241A (en) * | 1992-03-10 | 1995-02-07 | Northrop Grumman Corporation | Asynchronous circuit for 2-cycle to 4-cycle handshake conversion |
JP3201141B2 (ja) * | 1994-06-02 | 2001-08-20 | セイコーエプソン株式会社 | データ受信方式 |
US5768529A (en) * | 1995-05-05 | 1998-06-16 | Silicon Graphics, Inc. | System and method for the synchronous transmission of data in a communication network utilizing a source clock signal to latch serial data into first registers and a handshake signal to latch parallel data into second registers |
US5983303A (en) * | 1997-05-27 | 1999-11-09 | Fusion Micromedia Corporation | Bus arrangements for interconnection of discrete and/or integrated modules in a digital system and associated method |
US6101194A (en) * | 1997-06-09 | 2000-08-08 | International Business Machines Corporation | Conflict resolution in multi-node communication network |
US7499453B2 (en) * | 2000-05-19 | 2009-03-03 | Cisco Technology, Inc. | Apparatus and methods for incorporating bandwidth forecasting and dynamic bandwidth allocation into a broadband communication system |
DE10125886A1 (de) | 2001-05-28 | 2002-12-12 | Siemens Ag | Erweitertes PCI Bus-Protokoll für die Datenübertragung über größere Distanzen |
US20030065862A1 (en) * | 2001-09-28 | 2003-04-03 | Wyland David C. | Computer system and method for communications between bus devices |
-
2004
- 2004-05-04 WO PCT/IB2004/050577 patent/WO2004100006A1/en active Application Filing
- 2004-05-04 JP JP2006507535A patent/JP2006525587A/ja active Pending
- 2004-05-04 CN CNB2004800121053A patent/CN100390771C/zh not_active Expired - Fee Related
- 2004-05-04 EP EP04731086A patent/EP1623331A1/en not_active Withdrawn
- 2004-05-04 US US10/555,401 patent/US7961604B2/en active Active
-
2011
- 2011-05-04 US US13/100,811 patent/US20110219155A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09265439A (ja) * | 1995-11-06 | 1997-10-07 | Sun Microsyst Inc | ホスト・システムと非同期転送モード・コア機能ブロックとの間の汎用インタフェースを行う装置および方法 |
JPH10269169A (ja) * | 1997-03-27 | 1998-10-09 | Toshiba Corp | コンピュータシステムおよびバストランザクション制御方法 |
JP2002530744A (ja) * | 1998-11-13 | 2002-09-17 | ソニックス・インコーポレーテッド | 多重レベル接続識別を備えた通信のシステムおよび方法 |
JP2002533832A (ja) * | 1998-12-29 | 2002-10-08 | インテル コーポレイション | データ転送時間の調節方法、コンピュータシステム及びバス・デバイス |
Also Published As
Publication number | Publication date |
---|---|
US7961604B2 (en) | 2011-06-14 |
EP1623331A1 (en) | 2006-02-08 |
US20060253604A1 (en) | 2006-11-09 |
US20110219155A1 (en) | 2011-09-08 |
CN1784669A (zh) | 2006-06-07 |
CN100390771C (zh) | 2008-05-28 |
WO2004100006A1 (en) | 2004-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4259751B2 (ja) | リアルタイムで動的に帯域幅を割り当てる完全パイプライン式固定待ち時間通信システム | |
JP4638216B2 (ja) | オンチップバス | |
JP5793690B2 (ja) | インタフェース装置、およびメモリバスシステム | |
JP5036120B2 (ja) | 非ブロック化共有インターフェイスを持つ通信システム及び方法 | |
JP4083987B2 (ja) | 多重レベル接続識別を備えた通信システム | |
US7643477B2 (en) | Buffering data packets according to multiple flow control schemes | |
JP2000181878A (ja) | 共有メモリ型ベクトル処理システムとその制御方法及びベクトル処理の制御プログラムを格納する記憶媒体 | |
CN104683338A (zh) | 设备布局中的音频/视频流送 | |
US20150052283A1 (en) | Interface apparatus and memory bus system | |
JP2018109965A (ja) | データ処理 | |
CN112711550A (zh) | Dma自动配置模块和片上系统soc | |
US20110219155A1 (en) | Processing system and method for transmitting data | |
EP1733309A1 (en) | Integrated circuit and method for transaction retraction | |
US6810457B2 (en) | Parallel processing system in which use efficiency of CPU is improved and parallel processing method for the same | |
JP2011070701A (ja) | データを伝送する処理システム及び方法 | |
JP5432587B2 (ja) | データ処理装置、その制御方法およびプログラム | |
EP1089501A2 (en) | Arbitration mechanism for packet transmission | |
US8909836B2 (en) | Interrupt controller, apparatus including interrupt controller, and corresponding methods for processing interrupt request event(s) in system including processor(s) | |
WO2021036421A1 (zh) | 多核架构的同步信号产生电路、芯片和同步方法及装置 | |
KR101276837B1 (ko) | 서로 다른 동작 주파수로 동작하는 프로세서 시스템 간의 통신을 지원하기 위한 장치 | |
WO2012117445A1 (ja) | 情報処理システム | |
JP4842804B2 (ja) | データを通信する処理システム及び方法 | |
JP2023552627A (ja) | イーサネットネットワークにおける部分ネットワーク動作においてセンサネットワークにおける転送データレートを最適化するための方法 | |
WO2013097397A1 (zh) | 一种端到端硬件消息传输的实现方法和装置 | |
JPH09160886A (ja) | マルチプロセッサのトラフィック制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091222 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100319 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100329 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101111 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110407 |