DE10125886A1 - Erweitertes PCI Bus-Protokoll für die Datenübertragung über größere Distanzen - Google Patents
Erweitertes PCI Bus-Protokoll für die Datenübertragung über größere DistanzenInfo
- Publication number
- DE10125886A1 DE10125886A1 DE2001125886 DE10125886A DE10125886A1 DE 10125886 A1 DE10125886 A1 DE 10125886A1 DE 2001125886 DE2001125886 DE 2001125886 DE 10125886 A DE10125886 A DE 10125886A DE 10125886 A1 DE10125886 A1 DE 10125886A1
- Authority
- DE
- Germany
- Prior art keywords
- pci bus
- target
- initiator
- protocol
- bus protocol
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
- G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
Abstract
Das PCI Busprotokoll kann an sich nur zur synchronen Übertragung von Informationen über kurze Distanzen (< 30 cm) angewendet werden. Um Informationen über größere Distanzen übertragen zu können, muss ein asynchrones Verfahren gewählt werden, d. h. ein Verfahren bei dem auf die Signalsynchronisation verzichtet wird. Bei der vorliegenden Erfindung wird dennoch das PCI Protokoll zur Überwachung über größere Distanzen verwendet. Zur Erreichung einer asynchronen Signalisierung über den PCI-Bus wird dabei je eine zusätzliche Steuerleitung für die Steuerleitungen "Initiator-Ready" (IRDY#) und TargetReady (TRDY#) eingeführt. Diese Steuerleitungen simulieren dabei das nicht vorliegende Taktsignal. Die beiden jeweils zu einer Steuerart gehörenden Leitungen arbeiten gegenläufig, so daß zum einen die für das Protokoll notwendigen Zeit-Informationen des Taktsignals aus den Steuerleitungen gewonnen werden können, zum anderen durch die Gegenläufigkeit eine höhere Zuverlässigkeit durch den zum Teil redundanten Informationsgehalt erreicht wird. Entgegen den üblichen Handshake-Verfahren für asynchrone Protokolle, finden bei dieser Einbindung des erweiterten PCI Protokolls keine Zeitverzögerungen durch "Rücksignalisierungen" statt.
Description
Die Erfindung liegt auf dem Gebiet der Computertechnologie
und bezieht sich im Speziellen auf ein erweitertes PCI
Busprotokoll.
Das PCI (Peripheral Component Interconnect) Bus Protokoll
bildet den Grundstock des Informationsaustausches in fast
allen modernen PCs. Der PCI-Bus und die PCI Specification
erlauben es verschiedenen Peripherie-Bestandteilen, wie zum
Beispiel SCSI-Karten und SCSI-Controller oder Videokarten und
ähnlichen Einsteckkarten, sehr schnellen Datentransfer
durchzuführen, ohne Dabei die Prozessorunterstützung des
Hauptrechners zu beanspruchen. Ein weiterer Vorteil ist die
sogenannte Plug & Play, die es ermöglicht verschiedene Karten
praktisch dynamisch wärend des Bootup zu erkennen und zu
adressieren.
Das PCI Protokoll ermöglicht auch den sogenannten DMA (Direct
Memory Access), wodurch die verschiedenen Ressourcen ohne
Beteiligung des Prozessors Daten direkt austauschen können.
Die PCI Specification bezieht sich dabei auf einen Initiator
und einen Target. Wenn ein Datenaustausch durchgeführt werden
soll, steuert der Initiator die Adressen und Steuerleitungen
des PCI-Busses und ladet so die Daten in den Target.
Zur Zeit wird das PCI-Protokoll nur zur Datenübertragung
innerhalb von Computern über eine maximale Distanz von 30 cm
verwendet. Der Grund dafür liegt in der Tatsache, dass auf
weitere Distanzen die Synchronisation auf das Taktsignal CLK
nicht gewährleistet werden kann.
Die Übertragung von Daten über größere Distanzen wird bis
heute auf herkömmliche Weise gelöst, in dem die Daten in ein
standardisiertes Übertragungsprotokoll codiert werden und
u. U. mit einem anderen Übertragungsmedium (als mit PCI
üblich) übertragen werden. Als Beispiel sei eine
Datenübertragung mittels Lichtwellenleiter (LWL) genannt: Die
zu übertragenden Daten müssen, nach Übernahme vom PCI-Bus,
zuerst von parallel nach seriell transformiert werden, durch
den LWL-Verstärker angepasst, durch den LWL übertragen und
letztendlich von seriell nach parallel zurückgewandelt
werden. Bei solchen seriellen Datenübertragungen erreicht man
Transferraten von ca. 0,03 Mbyte/s, bei paraller
Datenübertragung ca. 0,3 Mbyte/s. LAN-Netzwerke arbeiten mit
einer maximalen Übertragungsrate von 1,25 Mbyte/s bzw. 12,5
Mbyte/s (bei 100 mbps-Karten).
Es ist Aufgabe dieser Erfindung ein erweitertes PCI Bus-
Protokoll vorzuschlagen, das es erlaubt die PCI Specification
für die Datenübertragung über größere Distanzen anzuwenden.
Diese Aufgabe wird durch die in den Patentansprüchen
angegebenen Merkmalen gelöst. Dabei definiert Anspruch 1 ein
Verfahren zur Übertragung von Informationen über größere
Distanzen zwischen Peripheriegeräten die an einem PCI-Bus
angeschlossenen sind, wobei der PCI-Bus mit einer
Steuerleitung InitiatorReady (IRDY#) und mit einer
Steuerleitung TargetReady (TRDY#) betrieben wird. Die
Erfindung kennzeichnet sich dadurch aus, dass zur asynchronen
Signalisierung zwischen den Geräten je eine zusätzliche
Steuerleitung für die Steuerleitungen InitiatorReady (IRDY#)
und TargetReady (TRDY#) eingeführt werden und ein nicht
vorliegendes Taktsignal mit den Steuerleitungen Initiator-
Ready und Target-Ready simuliert wird, die den Datenaustausch
zwischen den Geräten ohne handshakeartige Rücksignalisierung
ermöglichen.
In einer Weiterentwicklung des erfindungsgemäßen Verfahrens
werden die jeweiligen Paare der Steuerleitungen Initiator-
Ready (IRDY1#, IRDY2#) und der Steuerleitungen Target-Ready
(TRDY1#, TRDY2#) gegenläufig betrieben, und die für das PCI-
Protokoll notwendigen Zeit-Informationen des Taktsignals aus
den Steuerleitungen gewonnen.
Der unabhängige Anspruch 3 definiert ein erweitertes PCI-
Busprotokoll das es erlaubt an den PCI-Bus angeschlossenen
Peripheriegeräten Informationsaustausch über längere Strecken
durchzuführen. Wie im normalen PCI-Bus agiert eines der
Peripheriegeräte als Initiator und das andere Peripheriegerät
agiert als Target. Der Informationsaustausch zwischen den als
Initiator und Target agierenden Peripheriegeräten wird ohne
festes Taktsignal (CLK) synchronisiert.
In einer vorteilhaften Weiterentwicklung wird die
Zeitsynchronisations-Funktion des im standardisierten PCI-
Busprotokoll zur Synchonisation der Peripheriegeräte
verwendeten Taktsignals (CLK) durch zwei zueinander
gegenläufige Signale (IRDY1#,IRDY2#) übernommen. Diese
zueinander gegenläufigen Signale (IRDY1#, IRDY2#) ersetzen
das im standardisierten PCI-Busprotokoll die Aktivierung des
Initiators anzeigende Signal InitiatorReady (IRDY#).
Das im standardisierten PCI-Busprotokoll die Aktivierung des
Targets anzeigende Signal (TRDY#) wird erfindungsgemäß durch
zwei zueinander gegenläufige Signale (TRDY1#, TRDY2#)
ersetzt.
Das erfindungsgemäß erweiterte PCI-Busprotokoll kann
vorteilhafterweise zur Datenübertragung zwischen einem Target
und einem vom Target mehr als 30 cm entfernten Initiator
verwendet werden (der Abstand zwischen Target und Initiator
wird dabei entlang der Leitungsstrecke des Signal-Busses
zwischen Target und Initiator gemessen).
Mittels des erweiterten PCI-Busprotokolls können Daten, die
bereits durch das PCI-Protokoll transferiert werden
(heutzutage der Standard in PC-Systemen), ohne zeitlichen
Codierungsverlust über eine größere Distanz (10-15 m)
übertragen werden.
Bei der direkten Verwendung des neuen Protokolls über
klassische elektrische Leitungen, ergibt sich ungefähr ein
zweifacher Zeitvorteil durch den Wegfall der
Protokollumsetzung sowie ein einfacheres Hardware-Design
gegenüber der LWL-Lösung. Die Produktkosten liegen durch die
einfachere Realisierungsmöglichkeiten (geringere Anzahl von
Chips, geringeres Platinenvolumen) ebenfalls wesentlich
günstiger. Mit der vorgeschlagenen Lösung werden
Datenübertragungsraten von ca. 60 Mbyte/s auf 10 m erreicht.
Wie oben erwähnt erreicht man vergleichsweise bei serieller
Datenübertragung Transferraten von ca. 0,03 Mbyte/s, bei
paraller Datenübertragung ca. 0,3 Mbyte/s. Die Transferraten
von Kleinnetzwerken (LAN) können ebenfalls durch das neue
System von 1,25 Mbyte/s bzw. 12,5 Mbyte/s auf weit
verbesserte Übertragungsraten gebracht werden.
Das Netzwerk unterstützt das PCI-Protokoll auf logischer
Ebene und ist für eine Datenübertragung mittels des Burst-
Mechanismus optimiert. Das Netzwerk kann eine Durchsazrate
von 60 MBytes (480 Mbit/s!) bei einem 16 Byte-Burst
zwischen zwei Rechnerknoten erzielen wobei der räumliche
Abstand zwischen den Rechnern mehr als zehn Meter betragen
kann. Die Daten-Durchsatzrate bei obigem Beispiel mit LWL
beträgt 30 MBytes bei ca. vierfachen Produktkosten.
Auf logischer Ebene wird das PCI-Protokoll vollständig und
PCI-compliant unterstützt, d. h. Protokollumsetzungen
entfallen vollständig. Auf physikalischer Ebene werden die
taktsynchronen Signale des PCI-Protokolls auf eine asynchrone
Signalisierung (taktunabhängige Signalisierung) umgesetzt, so
daß Leitungslängen bis zu 15 m erreicht werden können. Aus
Geschwindigkeitsgründen sollten die Leitungslängen bei ca.
10 m liegen.
Das PCI-Busprotokoll ist ein synchrones Protokoll, d. h. alle
Signale (Steuer- und Datensignale) werden in Bezug zu einem
Taktsignal bewertet (beim PCI-Protokoll positiv steigende
Flanke des Taktsignals). Da ein elektrisches Signal in einem
Medium eine endliche Ausbreitungsgeschwindigkeit besitzt, muß
die Bus-Leitungslänge begrenzt werden, um ein konsistentes
Taktsignal zur Steuerung des Busses zu gewährleisten
(Taktsignal hat zum gleichen Zeitpunkt verschiedene Formen an
den Enden der Leitung).
Sollen Informationen über eine größere Distanz übertragen
werden, muss auf die Signal-Synchronisation verzichtet
werden, und ein asynchrones Verfahren gewählt werden. Bei der
vorliegenden Erfindung wurden zur Erreichung einer
asynchronen Signalisierung je eine zusätzliche Steuerleitung
für die Steuerleitungen "Initiator-Ready" (IRDY#) und
TargetReady (TRDY#) eingeführt, die das nicht vorliegende
Taktsignal "simulieren". Die beiden jeweils zu einer
Steuerart gehörenden Leitungen arbeiten gegenläufig, so daß
zum einen die für das Protokoll notwendigen Zeit-
Informationen des Taktsignals aus den Steuerleitungen
gewonnen werden können, zum anderen durch die Gegenläufigkeit
eine höhere Zuverlässigkeit durch den zum Teil redundanten
Informationsgehalt erreicht wird. Der redundante
Informationsgehalt kann in State-Machines zur Überwachung des
Protokolls gegen einstreuende Leitungsfehler verwendet werden
[1, 2]. Entgegen üblichen Handshake-Verfahren für asynchrone
Protokolle, finden bei dieser Lösung keine Zeitverzögerungen
durch "Rücksignalisierungen" statt.
Ein Ausführungsbeispiel des erfindungsgemäßen PCI Protokolls
ist in der Zeichnung dargestellt und wird im folgenden näher
beschrieben. Dabei zeigt
Fig. 1 ein Protokolldiagramm mit den wichtigsten PCI-
Signalen bei einem lesenden Datentransfer von einem
Target zu einem Initiator.
Die Figur zeigt die wichtigsten PCI-Signale bei einem
lesenden Datentransfer von einem Target zu einem Initiator-
Device. Im standardisierten PCI-Protokoll sind die beiden
Steuersignale IRDY# (Initiator-Ready, low aktiv) und TRDY#
(Target-Ready, low aktiv) für die Signalisierung der
eigentlichen Datenübertragung verantwortlich. Die beiden
Signale sind in der Figur grau dargestellt und fehlen im
erfindungsgemäß erweiterten PCI-Protokoll (das Taktsignal CLK
fehlt ebenfalls). Statt IRDY# sind im erweiterten Protokoll
die Signale IRDY1# und IRDY2# und statt TRDY# die Signale
TRDY1# und TRDY2# zu finden. Wie die Figur zeigt, startet
eine Datenübertragung mit der Aktivierung der beiden Signale
IRDY1# und TRDY1#. Nach Übernahme des Datums werden die
beiden Signale deaktiviert und ihre "Mitspieler" IRDY#2 und
TRDY#2 (d. h. die entsprechenden gegenläufigen Signale) werden
aktiviert. Wird vom Sender bzw. Empfänger ein Wait-State
gefordert, wird das entsprechende Signal erst später
aktiviert (High-Pegel). Dies ist mit dem standardisierten
PCI-Protokoll konform, wie ein Vergleich zwischen den
Signalen IRDY#, IRDY1# und IRDY2# im Taktzyklus 6 zeigt. Die
Figur verdeutlicht ebenfalls, wie die beiden
Steuersignalpaare jeweils eingesetzt werden, um notwendige
zeitliche Informationen des Taktsignals zu erhalten, ohne auf
das Taktsignal selbst angewiesen zu sein. Alle anderen
Steuersignale benötigen diese Takt-Informationen im strengen
Sinne nicht, da diese während einer PCI-Datenübertragung nur
einmalig aktiviert werden dürfen (siehe PCI-Spezifikation,
[3]). Zur korrekten Arbeitsweise des erweiterten Protokolls
ist nur Sorge zu treffen, dass die Daten auf den Leitungen
nicht erst nach der Aktivierung der entsprechenden
Steuersignale gültig werden (z. B. für FRAME#, Takt 2). Das
heisst, die Daten müssen vor Aktivierung der entsprechenden
Steuersignale schon auf den Datenleitungen stabil anstehen.
Im einfachsten Fall verzögert der Sender die Steuersignale um
einige Nanosekunden.
In diesem Dokument sind folgende Literaturstellen zitiert:
[1] Küfner, H.: An Advanced Design Methodology for Fast State Machines in Programmable Logic Devices, Interner Vortrag, FB Informatik der Fernuniversität Hagen, 1997
[2] Küfner, H.: Ein dynamisch fehlertolerantes, echtzeitfähiges und verteiltes Rechensystem, Mehrrechnersystem zur Tolerierung von transienten, intermittierenden und permanenten Fehlern, Promotion im FB Informatik der Fernuniversität Hagen, Shaker Verlag, 1998
[3] PCI Special Interest Group: PCI bus specification, Revision 2.0, Portland, Oregon, 1993.
[1] Küfner, H.: An Advanced Design Methodology for Fast State Machines in Programmable Logic Devices, Interner Vortrag, FB Informatik der Fernuniversität Hagen, 1997
[2] Küfner, H.: Ein dynamisch fehlertolerantes, echtzeitfähiges und verteiltes Rechensystem, Mehrrechnersystem zur Tolerierung von transienten, intermittierenden und permanenten Fehlern, Promotion im FB Informatik der Fernuniversität Hagen, Shaker Verlag, 1998
[3] PCI Special Interest Group: PCI bus specification, Revision 2.0, Portland, Oregon, 1993.
Claims (7)
1. Verfahren zur Übertragung von Informationen über größere
Distanzen zwischen Peripheriegeräten die an einem PCI-Bus
angeschlossenen sind, wobei der PCI-Bus mit einer
Steuerleitung InitiatorReady (IRDY#) und mit einer
Steuerleitung TargetReady (TRDY#) betrieben wird,
dadurch gekennzeichnet,
dass zur asynchronen Signalisierung zwischen den Geräten je
eine zusätzliche Steuerleitung für die Steuerleitungen
InitiatorReady (IRDY#) und TargetReady (TRDY#) eingeführt
werden und ein nicht vorliegendes Taktsignal mit den
Steuerleitungen Initiator-Ready und Target-Ready simuliert
wird, die den Datenaustausch zwischen den Geräten ohne
handshake-typische Rücksignalisierung ermöglichen.
2. Verfahren nach Patentanspruch 1, wobei die jeweiligen
Paare der Steuerleitungen Initiator-Ready (IRDY1#, IRDY2#)
und der Steuerleitungen Target-Ready (TRDY1#, TRDY2#)
gegenläufig betrieben werden, und die für das PCI-Protokoll
notwendigen Zeit-Informationen des Taktsignals aus den
Steuerleitungen gewonnen werden.
3. PCI-Busprotokoll zur digitalen Signalübertragung auf
einem PCI Bus, wobei mindestens zwei an den Bus
angeschlossene Peripheriegeräte Datenaustausch durchführen
können indem eines der Peripheriegeräte als Initiator und das
andere Peripheriegerät als Target agiert, und die betroffenen
Peripheriegeräte durch Signalisierungskanäle aufeinander
synchronisiert werden,
dadurch gekennzeichnet,
dass der Informationsaustausch zwischen den als Initiator und
Target agierenden Peripheriegeräten ohne festes Taktsignal
(CLK) synchronisiert wird.
4. PCI-Busprotokoll nach Patentanspruch 3,
dadurch gekennzeichnet,
dass die Funktion des im standardisierten PCI-Busprotokoll
zur Synchonisation der Peripheriegeräte verwendeten
Taktsignals (CLK) durch zwei zueinander gegenläufige Signale
(IRDY1#, IRDY2#) übernommen wird.
5. PCI-Busprotokoll nach Patentanspruch 4,
dadurch gekennzeichnet,
dass die zwei zueinander gegenläufigen Signale (IRDY1#,
IRDY2#) das im standardisierten PCI-Busprotokoll die
Aktivierung des Initiators anzeigende Signal (IRDY#)
ersetzen.
6. PCI-Busprotokoll nach Patentanspruch 3,
dadurch gekennzeichnet,
dass das im standardisierten PCI-Busprotokoll die Aktivierung
des Initiators anzeigende Signal (IRDY#) durch zwei
zueinander gegenläufige Signale (IRDY1#, IRDY2#) ersetzt
wird, und diese Signale (IRDY1#, IRDY2#) die im
Datenaustausch beteiligten Peripheriegeräte (Initiator,
Target) quasi-synchronisieren, und das im standardisierten
PCI-Busprotokoll die Aktivierung des Targets anzeigende
Signal (TRDY#) durch zwei zueinander gegenläufige Signale
(TRDY1#, TRDY2#) ersetzt wird.
7. Verwendung des PCI-Busprotokolls nach einem der
Patentansprüche 3 bis 6 zur Datenübertragung zwischen einem
Target und einem vom Target mehr als 30 cm entfernten
Initiator, wobei der Abstand zwischen Target und Initiator
entlang der Leitungsstrecke des PCI-Busses zwischen Target
und Initiator gemessen wird.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2001125886 DE10125886A1 (de) | 2001-05-28 | 2001-05-28 | Erweitertes PCI Bus-Protokoll für die Datenübertragung über größere Distanzen |
PCT/DE2002/001728 WO2002097644A2 (de) | 2001-05-28 | 2002-05-14 | Erweitertes pci bus-protokoll für die datenübertragung über grössere distanzen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2001125886 DE10125886A1 (de) | 2001-05-28 | 2001-05-28 | Erweitertes PCI Bus-Protokoll für die Datenübertragung über größere Distanzen |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10125886A1 true DE10125886A1 (de) | 2002-12-12 |
Family
ID=7686365
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2001125886 Withdrawn DE10125886A1 (de) | 2001-05-28 | 2001-05-28 | Erweitertes PCI Bus-Protokoll für die Datenübertragung über größere Distanzen |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE10125886A1 (de) |
WO (1) | WO2002097644A2 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7961604B2 (en) | 2003-05-07 | 2011-06-14 | Koninklijke Philips Electronics, N.V. | Processing system and method for transmitting data |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19725422A1 (de) * | 1997-06-16 | 1998-12-17 | Siemens Ag | Bussystem für ein digitales Kommunikationsnetz und Verfahren zur Steuerung eines derartigen Bussystems |
US5928346A (en) * | 1996-09-11 | 1999-07-27 | Hewlett-Packard Company | Method for enhanced peripheral component interconnect bus split data transfer |
US6105146A (en) * | 1996-12-31 | 2000-08-15 | Compaq Computer Corp. | PCI hot spare capability for failed components |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6070211A (en) * | 1997-06-11 | 2000-05-30 | International Business Machines Corporation | Driver/receiver circuitry for enhanced PCI bus with differential signaling |
-
2001
- 2001-05-28 DE DE2001125886 patent/DE10125886A1/de not_active Withdrawn
-
2002
- 2002-05-14 WO PCT/DE2002/001728 patent/WO2002097644A2/de active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5928346A (en) * | 1996-09-11 | 1999-07-27 | Hewlett-Packard Company | Method for enhanced peripheral component interconnect bus split data transfer |
US6105146A (en) * | 1996-12-31 | 2000-08-15 | Compaq Computer Corp. | PCI hot spare capability for failed components |
DE19725422A1 (de) * | 1997-06-16 | 1998-12-17 | Siemens Ag | Bussystem für ein digitales Kommunikationsnetz und Verfahren zur Steuerung eines derartigen Bussystems |
Also Published As
Publication number | Publication date |
---|---|
WO2002097644A2 (de) | 2002-12-05 |
WO2002097644A3 (de) | 2003-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69632450T2 (de) | Flexible Slave-Schnittstelle mit hoher Geschwindigkeit für parallelen gemeinsamen Bus zum lokalen Cachepuffer | |
DE60213616T2 (de) | Eine allgemeine eingabe-/ausgabearchitektur, protokoll und entsprechende verfahren zur umsetzung der flusssteuerung | |
US5440699A (en) | System by which a remote computer receives screen images from and transmits commands to a host computer | |
DE112010001824B4 (de) | Paketierte Schnittstelle zur Kopplung von Agenten | |
DE69634048T2 (de) | Synchronisation der datenübertragung über eine zweiwegverbindung | |
CN1086819C (zh) | 对pci地址奇偶错误做出响应的pci/isa桥接器 | |
DE2350371C3 (de) | Verfahren und Einrichtung zur Prüfung und Wartung von Datenverarbeitungsanlagen mittels räumlich entfernter Wartungsstationen | |
DE10239814B4 (de) | Erweiterte Testmodusunterstützung für Hostcontroller | |
DE10234992A1 (de) | Retry-Mechanismus für blockierende Schnittstellen | |
DE102009036631A1 (de) | Überwachen eines internen Links über einen zweiten Link | |
DE102007012054A1 (de) | Mehrmasterverkettungszweidrahtseriellbus | |
CA1321843C (en) | Method of packetizing data | |
DE102005005342A1 (de) | Busanordnung, Master- und Slave-Einheit sowie Datenlese- und Datenübertragungsverfahren | |
DE112011103225T5 (de) | Drosseln einer integrierten Verbindung | |
DE10162507A1 (de) | Überwachungsschaltung | |
DE19781845C2 (de) | Verfahren und Einrichtung zum Unterstützen zweier substraktiv dekodierender Teilnehmer an demselben Bus in einem Computersystem | |
DE60008785T2 (de) | Fehlertolerante virtuelle rückwand für vmebus | |
DE60028992T2 (de) | Leistungssteuerungsverfahren für ein rechnersystem mit einer knotenpunktarchitektur | |
DE60005528T2 (de) | Willkürliche längenerweiterung eines synchronen busses mit originalem busprotokoll | |
CN208386577U (zh) | 基于m-lvds实时多主高速总线的通信系统 | |
DE10125886A1 (de) | Erweitertes PCI Bus-Protokoll für die Datenübertragung über größere Distanzen | |
DE10308159B4 (de) | Kommunikationsgerät mit Verwendung von Drei-Stufen-Kommunikationspuffern | |
EP0174446A2 (de) | Verteiltes Multiverarbeitungssystem | |
EP1121646B1 (de) | Datenbus und verfahren zum kommunizieren zweier baugruppen mittels eines solchen datenbusses | |
DE69900971T2 (de) | Unidirektionale Prüfung von bus-basiertem System |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8130 | Withdrawal | ||
8165 | Unexamined publication of following application revoked |