DE60008785T2 - Fehlertolerante virtuelle rückwand für vmebus - Google Patents

Fehlertolerante virtuelle rückwand für vmebus Download PDF

Info

Publication number
DE60008785T2
DE60008785T2 DE60008785T DE60008785T DE60008785T2 DE 60008785 T2 DE60008785 T2 DE 60008785T2 DE 60008785 T DE60008785 T DE 60008785T DE 60008785 T DE60008785 T DE 60008785T DE 60008785 T2 DE60008785 T2 DE 60008785T2
Authority
DE
Germany
Prior art keywords
vmebus
backplane
vmebus backplane
bridge
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60008785T
Other languages
English (en)
Other versions
DE60008785D1 (de
Inventor
A. Thomas ODEGARD
Aaron Levine
P. Bryan HANSEN
J. Larry THOMAS
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honeywell Inc
Original Assignee
Honeywell Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell Inc filed Critical Honeywell Inc
Application granted granted Critical
Publication of DE60008785D1 publication Critical patent/DE60008785D1/de
Publication of DE60008785T2 publication Critical patent/DE60008785T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/409Mechanical coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Hardware Redundancy (AREA)
  • Fireproofing Substances (AREA)
  • Bus Control (AREA)
  • Train Traffic Observation, Control, And Security (AREA)
  • Laying Of Electric Cables Or Lines Outside (AREA)
  • Insulated Conductors (AREA)
  • Debugging And Monitoring (AREA)
  • Bidet-Like Cleaning Device And Other Flush Toilet Accessories (AREA)
  • Curing Cements, Concrete, And Artificial Stone (AREA)

Description

  • Die Erfindung betrifft Rückwände für Versa Module Eurocards (VME) und insbesondere das elektrische Verbinden von zwei unabhängigen VME-Rückwänden miteinander, jedoch das Bereitstellen einer Isolation bei einem Ausfall.
  • Die letzten Veränderungen im militärischen Markt haben Systemarchitekturen von Punktentwürfen zu Entwürfen basierend auf kommerzieller Technik getrieben. Der militärische Markt hat seine Aufmerksamkeit für künftige Systementwürfe insbesondere auf eine VME-basierte Technik konzentriert. Die Technik der VME-Rückwand weist bei bestimmten militärischen Anwendungen Probleme auf, insbesondere bei fehlertoleranten Entwürfen für Avionik-Anwendungen. Die VME-Rückwand ist sehr anfällig für Einzelpunktfehler. Gegenwärtig verfügbare Verfahren, fehlertolerante Entwürfe unter Verwendung der VME-Technik bereitzustellen, verschlechtern oder beeinträchtigen das Leistungsvermögen des Gesamtsystems deutlich.
  • Einige der Ansätze der Vergangenheit sind: ein Gerät, welches von CES, http://www.ces.ch/index.html, hergestellt wird, welches eine 10MB/s-VME-nach-VMEBus-Brücke umfasst, welche eine Datenübermittlung zwischen zwei VME-Systemen bereitstellt. Das Problem bei diesem Ansatz ist, dass man andere Systemmodule nicht direkt adressieren kann. Zusätzlich stellt dieses System kein direkt verbundenes System mit Fähigkeiten der Fehlertoleranz bereit. Beide Seiten müssen in der Lage sein, als unabhängige Systeme sowie als ein virtuelles System zu agieren.
  • Ein Anderes ist ein Gerät, welches von General Standards, http://www.generalstandards.com/view-products.php?product=vme6-hpdi, hergestellt wird, welches eine Hochgeschwindigkeits-DMA-Karten-Brücke zwischen zwei VME-Systemen umfasst. Dieses System ist unzureichend, weil es andere Systemmodule nicht direkt adressieren kann und kein direkt verbundenes System mit Fähigkeiten der Fehlertoleranz bereitstellt. Wieder müssen beide Seiten in der Lage sein, als unabhängige Systeme sowie als ein virtuelles System zu agieren.
  • Noch ein anderes System wird von SBS Bit 3 hergestellt und wird das MODELL 418 & 418-50 genannt, http://www.sbs.com/index.cfm?fuseaction=products.detail&Produkt ID=276. Die Modelle 418 und 418-50 von SBS Bit 3 sind Hochleistungsüberträger für VMEBus-Systeme. Ein SBS Bit 3 Überträger erweitert eine VMEBus-Rückwand von einem Chassis auf ein zweites VMEBus-Chassis. Beide Chassis arbeiten als eine Einheit, welche durch die Systemsteuerung im primären Chassis gesteuert wird. Das primäre Chassis kann als ein eigenständiges System arbeiten; es erfordert das sekundäre Chassis nicht. Das sekundäre Chassis weist keine Systemsteuerung auf; folglich kann es nicht ohne das primäre Chassis arbeiten. Dieses System ist unannehmbar, weil es kein direkt verbundenes System mit der Fähigkeit zur Fehlertoleranz bereitstellt. Wieder müssen beide Seiten in der Lage sein, als unabhängige Systeme sowie als ein virtuelles System zu agieren.
  • Schließlich wird ein verfügbares Produkt von VMIC hergestellt, http://www.vmic.com/comm net.html. Das Produkt wird Multimaster genannt, welches mehrere VMEBus-Master in jeder Chassis-Software zulässt. Im transparenten Modus erlaubt das System eine direkte Kommunikation vom primären Chassis zum sekundären Chassis ohne einen Software-Overhead (unidirektionale Übermittlungssteuerung mit bidirektionalen Datenübertragungen). Im nicht-transparenten Modus wird ein Einkreis- oder Stoßzugriff über die Verbindung durch softwareprogrammgesteuerte Unterbrechungen ausgewählt, welche jedem Chassis erlauben, das andere Chassis zu unterbrechen. Das System unterstützt Kabel bis zu 25 Fuß und lässt eine Erweiterung auf mehrere VMEBus- Systeme in einer Stern-Konfiguration zu. Es weist eine schaltergesteuerte Isolation zur Wartung und eine softwaregesteuerte Isolation auf. Durch benutzerwählbare Zugriffsfenster ist es speichergeschützt. Ein beliebiges Adressfenster in einem Chassis kann auf ein beliebiges Fenster im anderen Chassis abgebildet werden (z.B. extended supervisory auf short nonprivileged). Die Fenstergrößen werden durch Stegbrücken zwischen 256 Byte und 16 MByte ausgewählt (Größen in Zweierpotenzen, d.h. 256, 512, 1 K, 2 K usw.). Das Produkt ist verträglich mit VMEBus Rev. C.1 und unterstützt 8-, 16- und 32-Bit-Übertragungen (bidirektional), unterstützt 16-, 24- und 32-Bit-Adressierung (bidirektional), weist zwei Platinen und zwei Kabel auf (in einer Anzahl von Kabellängen), bildet eine VME-nach-VME-Verbindung mit automatischer Einschalterkennung des entfernten Chassis aus und unterstützt mehrere Verbindungen zum gleichen Chassis. Das System überträgt D0 nach D31, A1 nach A23, LWORD*, AS*, DS0*, DS1*, AM0 nach AM5, DTACK* und BERR*. Die Probleme bei diesem Gerät sind, dass es kein direkt verbundenes System mit der Fähigkeit der Fehlertoleranz bereitstellt und beide Seiten nicht in der Lage sind, als unabhängige Systeme sowie als ein virtuelles System zu agieren.
  • Daher existieren in der gegenwärtigen VME-Technik Brückenentwürfe, welche zwei unabhängige VME-Systeme miteinander koppeln. Keiner der gegenwärtig verfügbaren Entwürfe stellt jedoch einen virtuellen VMEBus-Entwurf bereit. Stattdessen werden beide Systeme als unabhängige Systeme mit einem gemeinsamen Datenbereich zum Weitergeben von Informationen zwischen den Systemen behandelt. Die vorliegende Erfindung mit einer integrierten virtuellen VMEBus-Brücke arbeitet als eine VMEBus-Rückwand.
  • KURZFASSUNG DER ERFINDUNG
  • Die folgende Kurzfassung der Erfindung wird bereitgestellt, um ein Verständnis einiger der innovativen Merkmale zu erleichtern, welche für die vorliegende Erfindung einzigartig sind, und ist nicht als eine vollständige Beschreibung gedacht. Eine volle Würdigung der verschiedenen Gesichtspunkte der Erfindung kann erreicht werden, indem die gesamte Beschreibung, die Ansprüche, die Zeichnungen und die Zusammenfassung als ein Ganzes gesehen werden.
  • Ein bevorzugte fehlertolerante virtuelle VMEBus-Rückwand für Computersysteme umfasst wenigstens zwei VMEBus-Rückwände, wobei jede VMEBus-Rückwand eine Stromversorgung und eine Vorrichtung zur Fehlererkennung und wenigstens zwei Brückenmodule umfasst, wobei jedes Brückenmodul einen Schalter zum Verbinden und zum Trennen jeder der VMEBus-Rückwände umfasst. Die bevorzugten wenigstens zwei VMEBus-Rückwände umfassen eine monolithische Struktur. Eine bevorzugte Vorrichtung zur Fehlererkennung umfasst eine Ausfallabtastung in jedem Brückenmodul. Die Vorrichtung zur Fehlererkennung kann auch Ausfallabtastungen in vorbestimmten Modulen umfassen, welche mit jeder VMEBus-Rückwand verbunden sind. Die Vorrichtung zur Fehlererkennung umfasst vorzugsweise eine Vorrichtung zur Fehlererkennung in jeder VMEBus-Rückwand und einen Sender zum Übertragen des Fehlersignals zu einer nächsten VMEBus-Rückwand. Die Fehler umfassen Modulausfallabtastungen und Kommunikationstests der VMEBus-Rückwand. Die bevorzugten Kommunikationstests der VMEBus-Rückwand umfassen einen Datenübertragungsbustest, einen Arbitrationsbustest und einen Vorrangunterbrechungsbustest. Die Brückenmodule umfassen vorzugsweise eine Struktur zum Verbinden der VMEBus-Rückwände, um als eine einzelne VMEBus-Rückwand zu erscheinen. Die Struktur zum Verbinden der VMEBus-Rückwände, um als eine einzelne VMEBus-Rückwand zu erscheinen, umfasst direkte Verbindungen zwischen den wenigstens zwei VMEBus-Rückwänden. Die bevorzugte Vorrichtung umfasst ferner eine Struktur zum Minimieren von Datenübertragungslatenzverzögerungen zwischen den wenigstens zwei VMEBus-Rückwänden. Die bevorzugte Struktur zum Minimieren von Datenübertragungslatenzverzögerungen zwischen den wenigstens zwei VMEBus-Rückwänden umfasst eine direkte Verbindung zwischen den wenigstens zwei VMEBus-Rückwänden.
  • Das bevorzugte Verfahren zum Verbinden und Trennen von wenigstens zwei Computersystemen, wobei ein erstes Computersystem eine erste VMEBus-Rückwand umfasst und ein nächstes Computersystem eine nächste VMEBus-Rückwand umfasst, umfasst die Schritte des Erfassens eines Fehlerstatus im ersten und im nächsten Computersystem, des Übertragens des Fehlerstatus an das andere Computersystem, das Verbinden der ersten VMEBus-Rückwand mit der nächsten VMEBus-Rückwand, wenn keine Fehler erfasst werden, das Trennen der ersten VMEBus-Rückwand von der nächsten VMEBus-Rückwand, wenn ein Fehler erfasst wird, das Arbeiten im primären Modus, wenn ein Fehler in der nächsten VMEBus-Rückwand erfasst wird, und Arbeiten im ausfallsicheren Modus, wenn der Fehler in der ersten VMEBus-Rückwand erfasst wird. Die Schritte des Übertragens des Fehlerstatus an das andere Computersystem und des Verbindens der ersten VMEBus-Rückwand mit der nächsten VMEBus-Rückwand, wenn keine Fehler erfasst werden, umfasst das Setzen der Ausfallabtastungen, welche durch das andere Computersystem erfasst werden sollen, bevor die erste VMEBus-Rückwand mit der nächsten VMEBus-Rückwand verbunden wird. Das Verfahren umfasst ferner den Schritt des Minimierens der Datenübertragungslatenzverzögerungen zwischen dem ersten Computersystem und dem nächsten Computersystem.
  • Das Verfahren des Verbindens einer ersten VMEBus-Rückwand und einer zweiten VMEBus-Rückwand in einem Computersystem, wobei die erste VMEBus-Rückwand mit einer primären Brücke verbunden ist und die zweite VMEBus-Rückwand mit einer sekundären Brücke verbunden ist, umfasst die Schritte des Testens der ersten VMEBus-Rückwand und der zweiten VMEBus-Rückwand auf Fehler, des Übertragens eines Fehler-/Bereitschaftssignals von der primären Brücke und von der sekundären Brücke, wenn die primäre und die sekundäre Brücke beide das Bereitschaftssignal übertragen, des Verbindens der ersten VMEBus-Rückwand mit der sekundären VMEBus-Rückwand und des Arbeitens in einem Normalmodus, wenn das Fehlersignal von der primären Brücke und der sekundären Brücke übertragen wird, des Isolierens der ersten VMEBus-Rückwand von der sekundären VMEBus-Rückwand und des Arbeitens in einem verkürzten Modus und des Wiederholens der vorstehenden Schritte. Der Schritt des Testens der ersten VMEBus-Rückwand und der zweiten VMEBus-Rückwand auf Fehler umfasst das Veranlassen von Selbsttests beim Einschalten. Der Schritt des Testens der ersten VMEBus-Rückwand und der zweiten VMEBus-Rückwand auf Fehler umfasst das Testen in der primären Brücke und in der sekundären Brücke. Der Schritt des Verbindens der ersten VMEBus-Rückwand mit der sekundären VMEBus-Rückwand umfasst ferner den Schritt des Konfigurierens der ersten VMEBus-Rückwand als eine Systemsteuerung und des Konfigurierens des zweiten VMEBusses als eine Nicht-Systemsteuerung. Der Schritt des Verbindens der ersten VMEBus-Rückwand mit der sekundären VMEBus-Rückwand umfasst das Verbinden der ersten VMEBus-Rückwand mit der sekundären VMEBus-Rückwand mit Eins-zu-Eins-Verbindungen. Der bevorzugte Schritt des Verbindens der ersten VMEBus-Rückwand mit der sekundären VMEBus-Rückwand mit Eins-zu-Eins-Verbindungen umfasst das Verbinden der ersten VMEBus-Rückwand mit der sekundären VMEBus-Rückwand, so dass sie als eine einzelne VMEBus-Rückwand erscheinen. Der bevorzugte Schritt des Isolierens der ersten VMEBus-Rückwand von der sekundären VMEBus-Rückwand und des Arbeitens in einem verkürzten Modus umfasst ferner das Einschalten der zweiten VMEBus-Rückwand als die Systemsteuerung, wenn das Fehlersignal durch die primäre Brücke übertragen wird. Die Schritte des Verbindens der ersten VMEBus-Rückwand mit der sekundären VMEBus-Rückwand und des Isolierens der ersten VMEBus-Rückwand von der sekundären VMEBus-Rückwand umfassen eine Entscheidungslogik, welche in der primären Brücke und in der sekundären Brücke angesiedelt ist.
  • Eine Aufgabe der vorliegenden Erfindung ist es, eine Fähigkeit der Fehlertoleranz für eine VME-Rückwand bereitzustellen.
  • Eine andere Aufgabe der vorliegenden Erfindung ist es, eine virtuelle Brückenverbindung zwischen zwei VME-Rückwänden bereitzustellen.
  • Noch eine andere Aufgabe der vorliegenden Erfindung ist es, einen fehlertoleranten VME-Brückenentwurf bereitzustellen, welcher das Leistungsvermögen des Gesamtsystems nicht verschlechtert oder beeinträchtigt.
  • Ein Vorteil der vorliegenden Erfindung ist es, dass sie für die Benutzer transparent ist und wie eine einzelne VMEBus-Rückwand arbeitet.
  • Ein anderer Vorteil der vorliegenden Erfindung ist es, dass sie Datenübertragungen mit geringer Latenz und hoher Bandbreite bereitstellt.
  • Ein anderer Vorteil der vorliegenden Erfindung ist ihre Vielseitigkeit darin, dass das System auf verschiedene Arten konfiguriert werden kann.
  • Die neuartigen Merkmale der vorliegenden Erfindung werden Fachleuten bei der Untersuchung der nachfolgenden ausführlichen Beschreibung der Erfindung offenkundig oder können durch die Anwendung der vorliegenden Erfindung erfahren werden. Es versteht sich jedoch, dass die ausführliche Beschreibung der Erfindung und die präsentierten spezifischen Beispiele, während sie bestimmte Ausführungsformen der vorliegenden Erfindung bezeichnen, nur zum Zweck der Illustration bereitgestellt werden, da verschiedene Veränderungen und Modifikationen innerhalb der Idee und des Schutzumfangs der Erfindung Fachleuten aus der folgenden ausführlichen Beschreibung der Erfindung und den Ansprüchen offenkundig werden.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die begleitenden Zeichnungen, welche in die Beschreibung integriert sind und einen Teil von ihr bilden, illustrieren mehrere Ausführungsformen der vorliegenden Erfindung und dienen zusammen mit der Beschreibung dem Erklären der Grundsätze der Erfindung. Die Zeichnungen dienen nur zum Zweck der Illustration einer bevorzugten Ausführungsform der Erfindung und sind nicht dazu gedacht, die Erfindung einzuschränken. In den Zeichnungen zeigen:
  • 1 ein Blockdiagramm der obersten Schicht der fehlertoleranten Rückwand gemäß der vorliegenden Erfindung;
  • 2 eine Zeichnung des Entwurfs der Platinenoberseite der Rückwand gemäß der vorliegenden Erfindung;
  • 3 eine Zeichnung des Entwurfs der Platinenunterseite der Rückwand gemäß der vorliegenden Erfindung;
  • 4 ein Blockdiagramm des Brückenmoduls gemäß der vorliegenden Erfindung;
  • 5 (5A bis 5C) Ablaufdiagramme, welche die Steuerungslogik des Brückenschalters zeigen, wobei
  • 5A die Initialisierung und den Einschalttest gemäß der vorliegenden Erfindung zeigt;
  • 5B die Verbindungslogik der Rückwand gemäß der vorliegenden Erfindung zeigt; und
  • 5C die Fehlerverarbeitung gemäß der vorliegenden Erfindung zeigt;
  • 6 ein Diagramm der Datenübertragungsbusverbindung gemäß der vorliegenden Erfindung;
  • 7 ein Diagramm der Arbitrationsbusverbindung gemäß der vorliegenden Erfindung; und
  • 8 ein Diagramm der Vorrangunterbrechungsbusverbindung gemäß der vorliegenden Erfindung.
  • AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
  • Mit Bezugnahme auf 1 umfasst die fehlertolerante VMEBus-Rückwand zwei oder mehr unabhängige Rückwände, welche elektrisch durch (ein) Brückenmodul(e) zwischen jeder Rückwand verbunden sind. In 1 umfasst das System zwei unabhängige VMEBus-Rückwände 10 und 14. Die primäre VMEBus-Rückwand 10 wird im Diagramm unten dargestellt während sich die sekundäre VMEBus-Rückwand 14 oben im Diagramm befindet. Jede Rückwand enthält ein Brückenmodul zum Verbinden der VMEBus-Rückwände untereinander. Die primäre Rückwand 10 enthält ein primäres Brückenmodul 12. Das primäre Brückenmodul 12 ist physikalisch und elektrisch mit der primären Rückwand 10 verbunden. Die sekundäre Rückwand 14 enthält ein funktionell identisches, sekundäres Brückenmodul 16. Das sekundäre Brückenmodul 16 ist physikalisch und elektrisch mit der sekundären Rückwand 14 verbunden. Die beiden Brückenmodule (das primäre Brückenmodul 12 und das sekundäre Brückenmodul 16) sind direkt über den Verbindungsbus (IB) 18 verbunden. Der Verbindungsbus 18 kann direkt an die lokalen VMEBus-Rückwände 10 oder 14 über einen Satz von Schaltern 20 und 22 (4), Transceivern oder anderen Verbindungsmechanismen (nicht gezeigt) angekoppelt werden. Die Brückemodule 12 und 16 für jede VMEBus-Rückwand befinden sich im Steckplatz 1 ihrer jeweiligen VMEBus-Rückwände 10 oder 14 und sind gemäß der VMEBus-Rückwand Spezifikation (American National Standard für VME64 ANSI/VITA 1-1994) die Systemsteuerung für ihre VMEBus-Rückwand.
  • Der physikalische Entwurf für die fehlertolerante virtuelle Bus-Rückwand kann entweder ein monolithischer Entwurf sein, bei welchem beide VMEBusse sowie der Verbindungsbus auf einem PWB-Träger lokalisiert sind, oder er kann physikalisch getrennte Rückwände mit einem Verbindungskabel zwischen ihnen (nicht gezeigt) umfassen. Zum Zweck dieser Diskussion wird nur der monolithische Rückwandentwurf besprochen. 2 zeigt die Oberseite und 3 die Unterseite eines monolithischen Rückwandentwurfs mit 14 Steckplätze. Die maximale Anzahl der zugelassenen Steckplätze ist auf 21-Steckplätze gemäß dem VME-Standard begrenzt. Diese Steckplätze können unter zwei oder mehreren Rückwänden aufgeteilt werden, wobei ein Brückenmodul einen Steckplatz pro Rückwand belegt.
  • Die Brückenmodule 12 und 16 stellen die Logik und/oder die Steuerung zum Feststellen von Fehlerzuständen auf dem lokalen VMEBus 10 oder 14 und/oder auf dem Brückenverbindungsbus 18 bereit. Ein ausführliches Blockdiagramm des bevorzugten Brückenmoduls (16 und 14) wird in 4 gezeigt. Jedes Brückenmodul 12 und 16 umfasst drei Busse; die lokalen VMEBus-Rückwände 10 und 14, den lokalen Brückenbus 30 und 32 und den Brückenverbindungsbus 18. Zum Zweck dieser Diskussion sind nur der lokale VMEBus 10 und 14 und der Brückenverbindungsbus 18 relevant. Die lokalen Brückenbusse 30 und 32 stellen ein Mittel zum Installieren, zum Verarbeiten, zum Speichern und/oder zur E/A 34 auf dem Brückenmodul 12 und 16 selbst bereit. Die Entscheidungslogik zum Verbinden der Busse und/oder der Fehlererkennung muss nicht auf dem Brückenmodul selbst angesiedelt sein (nicht gezeigt). Andere intelligente Module auf dem lokalen VMEBus 10 und 14 könnten und können diese Aufgabe auch erfüllen. Zum Zweck dieser Diskussion wird angenommen, dass jedes Brückenmodul 12 und 16 alle erforderliche Entscheidungslogik zum Verbinden der beiden Rückwände 10 und 14 enthält. Ein initialer Quittierungsbetrieb wird zwischen den beiden Brückenmodulen 12 und 16 in der Form von Ausfall- und Bereitschaftsabtastungen 26 bereitgestellt. Die Ausfall-/Bereitschaftsabtastungen 26 stellen auch ein Mittel zum Übertragen von Fehlerzuständen im Fall eines Bus-Ausfalls bereit.
  • Die in 5A, 5B und 5C gezeigten Ablaufdiagramme illustrieren die Logik, welche zur Initialisierung, zum Testen und zum Verbinden der Rückwand verwendet wird. Beim Einschalten ist das Brückenmodul für die Leitung der Systeminitialisierung 36 auf einer Rückwandebene verantwortlich (individuelle Module sind für ihre eigene Initialisierung verantwortlich). Diese Verantwortlichkeiten umfassen einen Einschalt-Selbsttest 38 des Systems, einschließlich Lese-/Schreibtests 40 der Rückwand, eines Busarbitrationstests 42, eines Unterbrechungsarbitrationstests 44 und einen Ausfallabtastungstests 46. Nach dem Beenden der Selbsttests auf System- und Modulebene setzt jede Brücke 12 und 16 ihre jeweiligen Ausfall- und Bereitschaftsabtastungen 26 und 92. Falls ein Brückenmodul beim Einschaltselbsttest 39 scheitert, tritt das gescheiterte Brückenmodul dann in eine Einschaltfehler-Verarbeitungsroutine 110 ein, wo das gescheiterte Modul Ausfall- 112 und Nicht-Bereitschaftsabtastungen 116 setzt.
  • Die Brücke in der Rückwand 12 ist zur Rekonfiguration von einer Systemsteuerung (normalerweise reserviert für Steckplatz 1) in eine Nicht-Systemsteuerung 98 in der Lage, welche vor dem Verbinden der Rückwände 27 im Steckplatz n (wobei n die Steckplatznummer des letzten Moduls in der Rückwand 1 plus Eins ist) lokalisiert ist. Bevor Rückwände verbunden werden können, überwachen beide Brücken gegenseitig ihre Ausfall- 94 und Bereitschafts- 96 Abtastsignale. Wenn sowohl die primäre als auch die sekundäre Brücke den Selbsttest 38 bestehen und eine Bereitschaftsabtastung 92 signalisieren, dann wird die sekundäre Brücke 100 als eine Nicht-Systemsteuerung 98 neu konfiguriert. Die sekundäre Brücke 16 verbindet dann den VMEBus 14 mit dem Verbindungsbus 18. Die primäre Brücke 12 bleibt die Systemsteuerung 100 und verbindet VMEBus 10 mit dem Verbindungsbus 18. Falls beide Brücken einen Ausfall 112 signalisieren oder falls eine Antwortzeitüberschreitung beim Warten auf einen gültigen Bereitschafts-/Ausfallstatus vom anderen Brückenmodul 114 auftritt, verbleiben der primäre und der sekundäre VMEBus dann isoliert, und das System tritt in einen verkürzten Betriebsmodus 108 ein.
  • Nachdem beide Brücken 12 und 16 die VMEBusse 10 und 14 über den Verbindungsbus 18 miteinander verbunden haben, werden zusätzliche VMEBus-Tests zwischen den Brücken 102 durchgeführt, und falls diese Tests bestanden werden 104, tritt das System dann in den Normalbetrieb 106 ein. Falls der Brücke-nach-Brücke-VMEBus-Test scheitert 104, trennen dann entweder ein oder beide Brückenmodule 12 und 16 die VMEBusse 10 und 14 vom Verbindungsbus 18, wobei der primäre vom sekundären VMEBus isoliert wird. Die primäre Brücke 12 tritt in den verkürzten Betriebsmodus ein 108.
  • Der VMEBus umfasst drei verschiedene Busse, wie in 4 gezeigt wird; den Datenübertragungsbus 48, den Arbitrationsbus 50 und den Vorrangunterbrechungsbus 52.
  • Die Brückenmodule 12 und 16 sind gemäß den VME64-Spezifikationen verantwortlich für das Verbinden jedes dieser Busse. 6 zeigt, wie der Datenübertragungsbus verbunden wird. Der Verbindungsmechanismus für den Datenübertragungsbus ist eine direkte Eins-zu-Eins-Verbindung zwischen dem lokalen VMEBus der primären Rückwand 10 und dem Verbindungsbus 18 mit dem anderen VMEBus auf der sekundären Rückwand 14. Alle Adress- 80 und 86, Daten- 82 und 88 und Datenübertragungsbus-Steuerungssignale 84 und 90 werden direkt zwischen den beiden (oder mehreren) Rückwänden über den Verbindungsbus 18 verkoppelt, welcher auf den Brückenmodulen 12 und 16 lokalisiert ist. Im Fall eines Fehlers können entweder ein oder beide Brückenmodule 12 und 16 die Rückwände über die Datenübertragungsbusschalter trennen. Die beiden Rückwände können unabhängig arbeiten oder als eine virtuelle Rückwand, abhängig von der Konfiguration der Brückenmodule durch den Benutzer.
  • 7 ist ein Diagramm der Arbitrationsbusverbindung. Der VME-Arbitrationsbus ist ein Kombinationsbus von verketteten Signalen 53 und Bussignalen 54, 56 und 58. Der Arbitrationsbus ist verantwortlich für das Vermitteln der Steuerung des Datenübertragungsbusses (Bus-Herrschaft) in einem System mehrerer Master, wie in den VME64-Spezifikationen definiert. Der Arbitrationsbus-Request (BR0-3*) 54, Bus-Clear (BCLR*) 56 und Bus-Busy (BBSY*) 58 sind Bussignale, welche eine direkte Eins-zu-Eins-Verbindung zwischen dem VMEBus der primären Rückwand 10, dem Verbindungsbus 18 und dem VMEBus der sekundären Rückwand 14 darstellen. Die verketteten Signale 53 des Arbitrationsbusses, Bus-Grant-in 0 bis 3 (BG0IN* bis BG3IN*) 60 und Bus-Grant-out 0 bis 3 (BG0OUT* bis BG3OUT*) 62, erfordern, dass die verketteten Ausgabesignale (BG0OUT* bis BG3OUT*) vom letzten Modul in der primären Rückwand 10 zum Brückenmodul 16 in der sekundären Rückwand 14 übertragen und übergeleitet werden. Das Brückenmodul 16, welches in der sekundären Rückwand 14 (oder Nr. n) lokalisiert ist, befindet sich in einem Nicht-Systemsteuerungsmodus, wenn die Rückwände miteinander verbunden sind. In diesem Modus nimmt das Brückenmodul 16 in der sekundären Rückwand 14 die übertragenen Bus-Grant-Ausgabesignale 64 vom Brückenmodul in der primären Rückwand 10 (Signale 54, 56, 58 und 64) als Bus-Grant-Eingaben für sich selbst auf, um sie für nachfolgende Module auf der sekundären Rückwand 14 zu verketten.
  • 8 zeigt ein Diagramm über die Verbindung des Vorrangunterbrechungsbusses bei diesem fehlertoleranten Rückwandentwurf. Der Vorrangunterbrechungsbus ist ähnlich dem Arbitrationsbus auch ein Bus für verkettete Signale/Bussignale 66. Die Ausgabe, IACK OUT 68, muss vom letzten Modul in der primären Rückwand 10 übertragen und zum IACK_IN 70 des Steckplatzes 1 des Verbindungsmechanismus für den Vorrangunterbrechungsbus der sekundären Rückwand 14 geleitet werden. Die Bussignale, die Unterbrechungen 1 bis 7 (IRQ1* bis IRQ7*) 72 und die Unterbrechungsquittierung (IACK*) 74 sind eine direkte Eins-zu-Eins-Verbindung zwischen dem VMEBus der primären Rückwand 10, dem Verbindungsbus und dem VMEBus der sekundären Rückwand 14.
  • Andere Veränderungen und Modifikationen der vorliegenden Erfindung sind Fachleuten offenkundig, und es ist die Absicht der angefügten Ansprüche, dass derartige Veränderungen und Modifikationen abgedeckt werden. Die bestimmten Werte und Konfigurationen, welche oben besprochen wurden, können verändert werden und wurden nur erwähnt, um eine bestimmte Ausführungsform der vorliegenden Erfindung zu illustrieren, und sie sind nicht gedacht, den Schutzumfang der Erfindung einzuschränken. Es wird in Betracht gezogen, dass die Verwendung der vorliegenden Erfindung Bestandteile einbeziehen kann, welche verschiedene Eigenschaften aufweisen, solange den Grundsätzen, der Präsentation eines fehlertoleranten virtuellen Rückwandentwurfs für VMEBus, gefolgt wird.
  • Es ist beabsichtigt, dass der Schutzumfang der vorliegenden Erfindung durch die Ansprüche definiert wird, welche hier angefügt sind.
  • Obwohl die Erfindung mit bestimmtem Bezug auf diese Ausführungsformen ausführlich beschrieben wurde, können andere Ausführungsformen mit den gleichen Ergebnissen erreicht werden. Veränderungen und Modifikationen der vorliegenden Erfindung sind Fachleuten offenkundig, und es ist beabsichtigt, in den angefügten Ansprüchen alle derartigen Modifikationen und Äquivalente abzudecken.

Claims (21)

  1. Fehlertolerante virtuelle VMEBus-Rückwand für Computersysteme, das Computersystem wenigstens zwei VMEBus-Rückwände (10, 14, 24, 28) umfassend, jede eine Stromversorgung umfassend, die Vorrichtung gekennzeichnet durch die wenigstens zwei VMEBus-Rückwände (10, 14, 24, 28), welche jede eine Vorrichtung zur Fehlererkennung (26) umfasst; und wenigstens zwei Brückenmodule (12, 16), wobei jedes Brückenmodul einen Schalter (20, 22) zum Verbinden und zum Trennen der VMEBus-Rückwände (10, 14, 24, 28) untereinander umfasst.
  2. Vorrichtung nach Anspruch 1, wobei die wenigstens zwei VMEBus-Rückwände (10, 14, 24, 28) eine monolithische Struktur umfassen.
  3. Vorrichtung nach Anspruch 1, wobei die Vorrichtung zur Fehlererkennung eine Ausfallabtastung (26, 94, 96) in jedem der Brückenmodule (12, 16) umfasst.
  4. Vorrichtung nach Anspruch 1, wobei die Vorrichtung zur Fehlererkennung Ausfallabtastungen (46) in vorgewählten Modulen umfasst, welche mit jeder VMEBus-Rückwand (10, 14, 24, 28) verbunden sind.
  5. Vorrichtung nach Anspruch 1, wobei die Vorrichtung zur Fehlererkennung ein Mittel zum Erfassen wenigstens eines Fehlers (40, 42, 44, 46) in jeder VMEBus-Rückwand (10, 14, 24, 28) und einen Sender zum Übertragen eines Fehlersignals (26, 112, 118) an eine nächste VMEBus-Rückwand umfasst.
  6. Vorrichtung nach Anspruch 5, wobei der wenigstens eine Fehler Modulausfallabtastungen (46) und Kommunikationstests der VMEBus-Rückwand (40, 42, 44) umfasst.
  7. Vorrichtung nach Anspruch 6, wobei die Kommunikationstests der VMEBus-Rückwand (40, 42, 44) einen Datenübertragungsbustest (80, 82, 84, 86, 88, 90), einen Arbitrationsbustest (54, 56, 58, 64) und einen Vorrangsunterbrechungsbustest (70, 72, 74) umfassen.
  8. Vorrichtung nach Anspruch 1, wobei die wenigstens zwei Brückenmodule (12, 16) ein Mittel zum Verbinden der VMEBus-Rückwände (10, 14, 24, 28) umfassen, um als eine einzelne VMEBus-Rückwand (18, 20, 22) zu erscheinen.
  9. Vorrichtung nach Anspruch 8, wobei das Mittel zum Verbinden der VMEBus-Rückwände (10, 14, 24, 28), um als eine einzelne VMEBus-Rückwand zu erscheinen, direkte Verbindungen (20, 22) zwischen den wenigstens zwei VMEBus-Rückwänden (10, 14, 24, 28) umfasst.
  10. Verfahren zum Verbinden und Trennen (20, 22) von wenigstens zwei Computersystemen, wobei ein erstes Computersystem eine erste VMEBus-Rückwand (10, 24) umfasst und ein nächstes Computersystem eine nächste VMEBus-Rückwand (14, 28) umfasst, wobei das Verfahren durch die folgenden Schritte gekennzeichnet ist: Erfassen eines Fehlerstatus (26, 46) im ersten und im nächsten Computersystem; Übertragen des Fehlerstatus (26, 110, 112, 116) an das andere Computersystem; Verbinden der ersten VMEBus-Rückwand (10, 24) mit der nächsten VMEBus-Rückwand (14, 28), wenn keine Fehler erfasst werden (27); Trennen der ersten VMEBus-Rückwand (10, 24) von der nächsten VMEBus-Rückwand (14, 28), wenn ein Fehler erfasst wird (102, 104); Arbeiten in einem primären Modus (108), wenn der Fehler in der nächsten VMEBus-Rückwand erfasst wird (114); und Arbeiten im ausfallsicheren Modus, wenn der Fehler in der ersten VMEBus-Rückwand erfasst wird (110).
  11. Verfahren nach Anspruch 10, wobei die Schritte des Übertragens des Fehlerstatus (26, 110, 112, 116) an das andere Computersystem und des Verbindens der ersten VMEBus-Rückwand (10, 24) mit der nächsten VMEBus-Rückwand (14, 28), wenn keine Fehler erfasst werden (94, 96), das Setzen der Ausfallabtastungen (26, 112, 116) umfasst, welche durch das andere Computersystem erfasst werden sollen, bevor die erste VMEBus-Rückwand (10, 24) mit der nächsten VMEBus-Rückwand (14, 28) verbunden wird.
  12. Verfahren nach Anspruch 10, ferner umfassend den Schritt des Minimierens von Datenübertragungslatenzverzögerungen (18, 20, 22) zwischen dem ersten Computersystem und dem nächsten Computersystem.
  13. Verfahren nach Anspruch 10, wobei der Schritt des Übertragens des Fehlerstatus (112, 116) das Übertragen eines Fehler-/Bereitschaftssignals (26) von einer primären Brücke (12), welche mit der ersten VMEBus-Rückwand (10, 24) verbunden ist, und eines Fehler-/Bereitschaftssignals (26) von einer sekun dären Brücke (16) umfasst, welche mit der nächsten VMEBus-Rückwand (14, 28) verbunden ist.
  14. Verfahren nach Anspruch 13, wobei der Schritt des Erfassens eines Fehlerstatus im ersten und im nächsten Computersystem Testen (94, 96, 114) in der primären Brücke (12) und in der sekundären Brücke (16) umfasst.
  15. Verfahren nach Anspruch 10, ferner umfassend den Schritt des Isolierens der ersten VMEBus-Rückwand (10, 24) von der nächsten VMEBus-Rückwand (14, 28) und des Arbeitens im ausfallsicheren Modus (108), wenn der Fehler im Übertragungsschritt übertragen wurde.
  16. Verfahren nach den Ansprüchen 13 und 15, wobei die Schritte des Verbindens der ersten VMEBus-Rückwand (10, 24) mit der nächsten VMEBus-Rückwand (14, 28) und der Schritt des Isolierens der ersten VMEBus-Rückwand (10, 24) von der nächsten VMEBus-Rückwand (14, 28) eine Entscheidungslogik (34) umfassen, welche in der primären Brücke (12) und in der sekundären Brücke (16) angesiedelt ist.
  17. Verfahren nach Anspruch 15, wobei der Schritt des Isolierens der ersten VMEBus-Rückwand (10, 24) von der nächsten VMEBus-Rückwand (14, 28) und des Arbeitens im ausfallsicheren Modus (108) ferner das Einsetzen der nächsten VMEBus-Rückwand (14, 28) als Systemsteuerung umfasst, wenn das Fehlersignal durch die primäre Brücke (12) übertragen wird.
  18. Verfahren nach Anspruch 10, wobei der Schritt des Testens der ersten VMEBus-Rückwand (10, 24) und der nächsten VMEBus-Rückwand (14, 28) auf Fehler das Veranlassen von Selbsttests beim Einschalten (38, 46) umfasst.
  19. Verfahren nach Anspruch 10 , wobei der Schritt des Verbindens der ersten VMEBus-Rückwand (10, 24) mit der nächsten VMEBus-Rückwand (14, 28) ferner den Schritt des Konfigurierens der ersten VMEBus-Rückwand (10, 24) als eine Systemsteuerung (100) und des Konfigurierens der nächsten VMEBus-Rückwand (14, 28) als eine Nicht-Systemsteuerung (98) umfasst .
  20. Verfahren nach Anspruch 10, wobei der Schritt des Verbindens der ersten VMEBus-Rückwand (10, 24) mit der nächsten VMEBus-Rückwand (14, 28) das Verbinden der ersten VMEBus-Rückwand (10, 24) mit der nächsten VMEBus-Rückwand (14, 28) mit Eins-zu-Eins-Verbindungen (18, 20, 22) umfasst.
  21. Verfahren nach Anspruch 20, wobei der Schritt des Verbindens der ersten VMEBus-Rückwand (10, 24) mit der nächsten VMEBus-Rückwand (14, 28) mit Eins-zu-Eins-Verbindungen das Verbinden der ersten VMEBus-Rückwand (10, 24) mit der nächsten VMEBus-Rückwand (14, 28) umfasst, so dass sie als eine einzelne VMEBus-Rückwand (18, 20, 22) erscheinen.
DE60008785T 1999-11-18 2000-11-15 Fehlertolerante virtuelle rückwand für vmebus Expired - Lifetime DE60008785T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US442702 1999-11-18
US09/442,702 US6564340B1 (en) 1999-11-18 1999-11-18 Fault tolerant virtual VMEbus backplane design
PCT/US2000/031405 WO2001037102A2 (en) 1999-11-18 2000-11-15 FAULT TOLERANT VIRTUAL VMEbus BACKPLANE DESIGN

Publications (2)

Publication Number Publication Date
DE60008785D1 DE60008785D1 (de) 2004-04-08
DE60008785T2 true DE60008785T2 (de) 2005-01-20

Family

ID=23757806

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60008785T Expired - Lifetime DE60008785T2 (de) 1999-11-18 2000-11-15 Fehlertolerante virtuelle rückwand für vmebus

Country Status (14)

Country Link
US (1) US6564340B1 (de)
EP (1) EP1232440B1 (de)
JP (1) JP2003515220A (de)
KR (1) KR20020053086A (de)
AT (1) ATE261144T1 (de)
AU (1) AU768503B2 (de)
CA (1) CA2392108A1 (de)
DE (1) DE60008785T2 (de)
DK (1) DK1232440T3 (de)
ES (1) ES2215753T3 (de)
IL (2) IL149730A0 (de)
NZ (1) NZ519577A (de)
TW (1) TW486627B (de)
WO (1) WO2001037102A2 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6633996B1 (en) * 2000-04-13 2003-10-14 Stratus Technologies Bermuda Ltd. Fault-tolerant maintenance bus architecture
US6708283B1 (en) 2000-04-13 2004-03-16 Stratus Technologies, Bermuda Ltd. System and method for operating a system with redundant peripheral bus controllers
US6874052B1 (en) * 2000-09-29 2005-03-29 Lucent Technologies Inc. Expansion bridge apparatus and method for an I2C bus
US7467179B2 (en) * 2002-05-24 2008-12-16 Radisys Canada Inc. Backplane architecture for a data server
US20050246476A1 (en) * 2004-04-29 2005-11-03 Wolfe Sarah M Method and apparatus of regenerating data signal in monolithic VMEbus backplane
US6996643B2 (en) * 2004-04-29 2006-02-07 Motorola, Inc. Method of VME module transfer speed auto-negotiation
US20050246474A1 (en) * 2004-04-29 2005-11-03 Wolfe Sarah M Monolithic VMEbus backplane having VME bridge module
US20070136631A1 (en) * 2005-11-19 2007-06-14 Govani Atul V Method and system for testing backplanes utilizing a boundary scan protocol
US10291415B2 (en) * 2014-05-20 2019-05-14 Bosch Automotive Service Solutions Inc. Embedded extensible instrumentation bus
KR20160011427A (ko) 2014-07-22 2016-02-01 대우조선해양 주식회사 고장탐지가 가능한 시스템 레셋 독립 원격 제어용 산업용 버스 백플레인

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3206006B2 (ja) * 1991-01-25 2001-09-04 株式会社日立製作所 二重化バス制御方法及び装置
KR100244836B1 (ko) * 1995-11-02 2000-02-15 포만 제프리 엘 컴퓨터시스템 및 다수의 기능카드 중 한개의 기능카드를 격리하는 방법
US5901151A (en) 1996-02-27 1999-05-04 Data General Corporation System for orthogonal signal multiplexing
US6076142A (en) * 1996-03-15 2000-06-13 Ampex Corporation User configurable raid system with multiple data bus segments and removable electrical bridges
US6052753A (en) * 1997-01-21 2000-04-18 Alliedsignal Inc. Fault tolerant data bus

Also Published As

Publication number Publication date
EP1232440B1 (de) 2004-03-03
JP2003515220A (ja) 2003-04-22
IL149730A (en) 2007-06-03
DK1232440T3 (da) 2004-06-01
ATE261144T1 (de) 2004-03-15
IL149730A0 (en) 2002-11-10
DE60008785D1 (de) 2004-04-08
KR20020053086A (ko) 2002-07-04
AU768503B2 (en) 2003-12-11
WO2001037102A2 (en) 2001-05-25
ES2215753T3 (es) 2004-10-16
TW486627B (en) 2002-05-11
WO2001037102A3 (en) 2001-12-13
NZ519577A (en) 2004-05-28
EP1232440A2 (de) 2002-08-21
US6564340B1 (en) 2003-05-13
AU1489901A (en) 2001-05-30
CA2392108A1 (en) 2001-05-25

Similar Documents

Publication Publication Date Title
DE69507636T2 (de) Ein rechnersystem mit einer brücke zwischen bussen
DE60031499T2 (de) Verfahren zur Übertragung von Signalen der Typen "fibre-channel" und "non-fibre-channel" über ein gemeinsames Kabel
EP1690186B1 (de) Schutz-bus-schnittstelle und verfahren
DE69128133T2 (de) Fernmeldenetz
DE3486148T2 (de) Fehlertolerantes Übertragungssteuersystem.
DE69108434T2 (de) Mehrgruppen-Signalprozessor.
US4195344A (en) Computer system with a configuration monitor
DE602004010303T2 (de) Mehrere schnittstellen in einem speichergehäuse
DE3788601T2 (de) Anordnung zur Datenflussregelung für ein lokales Netz.
DE102012210582B4 (de) Verringern der Auswirkung des Ausfalls einer Vermittlungsstelle in einem Schaltnetzwerk mittels Schaltkarten
DE60001327T2 (de) Isolierungsmodus zur prüfung von redundanten steuerungseinheiten
DE69130703T2 (de) Chipschnittstellenanordnung
DE69615327T2 (de) Logische Adressbusarchitektur für Mehrprozessorsysteme
DE60008785T2 (de) Fehlertolerante virtuelle rückwand für vmebus
DE19808988B4 (de) Target-Eingabe/Ausgabesystem zum Koppeln eines auf Hardwarelogik basierenden Emulators an ein Target-System
DE102014112942B3 (de) Modulares Computersystem, Servermodul und Rackanordnung
EP2163979A2 (de) Anschlussvorrichtung zum Anschluss einer Mehrzahl von Peripheriegeräten und Betriebsverfahren
EP0586715B2 (de) Informationsübertragungsverfahren zur Übertragung digitaler Informationen
DE69429325T2 (de) Datenvermittlungsvorrichtung
DE3586925T2 (de) Netzsteuerungssystem fuer mehrere prozessormodule.
DE4239153A1 (de)
Cisco FastPADmpr 12/24 Hardware
Cisco Host Communications Troubleshooting
DE60028549T2 (de) Busbrücke
DE60126158T2 (de) Serverlets mit hoher dichte mittels hochgeschwindigkeits-datenbus

Legal Events

Date Code Title Description
8364 No opposition during term of opposition