TW486627B - Fault tolerant virtual VMEbus backplane design - Google Patents

Description

486627 五、發明說明（1) 發明背景 本發明說明Versa模組歐洲卡（VME)底板；其更明確地說 明將兩個獨立的VME底板電子式地連接在一起，且當有一 個失誤時、則提供隔離。 近來該軍事市場的改變將系統結構從點狀設計驅動至植 基於商業的技藝設計。該軍事市場已將其注意力特別集中 在植基於VME的技藝上，以求未來的系統設計。VME底板技 藝在某些軍事應用上係有問題的，特別是航空電子工學應 用上的谷忍失誤設計。該V Μ E底板易受單一點失誤影響。

目前利用VME技藝提供容忍失誤設計之可採用的方法顯著 地使全面的系統性能退化或折衷。 該等某些過去的方法為： 一個由CES製造的裝置，包括一名^兩個γ 系施之闓提供 資料轉釋之10MB(百萬位元組）/秒的VME_VMEbus橋摄器。 該方法的問題為一個人無法i接定址其它的系统模組。此 外’該系統未提供一個具容忍失誤能力之直接的連接系 ，統。兩方必須均能夠充當獨立的系1和一個虛擬系統。

另一種為一個由概括標準制造的裝i，包括一個高連 DMA(直接記憶體存取）卡-兩個VME系統之間的橋接器。 該系統係不足的，因其無法直接定址其它的系統模組，▲ 未摄供一個·具容…忍參誤t力之直接的連 必須均能夠充當獨立的系統和一個虛擬系統。 又另一個由SBS Bit 3, s所製造的系統，稱為模型418 & 418-50 °SBS Bit3 的模型 418 和 418-50 為 VMEbus 系統的高

第 頁 獨627 五、發明說明（2) 性能轉發器。一個SBS Bit 3轉發器將一個 ::底盤延：成一第二個職s底盤。兩個底盤^ 二由該主底盤"該系統控制器控制該等兩個底 可操作如：個獨立的系統；其未要求該副】 盤8士 ；：二f沒有一個系統控制11 ;因此，在沒有該主底 i吟该主底盤無法操作。因該系統未提供一個具容刀卞 接的連接系統，故該系統為不可取的。又兩方： 須句犯夠充當獨立的系統和一個虛擬系統。 :後甘-項由眶製造之侧轰品、。該產品稱為多主 控者，〔、允許所有的底盤軟體中擁有多個VMEbiis主控者。 於°亥透通模式下，該系統允許在沒有任何軟體經費下、自 主底1直〜接通訊至副底盤中（以雙向資料轉移之單方向鍵^ 、、、。控。於該非透通模式下，由軟體程式控制的中斷選 取=該鏈結的單循環或資料組存取，其中該等軟體程式 控_ s中斷岔斷該等其它的底盤。該系統支援高達2 5一腳 的、，見，，及允許擴充成多個以星狀架構的VMEbus系統。它 =括用以維骞的£換控制隔籬"、和"軟體控制隔離，，。其為 又使用者可選取存取視窗保護的記憶體。一個底盤中任何 的ί ΐ1窗可映射至該等其它底盤中的任何視窗上（例如 將瓜、秩式延伸成短暫非特權的）。視窗的大小為選自2 5 6 位兀組〜16百萬位元組中的跨接器（2次方的大小，即25 6、 &、2 Κ…荨等）。該產品依從MEbus的校訂版 C·1#支援8 —位元、16 —位元和32 -位元的轉移，及支援16-位το、24〜位元和32-位元的定址（雙向的）；該產品包括兩

第6頁 486627 五、發明說明（3) --- 片電路板和兩條纜線（具種種纜線長度）形成一個且自 測遠端底盤開機的VME-VME鏈結，及支援該等相同底盤的墳 多重鏈結。該系統重複DO〜D31、A1〜A23、LW〇RD*、aS*、 DSO*、DS1*、AMO〜AM5、DTACK*及BERIT。該裝置的問題為复 無法提供一種具容忍失誤能力之直接的連接系統，且兩方、 無法充當獨立的糸統和一個虛擬系統。 因此，將兩個獨立的VME系統耦合在一起的橋式設計目 前係存在該VME技藝中的。然而，該等目前的設計中沒有 任何一種設計可用以提供一個虛擬VMEbus設計。反之，將 兩個系統視為獨立的系統，以一個共用的資料區域在系統 之間傳送資訊。本發明具有一個整合式VMEbus橋接器，其 如一個VMEbus底板一樣地操作。 發明概述 提供下面的發明概述以協幫瞭解本發明該等某些獨特的 革新特性，但未意欲以該概述作為本發明的一個完全說 明。就完整性而言，可藉由瞭解該整個規袼、申請專利範 圍、圖示及摘要以對本發明其不同的觀點獲得一個完全的 認識。 電腦系統之一較可取容忍生誤處擬VMEbiLS C板至少包括 兩個VMEbus底板，其中每一個VMK^us底板包括一個電源供 應器、一個失誤偵測裝置及至少靣個橋立模組，且其中每 一個橋式模組包括一個用以連接和切斷諺筝每一個VJLEJhus 底板的切換。一較可取之至少兩個V Μ E b u s底板包括一個單 石結構。一種較可取之失誤偵測裝置其在每一個式模組中

486627 五、發明說明（4) 包括一個失誤離散。該失誤偵測裝置亦可在連接至每一個 VMEbus底板上之預先選擇的模組中包括失誤離散。該失誤 4貞測裝置最好在每一個V Μ E b u s底板中包括一個失誤彳貞測装 置，且最好包括一個發送器，用以將該失誤信號傳輸給_ 下一個VMEbus底板。該等失誤包括模組失誤離散和VMEbus 底板通訊測試。該等較可取之VMEbus底板通訊測試包括一 個資料轉移匯流排測試、一個仲裁匯流排測試及一個優先 中斷匯流排測試。該等橋式模組最好包括一個連接該等 VMEbus底板的結構’使看起來像是一個單一的VMEbus底 板。連接該等VMEbus底板、使看起來像是一個單一VMEbus 底板的該結構包括該等至少兩個VMEbus底板之間的直接連 接。該較可取之裝置更進一步包括使該等至少兩個VMEbus 底板之間的資料傳輸等待時間延遲最小化之結構。使該等 至少兩個VMEbus底板之間的資料傳輸等待v時間延遲最小 化之該較可取結構在該等至少兩個VMEbus底板之間包括一 個直接連接。 該將至少兩個電腦系統互連和切斷之較可取方法包括以 下步驟（其中一第一個電腦系統包括一第一個VMEbus底 板，且一下一個電腦系統包括一下一個VMEbus底板）：偵 測該第一個電腦系統和該下一個電腦系統中的一個失誤狀 態；將該失誤狀態傳輸給該另一個電腦系統；如未偵測到 任何失誤’則將該第一個V Μ E b u s底板連接至該下一個 VMEbus底板上；如偵測到一個失誤，則自該下一個VMEbus 底板中切斷該第一個VMEbus底板；如在該下一個VMEbus底

第8頁 486627 五、發明說明（5) 以主模式操作；及如在該第一個 失誤，則以安全系統模式操作。在 該等π將失誤狀態傳輸給該另一個 個VMEbus底板連接至該下一個 ，包括：在將該第一個VMEbus底板 底板上之前，先設定該另一個電腦 。該方法更進一步包括使該第一個 失誤，則 偵測到該 π之步驟 個 V Μ E b u s 板中偵測到該 VMEbus底板中 未偵測到任何失誤時 電腦系統π和π將該第 VMEbus底板上 連接至該下一 系統欲偵測之失誤離散 電腦糸統和该下一個電腦糸統之間的資料傳輸等待時間延 遲最小化之步驟。 將一個電腦系統中一第一個VMEbus底板和一第二個 VMEbus底板互連之方法包括以下步驟（其中該第一個 VMEbus底板連接至一個主橋接器上，且該第二個VMEbus底 板連接至一個副橋接器上）·測試該第一個V Μ E b u s底板和 該第二個VMEbus底板的失誤；如該等主、副橋接器均傳輸 該預備信號時’則自該主橋接器和該副橋接器中傳輸一個 失誤/預備彳吕號，如自該主橋接1§和該副橋接器中傳輸該 失誤信號時，則將該第一個VMEbus底板連接至該第二個 VMEbus底板上，及以一個常態模式操作；自該第二個 VMEbus底板中隔離該第一個VMEbus底板，以一個退化模式 操作，及重複該等前述的步驟。測試該第一個VMEbus底板 和該第二個VMEbus底板的失誤之步驟包括：一旦開機時， 即啟始自我測試。測試該第一個V Μ E b u s底板和該第二個 VMEbus底板的失誤之步驟包括··測試該主橋接器和該副橋 接器。將該第一個VMEbus底板連接至該第二個VMEbus底板

第9頁 486627 五、發明說明（6) 上之步驟更進一步包括以下步驟：將該第一個VMEbus底板 架構成一個系統控制器’及將該第二個V Μ E b u s底板架構成 一個非系統控制器。將該第一個VMEbus底板連接至該第二 個VMEbus底板上之步驟包括：以一對一的連接將該第一個 VMEbus底板連接至該第二個VMEbus底板上。以一對一的連 接將該第一個VMEbus底板連接至該第二個VMEbus底板上之 該較可取步驟包括：將該第一個VMEbus底板連接至該第二 個VMEbus底板上，使該等第一個、第二個VMEbus底板看起 來像是一個單一的VMEbus底板。自該第二個VMEbus底板中 隔離該第一個VMEbus底板、及以一個退化模式操作之該較 可取步驟包括：如由該主橋接器傳輸該失誤信號時，則使 該第二個VMEbus底板成為該系統控制器。該等"將該第一 個VMEbUs底板連接至該第二個VMEbus底板上丨丨和|丨自該第二 個V Μ E b u s底板中隔離該第一個V Μ E b u s底板’’之步驟包括： 決定常駐在該主橋接器和該副橋接器中的邏輯。 本發明的一個匡％為對一個VME底板提供一個容忍失誤 能力。 、 本發明的另一個目地為在兩個VME唉板之i提供一個虚 捷的橋式連接。 - ，發明又另一個目地為提1一種不d吏全面系統性能垠 和折衷之容忍失誤VME橋支設計。 一… 本發明的一個利益為該传用者易於明瞭，且本 如一個辈一的f灰。 … 本發明的另一個利益為其裎供低箄待時間、I頻寬的

第10頁 五、發明說明（7) 料轉移。

本發明的另一個利益A 構該系統。 為其變通性，其中可以各種方式架 將；=二本發0月下面的詳述，則那些熟知此技 71卞Η顯見本發明該擎為立 又署的人 知悉本發明以特性，或：ΐ:實行本發明以 述和該等提出的特殊^ 然而’應祭知’本發明的詳 具體實施例僅#為例^兒明4同某些Α不之有關本發明的 來說，將藉由本發明：；';用’因對：些熟知此技藝的人 iL A Β日ΛΑ 1 又月的评述和隨後的申請專利範圍碩@ / ^發，的精It和料内所作之不同的變更和修正。4見在 示簡單jgj 該等併入和形成該規格其—部分、且例證說明本笋 個具體實施例之伴隨的圖示，連同該說明共同用以^釋本 發明的3亥等原理。其中僅利用該等圖示例證說明本發明一 較可取的具體實施例，而非解析該等圖示用以限制本發 明： 圖1 圖2 為根據本發明之該容忍失誤底板的上層方塊圖； 為根據本發明之該底板電路板其上層的略圖圖 示 為根據本發明之該底板電路板其底層的略圖圖 圖4 ’為根據本發明之該橋式模組的方塊圖； 圖5(5A-5C)，為說明該橋式切換控制邏輯的流程圖，其 Φ 示 中

486627

第12頁 486627 五、發明說明（9) 该容忍失誤虛擬匯流排底板的設計可為一種單石設計， 其中兩個VMEbus連同該互連匯流排位在一個PWb基座上； 亦或可為實體上分開的底板其中在等底板之間有以一個 互連裝置（未顯示）。為了討論，故僅審議該單石底板設 計。圖2和圖3分別說明一個1 4 -磁格單石底板設計的上層 概圖和底層概圖。依照該VME標準，將該可容許的最大磁 格總數限制在21個磁格上。可以一個橋式模組將該等磁格 分配在=個或多個底板之間，使一個底板占有一個磁格。 橋式模組1 2和1 6提供該邏輯和/或控制，用以判定"區域 VMEbus丨〇或14，，和/或”橋式互連匯流排1 δ，，上的失誤條 件。—於圖4中顯示該較可取橋式模組（丨6和丨4)的詳細方塊 式'組12和16包括三個匯⑹非··區域VMEbus it僅：了 J域橋式匯流排3〇和32 ;及橋式互連匯流排 、1 ί ΐ 的目地而使"區域VMEbus 1〇和η”與"橋式 入/輸出34之裂置。用以：:上、處理、記憶體和/或輸 該決策接忒專匯流排和/或失誤偵測的 該工作。A 了討論型/莫組亦可能和亦可完成 等所有必須用卩互連一個橋式模組1 2和1 6包含該 橋式模組12和16之^:底板1〇和14的決策邏輯。於兩個 啟始握手傳輸法。具有一失誤和預備離散26形式的 備離散26亦提供_種=4固匯流排失誤時，則該故障/預 彳、種通訊失誤條件的裝置。

第13頁 486627 五、發明說明（10) 一一~- 圖5A、5B及5C中所示之該等流程圖例證說明該用以啟 =L測試及底板互連的邏輯。當開機時，該橋式模組即負 責指引一個底板等級的系統啟始36其中各別的模組負責其 =己的啟始。該等職責包括該系統的開機自我測試Μ、、匯 流排仲裁測試42、中斷仲裁測試44及離散失誤測試46，其 :該系統的開機自我測試包括底板讀取/寫入測試飩。於、 完成了系統和模組等級自我測試之後，每一個橋接器1 /和 16則將設定其各別的失誤離散26和預備離散92。如:一個 橋式模組未達成開機自我測試時39，則該失誤之橋式模组 將會進入一個開機失誤處理常式丨丨〇，其中該失誤之模組 將設定失誤離散丨1 2和未預備離散丨丨6。 、、 底板12中的橋接器可在該等底板互連27之前，先將系統 控制器（常態下保留給磁袼1)重新架構成一個位在磁格 η (η :底板1中該最後模組的磁格數加丨）中 ㈣。在可連接底板之前，兩個橋接器相互監督 號94和預備離散信號96 ^如主橋接器和副橋接器兩者均通 過自我測試38、且均以預備離散發信號92時，則副橋接器 1 0 0將重新設定為一個非系統控制器9 8。接著，副橋接哭 16將VMEbus 14連接至互連匯流排18上。主橋接器將^ 持系統控制器100，及將VMEbus 10連接至互連匯流排18 上。如任一個橋接器發出一個失誤的信號丨丨2時，或一個 回應暫停發生、以等待該其它橋式模組中的一個有效預備 /失誤狀態114時，則該等主、副VMEbus保持隔離，且該系 統進入一個退化的操作模式108。 μ”

486627 、發明說明（11) 在橋接器1 2和1 6經由互連匯流排1 8連接了 VMEbus 1 〇和 14之後’則於該等橋接器之間執行附加的VMEbus測試 1 〇 2 ’且如該等測試通過丨〇 4，則該系統進入常態操作 ^6。如該橋接器—橋接器VMEbus測試未達成1〇4時，則橋 式杈組1 2和1 6中的一個或兩個模組自互連匯流排丨8中切斷 VMEbus 1〇和14，使主VMEbus與副VMEbus隔離。主橋接器 1 2進入退化的操作模式1 〇 8。 4 V Μ E b u s包括三個不同的匯流排，如圖4中所示：資料 轉移匯流排48 ;仲裁匯流排50 ;及優先中斷匯流排52。橋 式模組12和16負責依照該等VME64規格互連該等每一個匯 流排。圖6說明如何互連該資料轉移匯流排。該資料轉移 匯流排的互連裝置為”主底板1〇的區域VMEbus，，和"至副底 板1 4上該另一個VME bus中之互連匯流排1 8”之間的一個直 接一對一連接。位址8 〇和8 6、資料8 2和8 8及資料轉移匯流 排控制信號84和90均經由位在橋式模組丨2和16上的互連匯 流排1 8直接在該等兩個（或多個）底板之間耦合。設若有一 個失誤’則橋式模組1 2和1 6中的一個亦或兩個模組可經由 該等資料轉移匯流排切換切斷該等底板。該等兩個底板可 獨立地操作，或可由該終端用戶依照該等橋式模組的架 構、如一個虛擬底板一樣地操作。 圖7為該仲裁匯流排互連的一個圖示。該VME仲裁匯流排 為一個組合雛菊鏈53和匯流信號匯流排54、56及58。該仲 裁匯流排負責仲裁該等VME64規格所定義之一個多主控系 統中該資料轉移匯流排的控制（匯流排主控關係）。仲裁匯

486627 五、發明說明（12) 流排請求（BRO-3*)54、匯流排清除（BCLR*)56及匯流排忙錄 (BBSY*)58為匯流信號，其為主底板1〇的vMEbus、互連匯 流排1 8及副底板1 4的V Μ E b u s之間一個直接的一對一連接。 仲裁匯流排雛菊鏈信號53、匯流排許可入〇一3 (BGOIIf-GB3IIf)60 及匯流排許可出 〇-3(BGOOUr- BG30Ur) 6 2要求環繞主底板1 〇中該最後模組的雛菊鏈輸出信號 (BGOOUT* - BG30Ur)，及將該等雛菊鏈輸出信號（BG〇〇UT* 一 G30UT*)經由某路線遞送給副底板14中的橋式模組16。當 將該等底板互連時，則位在副底板1 4 (或#n)中的橋式模組 1 6係在一個非系統控制器的模式下。於該模式下，當至主馨 底板1 0中一橋式模組本身的許可輸入雛菊鏈鎖至副底板i 4 上該等下面的模組中時，則副底板1 4中的橋式模組1 6將自 主底板1 0中的遠橋式模組中取出該等環繞之匯流排許可輸 出信號64(信號54、56、58及64)。 ， 圖8為說明如何在該容忍失誤底板設計中互連該優先中 斷匯流排之圖示。該優先中斷匯流排亦為一個雛菊鏈/匯 流信號匯流排6 6，其類似於該仲裁匯流排，必須自主底板 10内該最後模組中環繞該輸出IACK一OUT 68，及將該輸出 I ACK-0UT 68經由某路線遞送給副底板14該優先中斷匯流 暴 排其互連裝置之磁袼1的該IACK —IN 70。該等匯流信號、 中斷卜7( IRQ1* IRQ7*)72和中斷回覆確認（iACK*)74為主底 板1 0、VMEbus、互連匯流排及副底板14其VMEbus之間之直 / 接的一對一連接。 對那些熟知此技藝的人來說，將顯見本發明其它的變化 _

第16頁 486627 五、發明說明（13) 和修正，且該 正。可將該等 用該等特殊的 實施例 該一種 用本發 明之該 雖人 具體實 的人來 有的修 提及的 及公佈 ，而未 呈示之 明將可 附力口的 已特別 施例亦 說，將 正和同 方式併 的全部 附加的申請專利範圍 上面討論之特殊的數 數值和架構例證說明 意欲以其限制本發明 容忍失誤虛擬VMEbus 包括具有不同特徵的 申請專利範圍定義本 就該等具體實施例詳 可達成該等相同的結 顯見本發明的變化和 等物包括在該附加的 入上面所引用之該等 揭示。 意欲包含該 值和架構變 本發明一個 的範疇。預 底板設計的 元件。意欲 發明的範疇 述了本發明 果。對那些 修正，且意 申請專利範 所有參考、 等變化和修 更，且僅引 特殊的具體 期只要遵從 原理，則使 由有關本發 0 ，但其它的 熟知此技藝 欲將該等所 圍中。茲以 應用、專利

第17頁 486627 圖式簡單說明 第18頁

Claims (1)

1. 486627 六、申請專利範圍 如下定義一種發明的該等具體實施例，其中於該等具體 實施例中聲言一個專屬特性或專屬權： 1 · 一種電腦系統的容忍失誤虛擬VMEbus底板，該裝置 包括： 至少兩個VMEbus底板，其中每一個VMEbus底板包括一電 源供應器和一失誤偵測裝置；及 至少兩個橋式模組，其中每一個橋式模組包括一用以連 接和切斷該等每一個VMEbus底板之切換。 2. 如申請專利範圍第丨項之裝置，其十該等至少兩個 VMEbus底板包括一個單石結構。 3. 如^請專利範圍第！項之裝置，其中該失誤谓測裝置 包括該母一個橋式模組中的一個失誤離散。 Λ:/、戈專利範圍第1項之裝置，其中該失糊裝置 模組中的失誤離散，及其中該 之模、、、連接至遠每一個V Μ e b u s底板上。 勺5括一專利輕* ®第1項之裝置’其中該失誤僧測裝置 個發送器，用以將該失誤信號傳輸给一 板。 — 6.如申請專利範圍第5項之裝置，1中談算妻每勺祕棍 組失誤離散和VMEbus底板通訊測試。’、人 ^ .二二:二專利Λ圍第6項之裝置，其中該等VME-底板 ;貧料轉移匯流排測試，-個仲裁匯流排 測5式及個優先令斷匯流排測試。

   第19頁 486627

   /；如申請專利範圍第1項之裝置，其中該等至少兩個橋 式模、、且包括一個連接該等V Μ E b u s底板之裝置，使看起來像 疋一個單—的VMEbus底板。 9·如申請專利範圍第8項之裝置，其中連接該等VMEbus 底板、^看起來像是一個單一的VMEbus底板之該裝置包 括·違等至少兩個VMEbus底板之間的直接連接。 1 0·^如申請專利範圍第丨項之裝置，更進一步包括一個 使4等至少兩個VMEbus底板之間的資料傳輸等待時間延遲 最小化之裝置。 11·如申請專利範圍第1 〇項之裝置，其中使該等至少雨 個VMEbus底板之間的資料傳輸等待時間延遲最小化之該装 置包括：該等至少兩個VMEbus底板之間的一個直接連接。 12· 一種互連和切斷至少兩個電腦系統之方法，其中〆 第一個電腦系統包括一第一個VMEbus底板，且一下一個電 腦系統包括一下一個VMEbus底板，該方法包括以下步驟： 偵測該第一個電腦系統和該下一個電腦系統中的一失誤 狀態； 將該失誤狀態傳輸給該另一個電腦系統； 如未彳貞測到任何失誤，則將該第一個VMEbus底板連接I 該下一個VMEbus底板上； 如偵測到一失誤，則自該下一個VMEbus底板中切斷該第 一個VMEbus底板； 如在該下一個VMEbus底板中偵測到該失誤，則以主模式 操作；及

   第20頁 486627 六、申請專利範圍 如在該第一個VMEbus底板中偵測到該失誤，則以安全系 統模式操作。 13· 如申請專利範圍第1 2項之方法，其中在未偵測到任 何失誤時、該將失誤狀態傳輸給該另一個電腦系統之步驟 和該將該第一個VMEbus底板連接至該下一個VMEbus底板上 之步驟’包括··在將該第一個VMEbus底板連接至該下一個 VMEbus底板上之前，先設定該另一個電腦系統欲偵測之失 ^離散。 14.如申請專利範圍第1 2項之方法，更進一步包括使該 第一個電腦系統和該下一個電腦系統之間的資料傳輸等待 麵^ 時間延遲最小化之步驟。 1 5· —種將一個電腦系統中一第一個VMEbus底板和一第 二個VMEbus底板互連之方法，其中該第一個VMEbus底板連 接至一個主橋接器上，且該第二個VMEbus底板連接至一個 副橋接器上，該方法包括以下步驟： 測試該第一個VMEbus底板和該第二個VMEbus底板的失 — 誤； 自該主橋接器和該副橋接器中傳輸一失誤/預備信號； 如該主橋接器和該副橋接器均傳輸該預備信號時，則將 該第一個VMEbus底板連接至該第二個VMEbus底板上，及以 一常態模式操作； 如於該傳輸步驟裝係傳輸該失誤信號時，則自該第二個 VMEbus底板中隔離該第一個VMEbus底板，及以一退化模式 操作；及 _

   第21頁 486627 六、申請專利範圍 重複纟亥專刖述的步驟。 16·如申請專利範圍第1 5項之方法，其中測試該第一個 VMEbus底板和該第二個VMEbus底板的失誤之該步驟包括： 一旦開機時，即啟始自我測試。 17·如申請專利範圍第1 5項之方法，其中測試該第一個 VMEbus底板和該第二個VMEbus底板的失誤之該步驟包括: 測試該主橋接器和該副橋接器。 18·如申請專利範圍第1 5項之方法，其中將該第一個 VMEbus底板連接至該第二個VMEbus底板上之該步驟更進一 步包括以下步驟：將該第一個VMEbus底板架構成一個系統 控制器’及將該第二個VMEbus底板架構成一個非系統控制 器。 19·如申請專利範圍第1 5項之方法，其中將該第一個 VMEbus底板連接至該第二個VMEbus底板上之該步驟包括： 以一對一的連接將該第一個VMEbus底板連接至該第二個 VMEbus底板上。 2 0·如申請專利範圍第1 9項之方法，其中以一對一的連 接將該第一個VMEbus底板連接至該第二個VMEbus底板上之 該步驟包括：將該第一個VMEbus底板連接至該第二個 VMEbus底板上，因而使該等第一個、第二個VMEbus底板看 起來像是一個單一的VMEbus底板。 21·如申請專利範圍第1 5項之方法，其中自該第二個 VMEbus底板中隔離該第一個VMEbus底板、及以一個退化模 式操作之該步驟更進一步包括：如由該主橋接器傳輸該失

   486627 六、申請專利範圍 誤信號時，則使該第二個VMEbus底板成為該系統控制器。 2 2.如申請專利範圍第16項之方法，其中該將該第一個 V ME bus底板連接至該第二個VMEbus底板上之步驟和該自該 第二個VMEbus底板中隔離該第一個VMEbus底板之步驟包 括：常駐在該主橋接器和該副橋接器中的決策邏輯。 _

   第23頁